JP2006072328A - 簡素化された電子放出ディスプレイ装置 - Google Patents

Abstract

【課題】電子放出ディスプレイパネルの解像度が高くなるにも拘わらず，駆動装置の回路基板を簡素化し且つ駆動装置の生産性を向上させることが可能な電子放出ディスプレイ装置を提供する。
【解決手段】電子放出ディスプレイ装置は，電子放出ディスプレイパネル１と映像信号を処理して走査駆動制御信号およびデータ駆動制御信号を発生させるパネル制御回路３６と，パネル制御回路３６からの走査駆動制御信号に基づいて電子放出ディスプレイパネル１の走査電極ラインを駆動する走査駆動回路３７と，パネル制御回路３６からのデータ駆動制御信号に基づいて電子放出ディスプレイパネル１のデータ電極ラインを駆動するデータ駆動回路３８とを含む。
【選択図】図５

Description

本発明は，電子放出ディスプレイ装置に関し，より詳しくは，電子放出ディスプレイパネル，パネル制御回路，走査駆動回路，およびパネル制御回路からのデータ駆動制御信号に基づいて電子放出ディスプレイパネルのデータ電極ラインを駆動するデータ駆動回路を含んだ電子放出ディスプレイ装置に関する。

従来から，電子放出ディスプレイパネル，パネル制御回路，走査駆動回路およびデータ駆動回路を含む電子放出ディスプレイ装置が提案されている(たとえば，特許文献１を参照)

パネル制御回路は，映像信号を処理して走査駆動制御信号およびデータ駆動制御信号を発生させる。走査駆動回路は，パネル制御回路からの走査駆動制御信号に基づいて電子放出ディスプレイパネルの走査電極ラインを駆動する。データ駆動回路は，パネル制御回路からのデータ駆動制御信号に基づいて電子放出ディスプレイパネルのデータ電極ラインを駆動する。

図１を参照すると，通常の電子放出ディスプレイ装置のデータ駆動素子ＩＣ_ｎは，ラッチ選択入力端子ＣＳ_ＩＮ，シフトクロック入力端子ＣＫ_ＳＩ，８ビットの階調データ入力端子Ｄ_ＩＮ，走査クロック入力端子ＣＫ_ＳＣ，ブランク入力端子ＢＬＫ，直列入力並列出力シフトレジスタ１０９，複数のラッチＬ_１〜Ｌ_２４０，および複数の変換部Ｃ_１〜Ｃ_２４０を含む。

直列入力並列出力シフトレジスタ１０９には，シフトクロック入力端子ＣＫ_ＳＩを介してシフトクロック信号が入力され，ラッチ選択入力端子ＣＳ_ＩＮを介してラッチ選択信号が入力される。これにより，直列入力並列出力シフトレジスタ１０９は，シフトクロック信号が入力される度に，ラッチ選択信号を周期的にシフトさせる。

ここで，直列入力並列出力シフトレジスタ１０９の出力ビットの数がラッチＬ_１〜Ｌ_２４０の数と同じである。また，直列入力並列出力シフトレジスタ１０９の各フリップフロップの出力端は，各ラッチＬ_１〜Ｌ_２４０の入力イネーブル端子に接続されている。これにより，データ駆動制御信号のうち，ラッチ選択入力端子ＣＳ_ＩＮを介して入力されるラッチ選択信号が直列入力並列出力シフトレジスタ１０９で周期的にシフトされることにより，上記それぞれのラッチが順次選択される。

一方，データ駆動制御信号のうち，８ビットの階調データ入力端子Ｄ_ＩＮを介して入力される８ビットの階調データは，複数のラッチＬ_１〜Ｌ_２４０にそれぞれに印加される。
これにより，それぞれのラッチＬ_１〜Ｌ_２４０は，順次選択されることにより，自分の階調データをラッチする。

走査クロック入力端子ＣＫ_ＳＣおよびブランク入力端子ＢＬＫを介して入力される水平走査信号と水平ブランク信号に応じて動作する複数の変換部Ｃ_１〜Ｃ_２４０，例えばパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変換部は，それぞれのラッチＬ_１〜Ｌ_２４０に一時的に格納された階調データをデータ駆動信号Ｏ_１〜Ｏ_２４０に変換させ，変換されたデータ駆動信号Ｏ_１〜Ｏ_２４０を電子放出ディスプレイパネルのデータ電極ラインそれぞれに印加する。

一方，高解像度の電子放出ディスプレイパネルを駆動する場合，上記のようなデータ駆動素子が複数使用される。図２は図１のデータ駆動素子ＩＣ_ｎが多数使用されるデータ駆動回路２８を示す。図２において，図１と同一の参照符号は同じ機能の構成要素を指す。

図２を参照すると，高解像度の電子放出ディスプレイパネルのデータ電極ラインとしてのカソード電極ラインＣ_１Ｒ，・・・，Ｃ_{１６００Ｂ}が４，８００本であり，一つのデータ駆動素子の出力ラインが２４０本である場合，２０個のデータ駆動素子ＩＣ_１〜ＩＣ_２０が使用される。ここで，図１の通常のデータ駆動素子ＩＣ_ｎによれば，２０個のデータ駆動素子ＩＣ_１〜ＩＣ_２０それぞれには制御回路から全てのデータ駆動制御信号Ｓ_ＤＩＮが入力されなければならない。

特開２０００−２４２２１４号公報

しかし，上述した従来の２０個のデータ駆動素子ＩＣ_１〜ＩＣ_２０の８ビットの階調データ入力端子Ｄ_ＩＮに接続される１６０本の階調データラインは，各ビットのグループ別に外部からお互い共通に接続されなければならない。

このため，電子放出ディスプレイパネルの解像度が高くなるほど，駆動装置の回路基板が複雑になって駆動装置の生産性が低下するという問題点があった。

そこで，本発明は，このような問題点に鑑みてなされたもので，本発明の目的とするところは，電子放出ディスプレイパネルの解像度が高くなるにも拘わらず，駆動装置の回路基板を簡素化し且つ駆動装置の生産性を向上させることが可能な，新規かつ改良された電子放出ディスプレイ装置を提供することにある。

上記課題を解決するために，本発明のある観点によれば，電子放出ディスプレイパネルと，映像信号を処理して走査駆動制御信号およびデータ駆動制御信号を発生させるパネル制御回路と，上記パネル制御回路からの走査駆動制御信号に基づいて上記電子放出ディスプレイパネルの走査電極ラインを駆動する走査駆動回路と，上記パネル制御回路からのデータ駆動制御信号に基づいて上記電子放出ディスプレイパネルのデータ電極ラインを駆動するデータ駆動回路とを含む電子放出ディスプレイ装置が提供される。

ここで，上記データ駆動回路が複数のデータ駆動素子を含む。上記複数のデータ駆動素子それぞれは，階調データ入力端子，複数のラッチ，および階調データ出力端子を含む。

上記データ駆動制御信号のうち，階調データは上記複数のラッチおよび上記階調データ出力端子に共通に印加される。上記それぞれのラッチは，順次選択されることにより，自分の階調データをラッチする。

本発明の上記電子放出ディスプレイ装置によれば，それぞれのデータ駆動素子において，上記階調データ入力端子を介して入力された階調データが上記階調データ出力端子に印加される。

したがって，上記データ駆動素子がｎ個の場合，第１データ駆動素子の上記階調データ入力端子にのみ上記パネル制御回路からの階調データが印加され，第ｉ（ｉは２〜ｎ）データ駆動素子の階調データ入力端子と第ｉ−１データ駆動素子の階調データ出力端子とが電気的に接続されることにより，上記データ駆動素子の全ての階調データ入力端子に階調データが共通に印加される。

すなわち，データ駆動素子の内部に形成された階調データラインが用いられて階調データラインが共通に接続される。

これにより，上記電子放出ディスプレイパネルの解像度が高くなるにも拘わらず，駆動装置の回路基板を簡素化し且つ駆動装置の生産性を向上させることができる。

以上説明したように本発明によれば，電子放出ディスプレイパネルの解像度が高くなるにも拘わらず，駆動装置の回路基板を簡素化して駆動装置の生産性を向上させることができる。

電子放出ディスプレイ装置内のそれぞれのデータ駆動素子において，階調データ入力端子を介して入力された階調データが階調データ出力端子に印加される。すなわち，データ駆動素子の内部に形成された階調データラインが用いられて階調データラインが共通に接続される。

以下に添付図面を参照しながら，本発明の好適な実施形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
本発明の一実施形態にかかる電子放出ディスプレイ装置について説明する。

図３を参照すると，電子放出ディスプレイ装置は，電子放出ディスプレイパネル１およびその駆動装置を含む。電子放出ディスプレイパネル１の駆動装置は，映像制御回路３４，セットトップボックス３５，パネル制御回路３６，走査駆動回路３７，データ駆動回路３８および電源供給回路３９を含む。

映像制御回路３４は，コンピュータからの映像信号Ｓ_ＰＣ，ＤＶＤ（ｄｉｇｉｔａｌ
ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）プレーヤーからの映像信号Ｓ_ＤＶＤ，およびセットトップボックス３５からの映像信号を処理してパネル制御回路３６に入力させる。セットトップボックス３５は，テレビジョンからの映像信号Ｓ_ＴＶを変換して映像制御回路３４に入力させる。

パネル制御回路３６は，映像制御回路３４からの映像信号を処理して走査駆動制御信号Ｓ_ＳＩＮおよびデータ駆動制御信号Ｓ_ＤＩＮを発生させる。走査駆動回路３７は，パネル制御回路３６からの走査駆動制御信号Ｓ_ＳＩＮに基づいて電子放出ディスプレイパネル１のゲート電極ラインＧ_１，．．．，Ｇ_ｎを駆動する。

データ駆動回路３８は，パネル制御回路３６からのデータ駆動制御信号Ｓ_ＤＩＮに基づいて電子放出ディスプレイパネル１のカソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}を駆動する。データ駆動回路３８の内部には複数のデータ駆動素子が備えられる。データ駆動素子の内部に形成された階調データラインが用いられて階調データラインが共通に接続される。

これにより，電子放出ディスプレイパネル１の解像度が高くなるにも拘わらず，駆動装置の回路基板が簡素になって駆動装置の生産性が向上する。これと関連した技術については，図５および図６を参照して詳細に後述する。

走査電極ラインとしてのゲート電極ラインＧ_１，．．．，Ｇ_ｎに走査パルスが順次印加される間，データ電極ラインとしてのカソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}に印加されるデータパルスの幅によって階調ディスプレイが行われる。

電源供給回路３９は，映像制御回路３４，セットトップボックス３５，パネル制御回路３６，走査駆動回路３７，データ駆動回路３８および電子放出ディスプレイパネル１の陽極板（図４の２２）に必要な電位を印加する。ここで，陽極板２２には１〜４ＫＶの高い電位が印加される。

図４を参照すると，図３の電子放出ディスプレイパネル１は，前面パネル２と背面パネル３がスペースバー４１，４４によって支持される。ここで，図４に示したスペースバー４１，４４の他にも多数のスペースバーが絶縁層９３上に存在する。

背面パネル３は，後方基板９１，カソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}，電子放出源Ｅ_{（１）１Ｒ}，．．．，Ｅ_{（ｎ）１６００Ｂ}，絶縁層９３およびゲート電極ラインＧ_１，．．．，Ｇ_ｎを含む。

データ信号が印加されるカソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}は，電子放出源Ｅ_{（１）１Ｒ}，．．．，Ｅ_{（ｎ）１６００Ｂ}と電気的に接続される。絶縁層９３およびゲート電極ラインＧ_１，．．．，Ｇ_ｎには，電子放出源Ｅ_{（１）１Ｒ}，．．．，Ｅ_{（ｎ）１６００Ｂ}に対応する貫通口Ｈ_（１）Ｒ，．．．，Ｈ_{（ｎ）１６００Ｂ}が形成される。

したがって，走査信号が印加されるゲート電極ラインＧ_１，．．．，Ｇ_ｎにおいて，カソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}と交差する領域に貫通口Ｈ_（１）Ｒ，．．．，Ｈ_{（ｎ）１６００Ｂ}が形成される。

前面パネル２は，前方透明基板２１，陽極板２２，および蛍光セルＦ_{（１）１Ｒ}，．．．，Ｆ_{（ｎ）１６００Ｂ}を含む。蛍光セルＦ_{（１）１Ｒ}，．．．，Ｆ_{（ｎ）１６００Ｂ}は，ゲート電極ラインの貫通口Ｈ_（１）Ｒ，．．．，Ｈ_{（ｎ）１６００Ｂ}に対応して形成される。

陽極板２２には，電子放出源Ｅ_{（１）１Ｒ}，．．．,Ｅ_{（ｎ）１６００Ｂ}からの電子が蛍光セルＦ_{（１）１Ｒ}，．．．，Ｆ_{（ｎ）１６００Ｂ}へ移動するように１〜４ＫＶの高い正極性電位が印加される。

図５を参照すると，図３のデータ駆動回路３８に含まれた一つのデータ駆動素子ＩＣ_ｎは，ラッチ選択入力端子ＣＳ_ＩＮ，シフトクロック入力端子ＣＫ_ＳＩ，８ビットの階調データ入力端子Ｄ_ＩＮ，走査クロック入力端子ＣＫ_ＳＣ，ブランク入力端子ＢＬＫ，８ビットの階調データ出力端子Ｄ_ＯＵＴ，ラッチ選択出力端子ＣＳ_ＯＵＴ，直列入力並列出力シフトレジスタ５０９，複数のラッチＬ_１〜Ｌ_２４０，および複数の変換部Ｃ_１〜Ｃ_２４０を含む。

直列入力並列出力シフトレジスタ５０９には，シフトクロック入力端子ＣＫ_ＳＩを介してシフトクロック信号が入力され，ラッチ選択入力端子ＣＳ_ＩＮを介してラッチ選択信号が入力される。

これにより，直列入力並列出力シフトレジスタ５０９は，シフトクロック信号が入力される度に，ラッチ選択信号を周期的にシフトさせる。

直列入力並列出力シフトレジスタ５０９の最終フリップフロップの出力端は，ラッチ選択出力端子ＣＳ_ｏｕｔに接続されている。

すなわち，直列入力並列出力シフトレジスタ５０９の出力ビットのうち最終出力ビットのラッチ選択信号がラッチ選択出力端子ＣＳ_ＯＵＴに印加される。

直列入力並列出力シフトレジスタ５０９の出力ビットの数は，ラッチＬ_１〜Ｌ_２４０の数と同じである。また，直列入力並列出力シフトレジスタ５０９の各フリップフロップの出力端は，各ラッチＬ_１〜Ｌ_２４０の入力イネーブル端子に接続されている。

これにより，データ駆動制御信号のうち，ラッチ選択入力端子ＣＳ_ＩＮを介して入力されるラッチ選択信号が直列入力並列出力シフトレジスタ５０９で周期的にシフトされることにより，上記それぞれのラッチが順次選択される。

一方，データ駆動制御信号Ｓ_ＤＩＮのうち，８ビットの階調データ入力端子Ｄ_ＩＮを介して入力される８ビットの階調データは，複数のラッチＬ_１〜Ｌ_２４０および諧調データ出力端子Ｄ_ＯＵＴに共通に印加される。

これにより，それぞれのラッチＬ_１〜Ｌ_２４０は，順次選択されることにより，自分の階調データをラッチする。

走査クロック入力端子ＣＫ_ＳＣおよびブランク入力端子ＢＬＫを介して入力される水平走査信号と水平ブランク信号に応じて動作する複数のパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）変換部Ｃ_１〜Ｃ_２４０は，それぞれのラッチＬ_１〜Ｌ_２４０に一時的に格納された階調データをデータ駆動信号Ｏ_１〜Ｏ_２４０に変換させ，変換されたデータ駆動信号Ｏ_１〜Ｏ_２４０を電子放出ディスプレイパネルのデータ電極ラインそれぞれに印加する。

一方，高解像度の電子放出ディスプレイパネルを駆動する場合，上記のようなデータ駆動素子ＩＣ_ｎが多数使用される。

図６は図５のデータ駆動素子ＩＣ_ｎが多数使用されるデータ駆動回路３８を示す。図６において，図５と同一の参照符号は同じ機能の構成要素を指す。

図５および図６を参照すると，高解像度の電子放出ディスプレイパネルのデータ電極ラインとしてのカソード電極ラインＣ_ＩＲ，．．．，Ｃ_{１６００Ｂ}が４８００本であり，一つのデータ駆動素子の出力ラインが２４０本である場合，２０個のデータ駆動素子ＩＣ_１〜ＩＣ_２０が使用される。

ここで，図５のデータ駆動素子ＩＣ_ｎによれば，データ駆動制御信号Ｓ_ＤＩＮのうち８ビットの階調データ入力端子Ｄ_ＩＮを介して入力される８ビットの階調データは，階調データ出力端子Ｄ_ＯＵＴに共通に印加される。

したがって，第１データ駆動素子ＩＣ_１の階調データ入力端子Ｄ_ＩＮにのみパネル制御回路（図３の３６）からの階調データが印加され，第ｉ（ｉは２〜２０）データ駆動素子の階調データ入力端子Ｄ_ＩＮと第ｉ−１データ駆動素子の階調データ出力端子Ｄ_ＯＵＴとが電気的に接続されることにより，データ駆動素子ＩＣ_１〜ＩＣ_２０の全ての階調データ入力端子Ｄ_ＩＮに階調データが共通に印加され得る。

すなわち，データ駆動素子ＩＣ_１〜ＩＣ_２０の内部に形成された階調データラインが用いられて階調データラインが共通に接続されるので，電子放出ディスプレイパネル（図３の１）の解像度が高くなるにも拘わらず，駆動装置の回路基板を簡素化して駆動装置の生産性を向上させることができる。

一方，直列入力並列出力シフトレジスタ５０９の最終フリップフロップの出力端は，ラッチ選択出力端子ＣＳ_ＯＵＴに接続されている。

すなわち，直列入力並列出力シフトレジスタ５０９の出力ビットのうち最終出力ビットのラッチ選択信号がラッチ選択出力端子ＣＳ_ＯＵＴに印加される。

したがって，第ｉデータ駆動素子のラッチ選択入力端子と第ｉ−１データ駆動素子のラッチ選択出力端子とが電気的に接続されることにより，第１データ駆動素子ＩＣ_１のラッチ選択入力端子ＣＳ_ＩＮにのみパネル制御回路（図３の３６）からのラッチ選択信号が入力できる。これにより，駆動装置の回路基板をさらに簡素化することができる。

上記本発明の好適な実施形態では，走査電極ラインおよびデータ電極ラインがそれぞれゲート電極ライン（図４のＧ_１，．．．，Ｇ_ｎ）およびカソード電極ライン（図４のＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}）に対応する。逆に，走査電極ラインおよびデータ電極ラインがそれぞれカソード電極ラインＣ_１Ｒ，．．．，Ｃ_{１６００Ｂ}およびゲート電極ラインＧ_１，．．．，Ｇ_ｎに対応してもよい。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，データ駆動回路が複数のデータ駆動素子を含み，この複数のデータ駆動素子それぞれが階調データ入力端子，複数のラッチ，および階調データ出力端子を含む各種ディスプレイ装置に適用可能である。

従来の電子放出ディスプレイ装置のデータ駆動素子の内部構成を示すブロック図である。 従来の図１のデータ駆動素子が多数使用されるデータ駆動回路を示すブロック図である。 電子放出ディスプレイ装置の構成を示すブロック図である。 図３の電子放出ディスプレイパネルを示す斜視図である。 図３のデータ駆動回路に含まれた一つのデータ駆動素子の内部構成を示すブロック図である。 図５のデータ駆動素子が多数使用される図３のデータ駆動回路を示すブロック図である。

符号の説明

１ 電子放出ディスプレイパネル
２ 前面パネル
３ 背面パネル
３４ 映像制御回路
３５ セットトップボックス
３６ パネル制御回路
３７ 走査駆動回路
３８ データ駆動回路
３９ 電源供給回路
１０９ シフトレジスタ
５０９ シフトレジスタ
Ｃ_１ 第１変換部
Ｃ_２ 第２変換部
Ｃ_３ 第３変換部
Ｃ_２３８ 第２３８変換部
Ｃ_２３９ 第２３９変換部
Ｃ_２４０ 第２４０変換部
ＩＣ_１ 第１データ駆動素子
ＩＣ_２ 第２データ駆動素子
ＩＣ_２０ 第２０データ駆動素子
Ｌ_１ 第１ラッチ
Ｌ_２ 第２ラッチ
Ｌ_３ 第３ラッチ
Ｌ_２３８ 第２３８ラッチ
Ｌ_２３９ 第２３９ラッチ
Ｌ_２４０ 第２４０ラッチ

Claims (7)

1. 電子放出ディスプレイ装置において：
   電子放出ディスプレイパネルと；
   映像信号を処理して走査駆動制御信号およびデータ駆動制御信号を発生させるパネル制御回路と；
   前記パネル制御回路からの走査駆動制御信号に基づいて前記電子放出ディスプレイパネルの走査電極ラインを駆動する走査駆動回路と；
   前記パネル制御回路からのデータ駆動制御信号に基づいて前記電子放出ディスプレイパネルのデータ電極ラインを駆動するデータ駆動回路を含み；
   前記データ駆動回路が複数のデータ駆動素子を含み；
   前記複数のデータ駆動素子それぞれが，階調データ入力端子，複数のラッチおよび階調データ出力端子を含み；
   前記データ駆動制御信号のうち階調データが前記複数のラッチおよび前記階調データ出力端子に共通に印加され；
   前記それぞれのラッチが，順次選択されることにより，自分の階調データをラッチすることを特徴とする，電子放出ディスプレイ装置。
2. 前記データ駆動素子がｎ個の場合，第１データ駆動素子の前記階調データ入力端子に前記パネル制御回路からの階調データが印加され；
   第ｉ（ｉは２〜ｎ）データ駆動素子の階調データ入力端子と第ｉ−１データ駆動素子の階調データ出力端子とが電気的に接続されることにより，前記データ駆動素子の全ての階調データ入力端子に階調データが共通に印加されることを特徴とする，請求項１に記載の電子放出ディスプレイ装置。
3. 前記複数のデータ駆動素子それぞれが，前記複数のラッチに一時的に格納された階調データを，前記データ電極ラインそれぞれに印加される駆動信号に変換させる複数の変換部をさらに含むことを特徴とする，請求項２に記載の電子放出ディスプレイ装置。
4. 前記複数のデータ駆動素子それぞれが，ラッチ選択入力端子および直列入力並列出力シフトレジスタをさらに含み；
   前記データ駆動制御信号のうち，前記ラッチ選択入力端子を介して入力されるラッチ選択信号が前記直列入力並列出力シフトレジスタで周期的にシフトされることにより，前記それぞれのラッチが順次選択されることを特徴とする，請求項３に記載の電子放出ディスプレイ装置。
5. 前記複数のデータ駆動素子それぞれにおいて，前記直列入力並列出力シフトレジスタの出力ビットの数が前記ラッチの数と同じであることを特徴とする，請求項４に記載の電子放出ディスプレイ装置。
6. 前記複数のデータ駆動素子それぞれがラッチ選択出力端子をさらに含み；
   前記直列入力並列出力シフトレジスタの出力ビットのうち最終出力ビットのラッチ選択信号が前記ラッチ選択出力端子に印加されることを特徴とする，請求項５に記載の電子放出ディスプレイ装置。
7. 前記第１データ駆動素子の前記ラッチ選択入力端子に前記パネル制御回路からのラッチ選択信号が入力され；
   第ｉデータ駆動素子のラッチ選択入力端子と第ｉ−１データ駆動素子のラッチ選択出力端子とが電気的に接続されることを特徴とする，請求項６に記載の電子放出ディスプレイ装置。

Images