KR20000046722A - 반도체 베어칩의 다이렉트 어테치 본딩 방법 - Google Patents
반도체 베어칩의 다이렉트 어테치 본딩 방법 Download PDFInfo
- Publication number
- KR20000046722A KR20000046722A KR1019980063439A KR19980063439A KR20000046722A KR 20000046722 A KR20000046722 A KR 20000046722A KR 1019980063439 A KR1019980063439 A KR 1019980063439A KR 19980063439 A KR19980063439 A KR 19980063439A KR 20000046722 A KR20000046722 A KR 20000046722A
- Authority
- KR
- South Korea
- Prior art keywords
- bare chip
- semiconductor bare
- circuit board
- semiconductor chips
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 239000002245 particle Substances 0.000 claims abstract description 4
- 239000004020 conductor Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 241000482268 Zea mays subsp. mays Species 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은, 패키지를 하지 않은 상태의 베어 칩(Bare Chip)과 회로기판을 직접 다이렉트 어테치 본딩하는 기술에 관한 것으로서, 베어칩(1)과 전기적 접속을 하는 회로기판(7) 패턴패드(7) 위에 솔더범프(3)을 형성한 후 그 위에 도포기(17)을 이용하여 이방성 도체 페이스트(Anisotropic Conductive Paste)(16)를 도포하고, 그 위에 베어칩(1)를 마운팅하여 경화시키어, 베어 칩의 외부전극과 회로기판의 전극 패턴간의 전기적 접속을 완성하는 방법이다.
Description
본 발명은, 패키지를 하지 않은 상태의 베어 칩(Bare Chip)과 회로기판을 직접 다이렉트 어테치 본딩하는 기술에 관한 것으로서, 특히 접속할 기판의 패드 위에 솔더 범프를 형성시킨 후, 반도체 베어칩을 다이렉트 어테치하여 접속시키는 반도체 베어 칩 다이렉트 어태치 본딩 방법에 관한 것이다.
반도체 집적회로와 회로기판의 패턴과의 사이에 전기적 접속을 위한 방법으로서, 반도체 집적회로를 패키지하지 않고 베어칩 그대로를 직접 회로기판과 접속하는 다이렉트 어테치 본딩 공정은, 도 1 내지 도 7에 도시된 바와 같이, 반도체 베어칩(1)의 Al 패드(2)위에 스터드 범프(3)를 형성한 후, 균일한 높이를 유지하기 위하여 지그(4)를 이용하여 범프 레벨링(Levelling)을 실시하고 그 이후, 상기 범프(3)위에 도전성 접착제를 전사방법을 이용하여 공급한 다음, 회로기판(7)의 접속 패턴(6)과 가열 가압하여 접합시킨 후, 베어칩(1)과 기판(7)간의 갭에 수지를 충진(언더필링)하고 경화시킨다.
한편, 상기 도전성 접착제의 전사방법은 도 8 내지 도10에 도시된 바와 같이, 도전성접착제(5)가 수용된 용기(12)에 베어칩(1)의 범프(3)를 담그어서 이루어진다.
이와 같이, 반도체 베어 칩의 Al 패드 위에 스터드 범프를 형성하는 방법은 Au 와이어 선단에 아크 방전을 통해 볼을 형성한 다음, 열과 압력 그리고 초음파 진동으로 Al 패드의 산화막을 파괴하여 Al 신생면과 Au간의 금속간화합물이 형성하여 접속하기 때문에 어레이 타입(Array Type)의 다핀 대응 패드를 갖는 IC에는 IC상의 회로 손상 때문에 적용할 수 없으며, 접착제 전사의 경우 범프 위에 적량의 접착제를 콘트롤하기가 쉽지 않고, 또, 회로기판 패턴과 접속시 수지로 언더필링(Underfilling)을 하는 공정에 있어서 수지를 충진하는 방법이 매우 까다로우며, 시간이 과도하게 소비되며, 불완전한 충진시 경화공정에서 기포의 폭발로 인한 팝콘 현상으로 인해 불량 발생이 용이하여 품질과 생산성, 비용 측면에 있어서 많은 단점을 갖고 있다.
본 발명은 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 접속할 기판의 패드 위에 솔더 범프를 형성시킨 후, 반도체 베어칩을 다이렉트 어테치하여 접속하여, 베어칩의 외부전극과 회로기판의 전극 패턴간의 전기적 접속을 간단히 완성할 수 있는 반도체 베어 칩의 다이렉트 어태치 본딩 방법의 제공을 목적으로 한다.
도 1 내지 도 7은 종래의 반도체 베어 칩의 다이렉트 어테치 본딩 공정도
도 8 내지 도 10은 베어칩의 도전성 접착제의 전사 공정도
도 11 내지 도 14 는 본 발명의 반도체 베어 집적회로 다이렉트 어태치 본딩 공정도
도 15 내지 도 18 은 본 발명에서 솔더 범프의 형성 공정도
도면의 주요 부분의 부호의 설명
1 : 반도체 베어 칩 2 : 전극
6 : 패턴패드 7 : 회로기판
3, 19 : 솔더범프 16 : 이방성 도체 페이스트
22 : 도전 입자
본 발명의 반도체 베어 칩 다이렉트 어태치 본딩 방법은, 도 11 내지 도 14에 도시된 바와 같이, 반도체 베어칩(1)과 전기적 접속을 하는 회로기판(7) 패턴패드(7) 위에 솔더범프(3)을 형성한 후 그 위에 도포기(17)을 이용하여 이방성 도체 페이스트(Anisotropic Conductive Paste)(16)를 도포하고, 그 위에 베어칩(1)를 마운팅하여 경화시키어, 베어 칩의 외부전극과 회로기판의 전극 패턴간의 전기적 접속을 간단히 완성하는 방법이다.
상기 이방성 도체 페이스트(16)는, 파인피치(Fine pitch)의 전극부의 전기적 접속을 위하여 사용되는 것으로서, 직경이 3∼10㎛의 많은 도전입자(22)를 액체 형태의 수지에 분산시킨 구조물로 정의한다.
상기 이방성 도체 페이스트(16)의 도포는, 도포기(17)를 이용하여 진공의 적정 제어로 적량 간단히 도포한다. 상기 도포의 정도는 기판 위의 다른 혼재 부품에 영향을 주지 않는 정도로 양호하게 도포할 수 있다. 회로기판 패턴 패드에 이방성도체 페이스트의 도포가 완료된 다음, 기판과 반도체 베어 칩를 미리 카메라로 위치 인식시켜 놓고, 그 인식 위치에 마운팅하므로서 회로기판과 반도체 베어칩과의 접속이 간단하게 완료된다.
한편, 도 15 내지 도 18은, 반도체 베어칩과 전기적 접속을 하고자 하는 회로기판 패턴 패드 위에 접속용 솔더 범프를 형성하는 원리도로서, 회로기판(7)의 패턴(6)상에 도금용 레지스트(Resist)(18)를 도포한 다음, 솔더 합금 도금층(19)을 형성하고, 상기 레지스트(18)를 제거하고 퓨징(fusing)함으로서 간단히 범프(19)를 형성한다.
이상, 설명한 바와 같이, 본 발명에 따르면, 반도체 베어칩의 외부 전극 Al 패드에 범프를 형성하고, 도전성 접착제를 범프 위에 전사하고, 이를 회로기판에 마운팅한 후 회로기판과 반도체 칩 사이에 수지로 충진하여 전기적 접속을 시도했던 방법과는 달리, 반도체 베어 칩과 전기적 접속을 하는 회로기판 패턴 패드 위에 범프를 형성하고, 그 위에 이방성 도체 페이스트를 도포한 후, 반도체 베어 칩을망운팅한 다음, 경화함으로서 간단히 작업을 완료할 수 있어, 어레이 타입의 다핀 대응용 반도체 IC의 베어 칩 실장용으로 그 우수성이 있고, 범프형성시의 반도체 IC에 미치는 영향이 전혀 없어 고품질 달성은 물론, 비용을 대폭 절감할 수 있으며, 생산성을 극대화할 수 있다.
Claims (3)
- 반도체 베어 칩을 회로기판에 직접 실장하는 다이렉트 어테치 본딩 방법에 있어서,반도체 베어칩과 전기적 접속을 하는 회로기판 패턴패드 위에 솔더범프을 형성한 후 그 위에 이방성 도체 페이스트를 도포하고, 그 위에 상기 베어칩을 마운팅하여 경화시키어, 베어 칩의 외부전극과 회로기판의 전극 패턴간의 전기적 접속을 완성하는 것을 특징으로 하는 반도체 베어 칩 다이렉트 어태치 본딩 방법.
- 제 1 항에 있어서,상기 이방성 도체 페이스트는, 직경이 3∼10㎛의 많은 도전입자를 액체 형태의 수지에 분산시킨 구조물인 것을 특징으로 하는 반도체 베어 칩 다이렉트 어태치 본딩 방법
- 제 1 항에 있어서,상기 솔더 범프의 형성은, 회로기판의 패턴상에 도금용 레지스트를 도포한 다음, 솔더 합금 도금층을 형성하고, 상기 레지스트를 제거하고 퓨징함으로서 이루어지는 것을 특징으로 하는 반도체 베어 칩 다이렉트 어태치 본딩 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063439A KR100306116B1 (ko) | 1998-12-31 | 1998-12-31 | 반도체베어칩의다이렉트어테치본딩방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063439A KR100306116B1 (ko) | 1998-12-31 | 1998-12-31 | 반도체베어칩의다이렉트어테치본딩방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000046722A true KR20000046722A (ko) | 2000-07-25 |
| KR100306116B1 KR100306116B1 (ko) | 2001-11-30 |
Family
ID=19570018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980063439A KR100306116B1 (ko) | 1998-12-31 | 1998-12-31 | 반도체베어칩의다이렉트어테치본딩방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100306116B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015259A1 (en) * | 2000-08-02 | 2002-02-21 | Korea Advanced Institute Of Science And Technology | High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same |
| KR100413587B1 (ko) * | 2001-05-03 | 2003-12-31 | 주식회사 쏘타 테크놀로지 | 압력을 가하여 반도체 패키지를 인쇄회로기판에 전기적으로 부착시키는 압착 장치 |
| WO2004064143A1 (en) * | 2003-01-08 | 2004-07-29 | Lg Cable Ltd. | Method of microelectrode connection and connected structure of use threof |
| KR100452025B1 (ko) * | 2000-10-04 | 2004-10-08 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| KR100810459B1 (ko) * | 2005-12-15 | 2008-03-07 | 티디케이가부시기가이샤 | 외부 전극 형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225398B1 (ko) * | 1995-12-01 | 1999-10-15 | 구자홍 | 반도체 범프의 본딩구조 및 방법 |
-
1998
- 1998-12-31 KR KR1019980063439A patent/KR100306116B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002015259A1 (en) * | 2000-08-02 | 2002-02-21 | Korea Advanced Institute Of Science And Technology | High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same |
| US6930399B2 (en) | 2000-08-02 | 2005-08-16 | Korea Advanced Institute Of Science And Technology | High reliability non-conductive adhesives for non-solder flip chip bondings and flip chip bonding method using the same |
| KR100452025B1 (ko) * | 2000-10-04 | 2004-10-08 | 가부시끼가이샤 도시바 | 반도체 장치 및 그 제조 방법 |
| KR100413587B1 (ko) * | 2001-05-03 | 2003-12-31 | 주식회사 쏘타 테크놀로지 | 압력을 가하여 반도체 패키지를 인쇄회로기판에 전기적으로 부착시키는 압착 장치 |
| WO2004064143A1 (en) * | 2003-01-08 | 2004-07-29 | Lg Cable Ltd. | Method of microelectrode connection and connected structure of use threof |
| KR100810459B1 (ko) * | 2005-12-15 | 2008-03-07 | 티디케이가부시기가이샤 | 외부 전극 형성방법 |
| US7803421B2 (en) | 2005-12-15 | 2010-09-28 | Tdk Corporation | External electrode forming method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100306116B1 (ko) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844320A (en) | Semiconductor unit with semiconductor device mounted with conductive adhesive | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010069223A (ko) | 반도체 장치 및 그 제조 방법 | |
| US6781221B2 (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| JP2003100948A (ja) | 半導体装置及びその製造方法 | |
| JP2003347352A (ja) | 不導体接着材によって基板にｉｃチップをボンディングする方法、および、この方法により形成されたアセンブリ | |
| JP2962385B2 (ja) | 半導体装置の製造方法 | |
| KR100306116B1 (ko) | 반도체베어칩의다이렉트어테치본딩방법 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| JP3335562B2 (ja) | 半導体チップ接続バンプ形成方法 | |
| KR100199851B1 (ko) | 칩 스케일 패키지 및 그의 제조 방법 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| KR100306115B1 (ko) | 회로기판의부품혼재실장공법 | |
| JPH11204572A (ja) | 半導体装置の実装構造体及びその製造方法 | |
| JPH09246326A (ja) | フリップチップ実装方法 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JPH0888249A (ja) | フェイスダウンボンディング方法 | |
| KR20000074091A (ko) | 볼 그리드 어레이 패키지 및 그 제조 방법 | |
| JP2966354B2 (ja) | 半導体装置の実装方法 | |
| JPH11219976A (ja) | 半導体チップ実装方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |