KR20000016250A - 낮은 저항 알루미늄 합금으로 형성된 도체를 갖는 기판 - Google Patents

낮은 저항 알루미늄 합금으로 형성된 도체를 갖는 기판 Download PDF

Info

Publication number
KR20000016250A
KR20000016250A KR1019980709822A KR19980709822A KR20000016250A KR 20000016250 A KR20000016250 A KR 20000016250A KR 1019980709822 A KR1019980709822 A KR 1019980709822A KR 19980709822 A KR19980709822 A KR 19980709822A KR 20000016250 A KR20000016250 A KR 20000016250A
Authority
KR
South Korea
Prior art keywords
concentration
atomic
less
thin film
aluminum alloy
Prior art date
Application number
KR1019980709822A
Other languages
English (en)
Other versions
KR100314865B1 (ko
Inventor
겐지 가미야
준지 시오타
Original Assignee
가시오 가즈오
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오 가즈오, 가시오게산키 가부시키가이샤 filed Critical 가시오 가즈오
Publication of KR20000016250A publication Critical patent/KR20000016250A/ko
Application granted granted Critical
Publication of KR100314865B1 publication Critical patent/KR100314865B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Conductive Materials (AREA)
  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

예를 들면, 박막트랜지스터를 구비한 액티브 매트릭스 타입의 액정표시장치에 대해 최적의 특성을 갖는 배선기판이 밝혀진다. Al-Nd-Ti 합금박막으로 형성된 배선이 유리기판 위에 형성되고, 필요하다면, 이 배선에 전기적으로 접속된 반도체 소자가 형성된다. 이 경우, Nd 농도가 0.75%이고 Ti 농도가 0.5%이라면, Al-Nd-Ti 합금박막의 고유저항은 약 8μΩcm이다. 게다가, 배선의 형성 후에 결과로써 생기는 기판이 240-270℃로 가열될지라도, 힐록 및 핀홀의 발생은 실질적으로 완전히 억제된다.

Description

낮은 저항 알루미늄 합금으로 형성된 도체를 갖는 기판
액티브 매트릭스 타입의 액정표시장치는 예를 들면, 주사선(scanning line)(1) 및 데이터선(data line)(2) 등을 포함하는 배선, 화소전극(3) 및 도 10에 도시된 바와 같이, 주사선(1) 및 데이터선(2)의 각 교차점의 부근에 위치한 스위칭소자로 박막트랜지스터(4)를 구비한다. 박막트랜지스터(4)는 주사선(1)에 접속된 게이트전극(G), 데이터선(2)에 접속된 드레인전극(D) 및 화소전극(3)에 접속된 소스전극(S)을 구비한다.
도 11은 도 10의 박막트랜지스터의 부분 단면을 도시한다. 게이트전극(G)(도 10 참조)을 포함하는 주사선(1)은 유리기판(11)의 미리 정해진 부위에 형성되고, 애노드 산화막(12)은 주사선(1)의 표면상에 형성되고, 게이트 절연막(13)은 상기 선(line)과 기판의 전체 표면상에 형성된다. 비정질실리콘으로 만들어진 반도체박막(14)은 게이트전극(G)에 상응하는 게이트 절연막(13)의 상기 부위 상에 형성된다. 블로킹레이어(15)는 반도체박막(14)의 중앙부위 상에 형성된다. n+-도전율 실리콘으로 만들어진 오믹 콘택 레이어(16 및 17)는 반도체박막(14)과 블로킹레이어(15)의 상부 맞은편 부위 상에 형성된다. 드레인전극(D) 및 소스전극(S)은 각각 오믹 콘택 레이어(16 및 17) 상에 형성된다. 이들 전극(D 및 S)과 데이터선(2)은 동시에 형성된다. 화소전극(3)은 게이트 절연막(13)의 미리 정해진 상부 상에 형성되어 소스전극(S)에 접속된다. 패시베이션막(18)은 화소전극(3)의 미리 정해진 부위의 표면을 제외한, 결과로서 생기는 구조의 전체 상부 표면 상에 형성된다.
Ti(티타늄)과 같은 고융점 금속을 포함하는 Al(알루미늄) 합금(alloy)은 게이트전극(G)을 구비한 주사선(1)을 형성하는 배선의 물질로서 사용된다(예를 들면, 일본특허출원 공개공보 제4-130776호 참조). 이 경우, 고융점금속 Ti는 Al 자체는 충분한 열저항을 갖지 못하므로 나중에 수행될 열처리(heating treatment) 동안에 잘 형성되는 힐록(hillock)의 발생을 억제하기 위하여 Al에 포함된다. 앤티-힐록 특성은 예를 들면, 게이트전극(G)을 포함하는 주사선(1) 상의 게이트 절연막(13)의 항복전압을 감소시키는 것으로 고려된다. Al-Ti 합금박막의 Ti 농도가 그 고유저항을 낮추기 위해 감소된다면, 어떠한 힐록 및 핀홀의 발생도 억제될 수 없다. 반면에, Ti 농도가 증가된다면, 상기 결함은 줄어들 수 있지만, 상기 합금박막의 고유저항은 증가한다. 이 합금박막은 전극이나 배선으로는 바람직하지 못하다.
본 발명은 반도체소자에 전기적으로 접속되고 우수한 특성을 보여주는 배선(wiring)을 구비한 기판에 관한 것이고, 특히 우수한 앤티-힐록(anti-hillock) 특성, 우수한 앤티-핀홀(anti-pinhole) 특성 및 낮은 저항을 갖고, 예를 들면 액티브 매트릭스 타입의 액정표시장치에 사용하기에 적절한 배선을 갖는 기판에 관한 것이다.
도 1은 본 발명의 실시예에 따라, Al-Nd-Ti 합금박막으로 형성된 배선을 갖는 기판을 도시하는 확대단면도.
도 2는 Ti의 농도에 따른 도 1의 Al-Nd-Ti 합금박막의 고유저항의 의존도를 도시하는 도면.
도 3은 Ti 및 Nd의 농도에 따른 도 1의 Al-Nd-Ti 합금박막의 앤티-힐록 특성의 의존도를 도시하는 도면.
도 4는 Ti 및 Nd의 농도에 따른 도 1의 Al-Nd-Ti 합금박막의 앤티-핀홀 특성의 의존도를 도시하는 도면.
도 5는 Ti의 농도에 따른 Al-Ti 합금박막의 고유저항의 의존도를 도시하는 도면.
도 6은 Al-Ti 합금박막의 앤티-힐록 특성을 도시하는 도면.
도 7은 Nd의 농도에 따른 Al-Nd 합금박막의 고유저항의 의존도를 도시하는 도면.
도 8은 Al-Nd 합금박막의 앤티-힐록 특성을 도시하는 도면.
도 9는 Al-Nd 합금박막의 앤티-핀홀 특성을 도시하는 도면.
도 10은 종래의 액정표시장치의 부분을 도시하는 회로다이어그램.
도 11은 도 10에 나타난 박막트랜지스터를 상세히 도시하는 확대단면도.
〈도면의 주요부분에 대한 부호의 설명〉
1: 주사선 2: 데이터선 3: 화소전극
4: 박막트랜지스터 11: 유리기판 12: 애노드 산화막
13: 게이트 절연막 14: 반도체 박막 15: 블로킹 레이어
17: 오믹 콘택 레이어 18: 패시베이션막 21: 유리기판
22: Al-Nd-Ti 합금박막(배선)
본 발명의 목적은 기판의 고유저항을 Al-Ti 합금박막을 이용하는 경우보다 작은 값이나 동일한 값으로 감소시킬 수 있고, 또한 힐록이나 핀홀의 발생을 억제할 수 있는 도체를 지닌 배선 기판을 제공하는 것이다.
본 발명의 발명자들은 Al-Ti 합금박막을 자세히 검사하는 많은 실험을 하였다. 이 실험결과와 이에 관한 의견을 이제 기술할 것이다.
우선, Ti 농도에 따른 Al-Ti 합금박막의 고유저항의 의존도를 검사하여, 도 5에 도시된 바와 같은 검사결과를 얻었다. 도 5에서, 세로좌표는 이 합금박막의 고유저항을 나타내고, 가로좌표는 Ti의 농도(원자 %)를 나타내고, 실선은 실내온도에서 보존되는 유리기판상에, 스퍼터링(sputtering) 또는 디포지션(deposition)에 의해, 형성된 Al-Ti 합금박막의 고유저항을 나타내고, 파선, 일점쇄선 및 이점쇄선은 각각 250℃, 300℃, 350℃의 실내온도에서 형성된 Al-Ti 합금박막의 열처리후의 Al-Ti 합금박막의 고유저항을 나타낸다. 도 5에서 명백하듯이, 모든 Al-Ti 합금박막에서, Ti의 농도가 높으면 높을수록 고유저항도 높다. 게다가, 열처리온도가 높으면 높을수록 고유저항은 더 낮다. 따라서, 상기 실험으로부터 Ti의 농도가 낮으면 낮을수록 Al-Ti 합금박막의 고유저항은 더 낮아지고, 열처리온도가 높으면 높을수록 고유저항은 더 낮아진다는 사실을 확인할 수 있다.
게다가, 각 Al-Ti 합금박막의 앤티-힐록 특성를 검사하여, 도 6에 도시된 바와 같은 검사결과를 얻는다. 도 6에서, 세로좌표는 힐록이 발생하는 온도를 나타낸다. 특히, 이 힐록발생온도는 0.5-1μm 이상의 높이를 갖는 어떠한 힐록이라도 배율이 약 100인 전자현미경을 사용하여 관찰될 수 있는 열처리온도를 나타낸다(이하에서, 힐록발생온도는 동일하다). 도 6으로부터 명백하듯이, 열처리온도가 250℃이고, Ti의 농도가 3원자% 이상이라면, 힐록의 발생은 억제될 수 있다. 앤티-힐록 특성에 비추어 볼 때, 열처리가 공정중 가장 높은 약 250℃에서 수행될 때, 배선 기판을 형성하는 전체 공정을 통해 Ti의 농도를 3원자% 이상으로 설정하는 것이 바람직하다. 그러나, 도 5의 파선으로 나타낸 250℃의 열처리온도의 경우에는, Ti의 농도가 3원자% 이상이라면, 고유저항은 약 18μΩcm 이상이다. 다시말해, 앤티-힐록 특성을 고려할 때, Ti의 농도를 3원자% 이하로 설정하는 것은 바람직하지 못하고, 이는 배선(게이트전극(G)을 포함하는 주사선(1))의 고유저항이 약 18μΩcm 이하로 설정될 수 없음을 의미한다. 반면에, 액정표시장치 분야에서의 정밀기술의 발달과, 애퍼처(aperture)의 수적인 증가 등으로 배선저항의 감소에 대한 더욱더 많은 요구가 최근에 있어왔다. 이 요구를 충족시키기위해, 우수한 앤티-힐록 특성과 약 10μΩcm 이하의 낮은 고유저항을 갖는 Nd(네오디뮴)과 같은 희토류 원소(rare earth metal)를 포함하는 Al 합금에 주의를 기울여왔다(예를 들면, 일본특허출원 공개공보 제7-45555호 참조).
그러나, 본 발명의 발명자들은 Al-Nd 합금박막을 이용한 실험을하여 다음 결과를 얻었다. 우선, Nd 농도에 따른 Al-Nd 합금박막의 고유저항의 의존도를 검사하여, 도 7에 도시된 바와 같은 검사결과를 얻었다. 도 7에서, 세로좌표는 이 합금박막의 고유저항을 나타내고, 가로좌표는 Nd 농도를 나타낸다. 게다가, 실선은 실내온도에서 보존되는 유리기판 상에, 스퍼터링이나 디포지션으로, 형성된 Al-Nd 합금박막의 Nd 농도와 관련한 고유저항을 나타내고, 파선, 일점쇄선 및 이점쇄선은 각각 250℃, 300℃, 350℃의 실내온도에서 형성된 Al-Nd 합금박막의 열처리후의 Al-Nd 합금박막의 고유저항을 나타낸다. 도 7에서 명백하듯이, 모든 Al-Nd 합금박막에서, Nd의 농도가 높은면 높을수록 고유저항도 높다. 게다가, Nd 농도가 예를 들어 2-4 원자%일 때, 모든 열처리된 Al-Nd 합금박막의 고유저항은 약 10μΩcm 이하이다. 따라서, 이 Al-Nd 합금박막의 고유저항은 10μΩcm 이하로 설정될 수 있음이 확인된다.
게다가, 각 Al-Nd 합금박막의 앤티-힐록 특성을 검사하여 도 8에 도시된 바와 같은 검사결과를 얻는다. 도 8에서, 가로좌표는 Nd 농도를 나타내고, 세로좌표는 힐록이 발생하는 온도를 나타낸다. 도 8에서 명백하듯이, Nd 농도가 약 0.2% 만큼 낮을지라도, 열처리의 최고온도가 250℃일 때 힐록의 발생은 억제될 수 있다. Nd 농도가 예를 들어 약 2-4 원자%일 때, 힐록의 발생은 억제되고, 이 고유저항은 파선(250℃의 열처리온도)으로 나타낸 바와 같이 약 10μΩcm 이하임이 확인된다.
더욱이, 각 Al-Nd 합금박막의 앤티-핀홀 특성을 검사하여 도 9에 도시된 바와 같은 검사결과를 얻는다. 도 9에서, 세로좌표는 핀홀이 발생하는 온도를 나타낸다. 특히, 핀홀 발생온도는 배율이 약 100인 전자현미경을 사용하여 1 cm2당 열 개(10) 이상의 핀홀이 관찰될 수 있는 열처리온도를 의미한다(이하에서, 핀홀 발생온도는 동일하다). 도 9로부터 명백하듯이, Nd 농도가 약 4 원자% 이하라면, 핀홀 발생온도는 250℃이하이고, Nd 농도가 약 4 원자% 이상이라면, 핀홀 발생온도는 실질적으로 250℃이다. 앤티-핀홀 특성에 비추어 보면, 열처리온도가 250℃일 때, Nd 농도를 약 4 원자% 이상으로 설정하는 것이 바람직하다. 그러나, Nd 농도가 약 4 원자% 이상일 때 핀홀 발생온도는 실질적으로 약 250℃로 유지되므로, 더욱더 많은 Nd 농도의 증가는 배선이 파괴되는 것을 막기 위한 앤티-핀홀 특성을 강화할 정도로 효과적이지 못할 것이다. 게다가, 앤티-핀홀 특성을 고려하여 Nd 농도가 약 4 원자% 이상으로 설정되는 경우에는, 이 고유저항은 도 7의 파선으로 나타낸 바와 같이 250℃의 열처리온도에서 약 10μΩcm 이상이다.
상기에서처럼, 배선으로서 Al-Ti 합금박막을 이용하는 경우, 앤티-힐록 특성에 비추어 볼 때 고유저항을 약 18μΩcm 이하로 설정하는 것을 불가능하게 하는, Ti 농도를 3 원자% 이하로 설정하는 것은 바람직하지 못하다. 반면에, 배선으로써 Al-Nd 합금박막을 이용하는 경우, Nd 농도를 약 4 원자% 이상으로 설정하는 것은 배선이 파괴되는 것을 막기 위한 앤티-핀홀 특성을 현저히 강화할 수 없다. 또한, 앤티-핀홀 특성을 고려하여 Nd 농도를 약 4 원자% 이상으로 설정하는 것은 도 7의 파선(250℃의 열처리온도)으로 나타낸 바와 같이 이 고유저항을 약 10μΩcm 이상으로 증가하게 한다.
상기 문제의 관점에서 창안된 본 발명은 적어도 네오디뮴 및 티타늄을 함유한 알루미늄 합금으로 기판상에 형성된 도체 및 기판을 포함하는 배선기판을 제공한다.
도 1은 본 발명의 실시예에 따라, 배선기판을 도시하는 확대단면도이다. Al-Nd-Ti 합금박막(배선)(22)은 스퍼터링이나 디포지션으로 유리기판(투명한 절연기판)(21)상에 형성되었다. 배선(22)은 도 10에 도시된 주사선(1)이나 데이터선(2)으로 사용된다. 우선, 기판온도를 실내온도로 설정하여 형성된 Al-Nd-Ti 합금박막의 고유저항의 Ti 및 Nd 농도에 따른 의존도를 검사하여, 도 2에 도시된 바와 같은 검사결과를 얻었다. 이 검사에서, Ti 및 Nd의 최소농도는 0.1 원자%이다. 도 2에서, 이 고유저항은 A1구간에서 10μΩcm 이하이고, A2구간에서 10-20μΩcm 이고, A3구간에서 20-30μΩcm 이고, A4구간에서 30-40μΩcm 이고, A5구간에서 40-50μΩcm 이고, A6구간에서 50-60μΩcm 이고, A7구간에서 60-70μΩcm 이다. 도 2로부터 명백하듯이, Nd 및 Ti 농도가 높으면 높을수록, 고유저항은 더욱 높아진다. 또한, 도 2는 실내온도로 유지된 기판온도로 형성된 Al-Nd-Ti 합금박막의 고유저항을 약 10μΩcm 이하로 설정하기 위하여, Nd 및 Ti 농도는 A1구간에서 선택되어야 함을 도시한다. 비슷하게, 고유저항을 약 20μΩcm 이하로 설정하기 위하여, Nd 및 Ti 농도는 A1및 A2구간에서 선택되어야 한다.
Nd 및 Ti 농도에 따른 Al-Nd-Ti 합금박막의 힐록 특성의 의존도를 검사하여, 도 3에 도시된 바와 같은 검사결과를 얻었다. 도 3에서, 힐록 발생온도는 B1구간에서 240-270℃이고, B2구간에서 270-300℃이고, B3구간에서 300-330℃이고, B4구간에서 330-360℃이다. 도 3으로부터 명백하듯이, 열처리온도가 240-270℃일 때, 힐록의 발생은 B1구간에서 억제된다.
게다가, Nd 및 Ti 농도에 따른 Al-Nd-Ti 합금박막의 핀홀 특성의 의존도를 검사하여, 도 4에 도시된 바와 같은 검사결과를 얻었다. 도 4에서, 핀홀 발생온도는 C1구간에서 240-270℃이고, C2구간에서 270-300℃이고, C3구간에서 300-330℃이고, C4구간에서 330-360℃이다. 도 4로부터 명백하듯이, 열처리온도가 240-270℃일 때, 핀홀의 발생은 C1구간에서 억제된다.
예를 들면, Nd 농도가 0.75 원자%이고, Ti 농도가 0.5 원자%인 경우, 힐록 발생온도는 도 3의 B1과 B2구간 사이의 경계상에 있는 반면, 핀홀 발생온도는 도 4의 C1과 C2구간 사이의 경계상에 있다. 따라서, 어떠한 힐록 및 핀홀의 발생도 열처리온도를 240-270℃로 설정하여 억제될 수 있다. 더구나, Nd 및 Ti 농도가 각각 0.75 원자% 및 0.5 원자%일 때, 고유저항은 도 2의 A1구간(10μΩcm 이하)으로 떨어지고, 기판온도를 실내온도로 설정하여 형성된 Al-Nd-Ti 합금박막의 고유저항은 약 8μΩcm로 설정될 수 있다. 게다가, 도 5 및 7로부터 이 고유저항은 열처리하여 약 8μΩcm 보다 낮게 될 수 있음을 대략 짐작한다. 다시말해, 열처리를 수행할 때, 고유저항이 10μΩcm 이하로 유지될 수 있는 A1구간은 도 2의 A2구간으로 확장된다. 따라서, 열처리후에 Al-Nd-Ti 합금박막의 고유저항은 총 Nd 및 Ti 농도를 약 1.5 원자% 이하로 설정하여 약 10μΩcm 이하로 설정된다(각 Nd 농도 및 Ti 농도는 0.1 원자% 이상으로 설정되어야 한다). 게다가, 도 3 및 4로부터 명백하듯이, 열처리가 240-270℃일 때, 힐록 및 핀홀의 발생은 농도의 총 범위가 약 1.5 원자% 이하인 경우에 실질적으로 억제될 수 있다.
Al-Nd-Ti 합금박막의 고유저항이 Al-Ti 합금박막에서처럼 약 18μΩcm로 설정되는 경우에 대해 기술할 것이다. Nd 및 Ti의 총 농도가 예를 들어 약 3.5 원자% 이하라면(각 Nd 농도 및 Ti 농도는 0.1 원자% 이상으로 설정되어야 한다), 기판온도를 실내온도로 설정하여 형성된 Al-Nd-Ti 합금박막의 고유저항은 도 2에 도시된 바와 같이 약 20μΩcm 이하이다. 농도의 총 범위가 약 3.5 원자% 이하인 경우, 열처리온도가 240-270℃일 때 소수의 힐록이나 핀홀이 발생할지라도, 이들 발생은 열처리온도를 증가시켜 억제될 수 있다는 사실은 도 3 및 4로부터 명백하다. 또한 이 경우, 고유저항은 열처리하여 약 20μΩcm 보다 낮게 될 수 있음을 도 5 및 7로부터 대략 짐작한다. 다시말해, 열처리를 수행할 때, Al-Nd-Ti 합금박막의 고유저항은 약 18μΩcm 이하로 설정될 수 있다.
Al-Nd-Ti 합금박막의 Nd 농도를 고려할 것이다. 예를 들면, 도 4의 C1구간에서, 열처리온도가 240-270℃일 때 핀홀은 Nd 농도에 관계없이 발생할 것이다. 반면에, 도 3의 B1구간에서, Nd 농도가 1 원자% 보다 낮다면 힐록은 240-270℃의 열처리온도에서 발생할 것이다. 이는 Nd 농도가 힐록의 발생을 고려하고 핀홀의 발생을 고려하지 않음으로써 약 1 원자%로 설정됨을 의미한다. Nd 농도가 약 1 원자%로 설정될 때, 고유저항에 비추어 보아 Ti 농도를 약 0.1-2 원자%로 설정하는 것은 바람직하고, 약 0.1-0.5 원자%로 설정하는 것은 더욱 바람직하다.
Al-Ti 합금박막의 경우, 도 5 및 6에 도시된 바와 같이, 낮은 고유저항과 (250℃의 열처리온도에서) 우수한 앤티-힐록 특성을 실현하기 위하여, Ti 농도를 약 2.9 원자%로 설정하는 것이 바람직하다. Al-Nd 합금박막의 경우, 도 7 및 9에 도시된 바와 같이, 낮은 고유저항과 (250℃의 열처리온도에서) 우수한 앤티-힐록 특성을 실현하기 위하여, Nd 농도를 약 4 원자%로 설정하는 것이 바람직하다. 반면에, Al-Nd-Ti 합금박막의 경우, Nd 및 Ti의 총 농도는 약 1.5 원자% 이하로 설정될 수 있다. 따라서, Al-Nd-Ti 합금박막을 사용할 때, 값비싼 Nd 및 Ti의 필요한 양은 Nd 또는 Ti만을 함유하는 Al 합금박막의 경우와 비교하여 줄일 수 있다. 이로써 제조비용을 줄일 수 있게 된다.
상기 설명에서 본 발명의 기판이 표시장치에 적용될지라도, 이는 또한 표시장치와 다른 다양한 장치에도 적용될 수 있다. 게다가, 배선은 박막트랜지스터의 게이트전극을 포함하는 주사선에 국한되는 것이 아니라, 소스전극, 드레인전극 또는 데이터선으로서 사용된다. 이 경우는 도 11과 관련하여 간단히 설명될 것이다. 예를 들면, 패터닝(patterning)에 의해 게이트 절연막(13) 상에 Al-Nd-Ti 합금박막의 데이터선을 제공하기 위하여, n+-타입 실리콘 레이어 또는 크롬 레이어는 ITO(인듐 티타늄 산화물)로 만들어진 화소전극(3)이 Al 에칭법으로 손상되는 것을 막기위한 게이트 절연막(13) 상에 형성되고, Al-Nd-Ti 합금박막은 예를 들어 데이터선을 형성하기 위한 결과로서 생기는 구조 상에 형성된다. 더욱이, 배선은 Al-Nd-Ti 합금박막에 국한되는 것이 아니라, 하나 이상의 희토류 원소 및 하나 이상의 Ti, Ta, Mo, Cr, Au, Ag, Cu를 함유하는 Al 합금박막으로 형성된다.
상기 설명에서처럼, 본 발명에 따라, 예를 들어 Al-Nd-Ti 합금박막의 배선을 형성함으로써, Al-Nd-Ti 합금박막으로 형성된 배선과 동일하거나 이보다 낮은 값으로 고유저항을 감소시키고, 또한 힐록이나 핀홀의 발생을 억제시킬 수 있다. 이 경우, (Nd 농도가 Ti 농도와 동일하다고 가정하면) Nd 및 Ti의 총 농도를 약 3.5 원자% 이하에서 약 0.2 원자% 이상으로 설정하는 것이 바람직하다. 또한, Al-Nd-Ti 합금박막의 고유저항을 약 10-1μΩcm로 설정하는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명의 배선기판과 제조방법에 따라 제조비용을 줄일 수 있고, 표시장치 및 다른 다양한 장치에도 적용될 수 있어 앞으로의 이용이 주목된다.

Claims (19)

  1. 기판; 및
    적어도 네오디뮴(Nd) 및 티타늄(Ti)을 함유한 알루미늄 합금으로 만들어진, 기판상에 형성된 도체를 포함하는 것을 특징으로 하는 배선기판(wiring substrate).
  2. 제 1 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 3.5 원자% 이하인 것을 특징으로 하는 배선기판.
  3. 제 2 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴의 농도는 2.0 원자% 이하인 것을 특징으로 하는 배선기판.
  4. 제 1 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 1.5 원자% 이하인 것을 특징으로 하는 배선기판.
  5. 제 4 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴의 농도는 1.0 원자% 이하인 것을 특징으로 하는 배선기판.
  6. 제 4 항에 있어서,
    상기 도체는 10μΩcm 이하의 고유저항을 갖는 것을 특징으로 하는 배선기판.
  7. 기판;
    상기 기판상에 형성된 반도체소자; 및
    적어도 네오디뮴 및 티타늄을 함유한 알루미늄 합금으로 만들어진, 상기 기판상에 형성되어 상기 반도체소자에 전기적으로 접속된 도체를 포함하는 것을 특징으로 하는 배선기판.
  8. 제 7 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 3.5 원자% 이하인 것을 특징으로 하는 배선기판.
  9. 제 8 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴의 농도는 2.0 원자% 이하인 것을 특징으로 하는 배선기판.
  10. 제 7 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 1.5 원자% 이하인 것을 특징으로 하는 배선기판.
  11. 제 10 항에 있어서,
    알루미늄 합금에 함유된 네오디뮴의 농도는 1.0 원자% 이하인 것을 특징으로 하는 배선기판.
  12. 제 7 항에 있어서,
    상기 배선기판은 250℃ 이하의 열처리후에 얻어지는 것을 특징으로 하는 배선기판.
  13. 기판; 및
    알루미늄 보다 우수한 앤티-힐록(anti-hillock) 특성을 갖는 제 1 금속과, 상기 제 1 금속 보다 낮은 고유저항을 갖는 제 2 금속을 함유하는 알루미늄 합금으로 만들어진, 상기 기판상에 형성된 도체를 포함하는 것을 특징으로 하는 배선기판.
  14. 제 13 항에 있어서,
    알루미늄 합금에 함유된 제 1 및 제 2 금속의 총 농도는 3.5 원자% 이하인 것을 특징으로 하는 배선기판.
  15. 제 13 항에 있어서,
    알루미늄 합금에 함유된 제 1 및 제 2 금속의 총 농도는 1.5 원자% 이하인 것을 특징으로 하는 배선기판.
  16. 기판을 준비하는 단계;
    상기 기판상에 적어도 네오디뮴 및 티타늄을 함유한 알루미늄 합금으로 만들어진 도체를 형성하는 단계;
    상기 기판상에 상기 도체에 전기적으로 접속되는 반도체소자를 형성하는 단계; 및
    상기 도체와 반도체소자중 적어도 하나를 300℃ 이하로 가열하는 단계를 포함하는 것을 특징으로 하는 배선기판을 제조하는 방법.
  17. 제 16 항에 있어서,
    상기 알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 3.5 원자% 이하인 것을 특징으로 하는 배선기판을 제조하는 방법.
  18. 기판을 준비하는 단계;
    상기 기판상에 반도체소자를 형성하는 단계;
    상기 기판상에 적어도 네오디뮴 및 티타늄을 함유한 알루미늄 합금으로 만들어진 도체를 형성하여, 상기 도체를 상기 반도체소자에 전기적으로 접속하는 단계; 및
    상기 도체와 반도체소자중 적어도 하나를 300℃ 이하로 가열하는 단계를 포함하는 것을 특징으로 하는 배선기판을 제조하는 방법.
  19. 제 18 항에 있어서,
    상기 알루미늄 합금에 함유된 네오디뮴 및 티타늄의 총 농도는 3.5 원자% 이하인 것을 특징으로 하는 배선기판을 제조하는 방법.
KR1019980709822A 1997-04-04 1998-03-26 낮은저항알루미늄합금으로형성된도체를갖는기판 KR100314865B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9/100780 1997-04-04
JP10078097A JP3346217B2 (ja) 1997-04-04 1997-04-04 配線の形成方法および表示装置の製造方法
PCT/JP1998/001361 WO1998045881A1 (en) 1997-04-04 1998-03-26 Substrate with conductor formed of low-resistance aluminum alloy

Publications (2)

Publication Number Publication Date
KR20000016250A true KR20000016250A (ko) 2000-03-25
KR100314865B1 KR100314865B1 (ko) 2002-02-28

Family

ID=14282987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980709822A KR100314865B1 (ko) 1997-04-04 1998-03-26 낮은저항알루미늄합금으로형성된도체를갖는기판

Country Status (10)

Country Link
US (1) US6320138B1 (ko)
EP (1) EP0922301B1 (ko)
JP (1) JP3346217B2 (ko)
KR (1) KR100314865B1 (ko)
CN (1) CN1224099C (ko)
CA (1) CA2256378A1 (ko)
DE (1) DE69831846T2 (ko)
HK (1) HK1021071A1 (ko)
TW (1) TW388187B (ko)
WO (1) WO1998045881A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421901B1 (ko) * 1998-12-10 2004-04-17 엘지.필립스 엘시디 주식회사 반사형액정표시장치의반사판
TW444257B (en) * 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
JP4674774B2 (ja) * 1999-06-10 2011-04-20 カシオ計算機株式会社 配線の製造方法及び表示装置の製造方法
US6710525B1 (en) * 1999-10-19 2004-03-23 Candescent Technologies Corporation Electrode structure and method for forming electrode structure for a flat panel display
JP3908552B2 (ja) * 2001-03-29 2007-04-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP3953330B2 (ja) * 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003332058A (ja) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
JP2006339666A (ja) * 2002-12-19 2006-12-14 Kobe Steel Ltd アルミニウム合金膜形成用スパッタリングターゲット
US7423347B2 (en) * 2006-01-19 2008-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ deposition for cu hillock suppression
JP5032687B2 (ja) * 2010-09-30 2012-09-26 株式会社神戸製鋼所 Ａｌ合金膜、Ａｌ合金膜を有する配線構造、およびＡｌ合金膜の製造に用いられるスパッタリングターゲット

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264388A (en) 1988-05-16 1993-11-23 Sumitomo Electric Industries, Inc. Sintered body of aluminum nitride
JPH04130776A (ja) 1990-09-21 1992-05-01 Casio Comput Co Ltd 薄膜トランジスタ
US5367179A (en) 1990-04-25 1994-11-22 Casio Computer Co., Ltd. Thin-film transistor having electrodes made of aluminum, and an active matrix panel using same
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3213196B2 (ja) * 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
JP3707704B2 (ja) 1995-03-08 2005-10-19 日本アイ・ビー・エム株式会社 配線材料、液晶ディスプレー装置、および配線層の形成方法
JPH09127551A (ja) * 1995-10-31 1997-05-16 Sharp Corp 半導体装置およびアクティブマトリクス基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720087B1 (ko) * 2000-07-31 2007-05-18 삼성전자주식회사 표시 소자용 배선 및 이를 이용한 박막 트랜지스터 기판및 그 제조 방법

Also Published As

Publication number Publication date
DE69831846D1 (de) 2005-11-17
US6320138B1 (en) 2001-11-20
JPH10284493A (ja) 1998-10-23
CN1223014A (zh) 1999-07-14
EP0922301A1 (en) 1999-06-16
CA2256378A1 (en) 1998-10-15
DE69831846T2 (de) 2006-05-18
JP3346217B2 (ja) 2002-11-18
CN1224099C (zh) 2005-10-19
EP0922301B1 (en) 2005-10-12
KR100314865B1 (ko) 2002-02-28
WO1998045881A1 (en) 1998-10-15
TW388187B (en) 2000-04-21
HK1021071A1 (en) 2000-05-26

Similar Documents

Publication Publication Date Title
KR100314865B1 (ko) 낮은저항알루미늄합금으로형성된도체를갖는기판
US7259035B2 (en) Methods of forming thin-film transistor display devices
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
EP0236629A2 (en) Driving circuit of a liquid crystal display device
US6407780B1 (en) Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same
JP3707704B2 (ja) 配線材料、液晶ディスプレー装置、および配線層の形成方法
KR20060118202A (ko) 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판
US8558248B2 (en) A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device
JPH0713180A (ja) 液晶表示装置
US20030186074A1 (en) Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP3245612B2 (ja) 多層配線板の製造方法
JP3802092B2 (ja) 液晶表示装置
JP3424618B2 (ja) 薄膜トランジスタアレイ基板の製造方法
JP3245613B2 (ja) 薄膜素子の製造方法
KR100710142B1 (ko) 저저항 배선 액정표시장치
JP3257001B2 (ja) 多層配線板及び多層配線板の製造方法
JP3245614B2 (ja) 薄膜素子の製造方法
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP3213067B2 (ja) 薄膜トランジスタアレイ及びその製造方法
MXPA98009906A (en) Substrate with conductor formed of low-resistance aluminum alloy
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
KR20070025214A (ko) 표시 기판의 금속 배선 및 이를 갖는 표시 기판
JPH06230427A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131025

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee