KR20000013897A - 반도체 장치의 내부 전원전압 공급회로 - Google Patents
반도체 장치의 내부 전원전압 공급회로 Download PDFInfo
- Publication number
- KR20000013897A KR20000013897A KR1019980033020A KR19980033020A KR20000013897A KR 20000013897 A KR20000013897 A KR 20000013897A KR 1019980033020 A KR1019980033020 A KR 1019980033020A KR 19980033020 A KR19980033020 A KR 19980033020A KR 20000013897 A KR20000013897 A KR 20000013897A
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- power voltage
- internal power
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 내부 전원전압 공급회로에 관한 것으로, 종래 반도체 장치의 내부 전원전압 공급회로는 내부 전원전압을 공급받아 동작하는 반도체 장치의 전류 소모량이 많은 경우 외부 전원전압을 승압한 승압된 전원전압의 값을 더욱 높게 하여야 하기 때문에 전력소모가 많은 문제점과, 그 승압된 전원전압의 값이 낮은 경우에는 충분한 전류를 내부의 반도체 장치에 공급할 수 없어 반도체 장치가 오동작 하거나, 전혀 동작할 수 없게 되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 승압된 전원전압과 외부 전원전압의 값을 비교하여, 상기 승압된 전원전압이 외부 전원전압보다 높은 경우 저전위의 출력신호를 출력하는 비교부와; 상기 비교부의 출력신호와 상기 승압된 전원전압에 따라 상기 외부 전원전압을 전압강하시킨 내부 전원전압을 출력하는 내부 전원전압 발생부로 구성하여 외부 전원전압과 승압된 전원전압을 비교한 결과에 따라 내부 전원전압의 크기를 조절하여 출력함으로써, 내부 전원전압을 공급받아 동작하는 반도체 장치의 전류 요구량이 많은 경우에도 상대적으로 낮은 승압된 전원전압을 사용하여 내부 전원전압을 공급함이 가능하여, 전력의 소모를 줄일 수 있는 효과와 아울러 내부의 반도체 장치의 동작을 안정화 시키는 효과가 있다.
Description
본 발명은 반도체 장치의 내부 전원전압 공급회로에 관한 것으로, 특히 승압 전원전압과 외부의 전원전압 값을 비교한 결과에 따라 특정 반도체 장치에 인가되는 내부 전원전압의 값을 변경함으로써, 래치업(latch up)현상을 방지하는데 적당하도록 한 반도체 장치의 내부 전원전압 공급회로에 관한 것이다.
일반적으로, 래치업(latch up)현상이란 인접한 서로 다른 형(type)의 모스 트랜지스터가 기판과 소스 드레인의 영향으로, 두 개의 바이폴라 트랜지스터와 저항 성분으로 작용하여 전류가 도통되면서 전류의 양이 점차 증가하여 결국 모스 트랜지스터가 파괴되는 현상을 말한다. 이와 같은 래치업 현상이 발생함을 방지하기 위해 누적되는 전류를 외부로 유출시키는 수단을 구비시키는 방법과 반도체 장치에 공급되는 내부 전원전압의 값이 기판전압으로 사용되는 승압된 전원전압 값보다 항상 낮게 유지시키는 방법을 사용하고 있으며, 이와 같은 종래 반도체 장치의 래치업 현상을 방지할 수 있는 반도체 장치의 내부 전원전압 공급회로를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1은 종래 반도체 장치의 내부 전원전압 공급회로도로서, 이에 도시한 바와 같이 게이트에 승압된 전원전압(Vpp)에 따라 도통제어되며, 드레인에 인가되는 외부의 전원전압(Vext)을 전압강하한 내부 전원전압(Vint)을 소스를 통해 출력하는 엔모스 트랜지스터(NM1)로 구성된다.
이하, 상기와 같이 구성된 종래 반도체 장치의 내부 전원전압 공급회로의 동작을 설명한다.
상기와 같은 구성에서는 항상 승압된 전원전압(Vpp)보다 내부 전원전압(Vint)이 그 엔모스 트랜지스터(NM1)의 문턱전압(Vt)이상 낮은 값으로 인가되어 래치업 현상을 방지할 수 있다. 즉, 외부 전원전압(Vext)을 승압한 승압된 전원전압(Vpp)은 상기 외부 전원전압(Vext)보다 같거나 크며, 상기 내부 전원전압(Vint)은 외부 전원전압(Vext)보다 최소한 문턱전압(Vt)만큼 작은 값이기 때문에 항상 내부 전원전압(Vint)은 기판전압으로 사용되는 승압된 전원전압(Vpp)보다 작게 유지된다.
이와 같은 상태에서, 비록 래치업 현상은 방지될 수 있지만, 내부 전원전압(Vint)을 전원전압으로 사용하는 반도체 장치에서 소모하는 전류에 관계없이 상기 엔모스 트랜지스터(NM1)인 내부 전원전압 공급회로에서 공급하는 전류는 항상 승압된 전원전압(Vpp)과 외부 전원전압(Vext)의 차에서, 상기 엔모스 트랜지스터(NM1)의 문턱전압값(Vt)를 감한 결과의 제곱에 비례하는 전류를 공급하게 된다.
즉, 내부 전원전압(Vint)을 사용하는 반도체 장치의 전류 요구량이 많은 경우에는 승압된 전원전압(Vpp)의 값을 높여야 하며, 이와 같이 높은 승압된 전원전압(Vpp)을 얻기 위해서 부가회로가 필요하며, 전력의 소모가 많고, 승압된 전원전압(Vpp)의 값이 외부 전원전압(Vext)값보다 매우 큰 값이 되지 않으면 반도체 장치가 요구하는 전류를 공급할 수 없게 된다.
상기한 바와 같이 종래 반도체 장치의 내부 전원전압 공급회로는 내부 전원전압을 공급받아 동작하는 반도체 장치의 전류 소모량이 많은 경우 외부 전원전압을 승압한 승압된 전원전압의 값을 더욱 높게 하여야 하기 때문에 전력소모가 많은 문제점과, 그 승압된 전원전압의 값이 낮은 경우에는 충분한 전류를 내부의 반도체 장치에 공급할 수 없어 반도체 장치가 오동작 하거나, 전혀 동작할 수 없게 되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 래치업을 방지함과 동시에 상대적으로 낮은 승압된 전원전압값으로 내부의 반도체 장치에 충분한 전류를 공급할 수 있는 반도체 장치의 내부 전원전압 공급회로를 제공함에 그 목적이 있다.
도1은 종래 반도체 장치의 내부 전원전압 공급회로도.
도2는 본 발명 반도체 장치의 내부 전원전압 공급회로도.
***도면의 주요 부분에 대한 부호의 설명***
10:비교부 20:내부 전원전압 발생부
상기와 같은 목적은 승압된 전원전압과 외부 전원전압의 값을 비교하여, 상기 승압된 전원전압이 외부 전원전압보다 높은 경우 저전위의 출력신호를 출력하는 비교부와; 상기 비교부의 출력신호와 상기 승압된 전원전압에 따라 상기 외부 전원전압을 전압강하시킨 내부 전원전압을 출력하는 내부 전원전압 발생부로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명 반도체 장치의 내부 전원전압 공급회로도로서, 이에 도시한 바와 같이 승압된 전원전압(Vpp)과 외부 전원전압(Vext)의 값을 비교하여, 상기 승압된 전원전압(Vpp)이 외부 전원전압(Vext)보다 높은 경우 저전위의 출력신호를 출력하는 비교부(10)와; 상기 비교부(10)의 출력신호와 상기 승압된 전원전압(Vpp)에 따라 상기 외부 전원전압(Vext)을 전압강하시킨 내부 전원전압(Vint)을 출력하는 내부 전원전압 발생부(20)로 구성된다.
상기 내부 전원전압 발생부(20)는 게이트에 승압된 전원전압(Vpp)에 따라 드레인에 인가되는 외부 전원전압(Vext)을 전압강하한 내부 전원전압(Vint)을 소스를 통해 출력하는 엔모스 트랜지스터(NM1)와; 상기 엔모스 트랜지스터(NM1)의 드레인과 소스에 소스와 드레인이 각각 접속되며, 상기 비교부(10)의 출력신호에 따라 도통제어되는 피모스 트랜지스터(PM1)로 구성된다.
이하, 상기와 같이 구성된 본 발명 반도체 장치의 내부 전원전압 공급회로의 동작을 설명한다.
먼저, 외부의 전원전압(Vext)을 승압한 승압된 전원전압(Vpp)이 인가되는 초기에는 전원전압(Vext)보다 낮은 값으로 공급되며, 이에 따라 상기 비교부(10)의 출력신호는 고전위의 출력신호를 출력한다. 이와 같이 고전위의 출력신호를 게이트에 인가받은 피모스 트랜지스터(PM1)는 턴오프 되어 회로에 영향을 주지 않게 된다. 즉, 엔모스 트랜지스터(NM1)만이 턴온되어 외부 전원전압(Vext)을 전압강하한 내부 전원전압(Vint)을 출력한다.
그 다음, 일정한 시간이 경과하여 승압된 전원전압(Vpp)의 값이 외부의 전원전압(Vpp)보다 크게 되는 경우에는 상기 피모스 트랜지스터(PM1)가 턴온된다. 이에 따라 내부 전원전압(Vint)은 상호 병렬접속된 엔모스 트랜지스터(NM1)와 피모스 트랜지스터(PM1)를 통해 전압이 낮아지는 외부 전원전압(Vpp)에 의해 생성이되며, 이때 엔모스 트랜지스터(NM1)와 피모스 트랜지스터(PM1)의 문턱전압값은 하나의 모스 트랜지스터의 문턱전압 값보다 낮아지게 된다. 이는 병렬저항값이 하나의 저항값보다 작은 것으로 부터 쉽게 유추할 수 있다.
이와 같이 낮은 문턱전압에 의해 외부 전원전압(Vext)과 거의 동일한 내부 전원전압(Vint)을 생성하여 출력하게 된다. 이와 같이 종래에 비해 동일한 승압된 전원전압(Vpp)을 사용하는 경우에도 전류의 양이 큰 내부 전원전압(Vint)을 공급할 수 있게 된다.
상기한 바와 같이 본 발명은 외부 전원전압과 승압된 전원전압을 비교한 결과에 따라 내부 전원전압의 크기를 조절하여 출력함으로써, 내부 전원전압을 공급받아 동작하는 반도체 장치의 전류 요구량이 많은 경우에도 상대적으로 낮은 승압된 전원전압을 사용하여 내부 전원전압을 공급함이 가능하여, 전력의 소모를 줄일 수 있는 효과와 아울러 내부의 반도체 장치의 동작을 안정화 시키는 효과가 있다.
Claims (2)
- 승압된 전원전압과 외부 전원전압의 값을 비교하여, 상기 승압된 전원전압이 외부 전원전압보다 높은 경우 저전위의 출력신호를 출력하는 비교부와; 상기 비교부의 출력신호와 상기 승압된 전원전압에 따라 상기 외부 전원전압을 전압강하시킨 내부 전원전압을 출력하는 내부 전원전압 발생부로 구성하여 된 것을 특징으로 하는 반도체 장치의 내부 전원전압 공급회로.
- 제 1 항에 있어서, 상기 내부 전원전압 발생부는 게이트에 승압된 전원전압에 따라 드레인에 인가되는 외부 전원전압을 전압강하한 내부 전원전압을 소스를 통해 출력하는 엔모스 트랜지스터와; 상기 엔모스 트랜지스터의 드레인과 소스에 소스와 드레인이 각각 접속되며, 상기 비교부의 출력신호에 따라 도통제어되는 피모스 트랜지스터로 구성하여 된 것을 특징으로 하는 반도체 장치의 내부 전원전압 공급회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033020A KR100541695B1 (ko) | 1998-08-14 | 1998-08-14 | 반도체 장치의 내부 전원전압 공급회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033020A KR100541695B1 (ko) | 1998-08-14 | 1998-08-14 | 반도체 장치의 내부 전원전압 공급회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000013897A true KR20000013897A (ko) | 2000-03-06 |
| KR100541695B1 KR100541695B1 (ko) | 2006-04-28 |
Family
ID=19547239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033020A KR100541695B1 (ko) | 1998-08-14 | 1998-08-14 | 반도체 장치의 내부 전원전압 공급회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100541695B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101675318B1 (ko) * | 2015-12-21 | 2016-11-11 | 주식회사 포스코 | 방향성 전기강판 및 이의 제조방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950012018B1 (ko) * | 1992-05-21 | 1995-10-13 | 삼성전자주식회사 | 반도체장치의 내부전원 발생회로 |
| JP3447068B2 (ja) * | 1992-05-29 | 2003-09-16 | 三菱電機株式会社 | 半導体集積回路の内部電圧発生装置 |
| JPH0619565A (ja) * | 1992-06-29 | 1994-01-28 | Sharp Corp | 電源電圧降下回路 |
| JPH0819248A (ja) * | 1994-06-24 | 1996-01-19 | Mitsubishi Electric Corp | 定電位発生回路 |
| KR100206705B1 (ko) * | 1996-09-05 | 1999-07-01 | 윤종용 | 반도체 메모리 장치의 외부전원전압 감지회로 |
| KR100240874B1 (ko) * | 1997-03-18 | 2000-01-15 | 윤종용 | 반도체장치의내부전압발생회로 |
-
1998
- 1998-08-14 KR KR1019980033020A patent/KR100541695B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101675318B1 (ko) * | 2015-12-21 | 2016-11-11 | 주식회사 포스코 | 방향성 전기강판 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100541695B1 (ko) | 2006-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0133942B1 (ko) | 반도체 집적 회로장치 | |
| KR0164814B1 (ko) | 반도체 메모리장치의 전압 구동회로 | |
| KR100240423B1 (ko) | 반도체 장치의 레벨 검출 회로 | |
| US7046074B2 (en) | Internal voltage generator | |
| KR100812936B1 (ko) | 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로 | |
| KR100401392B1 (ko) | 전압조절회로및그방법,조절된전압조절회로및메모리회로 | |
| US5083043A (en) | Voltage control circuit for a semiconductor apparatus capable of controlling an output voltage | |
| KR100541695B1 (ko) | 반도체 장치의 내부 전원전압 공급회로 | |
| KR20070096123A (ko) | 반도체 소자의 내부 전압 발생 장치 | |
| KR100633826B1 (ko) | 온-다이 전압 미분기 설계를 위한 동적인 전압 스케일링스킴 | |
| KR20090103623A (ko) | 내부전압 발생 장치 | |
| KR20070079111A (ko) | 반도체 메모리 장치의 기준 전압 생성 회로 | |
| JP4062405B2 (ja) | 電源電圧レベル検出器 | |
| US20110026333A1 (en) | Bulk bias voltage generating device and semiconductor memory apparatus including the same | |
| JP2007517298A (ja) | 電圧制御システム | |
| KR100506046B1 (ko) | 내부전압 발생장치 | |
| KR960009952B1 (ko) | 전원 인가시의 오동작 방지회로 | |
| KR0158486B1 (ko) | 외부 전원 전압 레벨 감지기에서의 기준 전압 발생회로 | |
| KR20020010825A (ko) | 반도체장치의 기판전압발생기 | |
| KR20050118751A (ko) | 파워-업시 내부 전원 전압 제어 방법 및 장치, 이를가지는 반도체 메모리 장치 | |
| KR20090098441A (ko) | 파워 온 리셋 회로 | |
| JPH11219586A (ja) | 半導体集積回路 | |
| KR0123837B1 (ko) | 기준전압 발생장치 | |
| KR100280392B1 (ko) | 내부전압 공급회로 | |
| KR100451495B1 (ko) | 대기전류감소회로를갖는반도체집적회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |