KR20000006145A - 반도체칩탑재용기판 - Google Patents

반도체칩탑재용기판 Download PDF

Info

Publication number
KR20000006145A
KR20000006145A KR1019990021989A KR19990021989A KR20000006145A KR 20000006145 A KR20000006145 A KR 20000006145A KR 1019990021989 A KR1019990021989 A KR 1019990021989A KR 19990021989 A KR19990021989 A KR 19990021989A KR 20000006145 A KR20000006145 A KR 20000006145A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
resin
conductor
pad
Prior art date
Application number
KR1019990021989A
Other languages
English (en)
Other versions
KR100617274B1 (ko
Inventor
무라야마게이
히가시미쓰또시
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000006145A publication Critical patent/KR20000006145A/ko
Application granted granted Critical
Publication of KR100617274B1 publication Critical patent/KR100617274B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명의 기판은 기판의 표면에 반도체 칩을 이방성 도전막과 같은 수지 접착제에 의해 접착하여 탑재하기 위해 사용된다. 상기 기판은 반도체 칩 탑재 표면을 갖는 기판 본체와 상기 표면 상에 길이 방향으로 연재하도록 배치되며, 소정의 피치로 서로 거의 평행하게 이격된 복수의 도전 라인을 포함하며, 상기 도전 라인 각각은 그 일부에 의해 패드 부분을 획정하며, 그 폭은 상기 반도체 칩의 각 전극이 전기적으로 접착되는 상기 도전 라인보다 크며, 상기 패드 부분은 길이 방향에 대해 일단 및 타단을 가지며, 상기 복수의 패드 부분은 한 패드부분의 일단과 인접 패드 부분의 타단이 폭방향으로 서로 근접하여 배치되는 식으로 배치된다.

Description

반도체 칩 탑재용 기판{SUBSTRATE FOR MOUNTING SEMICONDUCTOR CHIP}
본 발명은 반도체 칩이 수지에 의해 기판의 표면에 접착되는 반도체 칩 탑재용 기판에 관한 것이다. 본 발명은 또한 그러한 기판을 사용하는 반도체 장치에 관한 것이다.
종래의 기술에서는 도2 및 도3에 나타낸 바와 같이 반도체 칩(20)이 ACF(30)의 수지에 의해 세라믹 또는 수지로 된 기판 본체(10) 상에 탑재된다.
ACF(30)는 폴리에틸렌과 같은 에폭시 수지 또는 열가소성 수지와 같은 열경화성 수지로 형성된다. ACF(30)가 열경화성 수지로 조성될 경우, 반도체 칩(20)은 가열 경화되는 ACF(30)의 열경화성 수지에 의해 기판 본체(10)의 표면 상에 접착될 수 있다. 한편 ACF(30)가 열가소성 수지로 조성될 경우, 반도체 칩(20)은 가열후 냉각 경화되는 ACF(30)의 열가소성 수지에 의해 기판 본체(10)의 표면 상에 접착될수 있다.
그와 함께 반도체 칩(20)의 표면 상에 순서대로 배치되는 복수의 전극 상에 형성되는 Au 범프 등과 같은 도체 범프(22)는 ACF(30)의 수지 내에 함유된 도전 입자(도시안됨)에 의해 각각의 도체 범프에 상응하는 위치에 기판 본체(10)의 표면 상에 구비된 복수의 도체 패드(50)에 전기적으로 접착된다.
따라서, 반도체 칩(20)은 ACF(30)의 수지를 통하여 기판 상에 표면 탑재된다.
이에 관하여 AFC는 수지 내에 도전성 입자를 함유하는 "이방성 도전막"을 뜻한다. 반도체 칩이 상술한 바와 같이 기판 상에 표면 탑재될 때 ACF 수지 내에 함유된 도전성 입자는 반도체 칩의 전극 상에 형성되는 도체 범프와 가판 본체의 표면 상에 형성되는 도체 패드 간에 개재된다. 따라서 전기 도전률은 반도체 칩의 전극 상에 형성되는 도체 범프와 기판 본체의 표면 상에 형성되는 도체 패드 간에 개재되는 AFC 의 일부에 주어진다. 그에 의해 반도체 칩의 도체 범프는 AFC의 그부분에 함유된 도전성 입자에 의해 기판 본체의 표면 상에 도체 패드와 함께 전기적으로 접착된다.
반도체 칩(20) 상의 복수의 전극은 집적 회로가 형성되는 반도체 칩(20)의 표면 상에 일정한 피치로 배치된다. 그에 따라서 전극을 전기적으로 접착하기 위한 복수의 도체 패드(50)가 전극의 배치에 상응하여 반도체 칩(20)이 탑재되는 기판 본체(10)의 표면 상에 일정한 간격으로 형성된다.
도3에 나타낸 바와 같이 상술한 도체 패드(50)는 길이 방향으로 연장되는 광폭 띠로 형성되어 있으므로 설사 도체 범프(22)의 위치가 어떠한 이유로 목적하는 위치로부터 도체 패드(50)의 길이 방향 또는 폭 방향으로 어느정도 이탈하더라도 도체 범프(22)가 도체 패드(50)에 전기적으로 접착될 반도체 칩(20)의 전극 상에 형성되므로 도체 범프(22)가 ACF(30)의 수지 내에 함유된 도전성 입자에 의해 신뢰성 있게 전기적으로 접착될 수 있다.
이러한 목적을 위해 광폭 띠 형상의 복수의 도체 패드(50)가 반도체 칩(20)이 탑재될 기판 본체(10)의 표면 상에 배치되므로 모든 인접 도체 패드(50) 간에 도체 패드(50)에 상응하는 길이를 갖는 좁은 갭(52)이 획정된다.
그러나 상술한 반도체 칩 탑재용 기판에 의하면, 반도체 칩(20)이 ACF(30)의 수지에 의해 기판 본체(10)의 표면에 접착될 때, ACF(30)의 수지 내의 어떤 곳에서나 공극이 발생하기 쉬워서 ACF 수지의 접착력을 열화시키므로 반도체 칩(20)이 기판 본체(10)의 표면으로부터 박리되기 쉽다. 그 결과 반도체 칩(20)의 전극 상에 형성된 도체 범프(22)와 기판 본체(10)의 표면 상에 형성된 도체 패드(50) 간에서 ACF(30)의 수지 내에 함유된 전기 도전성 입자에 의해 서로 바람직하게 접착된 전기 접착이 열화된다.
상술한 ACF(30)의 수지 내의 어떤 곳에서나 발생되는 공극의 원인은 가열 중에 ACF(30)의 수지로부터 발생하는 가스가 기판 본체(10)의 표면 상에 도체 패드(50)의 세로 길이와 동일한 길이를 갖고 서로 평행하게 기판 본체(10)의 표면 상에 배치되는 인접한 도체 패드(50) 간의 좁은 갭(52)을 원활하게 통과할 수없고, 가스의 대부분이 도체 패드(50)의 내부에 가열에 의해 연화된 ACF(30)의 수지의 내부에 계속하여 머물기 때문이다.
마찬가지로 복잡하게 조합된 접착 라인(12) 간의 갭 내에 남아 있는 및/또는 그의 단상 측면 상에 접착되어 있는 공기는 가열에 의해 팽창하므로 서로 평행하게 기판 본체(10)의 표면 상에 배치되는 인접한 도체 패드(50) 간의 좁은 갭(52)을 원활하게 통과할 수 없어, 가스의 대부분이 도체 패드(50)의 내부에 가열에 의해 연화된 ACF(30)의 수지의 내부에 계속하여 머문다.
특히 ACF(30)가 급속 경화 수지로 조성될 경우, 반도체 칩(20)을 기판 본체(10)의 표면에 ACF(30)의 수지에 의해 접착하는 데 필요한 가열 시간이 예를 들어 20 ∼ 60초로 상당히 짧아지므로 상술한 가스 및/또는 공기의 거의 모두가 ACF(30)의 수지의 내부에 남게되어 ACF(30)의 수지 내의 어떤 곳에나 공극이 생겨버린다.
이들은 또한 열경화성 수지 또는 열가소성 수지로 조성되는 언더필(도시 안됨)이 반도체 칩(20)과 기판 본체(10) 간의 갭 내에 충전되면서 반도체 칩(20)의 표면 상에 구비된 전극 상에 형성된 도체 범프(22)가 기판 본체(10)의 표면 상에 형성된 도체 패드(50)에 직접 전기적으로 접착됨으로써 기판 본체(10)의 표면 상에 반도체 칩(20)을 접착하는 기판이다.
즉 그러한 기판에서 열경화성 수지 또는 열가소성 수지로 조성되는 언더필이 가열될 때 언더필로부터 생성되는 가스 또는 언더필의 내부에 남아서 가열 도중 팽창하는 공기는 서로 평행하게 기판 본체(10)의 표면 상에 배치되는 인접한 도체 패드(50) 간의 좁은 갭(52)을 원활하게 통과할 수 없어, 가스의 대부분이 도체 패드(50)의 내부에 가열에 의해 연화된 ACF(30)의 수지의 내부에 계속하여 머문다. 이 때문에 언더필 수지 내의 어떤 곳에나 공극이 생기게 되어 언더필의 접착력이 약화되어 반도체 칩(20)이 기판 본체(10)의 표면으로부터 쉽게 떨어진다.
따라서 반도체 칩(20)이 언더필 수지에 의해 기판 본체(10)의 표면에 접착된 기판에서는 반도체 칩(20)의 전극 상에 형성된 도체 범프(22)와 기판 본체(10)의 표면 상에 형성된 도체 패드(50) 간에 양호한 전기 접착을 유지하는 것이 불가능하였다.
본 발명의 목적은 종래의 상술한 문제점을 해결하기 위한 것으로 기판 본체의 표면에 반도체 칩을 접착하는 동안 ACF 또는 언더필 내에서 공극이 발생하는 것을 방지하고, 그 결과 반도체 칩이 기판 본체의 표면으로부터 떨어지는 것을 방지할 수 있는 반도체 칩(이후 "기판"으로 약칭함) 탑재용 기판을 제공하는 데 있다.
도1은 본 발명에 의한 기판 부분의 확대 평면도.
도2는 반도체 칩이 수지 접착제에 의해 탑재되는 기판의 정면도.
도3은 종래에 공지된 기판의 부분 확대 평면도.
본 발명에 의하면 기판의 표면에 수지에 의해 접착되는 반도체 칩 탑재용 기판에 있어서, 상기 기판은 반도체 칩 탑재 표면을 갖는 기판 본체와, 상기 표면 상에 길이 방향으로 연재하도록 배치되며, 소정의 피치로 서로 거의 평행하게 이격된 복수의 도전 라인을 포함하며, 상기 도전 라인 각각은 그 일부에 의해 패드 부분을 획정하며, 그 폭은 상기 반도체 칩의 각 전극이 전기적으로 접착되는 상기 도전 라인보다 크며, 상기 패드 부분은 길이 방향에 대해 일단 및 타단을 가지며, 상기 복수의 패드 부분은 한 패드부분의 일단과 인접 패드 부분의 타단이 폭방향으로 서로근접하여 배치되는 식으로 배치된다.
이 기판에서 광폭 띠 형상으로 기판 본체의 표면 상에 서로 평행하게 배치되는 도체 패드는 도체 패드의 길이 방향으로 교호로 이동된다.
그에 의해 인접한 2 도체 패드는 폭방향에서 볼 때 도체 패드의 세로 길이의 절반보다 훨씬 짧은 거리만큼 서로 중첩된다. 이는 인접한 2 도체 패드 간의 좁은 갭의 길이도 역시 도체 패드의 세로 길이의 절반보다 훨씬 짧아짐을 뜻한다. 이와 같이 더 단축된 갭은 수지가 가열될 때 발생되는 가스가 더 적은 저항으로 원활하게 통과하는 것을 허용한다. 마찬가지로 수지의 내부에 남아서 가열하는 동안 팽창하는 공기 등도 역시 단축된 좁은 갭을 원활하게 통과하도록 허용한다.
광폭 띠 형상의 도체 패드는 도체 패드의 길이 방향으로 교호로 이동됨으로써 인접한 2 도체 패드 중 하나의 일단부가 도체 패드의 폭방향에서 볼 때 도체 범프의 폭보다 넓은 거리만큼 다른 도체 패드의 타단부와 중첩될 수 있다.
그에 의해 도체 패드의 폭방향에서 볼 때 인접한 것과 중첩되는 도체 패드의 단부에 반도체 칩의 표면 상에 배치되는 각 전극 상에 형성되는 도체 범프를 신뢰성 있게 전기적으로 접착하는 것이 가능하므로 도체 범프가 도체 패드로부터 떨어지는 것을 방지할 수 있다.
본 발명의 다른 태양에 의하면, 소정의 피치로 배치되는 복수의 전극을 갖는 반도체 칩과 상기 반도체 칩을 수지 접착제에 의해 탑재하기 위한 기판을 포함하는 반도체 장치에 있어서, 상기 기판은 :
반도체 칩 탑재 표면을 갖는 기판 본체와, 상기 표면 상에 길이 방향으로 연재하도록 배치되며, 소정의 피치로 서로 거의 평행하게 이격된 복수의 도전 라인을 포함하며, 상기 도전 라인 각각은 그 일부에 의해 패드 부분을 획정하며, 그 폭은 상기 반도체 칩의 각 전극이 전기적으로 접착되는 상기 도전 라인보다 크며, 상기 패드 부분은 길이 방향에 대해 일단 및 타단을 가지며, 상기 복수의 패드 부분은 한 패드 부분의 일단과 인접한 패드부분의 타단이 폭방향으로 서로 근접하여 배치되는 식으로 배치된다.
수지 접착제는 ACF 형이 바람직하다. 그러한 기판에 의하면 도체 칩의 폭방향에서 볼 때 광폭 띠 형상의 서로 중첩되는 인접한 2 도체 패드의 부분들 간의 좁은 갭이 도체 패드의 세로방향 길이의 절반보다 훨씬 짧은 길이를 갖기 때문에 ACF 수지가 가열될 때 발생하는 가스가 적은 저항으로 그를 통해 원활하게 통과하도록 허용한다. 마찬가지로 수지의 내부에 남아서 가열하는 동안 팽창하는 공기 등도 역시 적은 저항으로 단축된 좁은 갭을 원활하게 통과하도록 허용한다.
[실시예]
도시된 기판에서, 광폭 띠 형상의 복수의 도체 패드(50)는 반도체 칩(20)을 탑재하기 위한 세라믹 또는 수지와 같은 절연재로 된 기판 본체(10)의 표면 상에 서로 평행하게 일정한 피치로 배열되며, 여기서 도체 패드(50)는 동박의 금속화 또는 에칭에 의해 형성된다.
복수의 도체 범프(22)는 기판 본체(10)의 표면 상에서 광폭 띠 형상으로 서로 평행하게 일정한 피치로 배치되는 상술한 도체 패드(50)에 상응하는 한편 반도체 칩(20)의 표면 상에 소정의 피치로 배치되는 전극 상에 형성된다. 도체범프(22)는 ACF(30)의 수지 내에 함유된 전기 도전성 입자에 의해 상응하는 도체 패드(50)에 전기적으로 접착된다.
그와 함께 반도체 칩(20)은 ACF(30)의 수지에 의해 기판 본체(10)의 표면에 접착된다.
따라서 반도체 칩(20)은 기판 본체(10)의 표면 상에 쉽게 떨어지지 않고 신뢰성 있게 탑재된다.
도체 패드(50)의 하단은 기판 본체(10)의 표면 상에 형성된 접착 라인(12)에 연속한다. 도체 패드(50)의 상단은 기판 본체(10)의 표면 상에 형성된 도체 라인(14)에 연속한다. 도체 라인(14)을 통하여 도금 전극(도시 안됨)을 도체 패드(50)에 접착하는 것이 가능하고, 접착 라인(12)은 도체 패드(50)와 접착 라인(12) 상에 표면 마감을 위해 Au 또는 오염 방지용 Ni의 전기 도금을 행하여 연속한다.
상술한 구조는 도시된 기판에서 광폭띠 형상으로 서로 평행하게 배치되는 도체 패드(50)가 도체 패드의 길이 방향으로 교대로 이동됨으로써, 도체 패드(50)의 폭방향에서 볼 때 인접한 2 도체 패드(50) 중 하나의 일단부가 다른 도체 패드(50)의 타단부와 도체 범프(22)의 폭보다 더 큰 거리 만큼 중첩될 수 있다.
상술한 바와 같이 구성된 도1에 나타낸 기판에서는, 폭방향에서 볼 때 서로 중첩되는 도체 패드(50)의 부분들 간에 획정된 좁은 갭(52)의 길이가 도체 패드(50)의 세로 방향 길이의 절반보다 훨씬 짧게 할 수 있다. 상술한 바와 같이 반도체 칩(20)이 ACF(30)의 수지에 의해 기판 본체(10)의 표면에 접착될 때 광폭띠 형상의 인접한 도체 패드(50)들 간에 획정된 단축된 길이의 좁은 갭(52)은 ACF(30)의 수지가 가열될 때 발생되는 가스가 적은 저항으로 그를 원활하게 통과하도록 허용한다. 마찬가지로 수지의 내부에 남아서 가열하는 동안 팽창하는 공기 등도 역시 인접한 도체 패드(50)들 간에 획정된 단축된 좁은 갭을 통해 적은 저항으로 원활하게 통과하는 것을 허용한다. 따라서 ACF(30)의 수지 내에 남아있는 가스 및/또는 공기로 인해 ACF(30)의 수지 내의 어떤 곳에서나 공극이 발생되는 것을 방지할 수 있다.
또한 반도체 칩(20)의 표면 상에 배치되는 각 전극들 상에 형성된 도체 범프(22)를 상응하는 도체 패드(50)에 소정의 피치로 ACF(30)의 수지 내에 함유된 전기 도전성 입자에 의해 도체 범프(22)가 후자와 오정렬되지 않도록 신뢰성 있게 전기적으로 접착하는 것이 가능하다.
이 기판에 의하면 상술한 언더필은 반도체 칩(20)과 기판 본체(10) 간에 획정된 갭 내로 흘러들어가서 가열에 의해 경화할 수 있는 열경화성 수지 또는 갭 내로 흘러들어가서 가열후 냉각에 의해 경화되는 열가소성 수지로서, 기판 본체(10)의 표면에 반도체 칩(20)을 접착하기 위한 수지로서 사용될 수도 있다. 열경화성 수지 또는 열가소성 수지의 언더필 등이 반도체 칩(20)을 기판 본체(10) 상에 접착하기 위해 사용되는 경우, 광폭 띠 형상의 인접한 도체 패드(50)들 간에 획정된 단축된 길이의 좁은 갭(52)은 수지가 가열될 때 생성되는 가스 또는 수지의 내부에 남아 있다가 가열하는 동안 팽창하는 공기가 적은 저항으로 원활하게 통과하도록 허용한다. 따라서 공극이 언더필 등의 수지 내에서 생성되지 않는다.
이 기판에서는, 반도체 칩(20)의 전극 상에 형성된 도체 범프(22)가 길이 방향 및/또는 폭방향으로 도체 패드(50)로부터 어느정도 이탈되더라도 도체 패드(50)와 도체 범프(22) 간에서 전기 접착을 신뢰성 있게 얻을 수 있다. 왜냐하면 도체 범프(22)가 도체 패드(50)로부터 떨어지지 않도록 도체 패드(50)가 광폭 띠 형상으로 되어 있기 때문이다.
다른 한편 도체 패드(50)의 하단에 연속하는 접착 라인(12)과 도체 패드(50)에 연속하는 도체 라인(14)은 도체 패드(50)의 절반보다 훨씬 좁은 폭을 갖는다.
이는 접착 라인(12) 및/또는 도체 라인(14)이 반도체 칩(20)의 전극 상에 형성된 도체 범프(22)와 전기적으로 접착할 필요가 없고 전기 도통 전용 기능을 갖기에 충분하기 때문이다.
따라서 도1에 나타낸 바와 같이 넓은 공간이 기판 본체(10)의 표면 상에 형성된 인접한 접착 라인(12) 및/또는 도체 라인(14) 간에 제공되어 있어, ACF 또는 언더필의 수지가 가열될 때 발생하는 가스 및/또는 ACF 또는 언더필의 수지의 내부에 남아서 가열하는 동안 팽창하는 공기가 적은 저항으로 원활하게 통과하도록 허용한다.
마찬가지로 도1에 나타낸 바와 같은 넓은 공간이 서로 인접한 접착 라인(12)과 도체 패드(50)간에 또는 기판 본체(10)의 표면 상에 형성된 서로 인접한 도체 라인(14)과 도체 패드(50) 간에 제공되어 있어, ACF 또는 언더필의 수지가 가열될 때 발생하는 가스 및/또는 ACF 또는 언더필의 수지의 내부에 남아서 가열하는 동안 팽창하는 공기가 적은 저항으로 원활하게 통과하도록 허용한다.
상술한 바와 같이 본 발명의 기판과 반도체 장치에 의하면 반도체 칩이 ACF 또는 언더필의 수지에 의해 기판 본체의 표면 상에 접착될 때 ACF 또는 언더필의 수지가 가열될 때 발생하는 가스 및/또는 ACF 또는 언더필의 수지의 내부에 남아서 가열하는 동안 팽창하는 공기가 적은 저항으로 기판 본체의 표면 상에 서로 평행하게 배열된 인접한 도체 패드 간의 단축된 좁은 갭을 원활하게 통과하도록 허용한다. 그에 의해 ACF 또는 언더필의 수지의 내부에서 공극의 발생이 확실하게 제거될 수 있다. 또한 기판 본체의 표면으로부터 쉽게 떨어지지 않고 신뢰성 있게 기판 본체의 표면에 반도체 칩을 접착하는 것도 가능하다. 따라서 반도체 칩의 전극 상에 형성된 도체 범프와 기판 본체의 표면 상에 형성된 도체 범프 간에 양호한 전기 접착을 장기간 동안 유지할 수 있다.
전술한 설명은 단지 개시된 발명의 양호한 실시예에 관한 것으로 본 발명의 정신과 청구 범위로부터 벗어나지 않는 범위 내에서 여러 수정 변경이 가능함을 본 분야의 숙련자는 이해할 수 있을 것이다.

Claims (4)

  1. 반도체 칩을 기판의 표면에 수지에 의해 접착하는 반도체 칩 탑재용 기판에 있어서,
    상기 반도체 칩의 탑재 표면을 갖는 기판 본체와,
    상기 표면 상에 길이 방향으로 연재하도록 배치되며, 소정의 피치로 서로 거의 평행하게 이격된 복수의 도전 라인을 포함하며,
    상기 도전 라인 각각은 그 일부에 의해 패드 부분을 획정하며, 그 폭은 상기 반도체 칩의 각 전극이 전기적으로 접착되는 상기 도전 라인보다 크며,
    상기 패드 부분은 길이 방향에 대해 일단 및 타단을 가지며,
    상기 복수의 패드 부분은 한 패드부분의 일단과 인접 패드 부분의 타단이 폭방향으로 서로 근접하여 배치되는 식으로 배치되는 것을 특징으로 하는 반도체 칩 탑재용 기판.
  2. 소정의 피치로 배치되는 복수의 전극을 갖는 반도체 칩과,
    상기 반도체 칩을 수지 접착제에 의해 탑재하기 위한 기판을 포함하는 반도체 장치에 있어서,
    상기 기판은 :
    상기 반도체 칩의 탑재 표면을 갖는 기판 본체와,
    상기 표면 상에 길이 방향으로 연재하도록 배치되며, 소정의 피치로 서로 거의 평행하게 이격된 복수의 도전 라인을 포함하며,
    상기 도전 라인 각각은 그 일부에 의해 패드 부분을 획정하며, 그 폭은 상기 반도체 칩의 각 전극이 전기적으로 접착되는 상기 도전 라인보다 크며,
    상기 패드 부분은 길이 방향에 대해 일단 및 타단을 가지며,
    상기 복수의 패드 부분은 한 패드 부분의 일단과 인접한 패드부분의 타단이 폭방향으로 서로 근접하여 배치되는 식으로 배치되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 수지 접착제는 이방성 도전막인 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서,
    상기 반도체의 전극 각각은 상기 수지 접착제에 의해 상기 기판 본체 상의 각 패드에 접착되는 각 도전 범프에 전기적으로 접착되는 것을 특징으로 하는 반도체 장치.
KR1019990021989A 1998-06-16 1999-06-14 반도체 칩 탑재용 기판 KR100617274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10167840A JP2000003977A (ja) 1998-06-16 1998-06-16 半導体チップ実装用基板
JP98-167840 1998-06-16

Publications (2)

Publication Number Publication Date
KR20000006145A true KR20000006145A (ko) 2000-01-25
KR100617274B1 KR100617274B1 (ko) 2006-08-31

Family

ID=15857064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021989A KR100617274B1 (ko) 1998-06-16 1999-06-14 반도체 칩 탑재용 기판

Country Status (6)

Country Link
US (1) US6281567B1 (ko)
EP (1) EP0966031B1 (ko)
JP (1) JP2000003977A (ko)
KR (1) KR100617274B1 (ko)
DE (1) DE69936686T2 (ko)
TW (1) TW417259B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
JP2001326300A (ja) * 2000-05-18 2001-11-22 Nissan Motor Co Ltd 半導体装置
US7023075B2 (en) * 2003-11-06 2006-04-04 Crydom Technologies Teardrop shaped lead frames
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP5789431B2 (ja) * 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2016057049A1 (en) 2014-10-10 2016-04-14 Halliburton Energy Services, Inc. Solid-state overvoltage firing switch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
JPH01298731A (ja) 1988-05-27 1989-12-01 Nec Corp 半導体装置
JPH04354398A (ja) 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
US5753970A (en) * 1993-06-18 1998-05-19 Lsi Logic Corporation System having semiconductor die mounted in die-receiving area having different shape than die
JPH08195548A (ja) 1995-01-17 1996-07-30 Matsushita Electric Ind Co Ltd 電子部品実装方法
JPH08222571A (ja) * 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JPH09219579A (ja) 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
US5759910A (en) 1996-12-23 1998-06-02 Motorola, Inc. Process for fabricating a solder bump for a flip chip integrated circuit
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JP2997232B2 (ja) * 1997-11-11 2000-01-11 富士通株式会社 フリップチップ実装用基板及びフリップチップ実装検査方法

Also Published As

Publication number Publication date
TW417259B (en) 2001-01-01
US6281567B1 (en) 2001-08-28
KR100617274B1 (ko) 2006-08-31
JP2000003977A (ja) 2000-01-07
DE69936686D1 (de) 2007-09-13
EP0966031A3 (en) 2000-05-10
DE69936686T2 (de) 2007-12-06
EP0966031B1 (en) 2007-08-01
EP0966031A2 (en) 1999-12-22

Similar Documents

Publication Publication Date Title
KR910000572B1 (ko) 회로 패키지 접착 장치 및 방법
US6917107B2 (en) Board-on-chip packages
US4744007A (en) High density LSI package for logic circuits
JP7241763B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JPH07183333A (ja) 電子パッケージおよびその作製方法
US20020125562A1 (en) Attaching semiconductor dies to substrates with conductive straps
JP2009302564A (ja) 直付リード線を備えるｉｃチップパッケージ
US5801435A (en) Resin sealing type semiconductor device and method of making the same
JP2951573B2 (ja) 分離されたダイパッドを有する半導体パッケージ
JPH05500733A (ja) 印刷配線板複合構造体
JPH08148839A (ja) 混成集積回路装置
KR20000006145A (ko) 반도체칩탑재용기판
US6101098A (en) Structure and method for mounting an electric part
KR20040014166A (ko) 회로장치의 연결 방법 및 이 회로장치의 어셈블리
JP3847839B2 (ja) 半導体装置
JP4085572B2 (ja) 半導体装置及びその製造方法
JPH10303327A (ja) 半導体チップの接点変換構造と該接点変換構造を有する半導体チップの製造法
JPH0951018A (ja) 半導体装置およびその製造方法
US20110278350A1 (en) Metal foil interconnection of electrical devices
JPS60138948A (ja) 半導体装置用パツケ−ジ
JP2003142821A (ja) プリント基板の接続方法および接続構造
JP3714808B2 (ja) 半導体装置
JP2000149666A (ja) 異方性導電膜
CN117480604A (zh) 半导体装置
JPH077037A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee