TW417259B - Substrate for mounting semiconductor chip - Google Patents
Substrate for mounting semiconductor chip Download PDFInfo
- Publication number
- TW417259B TW417259B TW088110014A TW88110014A TW417259B TW 417259 B TW417259 B TW 417259B TW 088110014 A TW088110014 A TW 088110014A TW 88110014 A TW88110014 A TW 88110014A TW 417259 B TW417259 B TW 417259B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- pad
- semiconductor wafer
- conductor
- resin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
417259 at _ B7 五、發明説明(i) 發明背景 1·發明領域 本發明係關於用以設置一半導體晶片之底材,其中半 導體晶片經由樹脂而被接合至底材之一表面上。本發明亦 關於一種運用此類底材之半導艎元件。 2.相關技藝說明 在習知技藝中,如第2與3圖所示,一半導體晶片20經 由一 ACF30之樹脂被設置到一由陶瓷或樹脂製成的底材體 10上。 ACF30是由諸如環氧基樹脂的熱固性樹脂所形成,或 是諸如聚乙烯的熱塑性樹脂所形成。假如ACF30是由可熱 固的樹脂所組成,則半導體晶片20可以經由被加熱而固化 的ACF30之可熱固樹脂接合至底材體1〇之一表面上。另一 方面,若ACF30是由熱塑性樹脂所組成,那麼半導體晶片 20可以經由ACF30之熱塑性樹脂接合至底材體1〇之一表面 上,ACF係被加熱接著被冷卻而硬化。 將上述兩者合起來,諸如Au擋塊或其他被形成在複 數個被有序地配置在半導體晶片20之一表面之電極上的導 體擋塊22,係經由包含在ACF30之樹脂中的導電顆粒(未 顯示)而被電氣地連接至複數個導體墊50上,該等導體塾 #藉由金屬化或姓刻銅箔在底材艘10之一表面上相對於分 別的導體擋塊處被設置。 因此,半導體晶片經由ACF30之樹脂被表面設置至底 材上。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) i. n 1^1^1 I ml m I~ (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消费合作社印製 4 B7 五、發明説明(2 ) (請先聞讀背面之注意事項再填寫本頁) 關於此點,ACF象徵,,各向異性導電薄膜,,,其係在其 樹月旨中包含由導電顆粒。當半導體晶片被表面設置至如上 述之底材上時,包含在ACF樹脂中的導電顆粒被插入在被 形成在半導體晶片之電極上的導體擋塊與被形成在底材體 之表面上的導體墊之間。因此,電導率被賦予給一部分的 ACF ’其係被插入在半導體晶片上之導體擋塊與底材體上 的導體墊之間,藉此半導體晶片之導體擋塊經由包含在部 分的ACF令之導電顆粒而與底材之表面上的導體墊電氣地 接觸。 複數個在半導體晶片20上的電極在其上有積體電路被 形成之半導體晶片20的表面上以一預定間距被配置,因 此’複數個用以電氣連接電極之導體墊50在底材體1〇的表 面上被形成’半導體晶片20係以顇定的間距相對於電極之 配置而被設置於該底材體之表面上。 部智慧財產局員工消費合作社印製 如第3圊所示,上述導體墊50被定以形狀,而呈在縱 長方向上延伸之加寬長條,使得導體擋塊22可以一可靠的 方式而被電氣地連接至對應的導體墊50上,雖然為了某些 原因導體擋塊22之一位置在導體墊50之縱長或橫向方向上 被稍微地偏離一目標者,此導體擋塊在半導體晶片20的電 極上被形成,以經由被包含在ACF30樹脂中的導電顆粒而 被電氣地連接至導體墊50上》 為此目的,複數個加寬長條形的導體墊50在半導體晶 片20欲被設置於其上之底材體10的表面上被配置,致使一 具有一長度相當於導體墊50長度的狹隙52在每個相鄰的導 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 毯齊郎皆慧財產局員工消費合作社印製 417259 at B7 五、發明説明(3 ) 體墊50之間被界定。 然而,根據上述用以設置半導體晶片之底材,空隙易 在半導體晶片20經由ACF30樹脂被接合至底材體1〇表面上 時在ACF30樹脂中的任一處產生,其係降低ACF樹脂的附 著力並導致半導體晶片20從底材體10之表面上剝離,半導 體晶片係經由ACF30之樹脂而被設置在底材體之表面上。 因此,一有利的電氣連接在被形成於半導體晶片20之電極 上的導體擋塊22與被形成在底材體10之表面上的導體墊50 之間被降低,此底材體10係經由包含在ACF30樹脂中的導 電性顆粒而被互相地連接。 上述空隙在ACF30樹脂中的任一處產生的原因是因為 在加熱期間從ACF30樹脂中所產生的氣體不能流暢地通過 相鄰導體墊50之間的狹隙52,該等導體墊係被相互平行地 配置在底材體10的表面上並具有與導體墊50之縱向長度相 等的長度,而是一大比例的氣體連續停留在被設置在導體 墊50内側並藉由加熱而被軟化的ACF30樹脂的内部中。 同樣地,留在一在被複雜合併的連接線12之間的空氣 與/或附著在其階形側表面上的空氣因加熱而膨脹,其係 不能流暢地通過相鄰導體墊50之間的狹隙52,該等導體墊 係被互相平行地配置在底材體10的表面上,而是一大比例 的空體連續停留在被設置在導體墊50内侧並藉由加熱而被 軟化的ACF30樹脂的内部中。 特別地,假如ACF30由快速硬化樹脂所組成,則將半 導體晶片20經由ACF30樹脂接合至底材體10的表面上所需 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) I I裝 訂 辣 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印軋 A7 B7 ' 五、發明説明(4) -- 的加熱時間大大地縮短,例如,在2〇至6〇秒的範圍内,因 幾乎所有上述的氣體與/或空氣留存在^聊之樹脂的 内部中’而導致空隙產生在ACF3峨脂的任何一處。 彡些對於-底材,其中在_由可熱固樹脂或熱塑性樹 月曰所組成之底廣填料(未顯示)被填滿在半導想晶片2〇與底 .材體10間的間隙中,而將半導體晶片20接合至底材體10之 '*表面上的同時,被形成在設置在半導體晶片20表面上的電 極上的導體楼塊22被直接地電氣連接至被形成在底材體⑺ 表面上的導體墊5〇是正確的。 此即,在這類底材中,當由可熱固樹脂或熱塑性樹脂 所組承的底層填料被加熱時,從底層填料中所產生的氣體 或是留在底層填料内部中的空氣,其係並在加熱期間膨 脹,在每個被相互平行地配置在底材體丨〇表面上相鄰的導 體墊50之間沒有抗阻的情況下,不能流暢地通過長狹隙 52 ’而是大比例的氣體與/或空氣持續停留在設置在導體 」 塾5〇内侧且因加熱而軟化的底層填料之樹脂内部中》 此導致在底層填料樹脂中之任何一處有空隙產生,造 成底層填料樹脂的附著力變差,因而半導體晶片20容易從 .底材體10表面上剝離。 從而’已經不可能在半導體晶片20經由底層填料而被 接合至底材體10之表面上的底材中,在被形成在半導體晶 片20之電極上的導體檔板22與被形成在底材體10表面上的 導體墊50之間維持有利的電氣連接。 本紙承尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------1-------IT-------線 (請先閲讀背面之注意事項再填寫本頁) 417259 37 五、發明説明(5 ) 發明總結 本發明之一目的是為解決上述習知技藝中的問題,並 且提供一種用以設置半導體晶片之底材(其後僅稱之為,,底 材”),該半導體晶片係能夠在將半導體晶片接合至一底材 體之一表面上的期間避免間隙在ACF或底層填料樹脂中產 生,而避免半導韹晶片從底材體表面上剝離。 根據本發明,提供有一種用以設置一欲經由樹脂而被 接合至底材表面之半導體晶片的底材,該底材係包含:一 具有一半導髏設置表面之底材逋;複數條導電線,係配置 在該表面上,以便在縱長的方向上延伸並被一預定間距大 致互相平行地隔開;各導電線藉由其之一部分界定一墊部 分’其寬度係大於導電線之寬度,半導體晶片分別的電極 被電氣連接至該墊部分上;該墊部分相對於其橫向方向具 有一端與另一端;及複數個墊部分以此類一墊部分之一端 部與一相鄰墊部分的另一端部在一橫向方向上被配置成彼 此相鄰的方式被配置。 經濟部智慧財產局員工消旁合作社印製 在此底材中,被定以形狀而呈加寬長條並被互相平行 地配置在底材表面上的導體墊在導體墊的縱長方向上交替 地變換。 藉此,兩個相鄰的導體墊在橫向方向上以比導體墊之 縱向長度的一半短許多的距離如所見般地相互交疊。此意 味著,在兩相鄰導體墊間的狹隙之長度也變得比導體墊之 縱向長度的一半短許多。較短的間隙使在樹脂被加熱時所 產生的氣體以較小的阻抗流暢地通過。相同地,留在樹脂 本紙張纽ϋ财關家縣(CNS ) ( 210X297公釐) ' A7 B7
J 經濟部智慧財產局員工消费合作社印製 五、發明説明( 内部中並在加熱期間膨脹的空氣或其他氣體也被准許流暢 地通過變短的狹隙。 被定以形狀而呈加寬長條之導體墊在導體墊的縱長方 向上被交替地變換,使得兩相鄰導底墊之一者的一端部部 分與其他的導體墊之其他端部部分在導體墊的橫向方向 上’以較導體擋塊之寬度大的距離如所見般地被相互交 疊。 藉此’可能以可靠的方式將被形成在被配置在半導體 晶片表面上分別電極上的導體檔塊電氣地連接至與另一相 鄰者如所見般在導體墊之橫向方向上被交疊的導體墊之端 部部分上,使得導體檔塊不會從導體墊上脫開。 根據本發明之另一層面’提供有一種半導體元件,係 包含:一具有複數個被以一預定間距配置的電極之半導體 晶片;及一用以藉由一樹脂黏合劑將半導體晶片設置至其 上的底材,該底材係包含: 一具有一半導體晶片設置表面之底材體;複數條導電 線,其係被配置在該表面上以便在縱長方向上延伸,並被 以該預定間距大致相互平行地隔開;各該等導電線係藉由 其之一部分而界定一墊部分,該墊部分之寬度比導電線的 寬度大,半導體晶片分別的電極被電氣地連接至該墊部分 上;該墊部分係相對於其縱長方向具有一個與另一個端 部;及該等複數個墊部分係以此類一墊部分之一端部與一 相鄰墊部分之另-端部在-橫向方向上被配置成彼此相鄰 的方式被配置》 ----------装------1T------.^ (請先聞讀背面之注意事項再填寫本頁) 9 417259 at _______B7__ 五、發明説明(7 ) 樹脂黏合劑最好是ACF型。根據此類結構,因為一在 兩相鄰導體墊部分之間的狹隙具有較導體墊之縱長長度的 一半短很多的長度,該等導體墊係被定形呈加寬長條並在 導體晶片之橫向方向上如所見般地相互交疊,當ACF樹脂 被加熱時所產生的氣體被准許以較小的阻抗流暢地通過。 同樣地,留在樹脂内部並在加熱期間膨脹的空氣或其他氣 體亦被准許以較小的阻抗流暢地通過被縮短的狹隙。 圖示簡短說明 本發明將會參考例示於附呈圊式中的較佳實施例於下 做更詳細地說明。 第1圖係為根據本發明之一底材之部分的放大平面 圖: 第2圖是一其上有半導體晶片藉由一樹脂黏合劑被設 置之底材的前視圊;及 第3圖係為習知技藝所熟知的底材之局部放大平面 圖。 實施例之詳細說明 在例示的底材中,複數個被定形呈加寬長條之導體墊 50在一底材體10之表面上以一間距互相平行地被配置,該 底材體係由諸如陶瓷或樹脂之絕緣材料所製成並用以設置 一半導體晶片20於其上,其中導體墊50藉由金屬化或蝕刻 銅鉑而被形成。 本紙張尺度適用_國國家標準(〇泌)八4规格(210父297公釐) (请先聞讀背面之注意事項存填寫本黃) .装' 經濟部智慧財產局员工消費合作社印製 10 - 經濟部智慧財產局員工消费合作社印製 A7 ) _____B7 _ ' : 五、發明説明(8 ) 複數個導體檔塊22在被配置在半導體晶片20之一表面 的電極上以一預定間距被形成,同時相對於上述被定形成 加寬長條並在底材體10之表面上被以一間距相互平行地配 置之導體墊50。導體檔塊22經由包含在一 ACF30樹脂中的 導電性顆粒而被電氣地連接至相對的導體墊5〇上。 • 加之’半導體晶片20經由ACF30樹脂接合至底材體1〇 ) 表面上。 因此,半導體晶片20以一可靠且不容易從底材體表面 上脫離的方式被設置至底材體1〇之表面上。 導體晶片50之下端延續至一條被形成在底材體10之表 面上的連接線12。導體晶片50之上端延續至一條被形成在 底材體10之表面上的導體線14。可能的是,將一電链電極 (未顯示)經由導體線14連接至導體墊50,並且連接線12延 續至其上,以進行用以防銹之Ni或用以在導體墊50與連接 線12上表面精整之Au的電鑛。 上述結構與習知技藝之底材的結構相同,除了在例示 的底材中’被定以形狀而成加寬長條並被互相平行地配置 的導體墊50在導體墊之縱長方向上被交替地變換,使得兩 相鄰導體墊50之一尾端部分如所見般在導體墊50之橫向方 • 向上以一比導體檔塊22的宽度大的距離與其他導體墊50之 另外一部分交疊。 在結構如上述之第1圖所示之底材中,一狹隙52之長 度可以做的比導體墊50的縱向長度之一半短很多,該狹隙 52係在如所見般在橫向方向上彼此互相交疊之部分的導體 本紙張尺度適用中國國家橾隼(CNS ) A4規格(210X297公釐) ----------^------1T------,^- (請先閲讀背面之注意事項再填寫本頁) 11 417259 at _ B7 五、發明説明(9 ) 墊50間被界定。誠如前述’當半導體晶片2〇經由ACF30樹 脂而被接合至底材體10之表面上時,一在被定以形狀而成 加寬長條之相鄰導體墊間被界定之被縮短長度的狹隙52准 許ACF30樹脂在被加熱時所產生的氣艎以較小的抗阻流暢 地通過。同樣地,留在樹脂内部且在加熱期間膨脹的空氣 或其他氣體亦被准許以較小的抗阻流暢地通過在相鄰導體 墊50間被界定之被縮短狹隙。因此,可能避免由於留在 ACF30樹脂中的氣體與/或空氣在ACF30樹脂中的任何一 處產生空隙。 此外,可能將被形成在分別的電極上之導體檔塊22以 一可靠的方式經由被包含在ACF30樹脂中的導電顆粒而電 氣地連接至相對的導體塾50上,該等電極係被以一預定的 間距配置在半導體晶片20表面上,使得導體檔塊22不會沒 有與後者對齊。 根據此底材,上述的底層填料會被當作一用以將半導 體晶片20接合至底材趙1〇表面上的樹脂,其係為可流進半 導體晶片20與底材想1〇間的間隙中並可藉由加熱而固化之 可熱固性樹脂’或是可流進間隙中並藉由在加熱之後的冷 卻而硬化之熱塑性樹脂。在可熱固性或熱塑性樹脂之底層 填料或其他者被用來將半導體晶片20接合至底材體10上的 情況下’一在被定以形狀而成加寬長條之相鄰的導體墊5〇 間被界定之一被縮短長度之狹隙52,准許樹脂在被加熱時 所產生的氣體或留在樹脂内部並在加熱期間膨脹的空氣或 相似物以較小的阻抗流暢地通過》所以,空隙不會在底層 本紙張从適财家料(CNS ) ( 210X297公釐) ----- (請先聞讀免面之注,意事項再填寫本頁) -裝- 訂 i球· 經濟部智慧財產局員工消费合作社印製 12 A7 B7 五、發明説明(10) 填料或其他物之樹脂中被產生。 (請先閲讀背面之注意事項再填寫本頁) 在此底材中,電氣連接可在導體墊50與導體檔塊22之 間可靠地得到,即使是在被形成在半導體晶片20之電極上 的導體檔塊22在其縱長與/或橫向方向上稍微偏離導體墊 50的情況下’因為導體塾50被定以形狀而成加寬長條,使 • 得導體檔塊22不會離開導體墊50。 > 換言之,連接線12延續至導體墊50的下端,而導體線 14延續至具有比導體墊50之一半寬度還要窄很多的寬度之 導體墊50。 這是因為連接線12與/或導體線14足夠具有一個僅用 以導電力用而不需要將導體塾與形成在半導體晶片2〇之電 極上的導體檔塊電氣地連接之功能》 因此’寬闊的空間被提供在被形成在底材體10之表面 上相鄰的連接線12與/或導體線14之間,其係如第1圖所 示,並且准許當在ACF或底層填料之樹脂被加熱時所產生 的氣體,或是留在ACF或底材填料之樹脂的内部中並在加 熱期間會膨脹之空氣以較小的阻抗流暢地通過。 經濟部智慧財產局員工消費合作社印製 同樣地,一寬闊的空間被提供在連接線12與彼此相鄰 的導體墊間,或是在導體線14與彼此相鄰被形成在底材體 10之表面上的導體墊之間’其係如第1圖所示,並且准許 在ACF或底材填料被加熱時所產生的氣體與/或留在acf 或底層填料之樹脂的内部中並在加熱期間會膨脹的空氣以 較小的阻力流暢地通過。 誠如上述’根據本發明之底材與半導體元件,當半導 13 經濟部智慧財產局員工消費合作社印製 417259 3 —-----ζί____ 五、發明説明(11 ) 趙晶片經由4CF或底層填料之樹脂被接合至底材體之表面 上時’可能准許在ACF或底層填料之樹脂被加熱時所產生 的氣體與/或被留在樹脂内部並在加熱期間膨脹的空氣, 以較小的阻抗流暢地通過一在被互相平行地配置在底材體 之表面上相鄰的導體墊間之被縮短狭隙。藉此在ACF或底 層填料之樹脂内部中空隙的產生一定可以避免。亦可能的 是’以一可靠的方式將半導體晶片接合至底材體之表面 上’而不會容易從底材體表面上剝離。因此,良好的電氣 連接在被形成在半導體晶片之電極上的導體擋塊與被形成 在底材體表面上的導體擋塊之間長期間被維持。 熟悉該項技術者應該了解的是,先前說明僅關於被揭 露發明之較佳實施例,各種改變與修正可以被進行,而不 會悖離本發明之精神與範圍。 元件標號對照表 10 底材體 12 連接線 14 導體線 20 半導體晶片 22 導體擋塊 30 ACF 50 導體墊 52 狹隙 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公兼) 14
Claims (1)
- 417259申請專利範圍 A8 BS C8 D8 l·. 2· -種用來設置半導趙晶片的底材,該半導體晶片係經 由一樹脂而被接合至該底材之表面上,該底材包含: 一具有一半導體晶片設置表面之底材體; 複數條導電線,其係被配置在該表面上以便在一 縱長方向上延伸,並以一預定間距被大致相互平行地 隔開; 各該等導電線係藉由其之一部分而界定一個墊部 分,該墊部分的寬度比該導電線的寬度大,該半導體 晶片之一分別電極係被電氣地連接至該墊部分上; 該墊部分係相對於其縱長方向具有一個端部與另 一個端部;及 該等複數個墊部分係以此類一個墊部分之一端部 與-個相鄰墊部分之另一端部在一橫向方向上被配置 成彼此相鄰之方式而被配置。 一種半導體元件,係包含: 一具有複數個被以一預定間距配置之電極的半導 趙晶片;及 一用以藉由樹脂黏合劑而將該半導體晶片設置於 其上之底材;該底材係包含·· 一具有一半導體晶片設置表面之底材體; 複數條導電線,其係被配置在該表面上以便在一 縱長方向上延伸,並以一預定間距被大致相互平行地 隔開; 各該等導電線係藉由其之一部分而界定一個塾部 (諸先閲讀背面之注意事項再填寫本頁) I •裝------- I ---------^--^-I i - - I In a • . t張肅細啊準(CNS) A4^ (2ιοχ297公庚了 I 1 I- · -15· 申請專利範圍 3, 4. 分,該墊部分之寬度比導電線的寬度大,該半導體日 片之一分別電極係被電氣地連接至該墊部分上; 該墊部分係相對於其縱長方向具有—個端部與另 一端部;及 該等複數個墊部分係以此類一個墊部分之一端部 與一個相鄰墊部分之另一端部在一橫向方向上被配置 成彼此相鄰之方式而被配置。 如申請專利範圍第2項所述之半導體元件,其中該樹 脂黏合劑係為一各向異性導電薄膜》 如申請專利範圍第2項所述之半導體元件,其中該半 導體之各該電極被電氣地連接至一分別的導電標塊, 其係藉由該樹脂黏合劑而被接合至該底材上之一分別 墊上。 經濟部智慧財產局員工消費合作社印製- 本纸張尺度埴用中國國家揉準(CNS ) A4規格(210X297公釐).IT • ^^^1 ^^^1 (請先聞讀背面之注意事項再填寫本頁) 裳· 線 16
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10167840A JP2000003977A (ja) | 1998-06-16 | 1998-06-16 | 半導体チップ実装用基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW417259B true TW417259B (en) | 2001-01-01 |
Family
ID=15857064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088110014A TW417259B (en) | 1998-06-16 | 1999-06-15 | Substrate for mounting semiconductor chip |
Country Status (6)
Country | Link |
---|---|
US (1) | US6281567B1 (zh) |
EP (1) | EP0966031B1 (zh) |
JP (1) | JP2000003977A (zh) |
KR (1) | KR100617274B1 (zh) |
DE (1) | DE69936686T2 (zh) |
TW (1) | TW417259B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3501281B2 (ja) * | 1999-11-15 | 2004-03-02 | 沖電気工業株式会社 | 半導体装置 |
US7547579B1 (en) * | 2000-04-06 | 2009-06-16 | Micron Technology, Inc. | Underfill process |
JP2001326300A (ja) * | 2000-05-18 | 2001-11-22 | Nissan Motor Co Ltd | 半導体装置 |
US7023075B2 (en) * | 2003-11-06 | 2006-04-04 | Crydom Technologies | Teardrop shaped lead frames |
JP2007258605A (ja) * | 2006-03-24 | 2007-10-04 | Toshiba Corp | 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器 |
JP5789431B2 (ja) | 2011-06-30 | 2015-10-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US10415945B2 (en) | 2014-10-10 | 2019-09-17 | Halliburton Energy Services, Inc. | Solid-state overvoltage firing switch |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59195837A (ja) | 1983-04-21 | 1984-11-07 | Sharp Corp | Lsiチツプボンデイング方法 |
JPH01298731A (ja) * | 1988-05-27 | 1989-12-01 | Nec Corp | 半導体装置 |
JPH04354398A (ja) * | 1991-05-31 | 1992-12-08 | Internatl Business Mach Corp <Ibm> | 配線基板及びその製造方法 |
US5753970A (en) * | 1993-06-18 | 1998-05-19 | Lsi Logic Corporation | System having semiconductor die mounted in die-receiving area having different shape than die |
JPH08195548A (ja) | 1995-01-17 | 1996-07-30 | Matsushita Electric Ind Co Ltd | 電子部品実装方法 |
JPH08222571A (ja) | 1995-02-13 | 1996-08-30 | Sony Corp | フリップチップicとその製造方法 |
JPH09219579A (ja) | 1996-02-13 | 1997-08-19 | Oki Electric Ind Co Ltd | 電子部品の接続方法及び接続装置 |
US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
JPH1041694A (ja) | 1996-07-25 | 1998-02-13 | Sharp Corp | 半導体素子の基板実装構造及びその実装方法 |
US5759910A (en) * | 1996-12-23 | 1998-06-02 | Motorola, Inc. | Process for fabricating a solder bump for a flip chip integrated circuit |
US6077382A (en) * | 1997-05-09 | 2000-06-20 | Citizen Watch Co., Ltd | Mounting method of semiconductor chip |
JP2997232B2 (ja) * | 1997-11-11 | 2000-01-11 | 富士通株式会社 | フリップチップ実装用基板及びフリップチップ実装検査方法 |
-
1998
- 1998-06-16 JP JP10167840A patent/JP2000003977A/ja active Pending
-
1999
- 1999-06-14 KR KR1019990021989A patent/KR100617274B1/ko not_active IP Right Cessation
- 1999-06-15 TW TW088110014A patent/TW417259B/zh not_active IP Right Cessation
- 1999-06-15 DE DE69936686T patent/DE69936686T2/de not_active Expired - Lifetime
- 1999-06-15 EP EP99304638A patent/EP0966031B1/en not_active Expired - Lifetime
- 1999-06-15 US US09/333,515 patent/US6281567B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000003977A (ja) | 2000-01-07 |
EP0966031B1 (en) | 2007-08-01 |
KR20000006145A (ko) | 2000-01-25 |
US6281567B1 (en) | 2001-08-28 |
KR100617274B1 (ko) | 2006-08-31 |
DE69936686T2 (de) | 2007-12-06 |
EP0966031A2 (en) | 1999-12-22 |
EP0966031A3 (en) | 2000-05-10 |
DE69936686D1 (de) | 2007-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW468265B (en) | Multi-chip module | |
KR101062260B1 (ko) | 집적 회로 조립체 | |
JP4459883B2 (ja) | 半導体装置 | |
CN105026165B (zh) | 热敏头以及热敏打印机 | |
CN103296866A (zh) | 具有开关元件的半导体模块 | |
TW417259B (en) | Substrate for mounting semiconductor chip | |
WO2018168648A1 (ja) | アレイアンテナ装置 | |
CN106952897A (zh) | 半导体装置及其制造方法 | |
TW475345B (en) | Method for mounting electronic components, and an electronic circuit device manufactured by such method | |
TW462099B (en) | Semiconductor device and electronic machine provided with the same | |
JP2951573B2 (ja) | 分離されたダイパッドを有する半導体パッケージ | |
US9573384B2 (en) | Thermal head and thermal printer | |
CN110036301A (zh) | 电流测量装置 | |
CN106575647A (zh) | 电源系统集成电路的边缘互连封装 | |
JP2005142189A (ja) | 半導体装置 | |
CN110265371A (zh) | 软性电路基板的布线结构 | |
CN108781507A (zh) | 电路结构体 | |
CN108463884A (zh) | 电子模块 | |
CN113924213A (zh) | 热敏打印头 | |
TW462095B (en) | Semiconductor device and its manufacturing method | |
US8009439B2 (en) | Metal foil interconnection of electrical devices | |
CN110214372A (zh) | 电子装置以及连接体 | |
JPH0445253Y2 (zh) | ||
JP2003142821A (ja) | プリント基板の接続方法および接続構造 | |
JP2620452B2 (ja) | 集積回路チツプパツケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |