DE69936686T2 - Substrat zur Montage eines Halbleiterchips - Google Patents

Substrat zur Montage eines Halbleiterchips Download PDF

Info

Publication number
DE69936686T2
DE69936686T2 DE69936686T DE69936686T DE69936686T2 DE 69936686 T2 DE69936686 T2 DE 69936686T2 DE 69936686 T DE69936686 T DE 69936686T DE 69936686 T DE69936686 T DE 69936686T DE 69936686 T2 DE69936686 T2 DE 69936686T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
substrate
resin
conductive
acf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69936686T
Other languages
English (en)
Other versions
DE69936686D1 (de
Inventor
Kei Nagano-shi Murayama
Mitsutoshi Nagano-shi Higashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Application granted granted Critical
Publication of DE69936686D1 publication Critical patent/DE69936686D1/de
Publication of DE69936686T2 publication Critical patent/DE69936686T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Substrat zur Montage eines Halbleiterchips, wobei der Halbleiterchip mittels eines Harzes mit der Substratoberfläche verbunden wird. Die vorliegende Erfindung bezieht sich auch auf einen Halbleiterbaustein, der dieses Substrat verwendet.
  • Im Stand der Technik ist bekannt, dass eine Leiterplatte mit einer Vielzahl von Kontaktflecken jeweils mit breiten Kontaktflächen versehen wird, auf die ein elektronisches Bauteil montiert werden kann. In US 5428505 wird eine solche Leiterplatte beschrieben, bei der aneinander angrenzende, breite Kontaktflächen versetzt angeordnet sind, um nicht in Längsrichtung zu überlappen, wodurch eine höhere Unterbringungsdichte elektrischer Kontakte und eine entsprechende Größenreduzierung möglich wird.
  • Wie in 3 gezeigt, ist es im Stand der Technik auch bekannt, dass sich aneinander angrenzende, breite Kontaktflächen in Längsrichtung vollständig überlappen. Wie in den 2 und 3 gezeigt, wird ein Halbleiterchip 20 auf einen Substratkörper 10 montiert, der über ein Harz einer ACF (anistrop leitfähigen Schicht) 30 aus Keramik oder einem Harz hergestellt worden ist.
  • Die ACF 30 wird aus einem duroplastischen Harz wie Epoxydharz oder aus einem thermoplastischen Harz wie Polyäthylen hergestellt. Wenn die ACF 30 aus duroplastischem Harz hergestellt wurde, könnte der Halbleiterchip 20 über das duroplastische Harz der ACF 30, das erwärmt wird, um auszuhärten, mit einer Oberfläche des Substratkörpers 10 verbunden werden (bonden). Wenn die ACF 30 dagegen aus thermoplastischem Harz hergestellt wurde, könnte der Halbleiterchip 20 über das thermoplastische Harz der ACF 30, das erwärmt und anschließend abgekühlt wird, um zu härten, mit einer Oberfläche des Substratkörpers 10 verbunden werden (bonden).
  • Zusammen damit werden leitende Bumps 22 wie Au-Bumps oder andere Bumps, die an einer Vielzahl von Elektroden gebildet werden, welche ordnungsgemäß auf einer Oberfläche des Halbleiterchips 20 angeordnet sind, mit einer Vielzahl von leitenden Kontaktflächen 50 elektrisch verbunden, die sich auf der Oberfläche des Substratkörpers 10 an Positionen befinden, die den jeweiligen leitenden Bumps entsprechen, und zwar durch Metallisieren oder Ätzen von Blattkupfer oder Kupferfolie über nicht gezeigte, leitende Partikel, die in dem Harz der ACF 30 enthalten sind.
  • Auf diese Art und Weise wird der Halbleiterchip 20 über das Harz der ACF 30 auf dem Substrat oberflächenmontiert.
  • In diesem Zusammenhang steht ACF für "anisotrop leitfähige Schicht" [anisotropic conductive film], die in dem in ihr enthaltenen Harz leitfähige Partikel enthält. Wenn der Halbleiterchip, wie oben beschrieben, auf dem Substrat oberflächenmontiert wird, werden die leitfähigen Partikel, die in der ACF enthalten sind, zwischen dem leitenden Bump, der an der Elektrode des Halbleiterchips gebildet wird, und der Kontaktfläche, die an der Oberfläche des Substratkörpers gebildet wird, eingefügt. Somit wird die elektrische Leitfähigkeit einem Teil der ACF verliehen, der zwischen dem leitenden Bump an dem Halbleiterchip und der leitenden Kontaktfläche an dem Substratkörper eingeschoben wurde, wobei der leitende Bump des Halbleiterchips über den leitfähigen Partikel, der in dem Abschnitt der ACF enthalten ist, mit der leitenden Kontaktfläche auf der Oberfläche des Substratkörpers elektrisch verbunden wird.
  • Die Vielzahl von Elektroden an dem Halbleiterchip 20 sind in einem vorher festgelegten Abstand auf der Oberfläche des Halbleiterchips 20, an dem integrierte Schaltkreise hergestellt werden, angeordnet. Demzufolge wird die Vielzahl von leitenden Kontaktflächen 50 zur elektrischen Verbindung der Elektroden an der Oberfläche des Substratkörpers 10 gebildet, auf der der Halbleiterchip 20 in einem vorher festgelegten Abstand in Übereinstimmung mit der Anordnung der Elektroden montiert wird.
  • Wie in 3 gezeigt, ist die leitende Kontaktfläche 50 zu breiteren Streifen geformt, die in Längsrichtung verlaufen, so dass der leitende Bump 22 mit der entsprechenden leitenden Kontaktfläche 50 zuverlässig elektrisch verbunden werden kann, selbst wenn eine Position des leitenden Bump 22 aus irgendwelchen Gründen von der ursprünglich geplanten Position in Längsrichtung oder entlang der Breite der leitenden Kontaktflächen 50 etwas abweicht, wobei die leitenden Bumps an der Elektrode des Halbleiterchips 20 gebildet und mit den leitenden Kontaktflächen 50 über die leitfähigen Partikel in dem Harz der ACF 30 elektrisch verbunden werden sollen.
  • Zu diesem Zweck ist die Vielzahl der leitenden Kontaktflächen 50 breiter Streifenform auf der Oberfläche des Substratkörpers 10 angeordnet, auf der der Halbleiterchip 20 montiert werden soll, so dass ein schmaler Spalt oder Zwischenraum 52 einer Länge, die der Länge der leitenden Kontaktfläche 50 entspricht, zwischen jeder aneinander angrenzenden leitenden Kontaktfläche 50 gebildet wird.
  • Bei dem oben erwähnten Substrat zur Montage eines Halbleiterchips können sich an beliebiger Stelle in der ACF 30 jedoch Hohlräume bilden, wenn der Halbleiterchip 20 über das Harz der ACF 30 mit der Oberfläche des Substratkörpers 10 verbunden wird, wodurch das Haftvermögen des ACF-Harzes nachlässt, was dazu führt, dass sich der Halbleiterchip 30 von der Oberfläche des Substratkörpers 10, an der er über das Harz der ACF 30 montiert wurde, ablöst. Somit verschlechtert sich eine positive elektrische Verbindung zwischen den leitenden Bumps 22 an den Elektroden des Halbleiterchips 20 und den leitenden Kontaktflächen 50 an der Oberfläche des Substratkörpers 10, die über die elektrisch leitenden Partikel, die in dem Harz der ACF 30 enthalten sind, miteinander verbunden sind.
  • Eine Ursache für die oben erwähnten Hohlräume, die sich an beliebiger Stelle in dem Harz der ACF 30 bilden, besteht darin, dass das Gas aus dem Harz der ACF 30 während deren Erwärmung nicht reibungslos durch die engen Spalte 52 zwischen den angrenzenden leitenden Kontaktflächen 50 auf der Oberfläche des Substratkörpers 10, die parallel zueinander angeordnet sind, und die Länge der leitenden Kontaktflächen 50 haben, verlaufen kann, sondern dass ein großer Teil des Gases weiterhin im Inneren des Harzes der ACF 30 verbleibt, die an der leitenden Kontaktfläche 50 nach innen angeordnet ist und durch Erwärmen weich wird.
  • In ähnlicher Art und Weise dehnt sich Luft in einem Spalt zwischen kompliziert miteinander verbundenen Verbindungsleitungen 12 und/oder Verbindungsleitungen an einer abgestuften Seitenfläche durch die Erwärmung aus und kann nicht problemlos durch den schmalen Spalt 52 zwischen den angrenzenden leitenden Kontaktflächen 50 auf der Oberfläche des Substratkörpers 10, die parallel zueinander angeordnet sind, hindurchfließen, sondern ein großer Teil der Luft verbleibt im Inneren des Harzes der ACF 30, die an der leitenden Kontaktfläche 50 nach innen angeordnet ist und durch das Erwärmen weich wird.
  • Insbesondere wenn die ACF 30 aus einem schnell härtenden Harz besteht, ist die Erwärmungszeit, die für das Verbinden (Bonden) des Halbleiterchips 20 mit der Oberfläche des Substratkörpers 10 über das Harz der ACF 30 erforderlich ist, besonders kurz; sie liegt beispielsweise in einem Bereich von 20 bis 60 Sekunden. Dadurch verbleibt fast das gesamte, oben erwähnte Gas und/oder die gesamte, oben erwähnte Luft im Inneren des Harzes der ACF 30, was überall in dem Harz der ACF 30 zu Hohlräumen führt.
  • Dies gilt ebenfalls für ein Substrat, bei dem die leitenden Bumps 22, die an den Elektroden auf der Oberfläche des Halbleiterchips 20 gebildet werden, direkt mit den leitenden Kontaktflächen 50 auf der Oberfläche des Substratkörpers 10 elektrisch verbunden sind, während eine nicht gezeigte Unterfüllung aus duroplastischem oder thermoplastischem Harz in einen Zwischenraum zwischen dem Halbleiterchip 20 und dem Substratkörper 10 gefüllt wird, um den Halbleiterchip 20 mit der Oberfläche des Substratkörpers 10 zu verbinden (bonden).
  • Das heißt, wenn bei einem solchen Substrat die aus einem duroplastischen oder thermoplastischen Harz bestehende Unterfüllung erwärmt wird, könnte Gas, das in der Unterfüllung erzeugt wird, oder Luft im Inneren der Unterfüllung, die sich während des Erwärmens ausdehnt, nicht reibungslos und ohne Widerstand durch den schmalen Spalt 52 zwischen den aneinander angrenzenden, parallelen, leitenden Kontaktflächen 50 auf der Oberfläche des Substratkörpers 10 fließen, sondern ein Großteil des Gases und/oder der Luft verbleibt weiterhin im Inneren des Harzes der Unterfüllung, die nach innen an der leitenden Kontaktfläche 50 angeordnet ist und durch Erwärmen erweicht. Dies führt zu Hohlräumen in der Harzunterfüllung, so dass sich der Halbleiterchip 20 leicht von der Oberfläche des Substratkörpers 10 ablöst.
  • Folglich war es im Falle des Substrats, bei dem der Halbleiterchip 20 über das Harz der Unterfüllung mit der Oberfläche des Substratkörpers 10 verbunden wurde, unmöglich, eine positive elektrische Verbindung zwischen dem leitenden Bump 22 an der Elektrode des Halbleiterchips 20 und der leitenden Kontaktfläche 50 an der Oberfläche des Substratkörpers 10 aufrechtruerhalten.
  • Eine Zielsetzung der vorliegenden Erfindung besteht darin, die oben genannten Probleme im Stand der Technik zu lösen, und ein Substrat zur Montage eines Halbleiterchips (nachfolgend lediglich "Substrat" genannt) bereitzustellen, bei dem die Erzeugung von Hohlräumen in dem Harz der ACF oder der Unterfüllung während des Verbindens (Bonding) des Halbleiterchips mit einer Oberfläche eines Substratkörpers verhindert werden kann, so dass verhindert wird, dass sich der Halbleiterchip von der Oberfläche des Substratkörpers 10 ablöst.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Substrat zur Montage eines Halbleiterchips bereitgestellt, der über ein Harz mit einer Oberfläche des Substrates verbunden werden soll, wobei das Substrat folgendes umfasst einen Substratkörper mit einer Oberfläche zur Montage eines Halbleiterchips; und
    eine Vielzahl von Leiterbahnen, die auf der Oberfläche derart angeordnet sind, dass sie sich in Längsrichtung erstrecken und im wesentlichen parallel zueinander in einem vorgegebenen Abstand beabstandet sind, wobei jede der Leiterbahnen durch einen Teil ihrer selbst einen Kontaktflächenabschnitt definiert, dessen Breite größer ist als die der Leiterbahn, mit der eine jeweilige Elektrode des Halbleiterchips elektrisch verbunden werden soll, wobei der Kontaktflächenabschnitt an seinen Enden in Längsrichtung verläuft,
    dadurch gekennzeichnet, dass die Vielzahl von Kontaktflächenabschnitten derart angeordnet ist, dass angrenzende Kontaktflächenabschnitte in Längsrichtung derart versetzt angeordnet sind, dass ein Bereich eines Kontaktflächenabschnittes an einem seiner Enden in Längsrichtung mit einem Bereich eines angrenzenden Kontaktflächenabschnittes an seinem anderen Ende überlappt.
  • Auf diese Art und Weise werden die leitenden Kontaktflächen, die die Form breiterer Streifen haben und parallel zueinander auf der Oberfläche des Substratkörpers angeordnet sind, abwechselnd in Längsrichtung der leitenden Kontaktfläche verschoben.
  • Dadurch überlappen immer jeweils zwei aneinander angrenzende leitende Kontaktflächen miteinander entlang ihrer Breite gesehen um einen Abstand, der viel kürzer ist als die Hälfte der Länge der leitenden Kontaktfläche in Längsrichtung. Das bedeutet, dass die Länge eines schmalen Spaltes zwischen zwei aneinander angrenzenden, leitenden Kontaktflächen ebenfalls viel kürzer wird als die halbe Länge der leitenden Kontaktfläche. Durch den kürzeren Spalt kann das Gas, das bei Erwärmung des Harzes erzeugt wird, mit weniger Widerstand reibungslos zwischen diesem Spalt hindurch verlaufen. In ähnlicher Art und Weise kann auch die Luft oder ähnliches im Inneren des Harzes, die bzw. das sich während der Erwärmung ausdehnt, ebenfalls problemlos zwischen dem kürzeren, engen Spalt hindurchfließen.
  • Die leitenden Kontaktflächen, die zu breiten Streifen geformt sind, werden abwechselnd in Längsrichtung der leitenden Kontaktfläche verschoben, so dass ein Endabschnitt einer der beiden angrenzenden leitenden Kontaktflächen entlang der Breite gesehen mit dem anderen Endabschnitt der anderen Kontaktfläche um einen Abstand überlappt, der größer ist als die Breite des leitenden Bumps.
  • Auf diese Art und Weise kann der leitende Bump, der an der jeweiligen Elektrode gebildet wird, die sich auf der Oberfläche des Halbleiterchips befindet, zuverlässig mit dem Endabschnitt der leitenden Kontaktfläche verbunden werden, die mit der angrenzenden Kontaktfläche entlang der Breite der Kontaktfläche gesehen überlappt, so dass sich der leitende Bump nicht außerhalb der leitenden Kontaktfläche befindet.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Halbleiterbaustein bereitgestellt, der folgendes umfasst
    einen Halbleiterchip mit einer Vielzahl von Elektroden, die in einem vorher festgelegten Abstand angeordnet sind; und
    ein Substrat nach dem ersten Aspekt,
    wobei der Halbleiterchip auf dem Substrat mittels eines Harzklebstoffes angebracht ist, und wobei der vorher festgelegte Abstand der Leiterbahnen derselbe ist wie der vorgegebene Abstand der Vielzahl von Elektroden.
  • Bei dem Harzklebstoff handelt es sich vorzugsweise um einen ACF-Klebstoff. Da ein schmaler Spalt gemäß einer derartigen Konstruktion zwischen Abschnitten zwei aneinander angrenzender, leitender Kontaktflächen, die zu breiten Streifen geformt sind und entlang ihrer Breite gesehen miteinander überlappen, viel kürzer ist als die halbe Länge der leitenden Kontaktfläche, kann Gas, das erzeugt wird, wenn das ACF-Harz erwärmt wird, mit weniger Widerstand reibungslos zwischen diesem Spalt hindurch verlaufen. In ähnlicher Art und Weise kann auch die Luft oder ähnliches im Inneren des Harzes, die bzw. das sich während der Erwärmung ausdehnt, ebenfalls mit weniger Widerstand problemlos zwischen dem kürzeren, engen Spalt hindurchfließen.
  • Die vorliegende Erfindung wird unter Bezugnahme auf die bevorzugten Ausführungsarten, die in den beigefügten Zeichnungen veranschaulicht werden, unten im Detail näher beschrieben.
  • 1 ist eine vergrößerte Draufsicht auf einen Teil eines Substrates gemäß der vorliegenden Erfindung.
  • 2 ist eine Vorderansicht eines Substrates, auf dem ein Halbleiterchip mittels eines Harzklebstoffes montiert ist; und
  • 3 ist eine vergrößerte Draufsicht auf einen Teil eines Substrates im Stand der Technik.
  • Bei dem veranschaulichten Substrat ist eine Vielzahl von leitenden Kontaktflächen 50, die zu breiten Streifen geformt sind, in einem Abstand parallel zueinander auf einer Oberfläche eines Substratkörpers 10 angeordnet, der aus Isoliermaterial wie Keramik oder Harz hergestellt wurde, um einen Halbleiterchip 20 darauf zu montieren, wobei die leitenden Kontaktflächen 50 durch Metallisieren oder Ätzen von Kupferfolie bzw. Blattkupfer hergestellt wurden.
  • Eine Vielzahl von leitenden Bumps 22 wird an Elektroden gebildet, die auf einer Oberfläche des Halbleiterchips 20 in einem vorher festgelegten Abstand angeordnet sind, und den obigen leitenden Kontaktflächen 50, die zu breiten Streifen geformt sind und in einem Abstand parallel zueinander auf der Oberfläche des Substratkörpers 10 angeordnet sind, entsprechen. Die leitenden Bumps 22 sind mit den entsprechenden leitenden Kontaktflächen 50 über elektrisch leitende Partikel, die in einem Harz der ACF 30 enthalten sind, elektrisch verbunden.
  • Zusammen damit wird der Halbleiterchip 20 über das Harz der ACF 30 mit der Oberfläche des Substratkörpers 10 verbunden (bonding).
  • Auf diese Art und Weise wird der Halbleiterchip 20 auf zuverlässige Art und Weise an der Oberfläche des Substratkörpers 10 montiert und kann nicht leicht von ihr abgelöst werden.
  • Das untere Ende der leitenden Kontaktfläche 50 (engl. chip) setzt sich bis zu einer Verbindungsleitung 12 fort, die an der Oberfläche des Substratkörpers 10 gebildet wird. Das obere Ende der leitenden Kontaktfläche 50 (engl. chip) setzt sich bis zu einer Leiterbahn 14 fort, die an der Oberfläche des Substratkörpers 10 gebildet wird. Man kann eine nicht gezeigte Plattierelektrode über die Leiterbahn 14 mit der leitenden Kontaktfläche 50 verbinden und die Verbindungsleitung 12 setzt sich bis dahin fort, um als Rostschutz für Au oder als Oberflächenfinish auf der leitenden Kontaktfläche 50 und der Verbindungsleitung 12 einen galvanischen Ni-Überzug aufzubringen.
  • Bei der oben erwähnten Konstruktion handelt es sich um dieselbe wie bei dem Substrat im Stand der Technik, außer dass bei dem veranschaulichten Substrat die leitenden Kontaktflächen 50, die zu breiten Streifen geformt wurden, und parallel zueinander angeordnet sind, abwechselnd in Längsrichtung der leitenden Kontaktfläche verschoben werden, so dass ein Endabschnitt einer von zwei aneinander angrenzenden leitenden Kontaktflächen 50 mit dem anderen Endabschnitt der anderen leitenden Kontaktfläche 50 entlang ihrer Breite gesehen überlappt, und zwar um einen Abstand, der größer ist als die Breite der leitenden Bumps 22.
  • Bei dem in 1 gezeigten Substrat, das wie oben erwähnt konstruiert ist, könnte die Länge des schmalen Spaltes 52, der zwischen den Abschnitten der leitenden Kontaktflächen 50 gebildet wird, die entlang ihrer Breite gesehen miteinander überlappen, kürzer als die halbe Länge der leitenden Kontaktfläche 50 in Längsrichtung hergestellt werden. Wie zuvor beschrieben gilt folgendes: wenn der Halbleiterchip 20 über das Harz der ACF 30 mit der Oberfläche des Substratkörpers 10 verbunden wird (bonding), ermöglicht der kürzere, schmale Spalt 52 zwischen den aneinander angrenzenden, leitenden Kontaktflächen 50, die zu breiten Streifen geformt sind, dass das Gas, das erzeugt wird, wenn das Harz der ACF 30 erwärmt wird, reibungslos und mit weniger Widerstand durch den Spalt hindurchgeht.
  • In ähnlicher Art und Weise kann auch Luft oder ähnliches im Inneren des Harzes, die bzw. das sich beim Erwärmen ausdehnt, mit weniger Widerstand problemlos durch den kürzeren, schmalen Spalt zwischen den aneinander angrenzenden leitenden Kontaktflächen 50 hindurchgehen. Auf diese Art und Weise ist es möglich zu verhindern, dass Hohlräume in dem Harz der ACF 30 erzeugt werden, weil Gas und/oder Luft in dem Harz der ACF 30 zurückgeblieben ist.
  • Es ist auch möglich, die leitenden Bumps 22 an den jeweiligen Elektroden, die auf der Oberfläche des Halbleiterchips 20 in einem vorher festgelegten Abstand angeordnet sind, mit den entsprechenden leitenden Kontaktflächen 50 in zuverlässiger Weise elektrisch zu verbinden, so dass der leitende Bump 22 nicht zu letzteren versetzt ist, und zwar über die elektrisch leitenden Partikel, die in dem Harz der ACF 30 enthalten sind.
  • Gemäß diesem Substrat kann die oben beschriebene Unterfüllung als Harz zum Verbinden (Bonding) des Halbleiterchips 20 mit der Oberfläche des Substratkörpers 10 verwendet werden, wobei es sich um ein duroplastisches Harz handelt, das in einen Spalt fließen kann, der zwischen dem Halbleiterchip 20 und dem Substratkörper 10 gebildet wird, und das durch Erwärmung aushärtet, oder ein thermoplastisches Harz, das in einen Spalt fließt und durch Abkühlen nach dem Erwärmen gehärtet wird. Wenn die Unterfüllung oder ähnliches aus einem duroplastischen oder thermoplastischen Harz zum Verbinden (Bonden) des Halbleiterchips 20 mit dem Substratkörper 10 verwendet wird, ermöglicht der kürzere, schmale Spalt 52 zwischen den aneinander angrenzenden, leitenden Kontaktflächen 50, die zu breiten Streifen geformt sind, dass das Gas, das erzeugt wird, wenn das Harz erwärmt wird, oder Luft oder ähnliches im Innern des Harzes, die bzw. das sich während des Erwärmens ausdehnt, reibungslos und mit weniger Widerstand durch den Spalt hindurchgeht. Auf diese Art und Weise werden keine Hohlräume in dem Harz der Unterfüllung oder ähnlichem erzeugt.
  • Bei diesem Substrat kann man die elektrische Verbindung zwischen der leitenden Kontaktfläche 50 und dem leitenden Bump 22 zuverlässig erhalten, auch wenn der leitenden Bump 22, der an der Elektrode des Halbleiterchips 20 gebildet wird, von der leitenden Kontaktfläche 50 in Längsrichtung und/oder entlang der Breite etwas abweicht, denn die leitende Kontaktfläche 50 ist zu breiten Streifen geformt, so dass sich der leitende Bump 22 nicht außerhalb der leitenden Kontaktfläche 50 befindet.
  • Andererseits sind die Verbindungsleitung 12 zum unteren Ende der leitenden Kontaktfläche 50 und die Verbindungsleitung 14 zu der leitenden Kontaktfläche 50 weniger als halb so schmal wie die der leitenden Kontaktfläche 50.
  • Der Grund dafür ist, dass die Verbindungsleitungen 12 und/oder die Leiterbahnen 14 nur Strom leiten müssen und nicht ihrer elektrischen Verbindung zu dem leitenden Bump 22 dienen müssen, der an der Elektrode des Halbleiterchips 20 gebildet wird.
  • Demzufolge steht ein breiter Raum zwischen den aneinander angrenzenden Verbindungsleitungen 12 und/oder Leiterbahnen 14, die an der Oberfläche des Substratkörpers 10, wie in 1 gezeigt, gebildet werden, der es ermöglicht, dass Gas, das bei der Erwärmung des Harzes der ACF 30 oder der Unterfüllung erzeugt wird, und/oder Luft im Innern des Harzes der ACF oder der Unterfüllung, die sich bei der Erwärmung ausdehnt, mit weniger Widerstand reibungslos dort hindurchgeht.
  • In ähnlicher Art und Weise steht ein breiter Raum zwischen der Verbindungsleitung 12 und der leitenden Kontaktfläche 50, die aneinander angrenzen, oder zwischen der Leiterbahn 14 und der leitenden Kontaktfläche 50, die aneinander angrenzen, und an der Oberfläche des Substratkörpers 10 gebildet werden, wie in 1 gezeigt, zur Verfügung, der es ermöglicht, dass Gas, das bei der Erwärmung des Harzes der ACF oder der Unterfüllung erzeugt wird, und/oder Luft im Innern des Harzes der ACF oder der Unterfüllung, die sich bei der Erwärmung ausdehnt, mit weniger Widerstand reibungslos dort hindurchgeht.
  • Wie oben beschrieben gilt gemäß dem Substrat und dem Halbleiterbaustein der vorliegenden Erfindung folgendes : wenn der Halbleiterchip über das Harz der ACF oder der Unterfüllung mit der Oberfläche des Substratkörpers verbunden wird (bonding), kann Gas, das bei der Erwärmung des Harzes der ACF oder der Unterfüllung erzeugt wird, und/oder Luft im Innern des Harzes, die sich bei der Erwärmung ausdehnt, mit weniger Widerstand reibungslos durch einen kürzeren Spalt zwischen den aneinander angrenzenden leitenden Kontaktflächen 50, die parallel zueinander an der Oberfläche des Substratkörpers 10 angeordnet sind, hindurchgehen. Dadurch ist die Erzeugung von Hohlräumen im Inneren des Harzes der ACF oder der Unterfüllung mit Sicherheit vermeidbar. Es ist auch möglich, den Halbleiterchip mit der Oberfläche des Substratkörpers zuverlässig zu verbinden (bonding), so dass er sich nicht leicht von der Oberfläche des Substratkörpers ablösen kann. Auf diese Art und Weise wird die positive elektrische Verbindung zwischen dem leitenden Bump 22, der an der Elektrode des Halbleiterchips gebildet wird, und dem leitenden Bump 22, der an der Oberfläche des Substratkörpers gebildet wird, lange Zeit aufrechterhalten.

Claims (5)

  1. Substrat zum Anbringen eines Halbleiterchips, der mittels eines Harzes mit einer Oberfläche des Substrats zu verbinden ist, wobei das Substrat folgendes aufweist: einen Substratkörper (10) mit einer Halbleiterchip-Anbringungsoberfläche; und eine Mehrzahl von Leiterbahnen (12, 14), die auf der Oberfläche derart angeordnet sind, dass sie sich in einer Längsrichtung erstrecken und im wesentlichen parallel zueinander mit einem vorgegebenen Abstand beabstandet sind, wobei jede der Leiterbahnen (12, 14) durch einen Teil seiner selbst ein Anschlussfeld (50) definiert, von dem eine Breite größer ist als diejenige der Leiterbahnen (12, 14), und mit dem eine jeweilige Elektrode des Halbleiterchips elektrisch zu verbinden ist, wobei der Anschlussbereich (50) über eines seiner Enden und ein anderes seiner Enden in Bezug auf eine Längsrichtung von sich verfügt, dadurch gekennzeichnet, dass die Mehrzahl von Anschlussbereichen (50) derart angeordnet ist, dass benachbarte Anschlussbereiche in der Längsrichtung so versetzt angeordnet sind, dass ein Gebiet eines Anschlussbereiches (50) an seinem einen Ende in der Längsrichtung mit einem Gebiet benachbarter Anschlussbereiche an deren anderen Enden überlappt.
  2. Substrat nach Anspruch 1, bei dem das Überlappungsgebiet benachbarter Anschlussbereiche (50) in der Längsrichtung weniger als die Hälfte der Länge der Anschlussbereiche (50) in der Längsrichtung beträgt.
  3. Halbleiterbauelement, aufweisend: einen Halbleiterchip (20) mit einer Mehrzahl von Elektroden, die mit einem vorgegebenen Abstand angeordnet sind; und ein Substrat nach Anspruch 1 oder 2, wobei der Halbleiterchip (20) auf dem Substrat mittels eines Harzklebstoffes (30) angebracht ist, und wobei der vorgegebene Abstand der Leiterbahnen (12, 14) derselbe ist wie der vorgegebene Abstand der Mehrzahl von Elektroden.
  4. Halbleiterbaustein nach Anspruch 3, bei dem der Harzklebstoff (30) ein anisotrop leitender Film ist.
  5. Halbleiterbaustein nach Anspruch 3 oder 4, bei dem jede der Elektroden des Halbleiterchips elektrisch mit einem entsprechenden leitenden Höcker (22) verbunden ist, der mittels des Harzklebstoffes (30) mit einem entsprechenden Anschlussbereich (50) auf dem Substratkörper verbunden ist.
DE69936686T 1998-06-16 1999-06-15 Substrat zur Montage eines Halbleiterchips Expired - Lifetime DE69936686T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10167840A JP2000003977A (ja) 1998-06-16 1998-06-16 半導体チップ実装用基板
JP16784098 1998-06-16

Publications (2)

Publication Number Publication Date
DE69936686D1 DE69936686D1 (de) 2007-09-13
DE69936686T2 true DE69936686T2 (de) 2007-12-06

Family

ID=15857064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69936686T Expired - Lifetime DE69936686T2 (de) 1998-06-16 1999-06-15 Substrat zur Montage eines Halbleiterchips

Country Status (6)

Country Link
US (1) US6281567B1 (de)
EP (1) EP0966031B1 (de)
JP (1) JP2000003977A (de)
KR (1) KR100617274B1 (de)
DE (1) DE69936686T2 (de)
TW (1) TW417259B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
US7547579B1 (en) * 2000-04-06 2009-06-16 Micron Technology, Inc. Underfill process
JP2001326300A (ja) * 2000-05-18 2001-11-22 Nissan Motor Co Ltd 半導体装置
US7023075B2 (en) * 2003-11-06 2006-04-04 Crydom Technologies Teardrop shaped lead frames
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP5789431B2 (ja) 2011-06-30 2015-10-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10415945B2 (en) 2014-10-10 2019-09-17 Halliburton Energy Services, Inc. Solid-state overvoltage firing switch

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195837A (ja) * 1983-04-21 1984-11-07 Sharp Corp Ｌｓｉチツプボンデイング方法
JPH01298731A (ja) * 1988-05-27 1989-12-01 Nec Corp 半導体装置
JPH04354398A (ja) 1991-05-31 1992-12-08 Internatl Business Mach Corp <Ibm> 配線基板及びその製造方法
US5753970A (en) * 1993-06-18 1998-05-19 Lsi Logic Corporation System having semiconductor die mounted in die-receiving area having different shape than die
JPH08195548A (ja) 1995-01-17 1996-07-30 Matsushita Electric Ind Co Ltd 電子部品実装方法
JPH08222571A (ja) 1995-02-13 1996-08-30 Sony Corp フリップチップｉｃとその製造方法
JPH09219579A (ja) 1996-02-13 1997-08-19 Oki Electric Ind Co Ltd 電子部品の接続方法及び接続装置
US5729049A (en) * 1996-03-19 1998-03-17 Micron Technology, Inc. Tape under frame for conventional-type IC package assembly
JPH1041694A (ja) 1996-07-25 1998-02-13 Sharp Corp 半導体素子の基板実装構造及びその実装方法
US5759910A (en) 1996-12-23 1998-06-02 Motorola, Inc. Process for fabricating a solder bump for a flip chip integrated circuit
US6077382A (en) * 1997-05-09 2000-06-20 Citizen Watch Co., Ltd Mounting method of semiconductor chip
JP2997232B2 (ja) 1997-11-11 2000-01-11 富士通株式会社 フリップチップ実装用基板及びフリップチップ実装検査方法

Also Published As

Publication number Publication date
EP0966031A2 (de) 1999-12-22
EP0966031B1 (de) 2007-08-01
EP0966031A3 (de) 2000-05-10
JP2000003977A (ja) 2000-01-07
TW417259B (en) 2001-01-01
DE69936686D1 (de) 2007-09-13
US6281567B1 (en) 2001-08-28
KR100617274B1 (ko) 2006-08-31
KR20000006145A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
DE2554965C2 (de)
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE19736962B4 (de) Anordnung, umfassend ein Trägersubstrat für Leistungsbauelemente und einen Kühlkörper sowie Verfahren zur Herstellung derselben
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
EP2283715A1 (de) Leiterplattenanordnung für thermisch belastete elektronische bauelemente, insbesondere in kraftfahrzeugsteuergeräten
DE102010002050A1 (de) Leiterplatte mit daran befestigtem IC, Leiterplatte und Verfahren zur Fertigung der Leiterplatte mit daran befestigtem IC
DE102006025711A1 (de) Mehrschichtsubstrat mit leitfähiger Struktur und Harzfilm und Verfahren zur Herstellung desselben
EP1393605B1 (de) Leiterplatte mit mindestens einem elektronischen bauteil
EP2198484B1 (de) Elektrische schaltanordnung mit einem mid-schaltungsträger und einer damit verbundenen verbindungsschnittstelle
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
EP2649864A1 (de) Leiterplatte
DE69936686T2 (de) Substrat zur Montage eines Halbleiterchips
DE10111389A1 (de) Verbund aus flächigen Leiterelementen
DE4416403C2 (de) Kühlvorrichtung für eine Leiterplatte und Verfahren zum Herstellen einer solchen Kühlvorrichtung
EP1592288A1 (de) Leiterplatte
DE102011088256A1 (de) Multilayer-Leiterplatte sowie Anordnung mit einer solchen
DE1943933A1 (de) Gedruckte Schaltung
DE102010043077A1 (de) Mehrlagiger Schaltungsträger
DE19711533C2 (de) Leiterplattenanordnung mit Wärmeaustauscher
DE102021202336A1 (de) Schaltungsanordnung
DE60218936T2 (de) Harzgegossene Platte
WO2016030379A1 (de) Verfahren zum herstellen eines schaltungsträgers und schaltungsträger für elektronische bauelemente
DE102019126311B3 (de) Stromleitendes Kühlelement, System und Verfahren zur Wärmeabführung von leistungselektronischen Bauteilen auf Platinen
EP0183936A1 (de) Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
DE102006058731A1 (de) Leiterplattenverbindung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition