KR19990077708A - 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조 - Google Patents

표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조 Download PDF

Info

Publication number
KR19990077708A
KR19990077708A KR1019990007722A KR19990007722A KR19990077708A KR 19990077708 A KR19990077708 A KR 19990077708A KR 1019990007722 A KR1019990007722 A KR 1019990007722A KR 19990007722 A KR19990007722 A KR 19990007722A KR 19990077708 A KR19990077708 A KR 19990077708A
Authority
KR
South Korea
Prior art keywords
layer
hydrogen
oxynitride
silicon nitride
device structure
Prior art date
Application number
KR1019990007722A
Other languages
English (en)
Other versions
KR100633191B1 (ko
Inventor
돈나리존 코트
윌리엄조셉 코트
선반 느가이언
마르쿠스 키르히호프
맥스지. 레비
만프레드 하우프
Original Assignee
피터 토마스
지멘스 악티엔게젤샤프트
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피터 토마스, 지멘스 악티엔게젤샤프트, 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 피터 토마스
Publication of KR19990077708A publication Critical patent/KR19990077708A/ko
Application granted granted Critical
Publication of KR100633191B1 publication Critical patent/KR100633191B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본발명은 표면상태의 불활성화를 촉진하는 구조를 형성하는 공정을 포함하는 소자 제작 방법이다. 상기 구조는 소자구조의 일부로 형성된 산질화물층을 포함한다. 상기 산질화물은 가열시 표면상태의 불활성화를 촉진한다.

Description

표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조 {DEVICE STRUCTURE WITH LAYER FOR FACILITATING PASSIVATION OF SURFACE STATES}
본발명은 소자(device) 및 소자제작방법중 특히 표면 상태(surface state)의 불활성화(passivation)를 촉진하는 층을 갖는 소자 및 이와 같은 소자들의 제작방법에 관한 것이다.
소자 제작 방법에서는, 절연층, 반도체층, 도체층들을 제조하여 기판위에 패턴화시켜 트랜지스터, 커패시터, 저항기등과 같은 소자구조물들을 형성시킨다. 이어서, 소망의 전기적 기능들을 얻기 위하여 이러한 소자구조들을 상호 연결시킨다. 이런 다양한 소자층들의 제조및 패턴화는 통상의 제작 기술, 예를 들면, 산화, 주입(implantation), 퇴적(deposition), 실리콘의 에피택시얼 성장(epitaxial growth), 리소그라피(lithography), 에칭등을 사용하여 얻어진다. 상기 기술들은 모든 목적을 위한 참조로 본 명세서에서 인용된 문헌("VLSI Technology", 2판, New York, McGraw-Hill, 1988)에 기술되어 있다.
통상적인 제작 기술들은 소자내부의 층들에 다양한 형태의 손상 또는 결함을 야기시킨다. 예를 들면, 반도체 계면(interface)에서의 화학적 결합(bond)들에 대한 손상은 표면 또는 계면 상태(interface state)로 알려진 댕글링 결합(dangling bond)들을 생성시킨다. 표면 상태들은 전자-정공(electron-hole)쌍들의 재결합을 촉진한다. 재결합은 전자-정공 쌍들이 없어지거나 파괴되는 현상이다. 재결합은, 절연 페리미터(isolation perimeter)과 게이트 산화물(gate oxides)과 같은 임계 소자 계면에서 일어나는 경우에, 특히 누설 전류를 야기시킨다. 누설 전류는 게이트 임계 전압(gate threshold voltege), 데이터보유및 소자들의 대기전력 소모를 변화시킨다. 따라서, 계면 상태의 존재는 소자기능에 역영향을 미친다.
표면 상태들은 수소원자들을 공급하여 댕글링결합들을 불활성화시킴으로써 복구된다. 통상적으로, 수소 함유 분위기하의 비교적 고온, 전형적으로는 400 ~ 600℃의 어닐링(annealing)법이 수소를 공급하여 댕글링 결합을 불활성화시키는데 사용되어왔다. 불활성화 어닐링은 금속화층 또는 상호 연결층을 포함하는 다양한 층들의 형성후와 같이 소자 제작 공정 순서에 있어서 후반에 실시한다. 이것은 전반의 공정중에 생성된 댕글링결합을 복구하는데 요구되는 불활성화 어닐링의 횟수를 감소시킨다. 불활성화 어닐링 횟수의 감소는 공정 단가를 감소시킨다.
그러나, 현재 사용되는 상호 연결 설계 및 소자 구조는 댕글링결합을 불활성화시키기 위해 재결합부에 도달하는 것으로부터 수소원자의 능력을 억제하는 경향이 있다. 이처럼 불활성화 어닐링은 유효성과 효율이 감소된다. 예를 들면, 이동성 이온및 천이 금속 확산 장벽(transition metal diffusion barrier)으로 기능하는 저압 화학적 증착법(LPCVD)로 퇴적된 질화실리콘는 수소의 확산을 차단시킨다. 이와같은 LPCVD로 퇴적된 질화실리콘필름은 층들에 존재하는 표면 상태들을 불활성화시키기 위하여 이와 같은 층들 아래로 수소가 통과하는 것을 방해한다. 텅스텐 스터드(stud) 구조물에 있어서, 텅스텐은 질화실리콘층과 유사한 영향을 주어 수소를 방해한다. 수소의 폭발성과 관련된 내재적 위험을 감소시키기 위하여 수소(형성 기체)를 희석하는 데에 종종 질소 기체를 사용하기 때문에 불활성화 어닐링의 효율은 보다 더 감소된다.
상기한 바로부터, 소자 제작 기술에 의해 야기되는 표면 상태를 효과적으로 불활성화시킬 필요가 있음이 명백하다.
당분야에 공지된 바와 같이, 종래의 소자제작기술은 화학 결합을 손상시켜 반도체 계면에서 표면 상태를 발생시킨다. 이런 표면 상태들은 수소 어닐링중에 수소원자들을 공급함으로써 복구되거나 불활성화된다. 그러나, 현재 사용되는 전류 소자 구조들은 수소가 표면 상태에 도달하여 불활성화하는 것을 차단하는 경향이 있다. 따라서, 본 발명은 상기한 바와 같이 종래 소자 구조에 존재하는 불활성화 문제를 극복하는 소자 제작 방법을 제공하기 위한 것이다. 본 발명의 방법은 표면 상태의 불활성화를 촉진하는 소자구조의 제작 단계를 포함한다. 이 소자 구조는 산질화물(oxynitride)층을 포함한다. 한 구현예에서, 산질화물층은 플라즈마 강화 화학적 증착법(PECVD)에 의해 형성된다.
도1은 절연된 통상의 트랜지스터 소자구조의 개략도.
도2는 불활성화층을 갖는 소자구조의 개략도.
도3은 복합 게이트 부분으로서 불활성화층을 갖는 트랜지스터 소자 구조의 개략도.
도4는 산질화물의 굴절률과 에칭 선택성의 관계를 나타내는 도.
도5a-b는 AME및 노벨러스 툴즈 시스템(Novellus tools system)으로 제작된 산질화물필름의 페리미터 누설을 나타내는 도.
도6은 통상의 질화물 필름을 가진 소자와 수소풍부(hydrogen-rich ; H-R) 질화물 필름을 갖는 소자의 누설 전류의 비교도.
도7은 통상의 저압 화학적 증착법을 이용한 질화물과 H-R 질화물 필름의 특징의 비교도.
도8은 수소에 결합된 실리콘의 백분율과 ND 페리미터 누설의 관계도.
*도면의 주요 부분에 대한 부호의 설명*
101 : 랜덤 액세스 메모리 셀 110 : 게이트
114 : 규화물층 120 : 소스
130 : 드레인 160 : 스페이서
200 : 소자구조 214 : 규화물층
240 : STI 영역 260 : H-R 층
310 : 복합게이트 318 : 실리콘 질화물 캡층
본 발명은 일반적으로 소자 제작 방법에 관한 것이다. 본 발명은 소자 제작중에 생성되는 표면 상태의 불활성화에 관한 것이다. 예시로서, 본 발명은 다이나믹 랜덤 액세스 메모리 셀(dynamic random acess memory cell ; DRAM cell)의 범주내에서 설명될 것이다. 그러나, 본 발명은 명백히 보다 광범위하며 일반적으로 쌍극소자(bipolar device), BiCMOS, 박막 트랜지스터, 헤테로 접합 소자(heterojunction device)등과 같은 소자들의 제작까지 확장된다.
도 1에서 DRAM 셀[101] 은 반도체 웨이퍼와 같은 기판[100]위에 형성되어 있다. 예로서 웨이퍼는 쵸크랄스키(czochralski) 기술로 형성된 실리콘를 포함한다. 이 웨이퍼의 주표면은 임계적이지않으며, [100], [110], 또는 [111]과 같은 임의의 적당한 배향(orientation)도 유용하다. 웨이퍼는 낮은 표면 상태와 높은 캐리어 이동성때문에 통상적으로 유용하므로, 전형적으로, 이 웨이퍼는 [100]배향을 갖는다. 게르마늄, 갈륨비소,및 3-5족 화합물과 같은 그 이외의 반도체 웨이퍼도 또한 유용하다. 또한, 복수의 물질층을 포함하는 웨이퍼도 유용하다. 상기 기판들은, 예를 들면, 한유형의 단결정 물질 상에 형성된 다른 유형의 단결정 물질( 즉, 사파이어 상의 실리콘(silicon on sappire ; SOS))이나 비정질 물질층상에 재결정화된 비정질 또는 다결정 물질 즉, 절연체 상의 실리콘(silicon on insulator ; SOI)을 포함한다. 붕소(B), 인(P), 비소(As), 주석(Sb)과 같은 불순물 원자로 기판을 두껍게 혹은 얇게 도핑하여 소망의 전기적 특성을 얻을수 있다.
도시한 바와 같이, DRAM 셀은 데이타의 비트(Bit)를 나타내는 전하량의 보존을 위한 커패시터[105]를 포함한다. 도면에서 커패시터는 기판에 형성된 트렌치(trench)형 커패시터이다. 스택(stack)형 커패시터와 같은 다른 유형의 커패시터 또한 유용하다. 게이트[110], 소스[120]및 드레인[130]을 포함하는 트랜지스터[106]은 커패시터[106]와 전기적으로 연결된다. 얕은 트렌치 절연부[140]은 배열내에서 다른 셀 또는 소자들로부터 DRAM 셀을 절연시키기 위해 제공된다.
복수의 메모리셀이 랜덤 억세스 메모리(DRAM) 배열을 형성하는 행과 열들로 배치된다. 상기 행들은 워드 라인(word lines)으로 칭하고, 열은 비트 라인(bit lines)으로 칭한다. 일반적으로, 소스[120]은 비트라인에 연결되고, 게이트[110]은 DRAM 배열의 워드 라인을 나타내거나 연결되어 있다. 비트 라인과 워드 라인에 적절한 전압들을 인가함으로써, 상기 트랜지스터는 온(ON)상태로 스위칭되어 커패시터에 액세스할 수 있다.
상기 트랜지스터의 게이트영역은 전형적으로 게이트 산화물[111]위에 형성된 다결정성 다중층[112]을 포함한다. 일부 응용들에서는, 규화물층[114]을 사용하여 복합게이트 스택(composite gate stack)을 형성시킨다. 몰리브덴 규화물(MoSix), 탄탈 규화물(TaSix), 텅스텐 규화물(WSix), 티탄 규화물(TiSix), 코발트 규화물(CoSix)과 같은 다양한 규화물을 사용하여 층[114]를 형성한다. 별법으로, 알루미늄, 또는 텅스텐과 몰리브덴과 같은 내화성 금속들을 단독으로 또는 규화물과 조합하여 다결정체와 함께 사용한다. 복합 게이트들을 사용하면 게이트영역의 시트저항이 감소되고, 그 때문에 그것을 따라 흐르는 신호들의 R-C 지연이 감소되므로 복합게이트는 바람직하다.
질화물 캡[116]은 저압 화학적 증착법(low pressure chemical vapor deposition ; LPCVD)에 의해 게이트 위에 퇴적된다. 상기 캡은 이후에 계속되는 공정 단계를 위한 에칭 정지부, 예컨데 소스에 인접하여 경계없는 비트 라인(bolderless bit line)을 형성시키는 역할을 한다. 스페이서(spacer)[160]은 게이트 위로 퇴적되어 오버랩 커패시턴스(overlap capacitance)를 감소시키는, 게이트지역으로의 소스및 드레인 영역들의 언더랩 확산(underlap diffusion)을 한정한다. 스페이서 형성후, 질화물층[170]은 게이트의 측면 상에, 그리고, 소스, 드레인, STI영역위로 퇴적되어 이동성 이온 장벽을 제공하고, 에칭 정지부로서 기능 한다. 유전층(도시되지 않음)은 소자구조 위로 형성되어 도전층들(접촉이 필요한 곳은 제외)사이에 절연을 제공하거나 보호층으로 작용하여 불순물, 습기 및 긁힘으로부터 소자구조를 절연시킨다. 유전층은, 예로서, 포스포실리케이트 유리(phosphosilicate glass ; PSG)또는 보로포스포실리케이트 유리(borophosphosilicate glass ; BPSG)와 같은 인이 도핑된 실리콘 이산화물을 포함한다.
물론, 도1에서 개시된 바와 같이 소자 구조는 도해의 목적으로 단순화되어 있다. 예로서, DRAM 셀에 사용되는 실제소자는 웰(well), 접합(contact) 및 국소 상호 연결(Local Interconnection)과 같은 기타 영역들도 포함한다. 상기 소자구조의 다양한 영역들의 구성은 잘 알려져 있으며, 예로서 여기서 참조로서 인용되는 문헌(Kenney et al., A Buried Plate Trench Cell For a 64M DRAM, VLSI Tech. Dig.(1992)에 기술되어 있다.
소자 구조의 다양한 층들의 제작중에 생성되는 표면 상태들은 "-"표시로 묘사된다. 전형적으로, 도시한 바와 같이 표면 상태등은 게이트 산화물과 STI 페리미터들에 위치된다. 상기 표면 상태들은 불활성화시킬 필요가 있다. 전형적으로, 수소 어닐링을 사용하여 표면 상태들을 불활성화시킨다. 불활성화중, 수소원자들은 환경으로부터 게이트를 통해 구조전체로 통과한다. 그러나, 대부분의 현재 사용되는 전류소자구조들은 LPCVD 실리콘질화물층으로 캡핑(capping)된다. 상기에서 언급한바와 같이, 질화물층은 수소 원자들이 표면 상태들을 통과하여 불활성화시키는 것을 방해한다.
상기 통상의 LPCVD 질화물층의 사용으로 야기되는 문제점을 극복하기 위해 불활성화구조를 제공하며 제작중에 형성되는 표면 상태들의 복구를 촉진한다. 이런 불활성화 구조는 소자내로 혼입된 수소 풍부(H-R) 실리콘 질화물층을 포함한다. 업계에 공지된 바와 같이, 통상적인 LPCVD 실리콘질화물층은 약 3 ~ 5% 수소원자들(본 명세서에서 모든 조성 백분율은 원자 %로 나타낸 것이다)를 포함한다. 본 명세서에서 참조로서 인용되는 문헌(Habraken et al., Sillicon Nitride and 산질화물층nitride Films, Mat.sci. and Eng., R12 No. 3(July 1994) 및 Chow et al., Hydrogen Content of a Variety of Plasma-Deposited Silicon Nitrides, J. Appl. Phys., Vol.53, No. 8(August 1982))을 참조한다. 본 명세서에서 "수소 풍부(H-R)"은 수소의 함량이 통상의 LPCVD 실리콘질화물층에서 사용되는 것보다 큰 것을 의미한다. 실험에서 보듯이 H-R 실리콘질화물층은 접합누설전류를 감소시키며, 이는 표면 상태들의 성공적인 불활성화를 나타내는 것이다.
H-R 실리콘질화물층이 표면 상태들의 불활성화를 촉진하는 정확한 메카니즘은 아직 알수 없다. 그러나, H-R 질화물층이 수소원자들의 소스(source)로서 또는 수소가 그를 통하여 통과하도록 하는 구조로서, 또는 이들 모두로서 작용하는 것으로 추정된다. 논리적으로, 수소의 함량 증가는 H-R 실리콘질화물층내의 수소원자들의 양을 증가시켜, 그로써 수소원자들이 확산되어 표면 상태들을 불활성화화시키는 소스를 생성한다. 더우기, 수소의 함량이 증가함에 따라, 질화물층의 밀도가 감소된다. 밀도의 감소는 수소원자들이 질화물층을 충분히 관통하고 표면 상태 불활성화를 위해 소자구조안으로 통과하도록 한다.
도2는 예로서, H-R 실리콘층을 갖는 DRAM 셀안에 사용된 소자구조[200]의 개략도이다. 도시한 바와 같이, H-R 실리콘질화물층은 소자 상호 연결 계면(Interconnection interface)에서 장벽 또는 라이너층(liner layer)[260]으로서 소자구조에 병합된다. 소자구조[200]은 게이트[210], 드레인[220], 소스[230] 및 STI 영역[240]을 포함한다. 게이트[210]은 복합층[212], WSix 와 같은 규화물층[214] 및 실리콘질화물캡층[218]을 포함한다. 또한, 소자구조는 스페이서층[250]을 포함한다. 드레인, 소스, 게이트, STI 영역및 스페이서는 통상적인 기술을 사용하여 형성된다.
다음으로, H-R 층[260]은 소자구조위에 형성된다. H-R 층의 형성은 통상적인 PECVD 기술을 사용하여 이루어진다. 상기 PECVD 기술들은 여기서 참조로 인용되는 문헌(Gupta et al., The Preparation, Properties and Application of Sillicon Nitride Thin Films Deposited By Plasma-Enhanced Chemical Vapor Deposition, Thin Solid Films, 204 (1991))에 기술되어 있다. PECVD가 수행되는 온도는 전형적으로 약 300-500℃ 사이이다. 전자-사이클로트론-곰명 화학적 증착법(electron-cyclotron-resonance chemical vapor deposition ; ECRCVD)법은 H-R층을 형성하는데 또한 유용하다. ECRCVD 법은 본 명세서에서 참조로 인용되는 문헌(Kotecki et al., Hydrogen Incorporated In Silicon Nitride Films Deposited By Remote Electron-Cyclotron-Resonance Chemical Vapor Deposition, J. Appl. Phys. 77(3) (Feb. 1, 1995))에 기술되어 있다.
H-R 층은 통상의 LPCVD 실리콘질화물 보다 더 큰 수소의 함량을 포함한다. 한 구현예에서, 수소의 백분율은 약 5 % 보다 크고 약 39 % 보다 작거나 같다. 약 39 %를 초과하는 수소의 함량은 전형적으로 장벽으로서 작용하는 능력과 같은 실리콘질화물필름의 특성을 약화시킨다. 바람직하기로는 수소의 함량이 약 10 내지 35%, 더욱 바람직하기로는 약 10 내지 25%, 더욱더 바람직하기로는 약 12 내지 25%, 가장 바람직하기로는 15 내지 20% 이다.
전술한바에 따르면, H-R 층의 PECVD는 전형적으로 약 300 내지 500℃ 사이의 온도에서 수행된다. 비교적 낮은 온도에서 H-R 층을 형성하는 것은 유리하다. 예컨데, H-R 층으로부터의 수소원자들은 PECVD 온도 보다 더 높은 온도에서 수행되는 후속의 공정중에 소자구조 전체로 확산한다. 후속의 보다 고온 공정은, 어떤 경우에 있어서, 불활성화 어닐링에 대한 필요없이 표면 상태들을 불활성화시키기에 충분하다. 불활성화된 표면 상태들은 "+" 표시로 묘사한다.
불활성화 어닐링은 표면 상태를 불활성화시킬수 있다. 전형적으로, 통상의 불활성화 어닐링은 수소 또는 수소/질소(형성 기체)분위기 하에 약 30 내지 60분 동안 약 400℃ 의 온도에서 수행된다. 그러나, H-R층의 사용은 수소의 인시튜 소스(insitu source)를 제공하므로, 수소 함유 어닐링에 대한 필요성을 감소시키거나 또는 제거하여 표면 상태를 효과적으로 불활성화시킨다.
도3을 참조하면, H-R층[312]는 게이트구조의 일부로서 형성되어 표면 상태를 불활성화시킨다. 도시한 바와 같이, H-R층[312]는 복합게이트[310]의 규화물층[314]와 실리콘질화물 캡층[318]사이에 형성된다. H-R층[312]는 단독으로 혹은 도2의 H-R층[260]와 연결하여 사용될 수 있다. 부가적인 H-R층 혹은 층들을 소자내에 형성시켜 표면 상태의 불활성화를 촉진시킬 수도 있다.
H-R 실리콘질화물층이 텅스텐 스터드 구조나 텅스텐 규화물 복합 게이트(tungsten silicide composite gate)와 같은 텅스텐층 위로 퇴적되는 적용예에서, 퇴적촉진층이 요구될 수도 있다. 질화물들은 일반적으로 텅스텐에 잘 퇴적되지 않으므로 퇴적 촉진층이 필수적일 수도 있다. 텅스텐과 질화물의 퇴적을 개선하기 위하여, H-R층의 퇴적에 선행하여 텅스텐 위로 얇은 실리콘층을 형성시킨다.
또 다른 구현예에서, H-R 실리콘질화물대신 산질화물을 사용하여 장벽층과 같은 불활성화 구조로서 기능하도록 한다. 산질화물은 예를 들면, PECVD에 의해 퇴적된다. PECVD에 의한 산질화물의 퇴적은 본 명세서에서 참조로 인용되는 문헌(Habraken and Kuiper, "Silicon Nitride and Oxynitride Films", Material Science and Engineering, R12 No. 3, July 1994, pp. 123-175)에 기술되어 있다. 실란(SiH4), 암모니아(NH3) 및/또는 질소(N2), 아산화질소(N2O) 와 같은 전구체(Precursor)를 반응기(Reactor)로 도입시켜 산질화물층을 형성시킨다. 상기 산질화물은 예를 들면, 약 300 내지 1000 W의 전력, 약 2 내지 10 Torr 의 압력 , 약 300 내지 500℃ 의 온도에서 퇴적된다. 바람직하기로는, 산질화물이 약 300 내지 800 W의 전력, 약 2 내지 6 Torr 의 압력 , 약 350 내지 480℃ 의 온도로 반응기내에서 퇴적된다.
한 구현예에서, PECVD는 AME 5000 같은 단일 웨이퍼 툴(Single wafer tool)(Applied Materials, Inc.제)또는 노벨러스 컨셉트-1(Novellus Concept-1) 같은 다단계 웨이퍼 툴(Multi-station wafer tool)(Novellus Systems, Inc.제)에서 수행된다. 단일 및 다단계 웨이퍼 툴시스템들을 위한 전형적인 공정의 조건들은 표 1에 나타나 있다. 물론 이들 변수(Patameter)들은 특정한 툴이나 공정들을 위해 최적화될수 있다.
실험조건
단일 웨이퍼 툴 공정 조건
N2중 2% 실란 플로우(flow) : 3000 sccmNH3플로우 : 15 sccmN2O 플로우 : 10 내지 40 sccm (산소함량을 변화시킴)N2플로우 : 1050 내지 1020 sccmN2+ N2O 총플로우는 1060 sccm으로 일정전력 : 340 와트(watt)온도 : 480℃스페이싱(Spacing) : 350 내지 380 mils압력 : 5.75 torr
다단계 툴 공정의 조건
실란 플로우(flow) : 0.15 slmNH3플로우 : 1.8 slmN2O 플로우 : 0.2 내지 2 slm (산소함량을 변화시킴)N2플로우 : 11.8 내지 10 slmN2+ N2O 총플로우는 12 slm으로 일정전력 : 0.7 kw (HF) 및 0.10 kw(LF)온도 : 400℃압력 : 2.25 torr
별법으로, 산질화물은 LPCVD에 의해 퇴적된다. LPCVD 산질화물에 대한 전형적인 공정 조건은 표2에 나타낸다. 물론, 상기 변수들은 특정한 툴 또는 공정에 대하여 최적화될수 있다.
전형적인 공정 조건 - LPCVD 산질화물
디클로로실란 플로우 : 135 sccmNH3플로우 : 90 sccmN2플로우 : 450 sccm온도 : 770℃압력 : 250 mtorr
불활성화층의 형성 후, 소자 구조를 어닐링시켜 표면 상태를 불활성화시킨다. 예로서, 상기 어닐링은 수소 함유 분위기하에 수행된다. 별법으로, 상기 어닐링은 후속 제작 공정의 일부로 통합되어질 수 있다.
산질화물층은 장벽 라이너(barrier liner)로 사용되는 경우, N과 P 확산 모두에 대해 매우 낮은, 재현할 수 있는 STI 연결 접합 누설(STI bounded junction leakage)을 야기시킨다. 도 5a 내지 b 에서, 단일 및 다단계 웨이퍼 툴로부터 제조된 산질화물의 STI 연결 접합 누설(NL, ND, PD 페리미터 누설로서도 칭함)을 굴절률에 대하여 작도하였다. 도면에서 알수 있는 바와 같이, 누설 전류는 단일 단계 툴에서 형성된 산질화물에서는 1.4 nA 이하, 다단계 툴에서 형성된 산질화물에서는 0.9 nA 이하로 매우 낮다. 덧붙여, 장벽 불활성화층으로서의 산질화물의 사용은 로트(lot)에서 로트 뿐아니라 동일 로트로부터 웨이퍼들중의 누설 전류의 더욱 균등한 분포를 제조한다.
도8에서 알수 있는 바와 같이, H-R질화물과 산질화물 필름내의 실리콘에 결합한 수소(SiH 또는 SiH/[SiH + NH]) 백분율과 접합누설사이에 일반적인 관계가 존재함을 발견하였다. 실리콘에 결합된 수소의 보다 낮은 함량은 접합누설을 감소시키나, 보다 높은 함량은 접합누설의 증가를 야기시킨다. 실리콘에 결합된 수소의 백분율과 접합 누설 사이의 이런 관계는 SiH 또는 (SiH)/(SiH + NH)의 보다 낮은 함량이 불활성화 구조의 불활성화 특성을 개선시킴을 나타낸다. 보다 낮은 함량은 불활성화 구조가 수소에 대하여 투과적이도록 하고, 따라서, 수소를 환경으로부터 통과시켜 표면 상태를 불활성화시키는 것으로 추정된다. 추가로, SiH의 보다 낮은 백분율은 필름을 낮은 전자 트래핑(trapping)으로 만들어, 누설 특성을 개선시키는 것으로 추정된다. 본 명세서에서 참고로 인용된 문헌(Smith;"Controlling the plasma chemistry of silicon nitride and oxide deposition from silare", J. Vac. Sci. Tech. All(4) Jul/Aug, 1993 P1843)을 참조한다. 결과로서, 불활성화 구조는 보다 높고 보다 일정한 보유(retention) 시간을 갖는 메모리칩을 생산한다. 한 구현예에서 SiH의 함량은 약 0 내지 39%, 바람직하기로는 약 3 내지 20%, 더욱 바람직하기로는 약 3 내지 8%이다.
일부 적용예로, 장벽층은 경계없는 접촉부를 형성하기위한 것처럼 에칭 정지부로서 사용된다. 이와 같은 적용예에서, 보로포스포실리케이트 유리(BPSG) 또는 다른 유형의 산화물과 산질화물에 대한 같은 인터레벨 유전체(interlevel dielectric)의 선택성 또는 에칭율 비는 산질화물이 에칭 정지부로서 작용하기에 충분히 높아야만 한다.
도 4 는 불화탄소를 사용하는 화학적 방법을 사용한 산화물에 대한 산질화물 필름 선택성을 도시한 것이다. 라인 41은 다단계 웨이퍼툴에서 형성된 산질화물을, 라인 42는 단일 웨이퍼 툴에서 형성된 산질화물을 나타낸다. 다단계 웨이퍼 툴의 경우, 산질화물 선택성은 굴절률 약 1.66에서 약 13:1 내지 굴절률 약 1.9에서 약 24:1의 범위이다. 단일 웨이퍼 툴에 있어서, 산질화물선택성은 굴절률 약 1.71에서 약 13:1 내지 굴절률 약 1.98에서 29:1의 범위이다. 이와 같은 선택성은 산질화물이 에칭 정지부로서 역할을 하는데 충분하다. 특정된 적용예에서 선택된 실제의 선택성은 예를 들면, 고안 변수에 좌우된다.
ND, PD 및 NL 소자에서 STI 연결 접합 누설을 측정하는 실험은 STI 콤(comb) 페리미터와 함께 확산 세르펜틴(serpentines)으로 구성된 매크로(macros)를 사용하여 수행하였다. 확산에 0.2㎛ 공간이 제공되고, STI는 게이트 도체로 차단되었다. 확산 선폭은 약 0.55㎛이고, GC 콤은 2.5㎛ 넓이였다. 세르펜틴 길이는 약 58400㎛로 32120㎛2의 영역으로 116800㎛의 페리미터 길이를 형성한다. 도 5a는 단일 웨이퍼 툴에서 형성된 산질화물에 대한 굴절률의 함수로서 NL, ND 및 PD를 도시하고, 도 5b는 다단계 웨이퍼 툴에서 형성된 산질화물에 대한 굴절률의 함수로서 NL, ND 및 PD를 도시한다. 도시한 바와 같이, 굴절률이 약 1.7 내지 1.9사이인 단일 웨이퍼툴에서 형성된 산질화물을 사용한 소자의 누설은 1.5 nA미만인 한편, 굴절률이 약 1.66 내지 1.9인 다단계 웨이퍼 툴에서 형성된 산질화물을 사용한 누설은 1 nA미만이다.
[실시예1]
통상의 실리콘 질화물층을 사용한 소자와 H-R 실리콘 질화물층이 병합된 소자의 누설 전류를 비교하기 위해 실험을 수행하였다. 그 위로 제작된 소자들의 8개의 로트(A-H 샘플)를 준비하였다. 8 개의 로트는 2가지 다른 방법으로 처리하였다. 로트 A-D는 소자 상호 연결 계면의 장벽 또는 라이너층으로서 기능하는 통상의 LPCVD 실리콘 질화물층으로 제작된 소자 구조를 포함한다. 로트 A-D의 소자 구조는 도 1에서 도시한 것과 유사하다. 통상의 LPCVD 실리콘 질화물 필름은 약 720℃와 200 mTorr의 노(爐)안에서 디클로시레인(dichlorosilane ; SiCl2H2)과 암모니아(NH3)를 반응시켜 퇴적된다. 상기 NH3와 SiCl2H2의 비율은 약 10:1이다. 로트 E-H의 경우, LPCVD 질화물층은 도 2에 도시된 것과 같은 H-R 실리콘질화물층으로 대체된다. H-R 층은 약 480℃, 5.75Torr 및 340 와트의 반응기내에서 PECVD에 의해 퇴적된다. 반응물에 대한 공정의 변수는 다음과 같다. : 질소(N2)중 2% 실란(SiH4) 약 3000 sccm, N2 약 1060 sccm, NH 약 15 sccm.
본 명세서에서 참조로 인용되는 문헌(SZE, Physics of Semiconductor Device, Wiley(1996))에서 기술된것과 같이, 로트 두 세트로부터의 샘플의 누설 전류는 표준 접합 누설 테스트를 사용해 시험하였다. 도 6 에서, 각 로트의 STI 연결 접합 누설 전류 테스트는 임의의 규격으로 도시된다. 로트 A-D는 LPCVD 질화물층이 있는 웨이퍼를 나타내고, 로트 E-H는 PECVD H-R 질화물층이 있는 웨이퍼를 나타낸다. 명백히, 통상의 LPCVD 실리콘 질화물층을 사용한 샘플들은 PECVD H-R 실리콘질화물층을 사용한 것보다 실질적으로 누설 전류가 많음을 나타낸다.
[실시예2]
도 7는 PECVD H-R 실리콘 질화물 필름(A-C 샘플)과 LPCVD 질화물필름의 특성을 비교하고 있다. 샘플A는 Novellus Concept-1 System으로 PECVD에 의해 퇴적된 일반적인 실리콘 질화물이다. 샘플B는 Novellus Concept-1 System으로 퇴적된 저 SiH/UV PECVD 질화물필름이다. 두 샘플 A와 B는 참조로 인용되는 문헌("Users guide to 200mm PECVD processing for the Novellus Concept One 내지 200mm Dielectric System"(published by Novellus Systems, Inc., of San Jose, CA, 1992))에 기술된 Novellus사의 권장조건에서 형성되었다. 샘플 C 는 실시예1 의 PECVD 필름 로트(E-H)와 유사한 조건에서, AME 5000 system(Applied Materials of Santa Clara제, CA)에서 PECVD에 의해 퇴적된 H-R 실리콘 질화물필름이다. 샘플 D는 실시예 1의 LPCVD 필름 (로트A-D)와 유사한 조건에서 LPCVD에 의해 퇴적된 LPCVD 질화물필름이다. 상기 필름의 형성후, 샘플들은 720℃로 가열하였다. 도 7에서, 샘플들을 720℃로 가열후 샘플들의 수소성분을 측정하였다. 도 4에서, 720℃로 가열된후 LPCVD 질화물 필름(샘플 D)은 변화가 없거나 거의 없지만 PECVD H-R필름(샘플 A-C)의 수소성분은 감소하였다. 여기에서 H-R 층이 표면 상태를 불활성화시키는 수소를 효과적으로 제공하는 것을 알수 있다.
[실시예3]
도 5a-b의 실험에서와 유사한 매크로들을 사용하여 SiH/(SiH + NH)와 ND 페리미터 누설의 관계를 분석하는 실험을 수행하였다. 상기 실험의 데이타는 도 8에 도시되어 있다. 도 8가 나타내듯이, 산질화물 필름안의 SiH/(SiH + NH)의 더욱 낮은 농도는 더욱 낮은 ND 페리미터누설을 야기시킨다. SiH/(SiH + NH)의 농도가 약 0 내지 35%까지 변화하였을 때 ND 누설이 약 0.63 nA 내지 1.72nA로 변화하였다.
다양한 구현예에서 기술되고 도시된 바와 같이, 발명의 본질을 벗어남이 없이 본 발명의 변촉진나 변형이 가능하다. 예로써, 불활성화층은 단일 필름 게이트 유전체 캡, LPCVD 질화물 및/또는 다양한 산화물 필름과 같은 다른 필름들을 포함하는 게이트 캡, 다른 유전체물질이나 이동 이온및/또는 금속성의 불순물 장벽과 결합하거나 독립적으로 사용되는 최종 칩 불활성화 물질과 같은 게이트 도체 스페이서 필름 및 접합 부식 방지로서 사용될수도 있다. 그러므로 본 발명이 미치는 범위는 상기의 설명을 참조해 판단할 것이 아니라 균등의 범위까지 청구범위를 참조하여 판단해야 한다.

Claims (1)

  1. 반도체 소자 제조중, 소자내 표면 상태의 불활성화를 촉진하는 방법에 있어서,
    a)소자내에 산질화물층을 포함하는 불활성화층을 형성하는 단계; 및
    b)표면 상태를 불활성화시켜 누설 전류를 감소시키기 위하여 수소 함유 환경하에서 소자를 가열하는 단계
    를 포함하는 것을 특징으로 하는 소자내 표면 상태의 불활성화 촉진 방법.
KR1019990007722A 1998-03-09 1999-03-09 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물 KR100633191B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US3729098A 1998-03-09 1998-03-09
US09/037,290 1998-03-09
US9/037,290 1998-03-09

Publications (2)

Publication Number Publication Date
KR19990077708A true KR19990077708A (ko) 1999-10-25
KR100633191B1 KR100633191B1 (ko) 2006-10-11

Family

ID=21893537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990007722A KR100633191B1 (ko) 1998-03-09 1999-03-09 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물

Country Status (6)

Country Link
US (1) US6483172B1 (ko)
EP (1) EP0942464A3 (ko)
JP (1) JPH11317404A (ko)
KR (1) KR100633191B1 (ko)
CN (1) CN1171289C (ko)
TW (1) TW457555B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014321A (ko) * 2013-07-29 2015-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) * 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000311992A (ja) 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP4849711B2 (ja) * 2000-10-31 2012-01-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4149644B2 (ja) 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6906305B2 (en) * 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
NL1020634C2 (nl) * 2002-05-21 2003-11-24 Otb Group Bv Werkwijze voor het passiveren van een halfgeleider substraat.
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US6759297B1 (en) 2003-02-28 2004-07-06 Union Semiconductor Technology Corporatin Low temperature deposition of dielectric materials in magnetoresistive random access memory devices
JP4005602B2 (ja) * 2003-03-17 2007-11-07 富士通株式会社 半導体装置の製造方法
US7226834B2 (en) * 2004-04-19 2007-06-05 Texas Instruments Incorporated PMD liner nitride films and fabrication methods for improved NMOS performance
US7192894B2 (en) * 2004-04-28 2007-03-20 Texas Instruments Incorporated High performance CMOS transistors using PMD liner stress
US7407871B2 (en) * 2006-09-05 2008-08-05 Tech Semiconductor Singapore Pte Ltd Method for passivation of plasma etch defects in DRAM devices
US8202810B2 (en) * 2008-01-09 2012-06-19 Spansion Llc Low-H plasma treatment with N2 anneal for electronic memory devices
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8486723B1 (en) * 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US20120261767A1 (en) * 2011-04-14 2012-10-18 Intersil Americas Inc. Method and structure for reducing gate leakage current and positive bias temperature instability drift
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
KR102099881B1 (ko) 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10756084B2 (en) 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
TWI572034B (zh) * 2015-03-26 2017-02-21 wen-zhang Jiang III / nitride semiconductor device and method for producing the same
US11335799B2 (en) 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
CN107564800B (zh) * 2017-08-31 2020-02-18 长江存储科技有限责任公司 一种氮化硅层的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
EP0006706B2 (en) * 1978-06-14 1993-03-17 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
CA1218470A (en) * 1983-12-24 1987-02-24 Hisayoshi Yamoto Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
EP0736905B1 (en) * 1993-08-05 2006-01-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device having capacitor and manufacturing method thereof
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1070123A (ja) * 1996-06-17 1998-03-10 Siemens Ag 表面状態の不動態化を容易にする層を有する装置構造
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150014321A (ko) * 2013-07-29 2015-02-06 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
EP0942464A3 (en) 2000-07-26
CN1242597A (zh) 2000-01-26
CN1171289C (zh) 2004-10-13
JPH11317404A (ja) 1999-11-16
TW457555B (en) 2001-10-01
EP0942464A2 (en) 1999-09-15
KR100633191B1 (ko) 2006-10-11
US6483172B1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
KR100633191B1 (ko) 표면 상태 불활성화를 촉진하는 층을 갖는 소자 구조물
US9685536B2 (en) Vertical transistor having a vertical gate structure having a top or upper surface defining a facet formed between a vertical source and a vertical drain
US9514976B2 (en) Trench isolation implantation
US6890833B2 (en) Trench isolation employing a doped oxide trench fill
US4873205A (en) Method for providing silicide bridge contact between silicon regions separated by a thin dielectric
US6184073B1 (en) Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region
US6972223B2 (en) Use of atomic oxygen process for improved barrier layer
KR20000006446A (ko) 저누설및저캐패시턴스절연물질
US5675176A (en) Semiconductor device and a method for manufacturing the same
US5899735A (en) Method for making low-resistance contacts between polysilicon and metal silicide on semiconductor integrated circuits
US6194311B1 (en) Method for manufacturing semiconductor device capable of effectively carrying out hydrogen passivation
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
EP0814497A2 (en) Device structure with layer for facilitating passivation of surface states
US5895268A (en) High pressure nitridation of tungsten
JP3220300B2 (ja) 半導体装置の製造方法
KR100260520B1 (ko) 반도체 소자의 콘택 형성 방법
US20010004119A1 (en) Non-volatile memory device and manufacturing process thereof
KR100443517B1 (ko) 반도체 소자의 비트라인 형성방법
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100241522B1 (ko) 반도체 소자의 박막 트랜지스터 제조방법
KR19980060597A (ko) 반도체 소자의 제조방법
KR20010063858A (ko) 반도체소자의 제조방법
JPH08111391A (ja) 半導体装置の製造方法
KR20000004533A (ko) 반도체소자의 전하저장전극 제조방법
JP2001085439A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee