KR19980060597A - 반도체 소자의 제조방법 - Google Patents

Abstract

본 발명의 반도체 소자의 제조방법에 관한 것으로, 반도체기판 상부에 워드라인, 비트라인 및 캐패시터를 형성하고 상기 반도체기판 상부를 평탄화시키는 절연막을 형성한 다음, 상기 절연막 상부에 금속배선을 형성하고 상기 금속배선 상부 표면에 보호막을 형성한 다음, 상기 반도체기판을 산소플라즈마를 이용하여 어닐링하고 상기 반도체기판을 질소가스 분위기하에서 열처리하여 상기 워드라인에 트랩된 수소이온을 아웃-디퓨젼시킴으로써 소자의 워드라인의 비저항을 감소시켜 반도체소자의 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 제조방법

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 금속배선을 형성한 후 보호막을 플라즈마 화학기상증착방법으로 증착되는 실리콘산화막이나 실리콘질화막을 통해 침투하는 수소이온으로 인하여 비저항이 감소되는 저항을 산소플라즈마처리와 질소가스 분위기에서의 열처리공정으로 회복시켜 소자의 특성 및 신뢰성을 회복시키는 방법에 관한 것이다.

모스펫 ( MOSFET ) 소자의 제조공정에 있어서, 게이트나 캐패시터전극 등으로 널리 사용되는 다결정실리콘막에 있어 인(P)등을 이온주입나 도핑 ( doping ) 에 의해 저항값을 낮춰 전극으로 활용하고 있다.

모스 ( MOS ) 에서 전극으로 쓰이는 다결정실리콘막을 일정한 비저항을 지니도록 하는데 이러한 방법으로 유지된 다결정실리콘 전극은 상온에서는 그 비저항 값으로 유지하지만, 온도상승에 따라 다결정실리콘의 비저항 감소가 큰 관계로 고온에서의 신뢰성을 저하시키고 전력소모를 증대되는 결과를 초래한다.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여, 보호막 형성공정후 산소플라즈마를 웨이퍼 상부에 형성시키고 열처리를 통해 다결정실리콘의 비저항 값을 회복시켜 소자의 특성 및 신뢰성을 향상시켜 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.

도 1 은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도.

*도면의 주요 부분에 대한 부호의 설명*

(11) 반도체기판(13) 게이트산화막

(15) 다결정실리콘막(17) 절연막

(19) 금속배선(21) 보호막

이상의 목적을 달성하기 위해 본 발명에 따른 반도체 소자의 제조방법은, 반도체기판 상부에 워드라인, 비트라인 및 캐패시터를 형성하는 공정과, 상기 반도체기판 상부를 평탄화시키는 절연막을 형성하는 공정과, 상기 절연막 상부에 금속배선을 형성하는 공정과, 상기 금속배선 상부 표면에 보호막을 형성하는 공정과, 상기 반도체기판을 산소플라즈마를 이용하여 어닐링하는 공정과, 상기 반도체기판을 질소가스 분위기 하에서 열처리하는 공정을 포함하는 것을 특징으로 한다.

한편, 본 발명의 원리는, PECVD 에 의한 보호막 형성공정 실시후 발생되는 수소이온에 의해 다결정실리콘의 전도도가 증가되어 활성화에너지의 감소, 즉 비저항 감소를 가져오며 이를 증가시키기 위하여, 산소플라즈마를 이용한 어닐링공정을 실시하여 웨이퍼 상부에 산소플라즈마를 형성하고 질소분위기하에서 열처리공정을 실시하여 본래의 활성화에너지를 회복시켜줌으로써 다결정실리콘의 비저항 값을 회복시켜 소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 것이다. 여기서, 활성화에너지의 회복은 트랩된 수소이온의 아웃-디퓨젼 ( out diffusion ) 을 의미한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1 은 본 발명에 의한 반도체 소자의 제조방법을 도시한 단면도이다.

먼저, 반도체기판(11) 위에 게이트산화막(13)과 다결정실리콘막(15)으로 형성된 워드라인을 형성하고 그 표면을 평탄화시키는 절연층(17)을 형성한다.

이때, 상기 절연층(17)은 비트라인(도시안됨) 및 캐패시터(도시안됨)을 형성하고 그 상부면에 평탄화 절연층을 형성한 것이다.

그 다음에, 상기 절연층(17) 상부에 금속배선(19)을 형성한다. 그리고, 그 표면 상부를 평탄화시키는 보호막(21)을 형성한다. 이때, 상기 보호막(21)은 PECVD 방법을 이용하여 형성한 실리콘산화막이나 실리콘질화막으로 형성한다.

이때, 상기 보호막(21)을 형성하는 PECVD 공정시 침투되는 수소이온이 전극 역할을 하는 다결정실리콘막(15) 상부에 위치하는 산화막이나 알루미늄합금막을 통과하여 다결정실리콘막(15)의 바운드 ( bound ) 에 트랩 ( trap ) 되므로 비저항을 감소시킨다.

그 다음에, 상기 반도체기판(11) 산소플라즈마를 이용하여 어닐링하고 질소분위기 하에서 열공정을 실시하여 상기 다결정실리콘막(15)의 비저항값을 회복시킨다.

여기서, 상기 산소플라즈마를 이용한 어닐링공정과 질소분위기하에서의 열공정은 상기 보호막(21)의 형성공정인 PECVD 공정시 침투된 수소이온이 외부로 확산되도록 하기 위하여 실시한 것이다.

그리고, 상기 어닐링공정은 300 ~ 400 ℃ 정도의 온도에서 RF 13 ~ 14 MHz, RF 전력 380 ~ 420 와트, 산소가스의 유량 800 ~ 1000 sccm, 압력을 9 Torr 미만으로 하여 실시한다. 그리고, 질소분위기 하에서의 열공정은 400 ~ 450 ℃ 정도의 온도에서 20 ~ 40 분 정도의 시간동안 실시한다.

이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 제조방법은, 보호막을 형성하기 위한 PECVD 공정시 워드라인에 트랩된 수소이온을 아웃-디퓨젼시켜 워드라인의 활성화에너지를 향상시킴으로써 비저항을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (3)

1. 반도체기판 상부에 워드라인, 비트라인 및 캐패시터를 형성하는 공정과,

   상기 반도체기판 상부를 평탄화시키는 절연막을 형성하는 공정과,

   상기 절연막 상부에 금속배선을 형성하는 공정과,

   상기 금속배선 상부 표면에 보호막을 형성하는 공정과,

   상기 반도체기판을 산소플라즈마를 이용하여 어닐링하는 공정과,

   상기 반도체기판을 질소가스 분위기 하에서 열처리하는 공정을 포함하는 반도체소자의 제조방법.
2. 청구항 1 에 있어서,

   상기 어닐링공정은 300 ~ 400 ℃ 정도의 온도에서 RF 13 ~ 14 MHz, RF 전력 380 ~ 420 와트, 산소가스의 유량 800 ~ 1000 sccm, 압력을 9 Torr 미만으로 하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
3. 청구항 1 에 있어서,

   상기 질소분위기하에서의 열처리공정은 400 ~ 450 ℃ 정도의 온도에서 20 ~ 40 분 정도의 시간동안 실시하는 것을 특징으로 하는 반도체소자의 제조방법.