JPH11317404A - 半導体デバイス製造におけるデバイスの表面状態のパッシベ―ションを容易にする方法 - Google Patents

半導体デバイス製造におけるデバイスの表面状態のパッシベ―ションを容易にする方法

Info

Publication number
JPH11317404A
JPH11317404A JP11061799A JP6179999A JPH11317404A JP H11317404 A JPH11317404 A JP H11317404A JP 11061799 A JP11061799 A JP 11061799A JP 6179999 A JP6179999 A JP 6179999A JP H11317404 A JPH11317404 A JP H11317404A
Authority
JP
Japan
Prior art keywords
layer
passivation
oxynitride
silicon nitride
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11061799A
Other languages
English (en)
Inventor
Donna Rizzone Cote
リゾーン コート ドナ
William Joseph Cote
ジョセフ コート ウィリアム
Son Van Nguyen
ヴァン ヌグイェン ソン
Markus Kirchhoff
キルヒホフ マルクス
Max G Levy
ジー レヴィー マックス
Manfred Hauf
ハウフ マンフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Publication of JPH11317404A publication Critical patent/JPH11317404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 従来のデバイス製造技術によって生じる表面
状態を効果的に不動態化する。 【解決手段】 表面状態のパッシベーションを容易にす
るオキシ窒化物層を具備したデバイス構造を作り込む。 【効果】 漏れ電流が少なくなる結果、デバイスのゲー
トスレッショルド電圧、データ保持性及びスタンバイ電
力消費等の特性が改善される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、広義には半導体デ
バイス及び半導体デバイス製造に関し、特に、表面状態
のパッシベーションすなわち不動態化を容易にするため
の層を有するデバイス及びそのようなデバイスを製造す
るためのプロセスに関する。
【０００２】
【従来の技術】半導体デバイス製造においては、絶縁
層、半導性層及び導電層がサブストレート上に作り出さ
れパターニングされて、トランジスタ、キャパシタ、あ
るいは抵抗器のようなデバイス構造が形成される。これ
らのデバイス構造は、次いで、所望の電気的機能が得ら
れるよう相互配線される。これらの種々のデバイス層の
形成及びパターニングは、例えば、酸化、注入、析出成
長、シリコンのエピタキシャル成長、リソグラフィやエ
ッチングのような従来の製造技術を用いて行われる。こ
のような技術は、エス・エム・セー（Ｓ．Ｍ．Ｓｚｅ）
著の「ＶＬＳＩ技術（ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇ
ｙ）」第２版、（マグロー−ヒル（ＭｃＧｒａｗ−Ｈｉ
ｌｌ）、ニューヨーク、１９８８年）に記載されてい
る。なお、この刊行物の内容は、全ての目的に関して参
照により本願に援用される。
【０００３】従来の半導体デバイス製造技術では、上記
のようなデバイス中の各層に様々な形の欠陥あるいは損
傷が引き起こされる。例えば、半導体界面における化学
結合の損傷は、表面状態または界面状態として知られる
ダングリングボンドを生じさせる。表面状態は電子正孔
対の再結合を促進する。再結合とは、それによって電子
孔対が解消あるいは破壊される現象である。再結合は、
特にアイソレーション周界やゲート酸化物のような重要
なデバイス界面で起こると、漏れ電流の原因になる。漏
れ電流は、デバイスのゲートスレッショルド電圧、デー
タ保持性及びスタンバイ電力消費を変化させる。このよ
うに、界面状態の存在はデバイス機能にマイナスの影響
を及ぼす。
【０００４】表面状態は、水素原子を供給してダングリ
ングボンドを不動態化することにより修復される。従
来、ダングリングボンドのパッシベーションのために水
素を供給するには、水素含有環境中での比較的高温、通
常約４００乃至６００℃でのアニール法が用いられてい
る。パッシベーションアニールは、通常、メタライゼー
ションあるいは相互配線層を含む種々の層の形成後等の
ような、デバイス製造の処理順序における後の方の工程
で行われる。これによって、前の製造プロセスで生じた
ダングリングボンドを修復するのに必要なパッシベーシ
ョンアニールの回数が少なくなる。パッシベーションア
ニールの回数が減ると、プロセスコストが低減される。
【０００５】しかしながら、現在の相互配線方式及びデ
バイス構造は、水素原子が再結合部位に到達してダング
リングボンドを不動態化する力を阻害する傾向がある。
そのために、パッシベーションアニールの効果と効率が
減じられる。例えば、低圧化学蒸着（ＬＰＣＶＤ）によ
って被着されたシリコン窒化物は、移動イオン／遷移金
属拡散バリヤとして働き、水素の拡散を妨げる。このＬ
ＰＣＶＤによって被着されたシリコン窒化物膜は、水素
がその下の層まで透通してそれらの層に存在する表面状
態を不動態化するのを阻止する。タングステンスタッド
構造においては、タングステンが水素を急速に冷却し
て、シリコン窒化物層と同様の作用を生じる。水素の爆
発性に付随する固有の危険性を小さくするために窒素ガ
スで水素を希釈したガス（フォーミングガス）がしばし
ば使用されるので、このことでもパッシベーションアニ
ールの効率はさらに低くなる。
【０００６】
【発明が解決しようとする課題】以上述べたことから、
デバイス製造技術によって生じる表面状態を効果的に不
動態化する必要があることは明白である。
【０００７】本発明は、広義にはデバイス製造技術に関
するものである。当技術分野においては周知のように、
従来のデバイス製造技術は半導体界面の化学結合を壊
し、表面状態を生じさせる。これらの表面状態は水素ア
ニール時に水素原子を供給することによって修復あるい
は不動態化される。しかしながら、現行のデバイス構造
は、水素が表面状態に到達して不動態化するのを妨げる
よう作用する。
【０００８】
【課題を解決するための手段】本発明は、現行のデバイ
ス構造に存在するパッシベーション問題を克服するため
になされたもので、デバイスを製造するためのプロセス
が開示される。本発明のプロセスには、表面状態のパッ
シベーションを容易にするデバイス構造を作り込むステ
ップが含まれる。このデバイス構造はオキシ窒化物層を
具備したものである。一実施例においては、オキシ窒化
物層はプラズマエンハンス化学気相成長（ＰＥＣＶＤ）
法によって形成される。
【０００９】
【実施例】本発明は、デバイス製造時に生じる表面状態
のパッシベーションに関する技術にある。例示説明のた
め、本発明はダイナミックＲＡＭ（ＤＲＡＭ）セルとの
関連で説明する。しかしながら、本発明は著しくより広
範囲にわたり、バイポーラデバイス、Ｂｉ−ＣＭＯＳ
（ＢｉＣＭＯＳ）、薄膜トランジスタ、ヘテロ接合デバ
イス等のような半導体デバイス全般の製造に及ぶ。
【００１０】図１において、半導体ウェーハのようなサ
ブストレート１００上にはＤＲＡＭセル１０１が形成さ
れている。ウェーハは、例えば、チョクラルスキー（Ｃ
ｚｏｃｈｒａｌｓｋｉ）法によって形成されたシリコン
よりなる。ウェーハの主面は特に重要ではなく、＜１０
０＞、＜１１０＞、あるいは＜１１１＞のような任意の
適切な配向を用い得る。通常、このウェーハは、低表面
状態と高キャリア移動度の故に一般に利用可能であるこ
とから、＜１００＞配向を有するものが用いられる。ゲ
ルマニウム、ヒ化ガリウム、及びIII〜Ｖ族元素の化合
物のような他の半導体ウェーハも用いられる。さらに、
複数の材料層をからなるウェーハも用いられる。これら
のサブストレートには、例えば、一つの種類の単結晶質
を別の種類の単結晶質上に形成したもの（例えば、シリ
コン・オン・サファイア（ＳＯＳ））、あるいはアモル
ファスまたは多結晶質をアモルファス材料層上に再結晶
化したもの（例えば、シリコン・オン・インシュレータ
（ＳＯＩ））が含まれる。サブストレートは、ホウ素
（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ）、あるいはアンチモ
ン（Ｓｂ）のような不純物原子を多量に、あるいは少量
ドープして、所望の電気特性を達成することが可能であ
る。
【００１１】図示のように、ＤＲＡＭセルは１ビットの
データに表す電荷を蓄えるためのキャパシタ１０５より
なる。図示実施例においては、キャパシタはサブストレ
ート中に形成されたトレンチコンデンサである。電荷を
蓄えるには、スタックコンデンサのような他の形態のキ
ャパシタも用いられる。このキャパシタには、ゲート１
１０、ソース１２０及びドレイン１３０を有するトラン
ジスタ１０６が電気的に接続されている。ＤＲＡＭセル
をアレイ中の他のセルまたはデバイスに対して隔離する
ために、浅いトレンチアイソレーション領域１４０が設
けられる。
【００１２】複数のメモリセルがＤＲＡＭアレイを形成
するよう行列状に配列されている。行はワード線と呼ば
れ、列はビット線と呼ばれる。一般に、ソース１２０は
ＤＲＡＭアレイのビット線に接続され、ゲート１１０は
ＤＲＡＭアレイのワード線に接続されるか、あるいはワ
ード線を表す。ビット線とワード線に適切な電圧を印加
することによって、トランジスタがスイッチオンにな
り、キャパシタへのアクセスが可能になる。
【００１３】トランジスタのゲート領域は、通常、ゲー
ト酸化物１１１の上に形成される多結晶質（ポリ）層１
１２よりなる。一部の用途では、シリサイド層１１４を
用いて複合ゲートスタックが形成される。層１１４を形
成するには、ケイ化モリブデン（ＭｏＳｉｘ）、ケイ化
タンタル（ＴａＳｉｘ）、ケイ化タングステン（ＷＳｉ
ｘ）、ケイ化チタン（ＴｉＳｉｘ）あるいはケイ化コバ
ルト（ＣｏＳｉｘ）を含めて、種々のシリサイドが用い
られる。これに代えて、アルミニウム、またはタングス
テンやモリブデンのような高融点金属が単独で、あるい
はシリサイドまたはポリと組み合わせて用いられる。複
合ゲートは、これを用いると、ゲート領域のシート抵抗
が小さくなることによって、これに沿って流れる信号の
ＲＣ遅延が小さくなるので、望ましい。
【００１４】ゲートの上には低圧化学気相成長（ＬＰＣ
ＶＤ）法によって窒化物キャップ１１６が被着される。
このキャップは、ソースへのボーダーレスビット線コン
タクトの形成のような次のプロセスステップのためのエ
ッチストップの役割を有する。オーバラップキャパシタ
ンスを小さくするゲート領域へのソース及びドレイン領
域のアンダーラップ拡散の境界を画定するために、ゲー
トの上部にはスペーサ１６０が被着される。スペーサ形
成後、ゲートの側面上及びソース、ドレイン及びＳＴＩ
領域の上部には、移動イオンバリアを得、かつエッチス
トップの役割を果たさせるために窒化物層１７０が被着
される。このデバイス構造の上には、導電層の間に絶縁
体を置くため（コンタクトを設ける位置を除く）、ある
いは不純物、湿気、及び引っ掻きに対してデバイス構造
を保護するための保護層の役割を果たさせるために、誘
電体層（図示省略）が形成される。この誘電体層として
は、例えば、リンケイ酸ガラス（ＰＳＧ）あるいはホウ
リンケイ酸ガラス（ＢＰＳＧ）のようなリンをドープし
たシリコン二酸化物が用いられる。
【００１５】もちろん、図１で説明するようなデバイス
構造は、図示の便宜上簡単化されている。例えば、ＤＲ
ＡＭセルに使われる実際のデバイス構造は、ウェル、コ
ンタクト及びローカル相互配線のようなその他の領域を
も有する。デバイス構造の種々の領域の形成については
周知であり、例えば、ケニー（Ｋｅｎｎｅｙ）他による
「６４Ｍ ＤＲＡＭ用の埋め込みプレートトレンチセル
（Ｂｕｒｉｅｄ Ｐｌａｔｅ Ｔｒｅｎｃｈ Ｃｅｌｌ
Ｆｏｒ ａ６４Ｍ ＤＲＡＭ）」、（ＶＬＳＩ技術要
覧（ＶＬＳＩ Ｔｅｃｈ．Ｄｉｇ．）、１９９２年版）
に記載がある。なお、この文献の内容は、全ての目的に
関して参照により本願に援用される。
【００１６】デバイス構造の種々の層の形成時に生成さ
れる表面状態は、“−”の符号で描いてある。通常、図
示のように、表面状態はゲート酸化物及びＳＴＩ周界部
に位置する。これらの表面状態は不動態化する必要があ
る。通常、これらの表面状態を不動態化するには水素ア
ニールが用いられる。アニール時には、環境からの水素
原子がゲートを通ってデバイス構造の大部分に達する。
しかしながら、大半の現行デバイス構造は、ＬＰＣＶＤ
シリコン窒化物層でキャッピングが施される。上に述べ
たように、窒化物層は水素原子がこれを通過して表面状
態を不動態化するのを阻む。
【００１７】従来のＬＰＣＶＤ窒化物層を用いることよ
って生じる問題を克服するため、本発明によればデバイ
ス製造時に生じる表面状態の修復を容易にするためのパ
ッシベーション構造が得られる。このパッシベーション
構造は、デバイスに作り込まれた水素リッチ（Ｈ‐Ｒ）
シリコン窒化物層よりなる。当技術分野においては周知
のように、従来のＬＰＣＶＤシリコン窒化物層は約３〜
５％の水素原子を含有する（本願においては組成百分率
は全て原子量パーセントとする）。これに関しては、ハ
ブラケン（Ｈａｂｒａｋｅｎ）他による「シリコン窒化
物とオキシ窒化物膜（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ
ａｎｄ Ｏｘｙｎｉｔｒｉｄｅ Ｆｉｌｍｓ）」（材
料の化学と技術（Ｍａｔ．Ｓｃｉ．ａｎｄ Ｅｎ
ｇ．）、Ｒ１２Ｎｏ．３（１９９４年７月））、及びチ
ョウ（Ｃｈｏｗ）他による「各種プラズマ成長シリコン
窒化物の水素含有量（Ｈｙｄｒｏｇｅｎ Ｃｏｎｔｅｎ
ｔ ｏｆＰｌａｓｍ−Ｄｅｐｏｓｉｔｅｄ Ｓｉｌｉｃ
ｏｎ Ｎｉｔｒｉｄｅｓ）」（日本応用物理学会誌、巻
５３、Ｎｏ．８（（１９８２年８月））を参照するこ
と。なお、これら２つの文献の内容は、全ての目的に関
して参照により本願に援用される。本願で使用する「水
素リッチ」という用語は、水素含有率が従来のＬＰＣＶ
Ｄシリコン窒化物層で使用される含有率より高いことを
意味するものである。Ｈ−Ｒシリコン窒化物層を用いる
と、表面状態のパッシベーションがうまく行われること
の現れとして、ジャンクション漏れ電流が少なくなると
いうことが実験によって証明されている。
【００１８】Ｈ−Ｒシリコン窒化物層が表面状態のパッ
シベーションを容易にする正確な仕組みは知られていな
い。しかしながら、Ｈ−Ｒ窒化物層が水素原子の供給源
として、または水素が通過することを可能にする構造と
して、あるいはこれらの両者の組合せとして作用するも
のと考えられる。当然、水素の割合が増加すれば、Ｈ−
Ｒシリコン窒化物層中の水素原子の量が増加することに
よって、水素原子が表面状態を不動態化するためにそこ
から拡散する供給源が作り出される。さらに、水素の割
合が増加するにつれて、窒化物層の密度は低下する。密
度が低下すると、水素原子が十分に窒化物層を透通して
デバイス構造内部に達し、表面状態のパッシベーション
を行うことが可能になる。
【００１９】図２は、例えば、Ｈ−Ｒシリコン層を有す
るＤＲＡＭセルで使用されるデバイス構造２００を簡単
化して示したものである。図示のように、Ｈ−Ｒシリコ
ン窒化物層は、デバイス相互配線界面のバリアまたはラ
イナー層２６０としてデバイス構造中に作り込まれる。
デバイス構造２００は、ゲート２１０、ドレイン２２
０、ソース２３０及びＳＴＩ領域２４０を具備する。ゲ
ート２１０は、ポリ層２１２、ＷＳｉｘのようなシリサ
イド層２１４、及びシリコン窒化物キャップ層２１８を
含む。また、図示のデバイス構造はスペーサ層２５０を
有する。これらのドレイン、ソース、ゲート、ＳＴＩ領
域及びスペーサは従来の技術を用いて形成される。
【００２０】次に、Ｈ−Ｒ層２６０がデバイス構造上に
形成される。Ｈ−Ｒ層の形成は従来のプラズマエンハン
ス化学気相成長（ＰＥＣＶＤ）法を用いて行われる。こ
のようなＰＥＣＶＤ技術は、グプタ（Ｇｕｐｔａ）他に
よる「プラズマエンハンス化学気相成長によるシリコン
窒化物薄膜の形成、特性及び応用（Ｔｈｅ Ｐｒｅｐａ
ｒａｔｉｏｎ，Ｐｒｏｐｅｒｔｉｅｓａｎｄ Ａｐｐｌ
ｉｃａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ
Ｔｈｉｎ Ｆｉｌｍｓ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）」（ソリッド薄膜（Ｔｈｉｎ Ｓｏｌｉｄ Ｆ
ｉｌｍｓ）、２０４（１９９１年））に記載されてい
る。なお、この文献の内容は、全ての目的に関して参照
により本願に援用される。ＰＥＣＶＤ法が行われる温度
は、通常約３００乃至５００℃の範囲である。電子‐サ
イクロトロン‐共振化学気相成長（ＥＣＲＣＶＤ）法も
Ｈ−Ｒ層を形成するために用いられる。ＥＣＲＣＶＤ法
については、コテッキ（Ｋｏｔｅｃｋｉ）他による「リ
モート電子‐サイクロトロン‐共振化学気相成長法によ
り形成されるシリコン窒化物膜の含入水素（Ｈｙｄｒｏ
ｇｅｎ Ｉｎｃｏｒｐｏｒａｔｅｄ Ｉｎ Ｓｉｌｉｃ
ｏｎ Ｎｉｔｒｉｄｅ Ｆｉｌｍｓ Ｄｅｐｏｓｉｔｅ
ｄＢｙ Ｒｅｍｏｔｅ Ｅｌｅｃｔｒｏｎ−Ｃｙｃｌｏ
ｔｒｏｎ−Ｒｅｓｏｎａｎｃｅ Ｃｈｅｍｉｃａｌ Ｖ
ａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）」（日本応用物理学
会会報７７（３）、（１９９５年２月１日））を参照す
ること。なお、この文献の内容は、全ての目的に関して
参照により本願に援用される。
【００２１】Ｈ−Ｒ層は従来のＬＰＣＶＤシリコン窒化
物より水素含有率が高い。一実施例においては、水素含
有率は約５％乃至約３９％である。水素含有率が約３９
％を超えると、通常、例えばバリアとして作用する能力
のようなシリコン窒化物膜の特性が低下する。好ましく
は、水素含有率は約、１０乃至３５％とし、より好まし
くは約１０乃至２５％、それよりさらに好ましくは約１
２乃至２５％、最も好ましくは約１５乃至２０％とす
る。
【００２２】前に述べたように、Ｈ−Ｒ層のＰＥＣＶＤ
法は、通常約３００乃至５００℃の温度で行われる。こ
のような比較的低い温度でＨ−Ｒ層を形成することは有
利である。例えば、ＰＥＣＶＤ温度より高い温度で行わ
れる後続のプロセスの間にＨ−Ｒ層からの水素原子はデ
バイス構造全体に拡散する。後続のより高い温度のプロ
セスは、いくつかの場合には、パッシベーションアニー
ルの必要なしに表面状態を不動態化するのに十分であ
る。不動態化された表面状態は“＋”符号で描いてあ
る。
【００２３】パッシベーションアニールを用いて表面状
態を不動態化することが可能である。通常、従来のパッ
シベーションアニールは、水素あるいは水素／窒素（フ
ォーミングガス）環境中において約４００℃の温度で約
３０乃至６０分間行われる。しかしながら、Ｈ−Ｒ層を
用いると、水素のインシツウ供給源、すなわちその場供
給源が得られる結果、表面状態を効果的に不動態化する
のに水素含有環境でのアニールを行う必要性が小さくな
るか、あるいはなくなる。
【００２４】図３を参照して、Ｈ−Ｒ層３１５は表面状
態を不動態化するためにゲート構造の一部として形成さ
れる。図示のように、Ｈ−Ｒ層３１５は複合ゲート３１
０のシリサイド層３１４とシリコン窒化物キャップ層３
１８との間に形成される。Ｈ−Ｒ層３１５は、単独で使
用することも、図２で説明したようなＨ−Ｒ層２６０と
共に使用することもできる。デバイス中には、さらに別
のＨ−Ｒ層を追加形成して表面状態のパッシベーション
を強めることも可能である。
【００２５】タングステンスタッド構造あるいはケイ化
タングステン複合ゲートのような、タングステン層の上
にＨ−Ｒシリコン窒化物層が被着された応用例において
は、接着促進層が必要な場合もある。接着促進層は、窒
化物は一般にタングステンに対する接着性がよくないた
めに必要であると考えることもできる。タングステンと
窒化物との接着性を改善するためには、Ｈ−Ｒ層の被着
に先立って、タングステン上に薄いシリコン層を形成す
る。
【００２６】もう一つの実施例においては、Ｈ−Ｒシリ
コン窒化物に代えて、バリア層のようなパッシベーショ
ン構造として機能させるためにオキシ窒化物が用いられ
る。オキシ窒化物は、例えば、プラズマエンハンス化学
気相成長（ＰＥＣＶＤ）法によって被着される。ＰＥＣ
ＶＤ法によるオキシ窒化物の被着あるいは析出成長につ
いては、例えば、ハブラケン（Ｈａｂｒａｋｅｎ）及び
クイパー（Ｋｕｉｐｅｒ）による「シリコン窒化物及び
オキシ窒化物膜（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ ａ
ｎｄ Ｏｘｙｎｉｔｒｉｄｅ Ｆｉｌｍｓ）」（材料の
科学と技術（Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ ａｎ
ｄ Ｅｎｇｉｎｅｅｒｉｎｇ）、Ｒ１２Ｎｏ．３、（１
９９４年７月）、１２３〜１７５ページ）に記載されて
いる。なお、この文献の内容は全ての目的に関して参照
により本願に援用される。オキシ窒化物層を形成するに
は、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）及び／
または窒素（Ｎ２）、及び亜酸化窒素（Ｎ２Ｏ）のよう
な前駆体が炉内に導入される。オキシ窒化物の被着は例
えば、炉出力約３００乃至１０００Ｗ、圧力約２乃至１
０トル、温度約３００乃至５００℃で行われる。好まし
くは、オキシ窒化物の被着は、出力約３００乃至８００
Ｗ、圧力約２乃至６トル、温度約３５０乃至４８０℃の
炉内で行われる。
【００２７】一実施例においては、ＰＥＣＶＤ法はアプ
ライド・マテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉ
ａｌｓ，Ｉｎｃ．）社の製造になるＡＭＥ５０００のよ
うなシングル・ウェーハツール、あるいはノーヴェラス
・システムズ（Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ，Ｉ
ｎｃ．）社の製造になるノーヴェラス・コンセプト−１
（Ｎｏｖｅｌｌｕｓ Ｃｏｎｃｅｐｔ−１）のようなマ
ルチステーション・ウェーハツールを用いて行われる。
シングルステーション及びマルチステーション・ウェー
ハツールシステムの典型的なプロセス条件を表１に示
す。もちろん、これらのパラメータは各特定のツールあ
るいはプロセスに合わせて最適化することが可能であ
る。
【００２８】
【表１】
【００２９】別の態様においては、オキシ窒化物はＬＰ
ＣＶＤ法により被着される。ＬＰＣＶＤオキシ窒化物の
典型的なプロセス条件を表２に示す。もちろん、これら
のパラメータは各特定のツールあるいはプロセスに合わ
せて最適化することが可能である。
【００３０】
【表２】
【００３１】パッシベーション層の形成後に、デバイス
構造は表面状態を不動態化するためにアニールしてもよ
い。アニールは、例えば、水素含有環境中で行われる。
あるいは、アニールは次の製造プロセスの一部として統
合することも可能である。オキシ窒化物層は、バリアラ
イナーとして用いると、Ｎ形拡散でもとＰ形拡散の場合
でも、非常に低い、再現性ＳＴＩ周界ジャンクション漏
れ電流が非常に小さくなる。図４Ａ及びＢを参照する
と、シングルステーション及びマルチステーション・ウ
ェーハツールで形成されたオキシ窒化物のＳＴＩ周界ジ
ャンクション漏れ電流（ＮＬ、ＮＤとＰＤ周界漏れ電流
と称する）を屈折率対してプロットしたグラフが示され
ている。図から明らかなように、漏れ電流は非常に小さ
く、シングルステーション・ツールで形成されたオキシ
窒化物の場合で１．４ナノアンペア以下、マルチステー
ション・ツールで形成されたオキシ窒化物の場合で０．
９ナノアンペア以下である。さらに、オキシ窒化物をバ
リアパッシベーション層として用いた場合、異なるロッ
トのウエーハ間と同様に、同じロット内のウェーハ間で
も、より一様な漏れ電流の分布が得られた。
【００３２】図８に示すように、Ｈ−Ｒ窒化物及びオキ
シ窒化物膜中のシリコンに結合された水素（ＳｉＨまた
はＳｉＨ／［ＳｉＨ＋ＮＨ］）の割合とジャンクション
漏れ電流にシリコンとの間にはある一般的な関係がある
ということが明らかにされている。シリコンに結合され
た水素の割合が低いと、ジャンクション漏れ電流は小さ
くなり、他方シリコンに結合された水素の割合が高い
と、ジャンクション漏れ電流も大きくなるということが
分かっている。このシリコンに結合された水素の割合と
ジャンクション漏れ電流との間の関係は、ＳｉＨまたは
（ＳｉＨ）／（ＳｉＨ＋ＮＨ）の割合を低くすればパッ
シベーション構造のパッシベーション特性が改善される
ということを示している。この割合が低いと、パッシベ
ーション構造がそれだけ水素に対して大きい透過性を示
すようになり、その結果環境からの水素が透通して、表
面状態を不動態化することが可能になるものと考えられ
る。さらに、ＳｉＨの割合が低いと、膜の電子捕捉力が
低くなり、その結果漏れ電流特性が改善されるものと考
えられる。これに関しては、スミス（Ｓｍｉｔｈ）によ
る「シランからのシリコン窒化物及び酸化物の析出成長
のプラズマ化学を制御する方法（Ｃｏｎｔｒｏｌｌｉｎ
ｇｔｈｅ ｐｌａｓｍａ ｃｈｅｍｉｓｔｒｙｏｆ ｓ
ｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ａｎｄ ｏｘｉｄｅ
ｄｅｐｏｓｉｔｉｏｎ ｆｒｏｍ ｓｉｌａｎｅ）」
（日本真空科学技術協会会報、全巻（４）、１９９３年
７月／８月、１８４３ページ）を参照すること。なお、
この文献の内容は全ての目的に関して参照により本願に
援用される。その結果として、パッシベーション構造に
よれば、保持時間がより長くかつ一様なメモリチップが
得られる。一実施例の場合、ＳｉＨの割合は約０乃至３
９％、好ましくは約３乃至２０％、より好ましくは約３
乃至８％である。
【００３３】一部の用途においては、バリア層は、ボー
ダーレスコンタクトを形成する場合におけるようなエッ
チストップとして用いられる。このような用途の場合、
ホウリンケイ酸ガラス（ＥＰＳＧ）または他の種類の酸
化物のようなインターレベル誘電体のオキシ窒化物に対
する選択性あるいはエッチング速度比が、オキシ窒化物
がエッチストップとして作用するだけ十分に高くするべ
きである。図５は、フルオロカーボン化学法を用いて酸
化物に対するオキシ窒化物膜の選択性をプロットしたも
のである。実線４１はマルチステーション・ウェーハツ
ールで形成されたオキシ窒化物を表し、破線４２はシン
グル・ウェーハツールで形成されたオキシ窒化物を表し
ている。マルチステーション・ウェーハツールの場合、
オキシ窒化物の選択性は屈折率約１．６６における約１
３：１から屈折率約１．９における約２４：１までの範
囲で変化する。シングル・ウェーハツールの場合、オキ
シ窒化物の選択性は、屈折率約１．７１における約１
３：１から屈折率約１．９８における約２９：１までの
範囲で変化する。このような選択性はオキシ窒化物がエ
ッチストップとしての役割を果たすには十分である。各
特定の用途のために実際に選ばれる選択性は、例えば設
計パラメータによって決まる。
【００３４】ＳＴＩくし形周界を有する拡散サーペンタ
インで構成されたマクロを用いて、ＮＤ、ＰＤ及びＮＬ
デバイスのＳＴＩ周界ジャンクション漏れ電流を測定す
る実験を行った。拡散部位に対して０．２マイクロメー
トルのスペースを設け、ＳＴＩはゲート導体によって覆
った。拡散線幅は約０．５５マイクロメートル、ＧＣく
しの幅２．５マイクロメートルであった。サーペンタイ
ンの長さは約５８４００マイクロメートルで、１１６８
００マイクロメートルの周長と３２１２０平方マイクロ
メートルの面積が得られた。図５のＡは、シングル・ウ
ェーハツールで形成されたオキシ窒化物の場合について
ＮＬ、ＮＤ、及びＰＤの漏れ電流を屈折率の関数として
プロットしたものであり、図５のＢは、マルチステーシ
ョン・ツールで形成されたオキシ窒化物の場合について
ＮＬ、ＮＤ、及びＰＤの漏れ電流を屈折率の関数として
プロットしたグラフである。図示のように、屈折率が
１．７乃至１．９のシングル・ウェーハツールで形成さ
れたオキシ窒化物を有するデバイスの漏れ電流は１．５
ナノアンペア以下であるのに対し、屈折率が約１．６６
乃至１．９のマルチステーション・ウェーハツールで形
成されたオキシ窒化物を有するデバイスの漏れ電流は１
ナノアンペア以下である。
【００３５】実験例 実験例１ Ｈ−Ｒシリコン窒化物層を作り込んだデバイスの漏れ電
流を従来のシリコン窒化物層を有するデバイスと比較す
る実験を行った。デバイスを作り込んだ８つのロット
（試料Ａ〜Ｈ）を作製した。これら８つのロットは２通
りの異なる方法で処理された。ロットＡ〜Ｄは、従来の
ＬＰＣＶＤシリコン窒化物層を作り込んでデバイスの相
互配線インタフェースにおけるバリアまたはライナー層
としての役割を果たさせるようにしたデバイス構造のも
のである。ロットＡ〜Ｄのデバイス構造は図１で説明し
たものと類似している。温度約７２０℃圧力約２００ミ
リトルの炉内でアンモニア（ＮＨ３）をジクロロシラン
（ＳｉＣｌ２Ｈ２）と反応させることにより従来のＬＰ
ＣＶＤシリコン窒化物膜を被着した。ＮＨ３とＳｉＣｌ
２Ｈ２の比は約１０：１である。ロットＥ〜Ｈについて
は、図２で説明したのと同様、ＬＰＣＶＤ窒化物層に代
えてＨ−Ｒシリコン窒化物層を用いた。Ｈ−Ｒ層は、約
４８０℃、５．７５トル及び３４０ワットの炉内でＰＥ
ＣＶＤ法により形成した。反応物に関するプロセスパラ
メータは次の通りである：窒素（Ｎ２）中に２％のシラ
ン（ＳｉＨ４）を含有させたもの約３０００標準立方セ
ンチメートル、Ｎ２約１０６０標準立方メートル、及び
ＮＨ３約１５標準立方メートル。
【００３６】これら２組のロットから得られた試料の漏
れ電流を、セー（ＳＺＥ）による「半導体デバイスの物
理学（Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒＤｅｖｉｃｅｓ）」（ワイリー（Ｗｉｌｅｙ）、１
９６９年）、に記載されているような標準的なジャンク
ション漏れ電流試験法を用いて試験した。なお、この文
献の内容は全ての目的に関して参照により本願に援用さ
れる。図６を参照すると、各ロットのＳＴＩ周界ジャン
クション漏れ電流試験の結果が任意の目盛り上で示され
ている。ロットＡ〜Ｄは、ＬＰＣＶＤ窒化物層を有する
ウェーハを表し、ロットＥ〜Ｈは、ＰＥＣＶＤ Ｈ−Ｒ
窒化物層を有するウェーハを表している。明らかに、従
来のＬＰＣＶＤ窒化物層を用いた試料では、ＰＥＣＶＤ
Ｈ−Ｒシリコン窒化物層を有する試料より相当大きい
漏れ電流が示されている。
【００３７】実験例２ 図７には、ＰＥＣＶＤ Ｈ−Ｒ窒化物膜（試料Ａ〜Ｃ）
の特性がＬＰＣＶＤ窒化物膜の特徴と比較して示されて
いる。試料Ａはノーヴェラス・コンセプト−１システム
（Ｎｏｖｅｌｌｕｓ Ｃｏｎｃｅｐｔ−１ Ｓｙｓｔｅ
ｍ）でＰＥＣＶＤ法により被着された標準的なシリコン
窒化物である。試料Ｂは、ノーヴェラス・コンセプト−
１システムで被着された低濃度ＳｉＨ／ＵＶ ＰＥＣＶ
Ｄ窒化物膜である。試料Ａ及びＢはどちらも、「ノーヴ
ェラス・コンセプトワン‐２００ｍｍ誘電システムにお
ける２００ｍｍＰＥＣＶＤ処理のためのユーザズ・ガイ
ド（Ｕｓｅｒｓ Ｇｕｉｄｅ ｔｏ ２００ｍｍ ＰＥ
ＣＶＤ ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ Ｎｏ
ｖｅｌｌｕｓ Ｃｏｎｃｅｐｔ Ｏｎｅ−２００ｍｍ
Ｄｉｅｌｅｃｔｒｉｃ Ｓｙｓｔｅｍ）」（ノーヴェラ
ス・システム（Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍ，Ｉｎ
ｃ．）社（米国カリフォルニア州サンホゼ）、１９９２
年）に記載されている同様のノーベラスによる推奨条件
下で形成された。なお、この刊行物の内容は、全ての目
的に関して参照により本願に援用される。試料Ｃは、実
験例１のＰＥＣＶＤ膜ロット（Ｅ〜Ｈ）と同様の条件下
で、アプライド・マテリアルズ社（米国カリフォルニア
州サンタクララ）の製造になるＡＭＥ５０００システム
でＰＥＣＶＤ法により被着されたＨ−Ｒシリコン窒化物
膜である。試料Ｄは、実験例１のＬＰＣＶＤ膜（ロット
Ａ〜Ｄ）と同様の条件下でＬＰＣＶＤによって被着され
たＬＰＣＶＤ窒化物膜である。
【００３８】膜の形成後、試料を７２０℃に加熱した。
図７で、試料を７２０℃に加熱した後、試料の水素含有
量を測定した。図７から明らかなように、ＰＥＣＶＤ
Ｈ−Ｒ膜（試料Ａ〜Ｃ）の水素含有量は７２０℃に加熱
された後減少しているが、ＬＰＣＶＤ窒化物膜（試料
Ｄ）では僅かしかあるいは全然変化が認められなかっ
た。これはＨ−Ｒリッチ層が水素を供給して表面状態を
不動態化する効果を有することを裏付けるものである。
【００３９】実験例３ 図５Ａ及びＢの実験と同様のマクロを用いて、ＳｉＨ／
（ＳｉＨ＋ＮＨ）とＮＤ周界漏れ電流との関係を分析す
るための実験を行った。この実験で得られたデータをプ
ロットしたグラフが図８に示されている。図８から明ら
かなように、オキシ窒化物膜中のＳｉＨ／ＳｉＨ＋Ｎ
Ｈ）の濃度が低いと、ＮＤ周界漏れ電流は小さくなる。
ＮＤ周界漏れ電流は、ＳｉＨ／（ＳｉＨ＋ＮＨ）の濃度
が約０〜３５％の範囲で変化するのに対応して約０．６
３ナノアンペアから約１．７２ナノアンペアまで変化す
る。
【００４０】本発明は、そのいくつかの実施例について
詳細に開示し、説明したが、当業者ならば本発明につい
てその精神及び範囲を逸脱することなく修正態様及び変
更態様をなし得るということは理解されよう。ほんの一
例として、パッシベーション層は、単膜ゲート誘電キャ
ップ、ＬＰＣＶＤ窒化物及び／または種々の酸化物膜、
ゲート導体スペーサ膜のような他の膜を含む複合ゲート
キャップとして、または単独であるいは他の誘電体、移
動イオン及び／または金属不純物バリア、あるいはコン
タクト・エッチストップと組み合わせて使用される最終
チップパッシベーション材料として使用することができ
る。従って本発明の範囲は、上記の説明によってではな
く、特許請求の範囲の記載及びそれと等価な全範囲によ
って決定されべきものである。
【図面の簡単な説明】
【図１】アイソレーション領域を有する従来のトランジ
スタのデバイス構造を単純化して示す概略断面図であ
る。
【図２】パッシベーション層を有するトランジスタデバ
イス構造を簡単化して示す概略断面図である。
【図３】複合ゲートの一部としてパッシベーション層を
有するトランジスタのデバイス構造を簡単化して示す概
略断面図である。
【図４】オキシ窒化物膜の周界漏れ電流と屈折率との関
係を示すグラフであり、図４のＡはＡＭＥを用いた場
合、図４のＢはノーヴェラス・ツールシステムを用いた
場合をそれぞれ示す。
【図５】オキシ窒化物について屈折率とエッチング選択
性との関係を示すグラフである。
【図６】従来の窒化物膜を有するデバイスとデバイスが
水素リッチ（Ｈ−Ｒ）窒化物膜を有するデバイスの漏れ
電流を比較して示すグラフである。
【図７】従来の低圧化学気相成長窒化物膜とＨ−Ｒ窒化
物膜の特性を比較して示すグラフである。
【図８】水素に結合されたシリコンの割合とＮＤ周界漏
れ電流との関係を示すグラフである。
【符号の説明】 ２００ デバイス構造 ２１０ ゲート ２１２ ポリ層 ２１４ シリサイド層 ２１８ シリコン窒化物キャップ層 ２２０ ドレイン ２３０ ソース ２４０ ＳＴＩ領域 ２５０ スペーサ層 ２６０ Ｈ−Ｒ層 ３１０ 複合ゲート ３１４ シリサイド層 ３１５ Ｈ−Ｒ層 ３１８ シリコン窒化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナ リゾーン コート アメリカ合衆国 ニューヨーク ポウキー プシー トロッター レーン 18 (72)発明者 ウィリアム ジョセフ コート アメリカ合衆国 ニューヨーク ポウキー プシー トロッター レーン 18 (72)発明者 ソン ヴァン ヌグイェン アメリカ合衆国 ニューヨーク ホープウ ェル ジャンクション クローヴ ストリ ート ７ (72)発明者 マルクス キルヒホフ ドイツ連邦共和国 オッテンドルフ−オー リラ レーダーシュトラーセ 45 (72)発明者 マックス ジー レヴィー アメリカ合衆国 ヴァーモント エセック ス ジャンクション バショー ドライヴ ８ (72)発明者 マンフレート ハウフ アメリカ合衆国 ニューヨーク ワッピン ガーズ フォールズ タウン ヴュー ド ライヴ 228

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイス製造におけるデバイスの
    表面状態のパッシベーションを容易にする方法におい
    て、次の工程：デバイスにオキシ窒化物層よりなるパッ
    シベーション層を形成し、かつ；漏れ電流を減らすため
    にデバイスを水素含有環境中で加熱することによってそ
    の表面状態を不動態化するステップと；を含むことを特
    徴とする、半導体デバイス製造におけるデバイスの表面
    状態のパッシベーションを容易にする方法。
JP11061799A 1998-03-09 1999-03-09 半導体デバイス製造におけるデバイスの表面状態のパッシベ―ションを容易にする方法 Pending JPH11317404A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3729098A 1998-03-09 1998-03-09
US09/037290 1998-03-09

Publications (1)

Publication Number Publication Date
JPH11317404A true JPH11317404A (ja) 1999-11-16

Family

ID=21893537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11061799A Pending JPH11317404A (ja) 1998-03-09 1999-03-09 半導体デバイス製造におけるデバイスの表面状態のパッシベ―ションを容易にする方法

Country Status (6)

Country Link
US (1) US6483172B1 (ja)
EP (1) EP0942464A3 (ja)
JP (1) JPH11317404A (ja)
KR (1) KR100633191B1 (ja)
CN (1) CN1171289C (ja)
TW (1) TW457555B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141350A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005005280A (ja) * 2002-05-21 2005-01-06 Otb Group Bv 半導体基板を不動態化する方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117791A (en) * 1998-06-22 2000-09-12 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US6875371B1 (en) 1998-06-22 2005-04-05 Micron Technology, Inc. Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby
US7173339B1 (en) * 1998-06-22 2007-02-06 Micron Technology, Inc. Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure
JP4174862B2 (ja) * 1998-08-04 2008-11-05 ソニー株式会社 薄膜トランジスタの製造方法および半導体装置の製造方法
JP2000311992A (ja) * 1999-04-26 2000-11-07 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP4149644B2 (ja) * 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
US6544908B1 (en) * 2000-08-30 2003-04-08 Micron Technology, Inc. Ammonia gas passivation on nitride encapsulated devices
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6906305B2 (en) * 2002-01-08 2005-06-14 Brion Technologies, Inc. System and method for aerial image sensing
US7371629B2 (en) * 2002-12-09 2008-05-13 Taiwan Semiconductor Manufacturing Company N/PMOS saturation current, HCE, and Vt stability by contact etch stop film modifications
US6759297B1 (en) 2003-02-28 2004-07-06 Union Semiconductor Technology Corporatin Low temperature deposition of dielectric materials in magnetoresistive random access memory devices
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
EP1605500A4 (en) * 2003-03-17 2007-03-21 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7226834B2 (en) * 2004-04-19 2007-06-05 Texas Instruments Incorporated PMD liner nitride films and fabrication methods for improved NMOS performance
US7192894B2 (en) * 2004-04-28 2007-03-20 Texas Instruments Incorporated High performance CMOS transistors using PMD liner stress
US7407871B2 (en) * 2006-09-05 2008-08-05 Tech Semiconductor Singapore Pte Ltd Method for passivation of plasma etch defects in DRAM devices
US8202810B2 (en) * 2008-01-09 2012-06-19 Spansion Llc Low-H plasma treatment with N2 anneal for electronic memory devices
US8797279B2 (en) 2010-05-25 2014-08-05 MCube Inc. Analog touchscreen methods and apparatus
US8928602B1 (en) 2009-03-03 2015-01-06 MCube Inc. Methods and apparatus for object tracking on a hand-held device
US8486723B1 (en) * 2010-08-19 2013-07-16 MCube Inc. Three axis magnetic sensor device and method
US8710597B1 (en) 2010-04-21 2014-04-29 MCube Inc. Method and structure for adding mass with stress isolation to MEMS structures
US8421082B1 (en) 2010-01-19 2013-04-16 Mcube, Inc. Integrated CMOS and MEMS with air dielectric method and system
US8477473B1 (en) 2010-08-19 2013-07-02 MCube Inc. Transducer structure and method for MEMS devices
US8823007B2 (en) 2009-10-28 2014-09-02 MCube Inc. Integrated system on chip using multiple MEMS and CMOS devices
US8476129B1 (en) 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8553389B1 (en) 2010-08-19 2013-10-08 MCube Inc. Anchor design and method for MEMS transducer apparatuses
US9709509B1 (en) 2009-11-13 2017-07-18 MCube Inc. System configured for integrated communication, MEMS, Processor, and applications using a foundry compatible semiconductor process
US8637943B1 (en) 2010-01-04 2014-01-28 MCube Inc. Multi-axis integrated MEMS devices with CMOS circuits and method therefor
US8936959B1 (en) 2010-02-27 2015-01-20 MCube Inc. Integrated rf MEMS, control systems and methods
US8794065B1 (en) 2010-02-27 2014-08-05 MCube Inc. Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes
US8367522B1 (en) 2010-04-08 2013-02-05 MCube Inc. Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads
US8928696B1 (en) 2010-05-25 2015-01-06 MCube Inc. Methods and apparatus for operating hysteresis on a hand held device
US8652961B1 (en) 2010-06-18 2014-02-18 MCube Inc. Methods and structure for adapting MEMS structures to form electrical interconnections for integrated circuits
US8869616B1 (en) 2010-06-18 2014-10-28 MCube Inc. Method and structure of an inertial sensor using tilt conversion
US8993362B1 (en) 2010-07-23 2015-03-31 MCube Inc. Oxide retainer method for MEMS devices
US8723986B1 (en) 2010-11-04 2014-05-13 MCube Inc. Methods and apparatus for initiating image capture on a hand-held device
US20120261767A1 (en) * 2011-04-14 2012-10-18 Intersil Americas Inc. Method and structure for reducing gate leakage current and positive bias temperature instability drift
US9070758B2 (en) * 2011-06-20 2015-06-30 Imec CMOS compatible method for manufacturing a HEMT device and the HEMT device thereof
US8969101B1 (en) 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US8927387B2 (en) * 2012-04-09 2015-01-06 International Business Machines Corporation Robust isolation for thin-box ETSOI MOSFETS
KR102392059B1 (ko) * 2013-07-29 2022-04-28 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102099881B1 (ko) * 2013-09-03 2020-05-15 삼성전자 주식회사 반도체 소자 및 그 제조 방법
TWI572034B (zh) * 2015-03-26 2017-02-21 wen-zhang Jiang III / nitride semiconductor device and method for producing the same
US11335799B2 (en) 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
US10756084B2 (en) 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
CN107564800B (zh) * 2017-08-31 2020-02-18 长江存储科技有限责任公司 一种氮化硅层的制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
DE2967704D1 (de) * 1978-06-14 1991-06-13 Fujitsu Ltd Verfahren zur herstellung einer halbleiteranordnung mit einer isolierschicht.
CA1218470A (en) * 1983-12-24 1987-02-24 Hisayoshi Yamoto Semiconductor device with polycrystalline silicon active region and ic including semiconductor device
US4717631A (en) * 1986-01-16 1988-01-05 Rca Corporation Silicon oxynitride passivated semiconductor body and method of making same
US5707746A (en) * 1992-09-25 1998-01-13 Sharp Kabushiki Kaisha Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer
TW347149U (en) * 1993-02-26 1998-12-01 Dow Corning Integrated circuits protected from the environment by ceramic and barrier metal layers
DE69434606T8 (de) * 1993-08-05 2007-05-16 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterbauelement mit Kondensator und dessen Herstellungsverfahren
JP3865145B2 (ja) * 1996-01-26 2007-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1070123A (ja) * 1996-06-17 1998-03-10 Siemens Ag 表面状態の不動態化を容易にする層を有する装置構造
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US5872063A (en) * 1998-01-12 1999-02-16 Taiwan Semiconductor Manufacturing Company Ltd. Self-aligned contact structures using high selectivity etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141350A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005005280A (ja) * 2002-05-21 2005-01-06 Otb Group Bv 半導体基板を不動態化する方法

Also Published As

Publication number Publication date
KR100633191B1 (ko) 2006-10-11
EP0942464A2 (en) 1999-09-15
CN1242597A (zh) 2000-01-26
KR19990077708A (ko) 1999-10-25
CN1171289C (zh) 2004-10-13
EP0942464A3 (en) 2000-07-26
TW457555B (en) 2001-10-01
US6483172B1 (en) 2002-11-19

Similar Documents

Publication Publication Date Title
JPH11317404A (ja) 半導体デバイス製造におけるデバイスの表面状態のパッシベ―ションを容易にする方法
US6465370B1 (en) Low leakage, low capacitance isolation material
US9685536B2 (en) Vertical transistor having a vertical gate structure having a top or upper surface defining a facet formed between a vertical source and a vertical drain
US7157327B2 (en) Void free, silicon filled trenches in semiconductors
US20100219501A1 (en) Trench isolation implantation
EP0967646A2 (en) Low leakage, low capacitance isolation material
JP2000031425A (ja) 半導体集積回路
JPH10135460A (ja) Ｍｏｓｆｅｔデバイスおよびその製造方法
US5792685A (en) Three-dimensional device layout having a trench capacitor
US5027172A (en) Dynamic random access memory cell and method of making thereof
US7199414B2 (en) Stress-reduced layer system for use in storage capacitors
US8053296B2 (en) Capacitor formed on a recrystallized polysilicon layer
WO1999017351A1 (en) Reduction of gate-induced drain leakage in semiconductor devices
US6194311B1 (en) Method for manufacturing semiconductor device capable of effectively carrying out hydrogen passivation
US10886130B2 (en) Methods of forming crystalline semiconductor material, and methods of forming transistors
US6448161B1 (en) Silicon based vertical tunneling memory cell
EP0814497A2 (en) Device structure with layer for facilitating passivation of surface states
US6403455B1 (en) Methods of fabricating a memory device
US10497705B2 (en) Bit line gate and manufacturing method thereof
KR100260520B1 (ko) 반도체 소자의 콘택 형성 방법
TW202234698A (zh) 半導體元件及其形成方法
Yoon et al. Overview of recent developments in RT-CVD technology for ULSI material processing and device fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090501

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090930

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091026

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091125

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100303