KR19990073984A - 콤 필터의 미분기 - Google Patents

콤 필터의 미분기 Download PDF

Info

Publication number
KR19990073984A
KR19990073984A KR1019980007297A KR19980007297A KR19990073984A KR 19990073984 A KR19990073984 A KR 19990073984A KR 1019980007297 A KR1019980007297 A KR 1019980007297A KR 19980007297 A KR19980007297 A KR 19980007297A KR 19990073984 A KR19990073984 A KR 19990073984A
Authority
KR
South Korea
Prior art keywords
signal
comb filter
output
delay unit
unit
Prior art date
Application number
KR1019980007297A
Other languages
English (en)
Other versions
KR100287894B1 (ko
Inventor
임재용
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980007297A priority Critical patent/KR100287894B1/ko
Priority to US09/143,352 priority patent/US6199085B1/en
Priority to JP10308373A priority patent/JP2990509B2/ja
Priority to DE19900991A priority patent/DE19900991C2/de
Publication of KR19990073984A publication Critical patent/KR19990073984A/ko
Application granted granted Critical
Publication of KR100287894B1 publication Critical patent/KR100287894B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0251—Comb filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 콤 필터(Comb Filter)에 관한 것으로, 특히 하드웨어 크기를 감소시킨 콤 필터의 미분기(Differentiator)에 관한 것이다. 이와같은 본 발명의 콤 필터의 미분기는 입력 데이터 신호를 스테이지 수에 상응하는 단계로 지연시켜 각각 출력하는 제 1 지연부와, 상기 제 1 지연부에서 출력되는 각 지연신호중 하나의 신호를 선택하여 출력하는 선택부와, 상기 선택부에서 출력되는 신호와 피드백되는 신호를 외부의 제어신호에 의해 감산 또는 가산하는 연산부와, 상기 연산부에서 출력되는 신호를 지연시켜 출력단으로 출력하는 제 2 지연부와, 상기 제 2 지연부에서 출력되는 신호를 연산하여 상기 연산부의 입력단에 피드백하는 게이트부를 포함하여 구성된 것이다.

Description

콤 필터의 미분기
본 발명은 콤 필터(Comb Filter)에 관한 것으로, 특히 하드웨어 크기를 감소시킨 콤 필터의 미분기(Differentiator)에 관한 것이다.
일반적으로 콤 필터는 미분기와 적분기로 구성되어 있다.
즉, 다운 샘플링(Down Sampling)비를 "M"이라하고, 스테이지 수(Stage Number)를 "N"이라 하면, 그 때의 콤 필터의 전달 함수"H(Z)"는 다음과 같다.
이와 같이 콤 필터는 미분기와 적분기로 나눌 수 있고 본 발명은 콤 필터의 미분기와 관한 것이다.
종래의 콤 필터 미분기를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 샘플링 비가 "1"이고 스테이지 수가 "5"인 종래의 콤 필터 미분기의 하드웨어 구성도이고, 도 2는 도 1에 따른 클럭신호 타이밍도이며, 도 3은 종래 미분기의 데이터 흐름도이다.
즉, 상기의 전달함수에서 미분기의 전달함수는 (1-Z-M)N이었다. 여기서 샘플링 수가 "1"(M=1)이고, 스테이지 수가 "5"(N=5)이면 미분기의 전달함수는 (1-Z-1)5이다.
상기 미분기의 전달함수 (1-Z-1)5를 다음과 같이 표현할 수 있다.
(1-Z-1)5=1-5Z-1+10Z-2-10Z-3+5Z-4-Z-5
이와 같은 미분기의 전달함수를 구현하기 위한 종래 미분기의 하드웨어 구성은 도 1과 같다.
즉, 5개의 뺄셈기(1-5)와 5개의 플립플롭(6-10)으로 구성되어, 입력신호 X(n)를 지연시켜 출력하는 제 1 플립플롭(6)과, 상기 입력신호 X(n)에서 제 1 플립플롭(6)에 의해 지연된 신호를 감산하는 제 1 뺄셈기(1)와, 상기 제 1 뺄셈기(1)에서 출력되는 신호를 지연시켜 출력하는 제 2 플립플롭(7)과, 상기 제 1 뺄셈기(1)에서 출력되는 신호에서 상기 제 2 플립플롭(7)에서 출력된 신호를 감산하는 제 2 뺄셈기(2)와, 상기 제 2 뺄셈기(2)에서 출력되는 신호를 지연시켜 출력하는 제 3 플립플롭(8)과, 상기 제 2 뺄셈기(2)에서 출력되는 신호에서 상기 제 3 플립플롭(8)에서 출력된 신호를 감산하는 제 3 뺄셈기(3)와, 상기 제 3 뺄셈기(3)에서 출력되는 신호를 지연시켜 출력하는 제 4 플립플롭(9)과, 상기 제 3 뺄셈기(3)에서 출력되는 신호에서 상기 제 4 플립플롭(9)에서 출력된 신호를 감산하는 제 4 뺄셈기(4)와, 상기 제 4 뺄셈기(4)에서 출력되는 신호를 지연시켜 출력하는 제 5 플립플롭(10)과, 상기 제 4 뺄셈기(4)에서 출력되는 신호에서 상기 제 5 플립플롭(10)에서 출력된 신호를 감산하는 제 5 뺄셈기(5)로 구성된다. 그리고, 콤 필터의 마스터 클럭(master clock)이 128fs일 때 1/4fs 주기를 갖는 CLK-DIFF 클럭이 각 플립플롭(6-10)의 클럭단에 인가된다.
이와 같이 구성되는 종래의 콤 필터 미분기의 동작은 다음과 같다.
도 2와 같이, 콤 필터 시스템의 마스터 클럭(master clock)은 128fs이고, 마스터 클럭의 한 주기(Tm)은 1/128fs가 되고, CLK-DIFF의 한 주기는 1/4fs가 된다.
입력 데이터 X(n)는 D1, D2, D3, D4 …순서로 들어오고, 이들 각각의 시간 거리는 1/4fs이다.
따라서 각 뺄셈기의 연산은 CLK-DIFF 신호가 있을 때만 진행되므로 도 2에서 T1과 T2 사이 및 T33과 T34 사이에서 연산이 일어난다. 더불어 미분기의 출력 Y(n)도 시간 거리가 1/4fs인 출력 데이터를 갖는다.
이와 같은 데이터 흐름도를 도 3에 나타내었다.
이와 같은 종래의 콤 필터 미분기에 있어서는 다음과 같은 문제점이 있었다.
즉, 상술한 바와 같이, 종래의 콤필터 미분기는 하나의 데이터를 연산하기 위한 시간은 T1-T2인 반면, 남은 시간 T3-T33 동안에는 모든 뺄셈기가 쉬고 있는 상태이다. 따라서 하드웨어의 시간적 효율성이 떨어진다. 다시말하면, 시간 활용을 조절하면 하나의 뺄셈기를 사용하여도 연산할 수 있음에도 불구하고 스테이지 수에 상응한 만큼의 뺄셈기로 하드웨어를 구성하므로 단가가 상승된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 하드웨어 크기를 감소시킨 콤 필터의 미분기를 제공하는데 그 목적이 있다.
도 1은 종래의 콤 필터의 미분기의 하드웨어적 구성도
도 2는 도 1에 따른 클럭신호 타이밍도
도 3은 종래 미분기의 데이터 흐름도
도 4는 본 발명 일 실시예의 콤 필터 미분기의 하드웨어 구성도
도 5는 본 발명의 동작을 설명하기 위한 마스터 클럭과 CLK-DIFF 및 크리어신호의 시간을 정의하는 설명도
도 6는 본 발명 일 실시예의 콤 필터 미분기의 연산 순서도 및 제어 신호도
도면의 주요부분에 대한 부호의 설명
11-15, : 플립플롭 20 : 제 1 지연부
30 : 선택부 40 : 연산부
50 : 제 2 지연부 60 : 앤드 게이트부
상기와 같은 목적을 달성하기 위한 본 발명의 콤 필터 미분기는 입력 데이터 신호를 스테이지 수에 상응하는 단계로 지연시켜 각각 출력하는 제 1 지연부와, 상기 제 1 지연부에서 출력되는 각 지연신호중 하나의 신호를 선택하여 출력하는 선택부와, 상기 선택부에서 출력되는 신호와 피드백되는 신호를 외부의 제어신호에 의해 처리하는 연산부와, 상기 연산부에서 출력되는 신호를 지연시켜 출력단으로 출력하는 제 2 지연부와, 상기 제 2 지연부에서 출력되는 신호를 연산하여 상기 연산부의 입력단에 피드백하는 게이트부를 포함하여 구성됨에 그 특징이 있다.
이와 같은 본 발명의 콤 필터 미분기를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4는 본 발명 일 실시예의 콤 필터 미분기의 하드웨어 구성도이고, 도 5는 본 발명의 동작을 설명하기 위한 마스터 클럭과 시간을 정의하는 설명도이며, 도 6는 본 발명 일 실시예의 콤 필터 미분기의 연산 순서도 및 제어 신호도 이다.
샘플링 수는 "1", 스테이지 수는 "5"일 경우의 콤 필터 미분기의 하드웨어적 구성을 도 4에 나타내었다.
본 발명 일 실시예의 콤 필터 미분기의 구성은 도 4와 같이, 5개의 플립플롭(11-15)으로 이루어져 입력 데이터 신호 X(n)를 5단계로 지연시켜 각각 출력하는 제 1 지연부(20)와, 상기 제 1 지연부(20)에서 출력되는 5개의 신호 중 외부의 제어신호(address)에 의해 하나의 신호를 선택하여 출력하는 선택부(30)와, 상기 선택부(30)에서 출력되는 신호와 피드백되는 신호를 외부의 제어신호에 의해 가산 또는 감산 하는 연산부(40)와, 상기 연산부(40)에서 출력되는 신호를 지연시켜 출력단으로 출력하는 제 2 지연부(50)와, 상기 제 2 지연부(50)에서 출력되는 신호를 연산하여 상기 연산부(40)의 입력단에 피드백하는 앤드 게이트부(60)를 포함하여 구성된다.
여기서, 제 1 지연부(20)의 복수개의 플립플롭(11-15)은 미분기의 스테이지 수에 상응하는 개수로 구성되며, 각 플립플롭의 클럭단에는 CLK-DIFF신호가 인가된다.
상기 선택부(30)는 다수개의 입력신호 중 외부의 제어신호(address)에 의해 하나의 신호를 출력하는 멀티플렉서(MUX)로 구성된다.
제 2 지연부(50)는 하나의 플립플롭(F/F)으로 이루어지고 마스터 클럭신호를 클럭신호로 하고, 상기 앤드 게이트부(60)는 하나의 애드 게이트로 이루어지고 상기 제 2 지연부(50)의 출력신호와 외부 크리어신호를 놀리 곱 연산한다.
이와 같이 구성되는 본 발명 일 실시예의 콤 필터 미분기의 동작은 다음과 같다.
샘플링 수가 "1", 스테이지 수가 "5"일 경우의 콤 필터 미분기의 전달함수는 종래 기술에서 설명한 수학식1과 같다.
즉, (1-Z-1)5= 1 - 5Z-1+ 10Z-2- 10Z-3+ 5Z-4- Z-5
따라서 출력 Y(n)은 다음과 같다.
Y(n)=-X(n-5)-5X(n-1)-10X(n-3)+10X(n-2)+5X(n-4)+X(n)
이와 같은 연산을 128fs인 마스터 클럭을 이용하여 4fs 시간내에 수행하기만 하면 본 발명의 구성과 같이 하나의 연산기로 수행할 수 있다.
이를 그림으로 나타내면 도 5와 같다.
그리고 상기 수학식2를 순서를 바꾸어 다시 정리하면 다음과 같다.
Y(n)=-X(n-5)-5X(n-1)-10X(n-3)+10X(n-2)+5X(n-4)+X(n)
상기 수학식3은 결국 - X(n-5) 연산은 1번하고, - 5X(n-1) 연산은 - X(n-1) 연산을 5번, - 10X(n-3) 연산은 - X(n-3) 연산을 10번, + 10X(n-2) 연산은 + X(n-2)을 10번, + 5X(n-4) 연산은 X(n-4) 연산을 5 번, X(n)을 1번한다는 의미이다.
상기 수학식3을 마스터 클럭에 동기되어 연산을 진행하는 순서 및 제어 신호를 도 6에 나타내었다.
즉, 먼저, 도 4에서 최종 플립플롭(15)의 출력이 X(n-5)인 상태에서 어드레스 신호 "e"를 멀티플렉서(30)에 출력하여 멀트플렉서(30)가 X(n-5)를 선택하여 출력한다. 그리고 연산부(40)에는 감산(Sub)신호를 출력한다. 따라서 -X(n-5)가 연산된다.
상기에서 설명한 바와 같은 본 발명의 콤 필터의 미분기에 있어서는 다음과 같은 효과가 있다.
종래의 콤 필터 미분기의 하드웨어 구성은 스테이지 수에 상응하는 개수의 뺄셈기와 플립플롭으로 구성되므로 하드웨어의 크기가 컸음에 반해, 본 발명은 전체 하드웨어의 시간 효율성을 높여서 뺄셈기의 수를 하나로 줄이고 하나의 멀티플렉서와 플립플롭으로 대체하므로 하드웨어의 크기를 약 30 %정도 감소시켰다.

Claims (5)

  1. 입력 데이터 신호를 스테이지 수에 상응하는 단계로 지연시켜 각각 출력하는 제 1 지연부와,
    상기 제 1 지연부에서 출력되는 각 지연신호중 하나의 신호를 선택하여 출력하는 선택부와,
    상기 선택부에서 출력되는 신호와 피드백되는 신호를 외부의 제어신호에 의해 감산 또는 가산하는 연산부와,
    상기 연산부에서 출력되는 신호를 지연시켜 출력단으로 출력하는 제 2 지연부와,
    상기 제 2 지연부에서 출력되는 신호를 연산하여 상기 연산부의 입력단에 피드백하는 게이트부를 포함하여 구성됨을 특징으로 하는 콤필터의 미분기.
  2. 제 1 항에 있어서,
    상기 제 1 지연부는 스테이지 수에 상응하는 복수개의 플립플롭으로 구성되며, 각 플립플롭의 클럭단에는 CLK-DIFF신호가 인가됨을 특징으로 하는 콤 필터의 미분기.
  3. 제 1 항에 있어서,
    상기 선택부는 다수개의 입력신호 중 외부의 제어신호에 의해 하나의 신호를 출력하는 멀티플렉서로 구성됨을 특징으로 하는 콤 필터의 미분기.
  4. 제 1 항에 있어서,
    제 2 지연부는 플립플롭으로 이루어지고 마스터 클럭신호를 클럭신호로 함을 특징으로 하는 콤 필터의 미분기.
  5. 제 1 항에 있어서,
    상기 게이트부는 제 2 지연부의 출력신호와 외부 크리어 신호를 논리 곱 연산함을 특징으로 하는 콤 필터의 미분기.
KR1019980007297A 1998-03-05 1998-03-05 콤필터의미분기 KR100287894B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980007297A KR100287894B1 (ko) 1998-03-05 1998-03-05 콤필터의미분기
US09/143,352 US6199085B1 (en) 1998-03-05 1998-08-28 Differentiator in comb filter
JP10308373A JP2990509B2 (ja) 1998-03-05 1998-10-29 くし形フィルターの微分器
DE19900991A DE19900991C2 (de) 1998-03-05 1999-01-13 Differenzierer in einem Kammfilter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007297A KR100287894B1 (ko) 1998-03-05 1998-03-05 콤필터의미분기

Publications (2)

Publication Number Publication Date
KR19990073984A true KR19990073984A (ko) 1999-10-05
KR100287894B1 KR100287894B1 (ko) 2001-05-02

Family

ID=19534276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007297A KR100287894B1 (ko) 1998-03-05 1998-03-05 콤필터의미분기

Country Status (4)

Country Link
US (1) US6199085B1 (ko)
JP (1) JP2990509B2 (ko)
KR (1) KR100287894B1 (ko)
DE (1) DE19900991C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101908699B1 (ko) * 2017-06-13 2018-10-16 한국항공대학교산학협력단 제로 패드된 고속 푸리에 변환 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW407770U (en) * 1998-09-18 2000-10-01 Ind Tech Res Inst 50MHz 40-bit accumulator with trigger capability
JPWO2007004655A1 (ja) * 2005-07-05 2009-01-29 パナソニック株式会社 サンプリング回路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4215416A (en) * 1978-03-22 1980-07-29 Trw Inc. Integrated multiplier-accumulator circuit with preloadable accumulator register
JPS6190514A (ja) * 1984-10-11 1986-05-08 Nippon Gakki Seizo Kk 楽音信号処理装置
JPS63108285U (ko) * 1986-12-29 1988-07-12
DE3882487T2 (de) * 1987-05-14 1993-11-04 Fujitsu Ltd Vektorprozessor zur schnellen verarbeitung von rekursiven gleichungen.
US4999798A (en) * 1990-03-01 1991-03-12 Motorola, Inc. Transient free interpolating decimator
JP3067903B2 (ja) 1992-08-20 2000-07-24 沖電気工業株式会社 アナログ／ディジタル変換器
JP3066241B2 (ja) * 1993-12-28 2000-07-17 株式会社エフ・エフ・シー ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ／ディジタル変換器
US5590065A (en) * 1994-08-10 1996-12-31 Crystal Semiconductor Corporation Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity
US5831879A (en) * 1994-12-22 1998-11-03 Harris Corporation Digital transmit filter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101908699B1 (ko) * 2017-06-13 2018-10-16 한국항공대학교산학협력단 제로 패드된 고속 푸리에 변환 장치 및 방법

Also Published As

Publication number Publication date
JP2990509B2 (ja) 1999-12-13
KR100287894B1 (ko) 2001-05-02
DE19900991A1 (de) 1999-09-16
US6199085B1 (en) 2001-03-06
JPH11282652A (ja) 1999-10-15
DE19900991C2 (de) 2002-09-19

Similar Documents

Publication Publication Date Title
US4754421A (en) Multiple precision multiplication device
US5481488A (en) Block floating point mechanism for fast Fourier transform processor
FI96256B (fi) Menetelmä ja järjestely transponoidussa digitaalisessa FIR-suodattimessa binäärisen sisääntulosignaalin kertomiseksi tappikertoimilla sekä menetelmä transponoidun digitaalisen suodattimen suunnittelemiseksi
KR950012379B1 (ko) 직렬 비트 디지털 신호 처리 장치
US6314443B1 (en) Double/saturate/add/saturate and double/saturate/subtract/saturate operations in a data processing system
KR19990063536A (ko) 디지털 필터를 실현하기 위한 프로그램 가능 회로
KR100287894B1 (ko) 콤필터의미분기
US4841466A (en) Bit-serial integrator circuitry
JPH07234778A (ja) 演算回路
US5343501A (en) Orthogonal transform apparatus for video signal processing
KR0147942B1 (ko) 승산기에서의 부스 레코딩회로
CA1312382C (en) Arrangement for dpcm-coding with high data rate
KR970001312B1 (ko) 비트 직렬 신호 스케일링 장치 및 디지탈 신호 진폭 제어 시스템
EP0820145B1 (en) Interpolation filter
US6003055A (en) Digital filter interpolation circuit
US6944217B1 (en) Interleaved finite impulse response filter
KR940007927B1 (ko) 디지탈 필터의 곱셈회로
KR960008223B1 (ko) 디지탈필터
KR20020061986A (ko) 연산 프로세서를 이용한 디지털 베이스 부스터
KR100322550B1 (ko) 부스곱셈기와 이를 채용한 디지털필터
KR0147494B1 (ko) 면적 절약형 디지틀 신호 감쇠기
KR0140805B1 (ko) 에프아이알 필터의 비트 직렬 연산장치
JPS6165362A (ja) デジタル信号処理装置
JPS59171307A (ja) タツプ係数切替方式
KR19980066759A (ko) 디지탈 보간 필터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee