DE19900991C2 - Differenzierer in einem Kammfilter - Google Patents
Differenzierer in einem KammfilterInfo
- Publication number
- DE19900991C2 DE19900991C2 DE19900991A DE19900991A DE19900991C2 DE 19900991 C2 DE19900991 C2 DE 19900991C2 DE 19900991 A DE19900991 A DE 19900991A DE 19900991 A DE19900991 A DE 19900991A DE 19900991 C2 DE19900991 C2 DE 19900991C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- differentiator
- flip
- clock signal
- delay device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0248—Filters characterised by a particular frequency response or filtering method
- H03H17/0251—Comb filters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Processing Of Color Television Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die Erfindung betrifft einen Differenzierer in einem Kamm
filter.
Im Allgemeinen ist ein Kammfilter mit einem Differenzierer
und einem Integrierer versehen. Wenn angenommen wird, dass
ein Abwärts-Abtastverhältnis M ist und eine Stufenzahl N
ist, kann die Übertragungsfunktion H(Z) des Kammfilters wie
folgt ausgedrückt werden:
H(Z) = Y(Z)/X(Z) = [(1 - Z-M)/(1 - Z-1)]N =
[(1 - Z-M)N ← Differenzierer]/[(1 - Z-1)N ← Integrierer]
[(1 - Z-M)N ← Differenzierer]/[(1 - Z-1)N ← Integrierer]
Demgemäß existieren ein Differenzierer und ein Integrierer
in einem Kammfilter, und die Erfindung betrifft den Differenzierer.
Nun wird unter Bezugnahme auf die beigefügten Fig. 1 bis 3
ein bekannter Differenzierer in einem Kammfilter erläutert.
Dabei veranschaulicht Fig. 1 das Hardwaresystem eines be
kannten Differenzierers mit dem Abtastverhältnis 1 und fünf
Stufen. Fig. 2 ist ein zeitbezogenes Diagramm eines Taktsig
nals beim in Fig. 1 dargestellten Differenzierer, und Fig. 3
veranschaulicht einen Datenfluss im bekannten Differenzie
rer.
Bei der genannten Abtastzahl 1 (M = 1) und der Anzahl 5 von
Stufen (N = 5) gilt in der obigen Übertragungsfunktion für
den Differenzierer (1 - Z-1)5, was wie folgt in eine Reihe
entwickelt werden kann:
(1 - Z-1)5 = 1 - 5Z-1 + 10Z-2 - 10Z-3 + 5Z-4 - Z-5 (1)
Der in Fig. 1 dargestellte Differenzierer ist mit fünf Sub
trahierern 1 bis 5 und fünf Flip-Flops 6 bis 10 versehen,
nämlich einem ersten Flip-Flop 6 zum Empfangen und Verzögern
eines Signals X(n), einem ersten Subtrahierer 1 zum Subtra
hieren des durch das erste Flip-Flop 6 verzögerten Signals,
einem zweiten Flip-Flop 7 zum Empfangen und Verzögern des
Signals vom ersten Subtrahierer 1, einem zweiten Subtrahier
er 2 zum Subtrahieren des Signals vom zweiten Flip-Flop 7
vom Signal vom ersten Subtrahierer 1, einem dritten Flip-
Flop 8 zum Empfangen und Verzögern des Signals vom zweiten
Subtrahierer, einem dritten Subtrahierer 3 zum Subtrahieren
des Signals vom dritten Flip-Flop 8 vom Signal des zweiten
Subtrahierers 2, einem vierten Flip-Flop 9 zum Empfangen und
Verzögern des Signals vom dritten Subtrahierer 3, einem
vierten Subtrahierer 4 zum Subtrahieren des Signals vom
vierten Flip-Flop 9 vom Signal vom dritten Subtrahierer 3,
einem fünften Flip-Flop 10 zum Empfangen und Verzögern des
Signals vom vierten Subtrahierer 4 und einem fünften Subtra
hierer 5 zum Subtrahieren des Signals vom fünften Flip-Flop
10 vom Signal des vierten Subtrahierers 4. An Taktsignalan
schlüsse der Flip-Flops 6-10 wird ein Taktsignal CLK-DIFF
mit dem Zyklus 1/(4 fs) angelegt, wobei das Haupttaktsignal
des Kammfilters die Frequenz 128 fs aufweist.
Nun wird die Funktion des bekannten Differenzierers in einem
Kammfilter erläutert.
Gemäß Fig. 2 beträgt, wenn das Kammfiltersystem ein Haupt
taktsignal von 128 fs aufweist, der Zyklus Tm des Haupttakt
signals 1/(128 fs), und der Zyklus des Taktsignals CLK-DIFF
beträgt 1/(4 fs). Das Signal X(n) wird in der Reihenfolge D1,
D2, D3, D4, . . . mit Intervallen von 1/(4 fs), empfangen. Da je
der Subtrahierer nur dann eine Subtraktion ausführt, wenn
das Taktsignal CLK-DIFF empfangen wird, erfolgt die Subtrak
tion in Intervallen T1-T2 und T33-T34. Der Differenzierer
liefert Signale Y(n) mit Intervallen 1/(4 fs), wie es in Fig.
3 dargestellt ist.
Ein derartiger Differenzierer in einem Kammfilter ist
beispielsweise in der US 5 590 065 beschrieben.
Jedoch besteht beim bekannten Differenzierer in einem Kamm
filter das folgende Problem. Während die Zeitperiode zum Be
rechnen eines Datenwerts T1-T2 beträgt, ruhen alle Subtra
hierer im Rest der Zeitperiode T3-T33, was zeitlich einen
niedrigen Wirkungsgrad bedeutet. Anders gesagt, sind so vie
le Subtrahierer vorhanden, wie Stufen vorhanden sind, so
dass die Kosten hoch sind.
Ferner ist aus der US 4 999 798 ein interpolierender Dezimator bekannt,
der einen Differenzierkreis enthält. Der Differenzierkreis weist zwei Grup
pen mit jeweils drei digitalen Differenzierern auf, die jeweils ein Verzöge
rungselement und einen Subtraktionskreis besitzen. Die beiden Gruppen
mit jeweils drei digitalen Differenzierern bilden dabei zwei Kaminfilter.
Ferner enthält der bekannte interpolierende Dezimator einen Multiplexer,
der eines der Signale der beiden Kammfilter auswählt und an einen Inter
polationskreis weitergibt.
Der Erfindung liegt die Aufgabe zugrunde, einen Differenzierkreis in einem
Kammfilter mit verringerter Hardware zu schaffen.
Diese Aufgabe wird durch den Differenzierer nach Anspruch 1 gelöst.
Zusätzliche Vorteile, Aufgaben und andere Merkmale der Er
findung werden teilweise in der folgenden Beschreibung dar
gelegt, und teilweise werden sie dem Fachmann bei der Unter
suchung des Folgenden oder beim Ausüben der Erfindung er
kennbar. Die Aufgaben und Vorteile der Erfindung werden spe
ziell durch die Maßnahmen gelöst bzw. erzielt, wie sie in
den beigefügten Ansprüchen dargelegt sind.
Die Erfindung wird aus der nachfolgenden detaillierten Be
schreibung und den beigefügten Zeichnungen, die nur zur Ver
anschaulichung dienen und demgemäß für die Erfindung nicht
beschränkend sind, vollständiger zu verstehen sein.
Fig. 1 veranschaulicht ein Hardwaresystem eines bekannten
Differenzierers;
Fig. 2 ist ein zeitbezogenes Diagramm eines Taktsignals im
in Fig. 1 dargestellten Differenzierer;
Fig. 3 veranschaulicht einen Datenfluss im bekannten Diffe
renzierer;
Fig. 4 zeigt ein Hardwaresystem eines Differenzierers gemäß
einem bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 5 ist ein Diagramm zum Definieren eines Haupttaktsig
nals, eines Taktsignals CLK-DIFF sowie eines Löschsignals
zum Erläutern des Betriebs eines erfindungsgemäßen Differen
zierers; und
Fig. 6 veranschaulicht eine Betriebsabfolge und Steuersigna
le beim Ausführungsbeispiel eines erfindungsgemäßen Diffe
renzierers.
Der in Fig. 4 dargestellte Differenzierer eines Ausführungs
beispiels verfügt über die Abtastzahl 1 und die Stufenzahl
5. Er verfügt über eine erste Verzögerungseinrichtung 20 mit
fünf Flip-Flops 11-15 zum Empfangen und Verzögern eines
Signals X(n) in fünf Stufen und zum Weiterliefern des verzö
gerten Signals, eine Auswähleinrichtung 30 zum Auswählen
eines Signals aus fünf Signalen von der ersten Verzögerungs
einrichtung 20 auf ein externes Steuerungssignal (Adresse)
hin, eine Operationseinrichtung 40, um das Signal von der
Auswähleinrichtung 30 sowie ein Rückführungssignal auf ein
externes Steuerungssignal hin einer Addition oder einer Sub
traktion zu unterziehen, eine zweite Verzögerungseinrichtung
50 zum Verzögern des Signals von der Operationseinrichtung
40 sowie ein UND-Gatter 60, um das Signal von der zweiten
Verzögerung 50 einer UND-Operation zu unterziehen und es auf
einen Eingangsanschluss der Operationseinrichtung 40 zurück
zuführen. Die Anzahl der in der ersten Verzögerungseinrich
tung 20 vorhandenen Flip-Flops 11-15 entspricht der Anzahl
der Stufen im Differenzierer. An den Taktsignalanschluss je
des Flip-Flops wird ein Taktsignal CLK-DIFF angelegt. Die
Auswähleinrichtung 30 verfügt über einen Multiplexer MUX zum
Liefern eines Signals von mehreren Signalen auf ein externes
Steuerungssignal (Adresse) hin. Die zweite Verzögerungsein
richtung 50 verfügt über ein Flip-Flop F/F, das als Taktsig
nal ein Haupttaktsignal empfängt, und das UND-Gatter 60 ver
fügt über ein einzelnes UND-Gatter, um das Signal von der
zweiten Verzögerungseinrichtung 50 und ein externes Lösch
signal einer logischen Operation zu unterziehen.
Nun wird der Betrieb des Differenzierers in einem Kammfilter
gemäß einem bevorzugten Ausführungsbeispiel der Erfindung
erläutert.
Wenn, wie angegeben, die Abtastzahl 1 ist und die Anzahl der
Stufen 5 ist, kann die Übertragungsfunktion des Differenzierers
durch die obige Gleichung (1) ausgedrückt werden, wie
sie in Zusammenhang mit der Erörterung der bekannten Technik
angegeben wurde, also:
(1 - Z-1)5 = 1 - 5Z-1 + 10Z-2 - 10Z-3 + 5Z-4 - Z-5 (1)
Demgemäß lässt sich das Ausgangssignal Y(n) wie folgt aus
drücken:
Y(n) = X(n) - 5X(n - 1) + 10X(n - 2) - 10X(n - 3) + 5X(n - 4)
- X(n - 5) (2)
Wenn die obige Operation innerhalb der Zeitperiode 1/(4 fs) un
ter Verwendung des Haupttaktsignals von 128 fs ausgeführt
werden kann, kann sie mit nur einer Operationseinrichtung,
wie beim erfindungsgemäßen System, ausgeführt werden, wie es
durch Fig. 5 veranschaulicht ist. Die Gleichung (2) kann wie
folgt umgeordnet werden:
Y(n) = -X(n - 5) - 5X(n - 1) - 10X(n - 3) + 10X(n - 2) + 5X(n - 4)
+ X(n) (3)
Die obige Gleichung (3) bedeutet, dass sie ein Mal die Ope
ration -X(n - 5) benötigt, fünf Mal die Operation -X(n - 1),
zehn Mal die Operation -X(n - 3), zehn Mal die Operation
+X(n - 2), fünf Mal die Operation +X(n - 4) sowie ein Mal die
Operation X(n). Die Operationsabfolge gemäß der Gleichung
(3), die synchron zum Haupttaktsignal ausgeführt wird, sowie
Steuerungssignale hierfür sind in Fig. 6 dargestellt. D. h.,
dass gemäß den Fig. 4 bis 6 dann, wenn das letzte Flip-Flop
15 den Wert X(n - 5) liefert, an den Multiplexer 30 das Adres
sensignal e geliefert wird, so dass er das Signal X(n - 5)
auswählt und weiterliefert. An die Operationseinrichtung 40
wird ein Subtraktionssignal Sub geliefert, damit sie die
Operation -X(n - 5) ausführt.
Ein erfindungsgemäßer Differenzierer in einem Kammfilter
weist den Vorteil auf, dass nicht mehr ein Subtrahierer pro
Stufe vorhanden ist, sondern nur noch ein einziger Subtra
hierer zusammen mit einem Multiplexer und einem Flip-Flop.
Dadurch kann die Hardwaregröße um ungefähr 30% verringert
werden.
Claims (6)
1. Differenzierer in einem Kammfilter mit
einer ersten Verzögerungseinrichtung (20), die ein Signal empfängt und dieses in einer Anzahl von Schritten, die einer Anzahl von Stufen entspre chen, verzögert und das verzögerte Signal weiterleitet, gekennzeichnet durch
eine Auswähleinrichtung (30), die von der ersten Verzögerungseinrich tung (20) die jeweils in Schritten verzögerten Signale empfängt, eines der selben auswählt und weiterleitet,
eine Operationseinrichtung (40), die das Signal von der Auswähleinrich tung (30) und ein Rückführungssignal auf ein externes Steuerungssignal hin einer Verarbeitung unterzieht,
eine zweite Verzögerungseinrichtung (50), die das Signal von der Opera tionseinrichtung (40) empfängt, verzögert und weiterleitet, und
ein UND-Gatter (60), um das Signal von der zweiten Verzögerungsein richtung (50) einer UND-Verknüpfung zu unterziehen und es an einen Ein gangsanschluß der Operationseinrichtung zurückzuführen.
einer ersten Verzögerungseinrichtung (20), die ein Signal empfängt und dieses in einer Anzahl von Schritten, die einer Anzahl von Stufen entspre chen, verzögert und das verzögerte Signal weiterleitet, gekennzeichnet durch
eine Auswähleinrichtung (30), die von der ersten Verzögerungseinrich tung (20) die jeweils in Schritten verzögerten Signale empfängt, eines der selben auswählt und weiterleitet,
eine Operationseinrichtung (40), die das Signal von der Auswähleinrich tung (30) und ein Rückführungssignal auf ein externes Steuerungssignal hin einer Verarbeitung unterzieht,
eine zweite Verzögerungseinrichtung (50), die das Signal von der Opera tionseinrichtung (40) empfängt, verzögert und weiterleitet, und
ein UND-Gatter (60), um das Signal von der zweiten Verzögerungsein richtung (50) einer UND-Verknüpfung zu unterziehen und es an einen Ein gangsanschluß der Operationseinrichtung zurückzuführen.
2. Differenzierer nach Anspruch 1, dadurch gekennzeichnet,
dass die erste Verzögerungseinrichtung (20) mehrere Flip-
Flops (11-15) entsprechend der Anzahl von Stufen aufweist,
wobei an einen Taktsignalanschluss jedes der Flip-Flops ein
Taktsignal (CLK-DIFF) angelegt wird.
3. Differenzierer nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, dass die Auswähleinrichtung (30)
einen Multiplexer zum Empfangen mehrerer Signale und zum
Auswählen und Weiterleiten eines derselben auf ein externes
Steuerungssignal hin aufweist.
4. Differenzierer nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, dass die zweite Verzögerungseinrich
tung (40) ein Flip-Flop aufweist, das ein Haupttaktsignal
als Taktsignal empfängt.
5. Differenzierer nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, dass das UND-Gatter (60) das Signal
von der zweiten Verzögerungseinrichtung und ein externes
Löschsignal einer UND-Operation unterzieht.
6. Differenzierer nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, dass die Operationseinrichtung (40)
das Signal von der Auswähleinrichtung (30) und ein Rückfüh
rungssignal einer Additions- oder Subtraktionsoperation un
terzieht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980007297A KR100287894B1 (ko) | 1998-03-05 | 1998-03-05 | 콤필터의미분기 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19900991A1 DE19900991A1 (de) | 1999-09-16 |
DE19900991C2 true DE19900991C2 (de) | 2002-09-19 |
Family
ID=19534276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19900991A Expired - Lifetime DE19900991C2 (de) | 1998-03-05 | 1999-01-13 | Differenzierer in einem Kammfilter |
Country Status (4)
Country | Link |
---|---|
US (1) | US6199085B1 (de) |
JP (1) | JP2990509B2 (de) |
KR (1) | KR100287894B1 (de) |
DE (1) | DE19900991C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW407770U (en) * | 1998-09-18 | 2000-10-01 | Ind Tech Res Inst | 50MHz 40-bit accumulator with trigger capability |
JPWO2007004655A1 (ja) * | 2005-07-05 | 2009-01-29 | パナソニック株式会社 | サンプリング回路 |
KR101908699B1 (ko) * | 2017-06-13 | 2018-10-16 | 한국항공대학교산학협력단 | 제로 패드된 고속 푸리에 변환 장치 및 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4999798A (en) * | 1990-03-01 | 1991-03-12 | Motorola, Inc. | Transient free interpolating decimator |
US5590065A (en) * | 1994-08-10 | 1996-12-31 | Crystal Semiconductor Corporation | Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4215416A (en) * | 1978-03-22 | 1980-07-29 | Trw Inc. | Integrated multiplier-accumulator circuit with preloadable accumulator register |
JPS6190514A (ja) * | 1984-10-11 | 1986-05-08 | Nippon Gakki Seizo Kk | 楽音信号処理装置 |
JPS63108285U (de) * | 1986-12-29 | 1988-07-12 | ||
DE3882487T2 (de) * | 1987-05-14 | 1993-11-04 | Fujitsu Ltd | Vektorprozessor zur schnellen verarbeitung von rekursiven gleichungen. |
JP3067903B2 (ja) | 1992-08-20 | 2000-07-24 | 沖電気工業株式会社 | アナログ/ディジタル変換器 |
JP3066241B2 (ja) * | 1993-12-28 | 2000-07-17 | 株式会社エフ・エフ・シー | ディジタルフィルタ及び同ディジタルフィルタを用いたオーバサンプリング型アナログ/ディジタル変換器 |
US5831879A (en) * | 1994-12-22 | 1998-11-03 | Harris Corporation | Digital transmit filter |
-
1998
- 1998-03-05 KR KR1019980007297A patent/KR100287894B1/ko not_active IP Right Cessation
- 1998-08-28 US US09/143,352 patent/US6199085B1/en not_active Expired - Lifetime
- 1998-10-29 JP JP10308373A patent/JP2990509B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-13 DE DE19900991A patent/DE19900991C2/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4999798A (en) * | 1990-03-01 | 1991-03-12 | Motorola, Inc. | Transient free interpolating decimator |
US5590065A (en) * | 1994-08-10 | 1996-12-31 | Crystal Semiconductor Corporation | Digital decimation filter for delta sigma analog-to-digital conversion with reduced hardware compelexity |
Also Published As
Publication number | Publication date |
---|---|
KR19990073984A (ko) | 1999-10-05 |
JP2990509B2 (ja) | 1999-12-13 |
KR100287894B1 (ko) | 2001-05-02 |
DE19900991A1 (de) | 1999-09-16 |
US6199085B1 (en) | 2001-03-06 |
JPH11282652A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2752724C2 (de) | Digital-Modem | |
DE3044208C2 (de) | Interpolator zur Erhöhung der Wortgeschwindigkeit eines digitalen Signals | |
DE69027056T2 (de) | Abtastfrequenzumwandler | |
DE4237875C2 (de) | Delta-Sigma-Konverter n-ter Ordnung und Verfahren zur Delta-Sigma-Konvertierung | |
DE69330016T2 (de) | Verfahren und Gerät zur Entprellen von Signalen | |
EP0320517A1 (de) | Digitales Dezimationsfilter | |
DE2851628A1 (de) | Digitalrechner | |
DE69124754T2 (de) | Entscheidungsrückgekoppelter Dekodierer mit Pipeline-Struktur | |
DE2150878B2 (de) | Rekursives digitales Filter | |
DE69422650T2 (de) | Als dreistufiges transversales Filter anwendbare digitale Filterschaltung | |
DE3120669A1 (de) | A/d - und d/a - wandler | |
DE68926154T2 (de) | Pipelineprozessor zur Durchführung des LMS Algorithmus | |
EP0149785B1 (de) | Verfahren und Schaltungsanordnung zur Digitalsignalverarbeitung nach Art eines vorzugsweise adaptiven Transversalfilters | |
DE68910349T2 (de) | Digitales Filter mit integrierter Dezimierung. | |
DE2634426A1 (de) | Bandkompressionseinrichtung | |
DE69623871T2 (de) | Hardwareeffizientes Interpolationsfilter | |
DE19900991C2 (de) | Differenzierer in einem Kammfilter | |
DE2906156C2 (de) | Digitale Filteranordnung | |
DE69320218T2 (de) | Digitales Filter | |
DE2804915C2 (de) | ||
DE4441293C2 (de) | Verfahren und Schaltungsanordnung zum Lesen von Codewörtern variabler Länge aus einem Datenspeicher mit fester Wortlänge | |
DE4022387C2 (de) | ||
DE69222626T2 (de) | Hochauflösendes Digitalfilter | |
DE4333649A1 (de) | Schnittstelle eines digitalen Signalprozessors | |
DE69606193T2 (de) | Digitale signalsteuerung mit modulären macro und micro befehlen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
R071 | Expiry of right |