KR19990053151A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR19990053151A KR19990053151A KR1019970072742A KR19970072742A KR19990053151A KR 19990053151 A KR19990053151 A KR 19990053151A KR 1019970072742 A KR1019970072742 A KR 1019970072742A KR 19970072742 A KR19970072742 A KR 19970072742A KR 19990053151 A KR19990053151 A KR 19990053151A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal
- nitride film
- polyimide layer
- forming
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 폴리이미드층과 질화막을 이용하여 패턴을 형성한 후, 패턴 사이로 금속층을 증착하고 질화막 및 폴리이미드층을 제거하여 금속 배선을 형성하는 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
금속층을 증착한 후, 감광막 패턴을 이용하여 금속 배선을 형성하는 공정에 있어서, 감광막 패턴 형성시 하부의 금속층 표면에서 발생하는 난반사로 인하여 감광막 패턴에 네킹이 발생하는 문제점이 있음.
3. 발명의 해결 방법의 요지
폴리이미드층과 질화막을 이용하여 패턴을 형성한 후, 패턴 사이로 금속층을 증착하고 질화막 및 폴리이미드층을 제거하여 금속 배선을 형성함.
4. 발명의 중요한 용도
반도체 소자의 금속 배선 형성 공정.
Description
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 폴리이미드층과 질화막을 이용하여 패턴을 형성한 후, 패턴 사이로 금속층을 증착하고 질화막 및 폴리이미드층을 제거하여 금속 배선을 형성하는 방법에 관한 것이다.
반도체 소자의 제조 방법에 있어서, 일반적인 금속 배선 형성 기술은 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 절연막 및 금속층을 증착한 후, 금속층 상부에 감광막 패턴을 형성하고 감광막 패턴을 마스크로 이용하는 식각 공정을 진행하여 금속 배선을 형성한다. 감광막 패턴의 형성은, 금속층 상부에 감광막을 증착하고 선택된 영역을 노광함으로써 진행되는데, 노광된 감광막은 현상되어 패턴화된다. 그런데 감광막의 선택된 영역을 노광하는 과정에서 감광막 하부의 금속층 표면에서 난반사가 일어나게 되고, 이러한 난반사된 빛은 감광막의 원하지 않는 부위를 노광하게 된다. 이러한 문제점에 기인하여 감광막 패턴에는 네킹(necking) 현상이 발생하여 후속 금속 배선 형성에 어려움을 주고 있다.
위와 같은 문제점을 해결하기 위하여 네킹 현상이 일어난 감광막 패턴에 다시 감광막을 재 형성하는 경우 폴리머의 잔류에 의한 결함이 증가하는 문제점이 발생한다.
본 발명은 위와 같은 문제점을 해결하여 정확한 금속 배선을 형성하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 반도체 소자의 금속 배선 형성 방법은, 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 절연막, 비 감광성 폴리이미드층 및 질화막을 순차로 형성하는 단계와, 상기 질화막의 선택된 영역을 식각하고 노출된 폴리이미드층을 현상액으로 제거하여 상기 절연막이 노출되도록 홈을 형성하되, 상기 폴리이미드층은 언더 컷이 발생되도록 질화막보다 안쪽으로 조금 더 식각되게 하는 단계와, 상기 홈을 포함하는 전체 구조 상부에 스퍼터링 방법을 이용하여 금속층을 증착하되, 낮은 층덮힘 특성으로 인하여 상기 질화막 상부와 상기 홈사이에 노출된 절연막 상부에 각각 금속층이 증착되도록 한 후, 상기 절연막 상부에 증착된 금속층, 절연막 및 폴리이미드층을 순차로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1(a) 내지 도 1(e)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 : 반도체 기판 12 : 절연막
13 : 폴리이미드층 14 : 질화막
15 : 감광막 16A 및 16B : 금속층
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(e)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위해 도시한 단면도이다.
도 1(a)는 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(11) 상부에 절연막(12) 및 비 감광성 폴리이미드층(13)을 순차로 형성한 단면도이다. 이 때 비 감광성 폴리이미드층(13)은 1.5 ㎛의 두께로 형성한다.
이 후 공정으로 도 1(b)에 도시된 것과 같이, 비 감광성 폴리이미드층(13) 상부에 질화막(14)을 1,000 Å의 두께로 형성하고, 감광막 패턴(15)을 마스크로 이용하여 선택된 영역의 질화막(14)을 식각한다.
도 1(c)는 감광막 패턴(15)을 제거하고, 현상액을 이용하여 노출된 폴리이미드층(13)을 제거함으로써, 홈을 형성한 단면도이다. 이 때 비 감광성 폴리이미드층(13) 제거시 언더컷(undercut)이 발생하도록 하여, 패턴화된 절연막(14)보다 안쪽으로 조금 더 식각되도록 한다.
다음 공정으로 도 1(d)에 도시된 것과 같이, 스퍼터링(sputtering) 방법을 이용하여 금속층(16A 및 16B)을 증착한다. 금속층(16A 및 16B)은 스퍼터링 방법의 낮은 층덮힘(step coverage)으로 인하여 질화막(14) 상부에 증착되고, 질화막(13) 및 폴리이미드층(14)의 식각으로 형성된 홈 사이에 노출된 절연막(12) 상부에 증착된다.
도 1(e)는 금속층(16A 및 16B)의 증착이 끝난 후, 질화막 상부에 증착된 금속층(16A), 질화막(14) 및 폴리이미드층(13)을 제거한 단면도이다. 그러므로 절연막(12) 상부에는 미세한 패턴으로 형성된 금속 배선(16B)이 형성된다.
따라서 종래의 기술에서와 같이 감광막 패턴을 마스크로 금속층의 일부를 식각하여 형성하는 금속 배선에 비하여 선 폭이 작고 미세한 금속 배선을 형성할 수 있다.
상술한 바와 같이 본 발명에 의하면, 금속 배선 형성을 위해 질화막 및 폴리이미드층으로 패턴을 먼저 형성한 다음 배선용 금속층을 형성함으로써, 금속 배선의 네킹 원인인 금속층 표면에서의 난반사를 제거하여 뛰어난 수직 단면성을 가진 금속 배선을 형성할 수 있다. 또한 감광막 마스크를 이용한 종래의 기술에서 형성할 수 있는 금속 배선의 한계 선폭 보다 작은 미세한 선폭의 금속 배선을 형성할 수 있는 탁월한 효과가 있다.
Claims (1)
- 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 상부에 절연막, 비 감광성 폴리이미드층 및 질화막을 순차로 형성하는 단계와,상기 질화막의 선택된 영역을 식각하고 노출된 폴리이미드층을 현상액으로 제거하여 상기 절연막이 노출되도록 홈을 형성하되, 상기 폴리이미드층은 언더 컷이 발생되도록 질화막보다 안쪽으로 조금 더 식각되게 하는 단계와,상기 홈을 포함하는 전체 구조 상부에 스퍼터링 방법을 이용하여 금속층을 증착하되, 낮은 층덮힘 특성으로 인하여 상기 질화막 상부와 상기 홈사이에 노출된 절연막 상부에 각각 금속층이 증착되도록 한 후, 상기 절연막 상부에 증착된 금속층, 절연막 및 폴리이미드층을 순차로 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072742A KR19990053151A (ko) | 1997-12-23 | 1997-12-23 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072742A KR19990053151A (ko) | 1997-12-23 | 1997-12-23 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990053151A true KR19990053151A (ko) | 1999-07-15 |
Family
ID=66099378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072742A KR19990053151A (ko) | 1997-12-23 | 1997-12-23 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990053151A (ko) |
-
1997
- 1997-12-23 KR KR1019970072742A patent/KR19990053151A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536249A (en) | Integrated circuit processing methods | |
| KR970007822B1 (ko) | 반도체 장치의 제조 방법 | |
| JPS62276552A (ja) | パタ−ン形成用マスク及びそれを用いた電子装置の製造方法 | |
| KR0172255B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR19990053151A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100390963B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0148610B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100261578B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100384876B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100420414B1 (ko) | 금속 배선 형성 방법 | |
| KR100212011B1 (ko) | 패턴 형성용 마스크 및 이를 이용한 노광방법 | |
| KR100372816B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| KR100197124B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100796501B1 (ko) | 금속 패턴 형성 방법 | |
| KR100403323B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100367488B1 (ko) | 반도체소자제조방법 | |
| KR0184059B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100248340B1 (ko) | 반도체제조방법 | |
| KR100338107B1 (ko) | 반도체소자의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |