KR19990037427A - 저인덕턴스 집적 회로 패키지 - Google Patents

저인덕턴스 집적 회로 패키지 Download PDF

Info

Publication number
KR19990037427A
KR19990037427A KR1019980045092A KR19980045092A KR19990037427A KR 19990037427 A KR19990037427 A KR 19990037427A KR 1019980045092 A KR1019980045092 A KR 1019980045092A KR 19980045092 A KR19980045092 A KR 19980045092A KR 19990037427 A KR19990037427 A KR 19990037427A
Authority
KR
South Korea
Prior art keywords
integrated circuit
low inductance
platform
cavity
ground
Prior art date
Application number
KR1019980045092A
Other languages
English (en)
Other versions
KR100600202B1 (ko
Inventor
제임스 씨 허드슨
타미오 제이 험프리
Original Assignee
디. 크레이그 노룬드
휴렛트-팩카드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 크레이그 노룬드, 휴렛트-팩카드 캄파니 filed Critical 디. 크레이그 노룬드
Publication of KR19990037427A publication Critical patent/KR19990037427A/ko
Application granted granted Critical
Publication of KR100600202B1 publication Critical patent/KR100600202B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

볼 그리드 어레이와 같은 저인덕턴스 집적 회로 패키지(10)가 개시된다. 패키지에 장착된 집적 회로로 인한 전자기 방해(EMI)를 줄이기 위하여, 필터링 디바이스(30)가 집적회로를 유지하는 전력선(40) 및 접지선(42)중 적어도 하나에 접속된다. 바람직한 실시예에서, 다수의 필터링 커패시터(30)가 패키지의 공동(20)에 있거나 또는 공동(20) 근방에 있는 전력선(40)과 접지선(42) 사이에 접속된다.

Description

저인덕턴스 집적 회로 패키지
본 발명은 볼 그리드 어레이(ball grid arrays)에 관한 것으로, 보다 구체적으로는, 볼 그리드 어레이에서 원하지 않는 잡음을 줄이는 것에 관한 것이다.
볼 그리드 어레이(BGA; ball grid arrays) 등은 잘 알려져 있는 유형의 집적 회로 패키지이다. 전형적인 볼 그리드 어레이는 플랫폼(a platform) 상에 제공된 다이 부착 영역(a die attachment region)을 구비하는 플랫폼을 포함한다. 다이 부착 영역이 위치하는 구역은 일반적으로 공동이라고 하는 반면, 공동 주위의 주변 구역은 종종 가장자리라고 한다. 다수의 접촉 패드(contact pads)는 일반적으로 다이 부착 구역의 에지를 따라 배치되고, 접촉 패드는 플랫폼 내부에 있는 도선에 의해 플랫폼의 뒷면(설치되었을 때 밑면)에 있는 전도성 "볼"에 접속된다. 이러한 전도성 볼은 보통 그리드 패턴으로 ― 지금부터는, 일명 볼 그리드 어레이로 ― 배열된다. 전도성 볼은 볼 그리드 어레이 패키지와 인쇄 회로 기판 사이에 저인덕턴스 전기 접속부를 형성한다.
일반적으로 "잡음"이라고 하는 전자기 방해(EMI; electromagnetic interference)는 볼 그리드 어레이에 패키징된 회로를 포함하는 소형 고속 회로와 관련된 문제점이다. 볼 그리드 어레이 환경에서 EMI를 줄이기 위한 종래 기술의 시도에서는, 볼 그리드 어레이가 부착되는 인쇄 회로 기판에 커패시터를 배치하고 플랫폼의 이면에 커패시터를 형성하는 단계를 포함하였다. 인쇄 회로 기판에 장착된 커패시터 배열의 경우, 이 배열의 단점은 커패시터가 EMI 소스(패키징된 집적 회로)로부터 멀리 떨어져 배치되고 따라서 커패시터가 잡음 억제를 시도할 수 있기 전에 바람직하지 않은 잡음이 상당히 광범위하게 퍼진다는 점이다. 이면 커패시터 배열의 경우, 이러한 배열의 단점은 그 제조가 복잡하고 비용이 많이 드는 경향이 있으며, 볼 그리드 어레이의 높이를 높이면 그 크기를 조절할 필요가 있을 수도 있다는 점이다.
따라서, 본 발명의 목적은 잡음의 소스에 근접한 지점에서 EMI 및 관련 잡음을 기판 상에서 감소시킬 수 있는 볼 그리드 어레이를 제공하는 것이다.
본 발명의 다른 목적은 볼 그리드 어레이의 공동에서 잡음 감소 메커니즘을 갖는 볼 그리드 어레이를 제공하는 것이다.
본 발명의 또다른 목적은 EMI 및 관련 잡음을 억제하고 제조하는데 경제적인 볼 그리드 어레이를 제공하는 것이다.
본 발명의 이러한 목적 및 관련 목적은 본 명세서에서 설명되는 바와 같은 볼 그리드 어레이를 사용하여 성취된다.
일 실시예에서, 본 발명은 플랫폼의 제1 면에 형성된 다수의 저인덕턴스 장착 커패시터를 구비하는 플랫폼과, 상기 플랫폼의 제2 면에 형성되고 다이 부착 영역을 포함하는 공동과, 상기 다이 부착 영역 근방의 상기 공동에 형성되어 상기 다이 부착 영역에 장착된 집적 회로 패드를 수용하는 다수의 전기 접점―상기 전기 접점중 적어도 몇몇 접점은 상기 플랫폼에 있는 도선에 의해 상기 장착 도선중 몇몇 도선에 접속됨―과, 상기 전기 접점중 적어도 한 접점에 접속된 전력선과, 상기 전기 접점중 적어도 다른 접점에 접속된 접지선과, 상기 플랫폼의 상기 제 2 면에 제공되고 상기 전력선과 접지선중 적어도 한 선에 접속되어, 상기 다이 부착 영역에 장착된 집적 회로에 의해 발생된 EMI를 감소시키는 수단을 포함한다. 바람직한 실시예에서, EMI 감소 수단은 전력선과 접지선 사이에 접속되고, 필터링 커패시터를 포함한다. EMI 감소 수단은 또한 다이 부착 영역에 근접하게 표면 장착되는 것이 바람직하다.
다른 실시예에서, 본 발명은 플랫폼의 밑면에 형성된 다수의 저인덕턴스 장착 도선을 구비하는 플랫폼과, 상기 플랫폼의 윗면에 형성되고 다이 부착 영역을 포함하는 공동과, 상기 공동에 형성되어 상기 공동에 장착된 집적 회로에 전력을 제공하는 전력선과, 상기 공동에 형성되어 상기 공동에 장착된 집적 회로에 접지를 제공하는 접지선과, 상기 전력선과 상기 접지선중 적어도 한 선에 접속되어 상기 다이 부착 영역에 장착된 집적 회로에 의해 발생된 잡음을 필터링하는 필터링 디바이스를 포함한다.
본 발명의 상기 장점 및 특징과 관련 장점 및 특징의 달성은 본 발명의 다음의 보다 상세한 설명을 도면과 함께 재검토한 후, 당 업자에게 보다 명백해질 것이다.
도 1은 본 발명에 따른 볼 그리드 어레이에 대한 사시도,
도 2는 본 발명에 따른 도 1의 볼 그리드 어레이의 공동에 있는 도선에 대한 평면도.
도면의 주요 부분에 대한 부호의 설명
10 : 볼 그리드 어레이 12 : 플랫폼
14 : 가장자리 17, 18, 19 : 전도성 볼
20 : 공동 22 : 다이 장착 영역
24 : 전도성 트레이스 26 : 전력선
28 : 접지선 30 : 필터 커패시터
32, 36 : 접촉 패드 40 : 전력 루프
42 : 접지 루프
도 1을 참조하면, 본 발명에 따른 볼 그리드 어레이(10)의 사시도가 도시된다. 볼 그리드 어레이(10)는 플랫폼(12), 가장자리(14) 및 공동(20)을 통과한다. 공동(20)은 하나 또는 그 이상의 집적 회로(도시되지 않음) 또는 관련 디바이스가 위치하는 다이 장착 영역(22)을 포함한다.
공동(20)은 또한 집적 회로의 패드가 부착되는 다수의 전도성 트레이스(24)(도 2에서 보다 상세히 도시됨)를 포함한다. 공동에 있는 전도성 트레이스에 집적 회로를 부착하는 것은 당해 기술에서 잘 알려져 있다. 전도성 트레이스(24)는 볼 그리드 어레이(10) 내에 있는 도선에 의해 표면 장착 저인덕턴스 전도 범프 또는 볼(18)에 접속된다. 전도성 볼은 플랫폼(12)의 밑면에 그리드 패턴으로 배열되는 것이 바람직하고, 땜납 또는 전도성 에폭시 또는 유사한 전도성 재료로 만들어지는 것이 바람직하다. 신호 트레이스(24)와 전도성 볼(17-19) 사이의 도선의 레이아웃 및 형성은 당해 기술에서 잘 알려져 있다.
도 1은 볼(17)을 통하여 공급되는 전력선(26)과 볼(19)을 통해 공급되는 접지선(28)을 도 예시한다. 전력선(26) 및 접지선(28)은 공동에 있는 전력 루프(40) 및 접지 루프(42)에 각각 접속된다. 다수의 필터 커패시터(30)는 공동에서 집적회로에 의해 발생된 EMI를 감소시키기 위하여 아래에서 보다 상세히 논의되는 바와 같이 전력 루프와 접지 루프 사이에 접속되는 것이 바람직하다. 바람직한 실시예에서는 전력선과 접지선 사이에 필터 커패시터를 접속하는 반면, 다른 구현에서는 상이한 전력선 사이 또는 전력선과 공유 전기선 사이에서 필터 커패시터를 접속하는 것이 유익할 수 있다. 더욱이, 대안적 실시예에서, 필터 커패시터는 필터 커패시터(31)에 의해 표시되는 바와 같이 가장자리 영역에 제공될 수 있다. 그러한 배열이 잡음을 감소시킬 수 있지만, 표면 장착 커패시터와 매립된 전력 도선 및 접지 도선 사이에 접속하기 위한 바이어스의 형성을 필요로 할 수 있다.
도 2를 참조하면, 본 발명에 따른 도 1의 볼 그리드 어레이(10)의 공동(20)에 있는 도선의 평면도가 도시된다. 다수의 접촉 패드(32)는 다이 장착 영역(22)에 인접하게 제공된다. 영역(22)에 장착될 집적 회로의 패드는 종종 저인덕턴스 플립 장착(low inductance flip-mounting)에 의해서나 또는 알려져 있는 다른 기술에 의해 접촉 패드에 접속된다. 전도성 트레이스(24)중 몇몇 트레이스는 (위에서 논의된 바와 같이) 볼 그리드 어레이(10)의 내부 도선에 접속되어 있는 접촉 패드(32)와 접촉 패드(36) 사이에 접속된다. 다른 전도성 트레이스(24)는 전력 루프 및 접지 루프와 접촉 패드(32) 사이에 접속된다. 많은 수의 접촉 패드(32), 전도성 트레이스(24) 및 접촉 패드(36)로 인하여, 이러한 구성 요소의 대표적인 일부분만이 그 대응 도면 부호로 라벨이 붙여진다.
입력 전력선(26)에 접속되는 전력 루프(40)는 다이 장착 영역(22) 근방에 제공된다. 입력 접지선(28)에 접속되는 접지 루프(42)는 유사하게 다이 장착 영역(22) 근방에 제공된다.
도 2의 실시예에서, 4 필터 커패시터(30)가 전력 루프(40)와 접지 루프(42) 사이에 접속된다. 이러한 커패시터는 집적 회로에 바로 인접하게 필터링을 제공하며 이에 따라, 소스에 매우 근접한 EMI를 감소시킨다. 소스에 근접한 EMI를 감소시키면 이는 잡음이 있는 신호가 다른 구성 요소에 전파되는 것을 줄이고 잡음의 기생 효과를 줄이기 때문에 바람직하다. 더욱이, 도 2의 배열은 필터링 커패시터가 노출된 전력 루프 및 접지 루프 상에 직접 표면 장착될 수 있게 한다. 표면 장착은 표준 표면 장착 어셈블리 프로세스로 성취되는 것이 바람직하고, 필터 커패시터를 장착하는 편리하고 경제적인 방식이다.
생산할 때, 커패시터는 전도성 트레이스(24)의 와이어 결합 형성 전에 설치되는 것이 바람직하다. 커패시터는 커패시턴스가 약 0.1 마이크로 패러드에서부터 0.001 마이크로패러드까지의 범위에 있고 치수 호칭이 0402인 것이 바람직하다.
도 2가 다이 부착 영역의 코너에 있는 커패시터(30)를 예시하지만, 필터가 다이 부착 영역 어디에서나 위치할 수 있음을 인식해야 한다. 몇몇 응용의 경우 코너에 배치하는 것이 편리할 수 있다할 지라도, 일차적인 목적은 잡음을 줄이기 위하여 집적 회로에 근접한 필터링을 제공하는 것이다. 따라서, 커패시터는 도시된 것보다 적거나 또는 많은 수로 그리고, 커패시터가 EMI 및 관련 잡음의 필터링을 성취하는 다른 배열에서, 이웃하는 전도성 트레이스 사이에 제공될 수 있었다.
본 발명이 그 구체적인 실시예와 관련하여 설명되었지만, 본 발명이 더 수정될 수 있음을 이해할 것이며, 본 출원이 일반적으로 본 발명의 원리를 따르며, 본 발명이 속하는 기술에서 알려져 있거나 관례적인 관행에 속할 때, 앞서 제시된 기본 특징에 적용될 수 있을 때, 그리고 본 발명의 범위와 첨부된 청구 범위의 한계에 속할 때, 본 설명으로부터의 그러한 이탈을 포함하는 본 발명에 대한 임의의 변경, 사용 또는 적응을 커버하고자 의도된 것임을 이해할 것이다.
본 발명에 의하면, 다수의 필터링 커패시터가 패키지의 공동에 있거나 또는 공동 근방에 있는 전력선과 접지선 사이에 접속되어, 잡음의 소스에 근접한 지점에서 EMI 및 관련 잡음을 기판 상에서 감소시킬 수 있는 볼 그리드 어레이가 제공된다.

Claims (10)

  1. 저인턱턴스 집적 회로 패키지에 있어서,
    플랫폼의 제 1 면에 형성된 다수의 저인덕턴스 장착 도체(18)를 구비하는 플랫폼과,
    상기 플랫폼의 제 2 면에 형성되고 다이 부착 영역(22)을 포함하는 공동(20)과,
    상기 다이 부착 영역에 근접한 상기 공동에 형성되어, 상기 다이 부착 영역에 장착된 집적 회로의 패드를 수용하는 다수의 전기 접점(32) ― 상기 전기 접점중 적어도 몇몇 접점은 상기 플랫폼에 있는 도선에 의해 상기 장착 도체중 몇몇 도체에 접속됨 ― 과,
    상기 전기 접점중 적어도 한 접점에 접속된 전력선(40)과,
    상기 전기 접점중 적어도 다른 접점에 접속된 접지선(42)과,
    상기 플랫폼의 상기 제 2 면에 제공되고 상기 전력선(40) 및 상기 접지선(42)중 적어도 한 선에 접속되어, 상기 다이 부착 영역(22)에 장착된 집적 회로에 의해 발생되는 EMI를 감소시키는 수단(30)
    을 포함하는 저인덕턴스 집적 회로 패키지.
  2. 제 1 항에 있어서,
    상기 EMI 감소 수단(30)은 상기 전력선(40) 및 접지선(42)중 나머지 선에 접속되는 저인덕턴스 집적 회로 패키지.
  3. 제 1 항에 있어서,
    상기 EMI 감소 수단(30)은 상기 전력선(40)과 상기 접지선(42) 사이에 접속되는 저인덕턴스 집적 회로 패키지.
  4. 제 3 항에 있어서,
    상기 EMI 저감 수단(30)은 상기 공동(20) 내에 제공되는 저인덕턴스 집적 회로 패키지.
  5. 제 1 항에 있어서,
    상기 공동 주변의 상기 플랫폼(12)에 형성된 가장자리 영역(14)을 더 포함하되, 상기 EMI 감소 수단(30)은 상기 가장자리 영역에 제공되는 저인덕턴스 집적 회로 패키지.
  6. 제 1 항에 있어서,
    상기 저인덕턴스 장착 커패시터는 전도성 볼(18)인 저인덕턴스 집적 회로 패키지.
  7. 제 1 항에 있어서,
    상기 EMI 감소 수단은 필터 커패시터(30)를 포함하는 저인덕턴스 집적 회로 패키지.
  8. 제 1 항에 있어서,
    상기 전력선(40) 및 상기 접지선(42)은 각각 상기 다이 부착 영역을 둘러싸는 전력선 루프 및 접지선 루프를 포함하는 저인덕턴스 집적 회로 패키지.
  9. 제 8 항에 있어서,
    상기 EMI 감소 수단은 상기 전력 루프와 상기 접지 루프 사이에 각각 접속되는 다수의 필터 커패시터(30)를 포함하는 저인덕턴스 집적 회로 패키지.
  10. 제 9 항에 있어서,
    상기 다수의 필터 커패시터(30)는 상기 전력 루프(40) 및 상기 접지 루프(42)에 표면 장착되는 저인덕턴스 집적 회로 패키지.
KR1019980045092A 1997-10-30 1998-10-27 저인덕턴스집적회로패키지 KR100600202B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US96073597A 1997-10-30 1997-10-30
US08/960,735 1997-10-30
US8/960,735 1997-10-30

Publications (2)

Publication Number Publication Date
KR19990037427A true KR19990037427A (ko) 1999-05-25
KR100600202B1 KR100600202B1 (ko) 2006-09-22

Family

ID=25503549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045092A KR100600202B1 (ko) 1997-10-30 1998-10-27 저인덕턴스집적회로패키지

Country Status (5)

Country Link
US (1) US6476486B1 (ko)
EP (1) EP0913865A2 (ko)
JP (1) JPH11312776A (ko)
KR (1) KR100600202B1 (ko)
CN (1) CN1216402A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563299B1 (en) * 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
JP4892781B2 (ja) * 2001-01-18 2012-03-07 富士電機株式会社 半導体物理量センサ
DE10102354C1 (de) * 2001-01-19 2002-08-08 Infineon Technologies Ag Halbleiter-Bauelement mit ESD-Schutz
US6888240B2 (en) * 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6674646B1 (en) * 2001-10-05 2004-01-06 Skyworks Solutions, Inc. Voltage regulation for semiconductor dies and related structure
US20030122216A1 (en) * 2001-12-28 2003-07-03 Rabadam Eleanor P. Memory device packaging including stacked passive devices and method for making the same
US6642811B2 (en) * 2002-01-30 2003-11-04 International Business Machines Corporation Built-in power supply filter for an integrated circuit
US6683370B1 (en) * 2003-04-15 2004-01-27 Motorola, Inc. Semiconductor component and method of manufacturing same
US6744131B1 (en) * 2003-04-22 2004-06-01 Xilinx, Inc. Flip chip integrated circuit packages accommodating exposed chip capacitors while providing structural rigidity
TWM244576U (en) * 2003-07-16 2004-09-21 Via Tech Inc Chip package structure
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
JP2005347369A (ja) * 2004-06-01 2005-12-15 Renesas Technology Corp 半導体装置およびその製造方法
JPWO2006048932A1 (ja) * 2004-11-04 2008-05-22 株式会社ルネサステクノロジ 電子装置
US8169081B1 (en) 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
JP5404454B2 (ja) * 2010-01-29 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103413821A (zh) * 2013-05-07 2013-11-27 天津大学 半导体器件
KR102377472B1 (ko) 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143355A (ja) * 1983-02-04 1984-08-16 Nec Corp 半導体集積回路装置
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
KR950014110B1 (ko) * 1992-10-16 1995-11-21 금성일렉트론주식회사 반도체 조립장치
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5431332A (en) 1994-02-07 1995-07-11 Motorola, Inc. Method and apparatus for solder sphere placement using an air knife
US5468999A (en) 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5741729A (en) 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5600175A (en) * 1994-07-27 1997-02-04 Texas Instruments Incorporated Apparatus and method for flat circuit assembly
TW368745B (en) * 1994-08-15 1999-09-01 Citizen Watch Co Ltd Semiconductor device with IC chip highly secured
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
JP3123638B2 (ja) 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
JPH09199666A (ja) * 1996-01-23 1997-07-31 Nec Eng Ltd 半導体集積回路装置
US5811880A (en) * 1996-03-28 1998-09-22 Intel Corporation Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors
KR0179910B1 (ko) * 1996-04-22 1999-03-20 문정환 반도체 패키지
US5831810A (en) * 1996-08-21 1998-11-03 International Business Machines Corporation Electronic component package with decoupling capacitors completely within die receiving cavity of substrate
US5787575A (en) * 1996-09-09 1998-08-04 Intel Corporation Method for plating a bond finger of an intergrated circuit package
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same

Also Published As

Publication number Publication date
CN1216402A (zh) 1999-05-12
JPH11312776A (ja) 1999-11-09
US6476486B1 (en) 2002-11-05
EP0913865A2 (en) 1999-05-06
KR100600202B1 (ko) 2006-09-22

Similar Documents

Publication Publication Date Title
KR100600202B1 (ko) 저인덕턴스집적회로패키지
US5668406A (en) Semiconductor device having shielding structure made of electrically conductive paste
US6489669B2 (en) Integrated circuit device
JP3294490B2 (ja) Ｂｇａ型半導体装置
US5581122A (en) Packaging assembly with consolidated common voltage connections for integrated circuits
US5153379A (en) Shielded low-profile electronic component assembly
US6740971B2 (en) Cavity ball grid array apparatus having improved inductance characteristics
US6515870B1 (en) Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit
US5450289A (en) Semiconductor package and a printed circuit board applicable to its mounting
US20060091517A1 (en) Stacked semiconductor multi-chip package
US6956285B2 (en) EMI grounding pins for CPU/ASIC chips
US6496374B1 (en) Apparatus suitable for mounting an integrated circuit
KR930002810B1 (ko) 반도체장치
US6803655B2 (en) Semiconductor integrated circuit device with EMI prevention structure
US20060202335A1 (en) Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
KR100895816B1 (ko) 반도체 패키지
JP3082579B2 (ja) シールドケース
KR100623867B1 (ko) 반도체 회로기판의 레이아웃 방법
US20210035916A1 (en) Semiconductor package
KR20000028873A (ko) 집적 회로 어셈블리 및 집적 회로 어셈블리 형성 방법
JPH09293987A (ja) 混成集積回路パッケージ
KR20200015389A (ko) 모듈
US7838777B2 (en) Signal transmission structure, package structure and bonding method thereof
KR100331076B1 (ko) 반도체패키지의 가요성회로기판 구조_
KR100595317B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee