KR0179910B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR0179910B1
KR0179910B1 KR1019960012210A KR19960012210A KR0179910B1 KR 0179910 B1 KR0179910 B1 KR 0179910B1 KR 1019960012210 A KR1019960012210 A KR 1019960012210A KR 19960012210 A KR19960012210 A KR 19960012210A KR 0179910 B1 KR0179910 B1 KR 0179910B1
Authority
KR
South Korea
Prior art keywords
signal source
clock signal
semiconductor package
lead
external
Prior art date
Application number
KR1019960012210A
Other languages
English (en)
Other versions
KR970072335A (ko
Inventor
김예태
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019960012210A priority Critical patent/KR0179910B1/ko
Publication of KR970072335A publication Critical patent/KR970072335A/ko
Application granted granted Critical
Publication of KR0179910B1 publication Critical patent/KR0179910B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 종래의 반도체 패키지는 피시비 기판상에 클록신호원을 설치하게 되면 그 클록신호원 즉, 크리스탈 또는 세라믹필터와 캐패시터를 상기 반도체 패키지의 오에스시 1 리드와 오에스시 2 리드에 근접하게 접속연결하여야 하고, 또 그 주변에 빈번하게 변화하는 회로선의 배치는 회피하여야 하므로, 상기 피시비 기판의 패턴 설계시에 자유도가 떨어지게 되었고, 또 상기 클록신호원이 접속연결된 리드에 빈번하게 변화하는 신호원을 인접하게 연결할 경우 노이즈가 발생하는 문제점이 있었다. 이러한 문제점을 해결하기 위하여 본 발명은 클록신호원 즉, 크리스탈 또는 세라믹 필터와 캐패시터를 상기 반도체 패키지의 몸체위에 탑재하여 몰드함으로써, 그 반도체 패키지가 설치되는 피시비 기판상에 상기 클록신호원을 설치할 필요가 없게 되어 그 피시비 패턴 설계시에 자유도가 향상될 뿐만 아니라, 상기 클록신호원이 접속연결된 외부리드에 빈번하게 변화하는 신호원을 인접하게 연결하여도 노이즈가 발생하지 않게 되는 효과가 있다.

Description

반도체 패키지
제1도는 종래의 반도체 패키지의 피시비 기판에 설치된 상태를 보인 평면도.
제2도는 본 발명에 의한 세라믹 패키지에 클록신호원이 탑재되어 실장된 상태를 보인 평면도.
제3도는 본 발명에 의한 플라스틱 패키지에 클록신호원이 탑재되어 실장된 상태를 보인 평면도.
제4도는 본 발명에 의한 플라스틱 패키지에 사용되는 리드프레임의 구조를 보인 평면도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 반도체 패키지 12, 22 : 반도체 칩
13, 23 : 피시비 기판
14a, 14a', 24a, 24a' : 브이에스에스 외부리드
14b, 14b', 24b, 24b' : 오에스시 외부리드
15, 25 : 클록신호원 15a, 25a : 크리스탈 또는 세라믹 필터
15b, 15c, 25b, 25c : 캐패시터 26 : 리드프레임
본 발명은 반도체 패키지에 관한 것으로, 특히 몰드된 몸체위에 클록신호원을 탑재하여 그 클록신호원의 주변에서 발생하기 쉬운 노이즈를 감소시킴과 아울러 피시비의 패턴 설계시 자유도를 향상시킬 수 있도록 형성한 반도체 패키지에 관한 것이다.
일반적으로, 반도체 패키지는 도면 제1도에 도시된 바와 같이 상기 반도체 패키지(1)에 내장되어 있는 반도체 칩(2)을 보호하기 위한 에폭시 수지와 같은 물질로 몰드된 몸체의 외곽 테두리부에는 피시비(PCB : Print Circuit Board)기판(3)상의 여러 회로선과 연결하기 위한 다수개의 외부리드(4)가 있으며, 그 외부리드 중 일부는 전원을 공급받는 브이에스에스(VSS)리드(4a)가 있고, 또 클록신호원(5)을 접속연결하기 위한 오에스시 1(OSC1) 리드(4b)와 오에스시 2(OSC 2) 리드(4b')가 있다.
상기 클록신호원(5)은 주로 크리스탈 또는 세라믹필터(5a)와 캐패시터(5b,5c)가 사용되며, 그 클록신호원(5)은 상기 반도체 패키지(1)의 오에스시 1리드(4b)와 오에스시 2리드(4b')가 연결접속된 상기 피시비 기판상(3)의 회로라인에 연결접속되어 있다.
그러나, 상기와 같이 피시비 기판상에 클록신호원을 설치하게 되면 그 클록신호원 즉, 크리스탈 또는 세라믹필터와 캐패시터를 상기 반도체 패키지의 오에스시 1리드와 오에스시 2리드에 근접하게 접속연결하여야 하고, 또 그 주변에 빈번하게 변화하는 회로선의 배치는 회피하여야 하므로, 상기 피시비 기판의 패턴 설계시에 자유도가 떨어지게 되는 문제점이 있었다.
그리고, 상기 클록신호원이 접속연결된 리드에 빈번하게 변화하는 신호원을 인접하게 연결할 경우 노이즈가 발생하는 문제점이 있었다.
따라서, 본 발명의 목적은 상기의 문제점을 해결하여 상기 클록신호원의 주변에서 발생하기 쉬운 노이즈를 감소시킴과 아울러 상기 피시비의 패턴 설계시에 자유도를 향상시킬 수 있는 반도체 패키지를 제공함에 있다.
상기의 목적은 외부의 회로선과 연결접속할 수 있는 다수개의 외부리드와 그 외부리드가 연장되어 패들에 안착된 반도체 칩이 와이어에 의하여 연결접속된 내부리드로 구성된 리드프레임과 상기 안착된 반도체 칩을 보호하기 위한 세라믹 또는 플라스틱으로 몰드된 몸체가 있는 반도체 패키지에 있어서, 상기 반도체 칩이 몰드된 몸체위에 클록신호원을 탑재하여 실장한 것을 특징으로 하는 반도체 패키지에 의하여 달성된다.
상기 클록신호원은 브이에스에스 외부리드와 오에스시 외부리드가 형성된 부분에 탑재되어 실장된 것을 특징으로 한다.
이하, 본 발명의 반도체 패키지의 일실시예를 첨부된 도면에 의거하여 설명한다.
도면 제2도는 본 발명에 의한 세라믹 패키지에 클록신호원이 탑재되어 실장된 상태를 보인 평면도이고, 도면 제3도는 본 발명에 의한 플라스틱 패키지에 클록신호원이 탑재되어 실장된 상태를 보인 평면도이며, 도면 제4도는 본 발명에 의한 플라스틱 패키지에 사용되는 리드프레임의 구조를 보인 평면도이다.
상기 도면 제2도에 도시된 바와 같이 세라믹 패키지(11)에서 브이에스에스 외부리드(14a,14a')는 그 패키지(11)의 상부에 형성된 접속홀(Hole)(15b'',15c'')에 연결되고, 오에스시 외부리드(14b)는 접속홀(15a',15b')에 연결되며, 또 다른 오에스시 외부리드(14b')는 접속홀(15c',15c'')로 연결된다.
이때, 사이 접속홀(15a',15a''.15b',15b'',15c',15c'')은 외부리드를 형성하기 위한 패턴으로부터 상기 패키지(11)의 상부로 홀의 형상으로 적층기술을 이용하여 형성시킨다. 이러한 기술은 피기백(Piggy-Back) 형태의 패키지에서 사용하는 기술과 동일하다.
위의 내용을 정리하면, 상기 접속홀(15a',15b')이 오에스시 외부리드(14b)에 연결되고, 상기 다른 접속홀(15a'',15c')은 다른 오에스시 외부리드(14b')에 연결되며, 상기 또 다른 접속홀(15b'',15c'')은 브이에스에스 외부리드(14a,14a')에 연결된다.
상기와 같은 패키지(11)에 클록신호를 공급할 경우 상기 접속홀(15a',15a'')에 크리스탈 또는 세라믹필터(15a)의 단자를 연결시키고, 상기 다른 접속홀(15b',15b'')에 캐패시터(15b)를 연결하며, 상기 또 다른 접속홀(15c',15c'')에 다른 캐패시터(15c)를 연결하여 상기 클록신호원을 형성시킨다.
도면상의 미설명 부호 12는 반도체 칩이고, 13은 피시비 기판이다.
또, 도면 제3도에 도시된 바와 같이 플라스틱으로 몰드왼 반도체 패키지(21)는 도면 제4도에 도시된 바와 같이 리드프레임(26)에 상기 클록신호원(25) 즉, 크리스탈 또는 세라믹 필터(25a)와 캐패시터(25b,25c)를 탑재하여 전기적으로 연결할 수 있는 브이에스에스 외부리드(24a,24a')와 또 오에스시 외부리드(24b,24b')를 ㄴ자형으로 형성하여 그 외부리드(24a,24b,24b')를 상기 반도체 패키지(21)의 몰드된 몸체위로 절곡하여 그 절곡된 외부리드(24a, 24b, 24b')에 상기 크리스탈 또는 세라믹 필터(25a)와 캐패시터(25b,25c)를 전기적으로 통할 수 있게 연결하여 에폭시 콤파운드와 같은 플라스틱 재질로 몰드하여 형성한다.
도면상의 미설명 부호 22는 반도체 칩이고, 23은 피시비 기판이다.
상기와 같이 클록신호원(15,25) 즉, 크리스탈 또는 세라믹 필터(15a,25a)와 캐패시터(15b,15b',25b,25c)를 상기 반도체 패키지(11,21)의 몸체 위에 탑재하여 몰드함으로써, 그 반도체 패키지가 설치되는 피시비 기판상에 상기 클로신호원을 설치할 필요가 없게 되어 그 피시비 기판의 패턴 설계시에 자유도가 향상될 뿐만 아니라, 상기 클록신호원이 접속연결된 외부리드에 빈번하게 변화하는 신호원이 인접하게 연결되어도 노이즈가 발생하지 않게 되는 효과가 있다.

Claims (4)

  1. 외부의 회로선과 연결접속할 수 있는 다수개의 외부리드와 그 외부리드가 연장되어 패들에 안착된 반도체 칩이 와이어에 의하여 연결접속된 내부리드로 구성된 리드프레임과, 상기 안착된 반도체 칩을 보호하기 위한 세라믹 또는 플라스틱으로 몰드된 몸체가 있는 반도체 패키지에 있어서; 상기 반도체 칩이 몰드된 몸체위에 클록신호원을 탑재하여 실장한 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 클록신호원은 브이에스에스 외부리드와 오에스시 외부리드가 형성된 부분에 탑재되어 실장된 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 클록신호원은 크리스탈 또는 세라믹 필터와 캐패시터로 구성된 것을 특징으로 하는 반도체 패키지.
  4. 제1항에 있어서, 상기 플라스틱으로 몰드된 몸체를 갖는 반도체 패키지는 상기 클록신호원을 탑재할 수 있도록 리드프레임에 ㄴ자형의 외부리드를 형성하여 상기 몸체위로 접철 가능하도록 한 것을 특징으로 하는 반도체 패키지.
KR1019960012210A 1996-04-22 1996-04-22 반도체 패키지 KR0179910B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960012210A KR0179910B1 (ko) 1996-04-22 1996-04-22 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960012210A KR0179910B1 (ko) 1996-04-22 1996-04-22 반도체 패키지

Publications (2)

Publication Number Publication Date
KR970072335A KR970072335A (ko) 1997-11-07
KR0179910B1 true KR0179910B1 (ko) 1999-03-20

Family

ID=19456319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012210A KR0179910B1 (ko) 1996-04-22 1996-04-22 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0179910B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476486B1 (en) * 1997-10-30 2002-11-05 Agilent Technologies, Inc. Ball grid array package with supplemental electronic component

Also Published As

Publication number Publication date
KR970072335A (ko) 1997-11-07

Similar Documents

Publication Publication Date Title
KR950007070A (ko) 반도체 디바이스 패키지 제조 방법
US4819041A (en) Surface mounted integrated circuit chip package and method for making same
JPH05251613A (ja) 半導体パッケージ
JPH01181540A (ja) Ｔａｂパツケージ
KR980700688A (ko) 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법(Function-Differentiated Temperature Compensated Crystal Oscillator and Method of Producing the same)
US5488539A (en) Protecting cot packaged ICs during wave solder operations
KR920022431A (ko) 반도체 장치용 패키지
KR0179910B1 (ko) 반도체 패키지
KR20070076188A (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
JPH06326472A (ja) チップコンデンサ内蔵基板
JPH04162657A (ja) 半導体装置用リードフレーム
JP2541532B2 (ja) 半導体モジュ―ル
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
KR100270496B1 (ko) 패키지일측에만리드단자를구비한반도체장치
JPH10150120A (ja) プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置
US20230099673A1 (en) Semiconductor device and semiconductor module
KR0161813B1 (ko) 반도체 패키지
JPH0655971A (ja) 電子式方向指示器
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
KR940003216B1 (ko) 반도체 패키지
KR200248776Y1 (ko) 기판실장형반도체패키지
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
KR940009603B1 (ko) 반도체 패키지 및 그 제조방법
KR19980084427A (ko) 패키지장치의 내장형 바이패스 커패시터
JP2000151222A (ja) 高周波モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee