KR980700688A - 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법(Function-Differentiated Temperature Compensated Crystal Oscillator and Method of Producing the same) - Google Patents

기능 분화형 온도 보상 수정 발진기 및 그 제조 방법(Function-Differentiated Temperature Compensated Crystal Oscillator and Method of Producing the same) Download PDF

Info

Publication number
KR980700688A
KR980700688A KR1019970703843A KR19970703843A KR980700688A KR 980700688 A KR980700688 A KR 980700688A KR 1019970703843 A KR1019970703843 A KR 1019970703843A KR 19970703843 A KR19970703843 A KR 19970703843A KR 980700688 A KR980700688 A KR 980700688A
Authority
KR
South Korea
Prior art keywords
conductor leads
crystal oscillator
compensated crystal
temperature compensated
leads
Prior art date
Application number
KR1019970703843A
Other languages
English (en)
Other versions
KR100260102B1 (ko
Inventor
토마스 에이. 넥트
탠디 엠. 왓킨스
Original Assignee
안쏘니 제이. 살리, 주니어
모토롤라, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안쏘니 제이. 살리, 주니어, 모토롤라, 인크. filed Critical 안쏘니 제이. 살리, 주니어
Publication of KR980700688A publication Critical patent/KR980700688A/ko
Application granted granted Critical
Publication of KR100260102B1 publication Critical patent/KR100260102B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

리드 프레임(18)에 전기적으로 결합되고 성형된 패키지 몸체(36)에 캡슐로 보호된 집적 회로(12), 적어도 하나의 캐패시터(14) 및 압전 소자(16)를 구비한 기능 분화형 온도 보상 수정 발진기가 개시되어 있다. 리드 프레임(18)은 온도 보상 수정 발진기(10)의 여러 기능들에 각각 액세스하는 2개의 복수의 리드(20, 26)를 포함한다. 본 발명의 일 실시예에 따르면, 제1 복수의 리드(20)는 발진기(10)의 내부 기능들에 대한 사용자 액세스를 방지하도록 제거될 수 있다. 본 발명의 다른 실시예에 따르면, 제2 복수의 리드(26)는 발진기(10)의 내부 기능들에 대한 사용자 액세스를 허용하도록 절단될 수 있다. 이러한 구성은 다양한 사용자 응용 및 기능들에 대하여 단일 패키지를 사용할 수 있도록 한다.

Description

기능 분화형 온도 보상 수정 발진기 및 그 제조 방법(Function Differentiated Temperature Compensated Crystal Oscillator and Method of Producing the Same)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (10)

  1. 기능 분화형 온도 보상 수정발진기에 있어서, 집적 회로, 적어도 하나의 캐패시터, 압전 소자, 리드 프레임, 및 제1 및 제2 대향 측부 세트들을 포함하는 주변부를 가진 패키지 몸체를 포함하되; 상기 리드 프레임은, 내측부 및 외측부를 각각 구비하고 사용자 기판에 대한 접속용으로 구성된 제1 및 제2 복수의 도체 리드를 구비하되, 상기 제1 복수의 도체 리드 중 적어도 하나의 리드는 상기 제2 복수의 도체 리드 중 적어도 하나의 리드와 공통 전기 접속부를 가지며, 상기 집적 회로, 상기 적어도 하나의 캐피시터 및 상기 압전 소자는 상기 리드 프레임에 부착되고 상기 제1 및 제2 복수의 도체 리드에 전기적을 접속됨으로써, 적어도 하나의 다른 발진기 기능이 상기 제2 복수의 도체 리드상에서보다는 상기 제1 복수의 도체 리드상에서 유용하며; 상기 패키지 몸체는 상기 집적 회로, 상기 적어도 하나의 캐패시터, 상기 압전 소자, 및 상기 제1 및 제2 복수의 도체 리드의 내측부들을 캡슐로 보호하고, 상기 제1 복수의 도체 리드의 외측부들은 상기 제1 대향 측부 세트로부터 외측으로 연장되며, 상기 제2 복수의 도체 리드의 외측부들은 상기 제2 대향 측부 세트로부터 외측으로 연장된 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  2. 제1항에 있어서, 상기 도체 리드는 갈매기 날개(gull-wing)형, J형, 관통 구멍형 및 버트-조인트(butt-joint)형으로 구성된 그룹으로부터 선택된 구성을 가진 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  3. 제1항에 있어서, 상기 제1 복수의 도체 리드는 상기 패키지 몸체의 주변부의 상기 제1 대향 측부 세트와 실질적으로 동일 평면에 있게 되어, 상기 제1 복수의 도체 리드를 통한 상기 온도 보상 수정 발진기의 내부 기능들에 대한 외부 액세스가 실질적으로 방지되는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  4. 제1항에 있어서, 상기 제2 복수의 도체 리드는 상기 패키지 몸체의 주변부의 상기 제2 대향 측부 세트와 실질적으로 동일 평면에 있게 되어, 상기 제1 복수의 도체 리드를 통해 상기 온도 보상 수정 발진기의 내부 기능들에 대한 사용자의 외부 액세스가 실질적으로 허용되는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  5. 제1항에 있어서, 상기 패키지 몸체는 성형된 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  6. 제1항에 있어서, 상기 제1 및 제2 복수의 도체 리드는 상호간에 4개의 공통 전기 접속부를 가진 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기.
  7. 기능 분화형 온도 보상 수정 발진기 제조 방법에 있어서, 집적 회로, 적어도 하나의 캐패시터, 압전 소자, 및 내측부 및 외측부를 각각 구비한 제1 및 제2 복수의 도체 리드를 구비하되, 상기 제1 복수의 도체 리드 중 적어도 하나의 리드는 상기 제2 복수의 도체 리드중 적어도 하나의 리드와 공통 전기 접속부를 가진 리드 프레임을 제공하는 단계; 상기 집적 회로, 상기 적어도 하나의 캐패시터 및 상기 압전 소자를 상기 리드 프레임에 부착하는 단계; 상기 집적 회로, 상기 적어도 하나의 캐패시터 및 상기 압전 소자를 상기 제1 및 제2 복수의 도체 리드의 내측부들에 전기적으로 결합하여, 서로 다른 발진기 기능이 상기 제1 복수의 도체 리드상에서 보다는 상기 제2 복수의 도체 리드상에서 유용하게 하는 단계; 상기 집적 회로, 상기 적어도 하나의 캐패시터, 상기 압전 소자, 및 상기 제1 및 제2의 복수의 도체 리드의 내측부들을 캡슐로 보호하기 위하여 패키지 몸체를 성형하는 단계로서, 상기 패키지 몸체는 제1 및 제2 대향 측부 세트들을 포함하는 주변부를 구비하며, 상기 제1 및 제2 대향 측부 세트들은 상기 제1 대향 측부 세트로부터 외측으로 연장되는 상기 제1 복수의 도체 리드의 외측부들 및 상기 제2 대향 측부 세트로부터 외측으로 연장되는 상기 제2 복수의 도체 리드의 외측부들을 구비한 단계; 및 사용자 기판에 대한 접속용으로 상기 제1 및 제2 복수의 도체 리드의 외측부들을 구성하는 단계를 포함하는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기 제조 방법.
  8. 제7항에 있어서, 상기 구성 단계는 상기 도체 리드들을 갈매기 날개형, J형, 관통 구멍형, 및 버트-조인트형으로 이루어진 그룹으로부터 선택된 구성을 갖도록 형성하는 단계를 포함하는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기 제조 방법.
  9. 제7항에 있어서, 상기 패키지 몸체의 주변부의 상기 제1 대향 측부 세트와 실질적으로 동일 평면에 있도록 상기 제1 복수의 도체 리드의 외측부들을 잘라내는 단계를 더 포함하여, 상기 제1 복수의 도체 리드를 통한 상기 온도 보상 수정 발진기의 내부 기능들에 대한 외부 액세스를 실질적으로 방지하는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기 제조 방법.
  10. 제7항에 있어서, 상기 패키지 몸체의 주변부의 상기 제2 대향 측부 세트와 실질적으로 동일 평면에 있도록 상기 제2 복수의 도체 리드의 외측부들을 잘라내는 단계를 더 포함하여, 실질적으로 상기 제1 복수의 도체 리드를 통해 상기 온도 보상 수정 발진기의 내부 기능들에 대한 사용자의 외부 액세스를 허용하는 것을 특징으로 하는 기능 분화형 온도 보상 수정 발진기 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970703843A 1995-10-10 1996-08-05 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법 KR100260102B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/540,427 1995-10-10
US8/540427 1995-10-10
US08/540,427 US5608359A (en) 1995-10-10 1995-10-10 Function-differentiated temperature compensated crystal oscillator and method of producing the same

Publications (2)

Publication Number Publication Date
KR980700688A true KR980700688A (ko) 1998-03-30
KR100260102B1 KR100260102B1 (ko) 2000-07-01

Family

ID=24155414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970703843A KR100260102B1 (ko) 1995-10-10 1996-08-05 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법

Country Status (6)

Country Link
US (1) US5608359A (ko)
EP (1) EP0799496A4 (ko)
JP (1) JPH10510973A (ko)
KR (1) KR100260102B1 (ko)
CN (1) CN1166235A (ko)
WO (1) WO1997014183A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19638175C2 (de) * 1996-09-18 2000-05-25 Siemens Ag Integrierte Schaltung (Chip) mit einem diese in sich aufnehmenden Gehäuse und externer Konfigurationsmöglichkeit
JP3233059B2 (ja) * 1997-03-07 2001-11-26 株式会社村田製作所 超音波センサ
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
RU2122278C1 (ru) * 1997-07-09 1998-11-20 Открытое акционерное общество "МОРИОН" Термостатированный кварцевый генератор и способ настройки его терморегулятора
US6052036A (en) * 1997-10-31 2000-04-18 Telefonaktiebolaget L M Ericsson Crystal oscillator with AGC and on-chip tuning
US6351033B1 (en) * 1999-10-06 2002-02-26 Agere Systems Guardian Corp. Multifunction lead frame and integrated circuit package incorporating the same
US6559535B2 (en) * 2001-02-13 2003-05-06 Agere Systems Inc. Lead structure for sealing package
US6486535B2 (en) * 2001-03-20 2002-11-26 Advanced Semiconductor Engineering, Inc. Electronic package with surface-mountable device built therein
US7180359B2 (en) * 2004-12-22 2007-02-20 Analog Devices, Inc. Logarithmic temperature compensation for detectors
JP4763477B2 (ja) * 2005-02-25 2011-08-31 セイコーインスツル株式会社 リードフレーム及びそれを用いた表面実装型圧電振動子の製造方法、及び圧電振動子の樹脂モールド構造
US7832278B2 (en) * 2008-05-29 2010-11-16 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Multi-chip package
CN102366854A (zh) * 2011-09-22 2012-03-07 武汉昊昱微电子股份有限公司 一种晶振穿透焊接方法
US9892997B2 (en) * 2016-04-19 2018-02-13 Infineon Technologies Americas Corp. Adaptable molded leadframe package and related method
JP6822791B2 (ja) * 2016-07-04 2021-01-27 ラピスセミコンダクタ株式会社 半導体装置および半導体チップ
JP2019021944A (ja) * 2018-11-07 2019-02-07 ラピスセミコンダクタ株式会社 半導体装置および計測装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2613252A (en) * 1947-09-23 1952-10-07 Erie Resistor Corp Electric circuit and component
AU7174181A (en) * 1981-05-21 1982-12-07 Konami Industries Co., Ltd. Device for preventing a computer program from being copied
US4446475A (en) * 1981-07-10 1984-05-01 Motorola, Inc. Means and method for disabling access to a memory
EP0169941B1 (de) * 1984-07-31 1989-10-18 Siemens Aktiengesellschaft Monolithisch integrierte Halbleiterschaltung
US4916413A (en) * 1987-11-20 1990-04-10 Matsushima Kogyo Kabushiki Kaisha Package for piezo-oscillator
US4837184A (en) * 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic
JP2579190B2 (ja) * 1988-05-23 1997-02-05 株式会社日立製作所 電子部品およびその製造方法
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
US5343072A (en) * 1990-08-20 1994-08-30 Rohm Co., Ltd. Method and leadframe for making electronic components
JP3178068B2 (ja) * 1991-05-31 2001-06-18 セイコーエプソン株式会社 圧電発振器
US5327104A (en) * 1991-10-21 1994-07-05 Seiko Epson Corporation Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element
IT1252136B (it) * 1991-11-29 1995-06-05 St Microelectronics Srl Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica, con mezzi per una connessione elettrica al dissipatore di alta affidabilita'
US5371408A (en) * 1991-11-29 1994-12-06 Motorola, Inc. Integrated circuit package with removable shield
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5297008A (en) * 1991-12-31 1994-03-22 Compaq Computer Corporation (Compaq) Polymeric composite lead wire and method for making same
US5250841A (en) * 1992-04-06 1993-10-05 Motorola, Inc. Semiconductor device with test-only leads
US5301416A (en) * 1992-04-24 1994-04-12 Altera Corporation Surface mount chip carrier
US5243498A (en) * 1992-05-26 1993-09-07 Motorola, Inc. Multi-chip semiconductor module and method for making and testing
US5229640A (en) * 1992-09-01 1993-07-20 Avx Corporation Surface mountable clock oscillator module
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Mcp半導体装置
US5396032A (en) * 1993-05-04 1995-03-07 Alcatel Network Systems, Inc. Method and apparatus for providing electrical access to devices in a multi-chip module
US5381037A (en) * 1993-06-03 1995-01-10 Advanced Micro Devices, Inc. Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
JP2536436B2 (ja) * 1993-11-19 1996-09-18 日本電気株式会社 モ―ルド型半導体装置
US5428319A (en) * 1993-11-29 1995-06-27 Motorola, Inc. Method and apparatus for providing a modified temperature compensation signal in a TCXO circuit

Also Published As

Publication number Publication date
EP0799496A4 (en) 1998-12-30
CN1166235A (zh) 1997-11-26
US5608359A (en) 1997-03-04
WO1997014183A1 (en) 1997-04-17
JPH10510973A (ja) 1998-10-20
EP0799496A1 (en) 1997-10-08
KR100260102B1 (ko) 2000-07-01

Similar Documents

Publication Publication Date Title
KR980700688A (ko) 기능 분화형 온도 보상 수정 발진기 및 그 제조 방법(Function-Differentiated Temperature Compensated Crystal Oscillator and Method of Producing the same)
JPS6352781B2 (ko)
GB2112204A (en) Ceramic integrated circuit device
KR960002711A (ko) 전자 부품 및 그 제조 방법
JP2560805B2 (ja) 半導体装置
JPS61117858A (ja) 半導体装置
US5811880A (en) Design for mounting discrete components inside an integrated circuit package for frequency governing of microprocessors
US5805413A (en) Solid electrolytic capacitor
KR950015728A (ko) 표면 실장형 반도체 장치
KR0179910B1 (ko) 반도체 패키지
JPS6060746A (ja) 複合ダイオ−ド
JPH04186667A (ja) 半導体装置
JP2864995B2 (ja) 回路装置
JPH02177609A (ja) 表面弾性波デバイス
KR0129198B1 (ko) 반도체 패키지
KR950004217Y1 (ko) 표면실장용 모듈(Module)구조
JPH0119400Y2 (ko)
KR940009603B1 (ko) 반도체 패키지 및 그 제조방법
JPH01205457A (ja) システム化半導体装置
JPS607026Y2 (ja) コネクタ
JPH09148799A (ja) 電子部品およびその製造方法
JP2555991B2 (ja) パッケージ
JP2568720Y2 (ja) 誘電体同軸共振器
JPS5939087A (ja) 電子回路装置
JPH03283649A (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030328

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee