JP2579190B2 - 電子部品およびその製造方法 - Google Patents
電子部品およびその製造方法Info
- Publication number
- JP2579190B2 JP2579190B2 JP63123817A JP12381788A JP2579190B2 JP 2579190 B2 JP2579190 B2 JP 2579190B2 JP 63123817 A JP63123817 A JP 63123817A JP 12381788 A JP12381788 A JP 12381788A JP 2579190 B2 JP2579190 B2 JP 2579190B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plating
- wiring layer
- wiring board
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子部品、特に、配線基板にマイクロコン
ピュータ，メモリ等プログラムソフトを内蔵した電子部
品およびその製造方法に関する。
ピュータ，メモリ等プログラムソフトを内蔵した電子部
品およびその製造方法に関する。
マイクロコンピュータ，ゲートアレイ，メモリ等を搭
載した電子部品にあっては、ゲームソフト等のプログラ
ムソフトを記憶させてある。このような電子部品のパッ
ケージ形態の一つとして、たとえば、マルチレイア構造
のハイブリッドが知られている。マルチレイア構造とし
ては、たとえば、工業調査会発行「電子材料」1986年５
月号、昭和61年５月１日発行、P14〜P18には、ハイブリ
ッドマイクロエレクトロニクスについて記載されてい
る。この文献には、ガラスセラミックスからなる配線基
板の主面の３つのキャビティにそれぞれICを搭載し、か
つこれらキャビティをキャップで封止した構造が記載さ
れている。また、前記配線基板はグリーンシート法によ
る３次元回路構成となっていて、容量（Ｃ），抵抗
（Ｒ）が組み込まれている。また、外部端子となるピン
は、前記配線基板の下面に突設されている。
載した電子部品にあっては、ゲームソフト等のプログラ
ムソフトを記憶させてある。このような電子部品のパッ
ケージ形態の一つとして、たとえば、マルチレイア構造
のハイブリッドが知られている。マルチレイア構造とし
ては、たとえば、工業調査会発行「電子材料」1986年５
月号、昭和61年５月１日発行、P14〜P18には、ハイブリ
ッドマイクロエレクトロニクスについて記載されてい
る。この文献には、ガラスセラミックスからなる配線基
板の主面の３つのキャビティにそれぞれICを搭載し、か
つこれらキャビティをキャップで封止した構造が記載さ
れている。また、前記配線基板はグリーンシート法によ
る３次元回路構成となっていて、容量（Ｃ），抵抗
（Ｒ）が組み込まれている。また、外部端子となるピン
は、前記配線基板の下面に突設されている。
また、配線基板のメッキについては、日刊工業新聞社
発行「機能メッキ」1984年２月28日発行、P184〜P189に
記載されている。
発行「機能メッキ」1984年２月28日発行、P184〜P189に
記載されている。
マイクロコンピュータ，ゲートアレイ，メモリ等を組
み込んでプログラムソフトを内蔵したハイブリッド構造
の電子部品にあっては、配線基板の配線層のボンディン
グパッドをメッキするために利用されたメッキ用引出配
線が配線基板の側面等に露出している。たとえば、第10
図は、本出願人により開発されているプログラムソフト
を内蔵した電子部品におけるマルチレイア構造の配線基
板の模式図であるが、配線基板１は、その主面に二段構
造のキャビティ２を有している。このキャビティ２の底
３にはゲートアレイ，マイクロコンピュータ，メモリ等
を構成するICチップ４が固定される。また、配線基板１
内には多段に配線層５が設けられている。最上層の配線
層５の一部は、前記キャビティ２の段差面６上に延在し
ている。この段差面６上の配線層５の先端には、前記IC
チップ４の電極に一端を接続されるワイヤ７の他端が接
続される。このため、この段差面６上の配線層５の先端
部分には、前記ワイヤ７の接続性向上のために金等のメ
ッキが施される。なお、前記段差面６上に設けられるワ
イヤ７が接続される部分を、説明の便宜上、ワイヤ接続
用配線層８とも称する。また、前記ワイヤ接続用配線層
８の表面は、確実なメッキを行うため、電解メッキ法で
メッキされる。この電解メッキ法では、前記ワイヤ接続
用配線層８はメッキ電極と導通状態とする必要があるこ
とから、前記ワイヤ接続用配線層８を直接またはワイヤ
接続用配線層８に電気的に繋がる配線層５を配線基板１
の側面に露出する必要が生じる。そして、ワイヤ接続用
配線層８やこれに繋がる配線層５をそのまま引き延ばし
て配線基板１の側面等に露出させることができない場合
には、特にメッキのためにメッキ用引出配線層９が設け
られる。たとえば、このようなメッキ用引出配線層９は
最も下の段に設けられる。なお、前記ICチップ４が固定
されるキャビティ２の底の領域にもメタライズ層（配線
層）が設けられ、このメタライズ層表面にもメッキ膜が
設けられることもある。
み込んでプログラムソフトを内蔵したハイブリッド構造
の電子部品にあっては、配線基板の配線層のボンディン
グパッドをメッキするために利用されたメッキ用引出配
線が配線基板の側面等に露出している。たとえば、第10
図は、本出願人により開発されているプログラムソフト
を内蔵した電子部品におけるマルチレイア構造の配線基
板の模式図であるが、配線基板１は、その主面に二段構
造のキャビティ２を有している。このキャビティ２の底
３にはゲートアレイ，マイクロコンピュータ，メモリ等
を構成するICチップ４が固定される。また、配線基板１
内には多段に配線層５が設けられている。最上層の配線
層５の一部は、前記キャビティ２の段差面６上に延在し
ている。この段差面６上の配線層５の先端には、前記IC
チップ４の電極に一端を接続されるワイヤ７の他端が接
続される。このため、この段差面６上の配線層５の先端
部分には、前記ワイヤ７の接続性向上のために金等のメ
ッキが施される。なお、前記段差面６上に設けられるワ
イヤ７が接続される部分を、説明の便宜上、ワイヤ接続
用配線層８とも称する。また、前記ワイヤ接続用配線層
８の表面は、確実なメッキを行うため、電解メッキ法で
メッキされる。この電解メッキ法では、前記ワイヤ接続
用配線層８はメッキ電極と導通状態とする必要があるこ
とから、前記ワイヤ接続用配線層８を直接またはワイヤ
接続用配線層８に電気的に繋がる配線層５を配線基板１
の側面に露出する必要が生じる。そして、ワイヤ接続用
配線層８やこれに繋がる配線層５をそのまま引き延ばし
て配線基板１の側面等に露出させることができない場合
には、特にメッキのためにメッキ用引出配線層９が設け
られる。たとえば、このようなメッキ用引出配線層９は
最も下の段に設けられる。なお、前記ICチップ４が固定
されるキャビティ２の底の領域にもメタライズ層（配線
層）が設けられ、このメタライズ層表面にもメッキ膜が
設けられることもある。
しかし、このような配線基板１にあっては、電子部品
が分解された場合、前記配線層５やメッキ用引出配線層
９が配線基板１の側面あるいは主面に露出していること
から、この露出部分にプローブを当てて測定することに
よって、ICチップ４に内蔵されているプログラムソフト
が解読されてしまうおそれがある。
が分解された場合、前記配線層５やメッキ用引出配線層
９が配線基板１の側面あるいは主面に露出していること
から、この露出部分にプローブを当てて測定することに
よって、ICチップ４に内蔵されているプログラムソフト
が解読されてしまうおそれがある。
本発明の目的はプログラムソフトの読み取りができ難
いプログラムソフトの利益を守ることができるセキュリ
ティの高い電子部品を提供することにある。
いプログラムソフトの利益を守ることができるセキュリ
ティの高い電子部品を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
は、本明細書の記述および添付図面からあきらかになる
であろう。
本願において開示される発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、配線基板の配線層の少なくとも一部に電解
メッキによってメッキを施す工程を有する電子部品の製
造方法は、前記配線層表面にメッキを形成するために配
線基板に設けられるメッキ用引出配線を前記配線基板の
封止体で覆われる領域に設ける工程と、前記配線基板の
配線層表面に電解メッキによってメッキを施す工程と、
前記メッキ用引出配線を分断除去して本体の回路構成に
よる配線層パターンとする工程と、チップおよびワイヤ
ボンディング後に配線層を封止体で被う工程とを有する
ことを特徴とする。
メッキによってメッキを施す工程を有する電子部品の製
造方法は、前記配線層表面にメッキを形成するために配
線基板に設けられるメッキ用引出配線を前記配線基板の
封止体で覆われる領域に設ける工程と、前記配線基板の
配線層表面に電解メッキによってメッキを施す工程と、
前記メッキ用引出配線を分断除去して本体の回路構成に
よる配線層パターンとする工程と、チップおよびワイヤ
ボンディング後に配線層を封止体で被う工程とを有する
ことを特徴とする。
上記した電子部品の製造方法によって製造された電子
部品においては、電解メッキ工程で使用されたメッキ用
引出配線の分断痕が封止体によって封止された状態にな
って封止体の外部に露出しないため、この分断痕を通じ
て封止体の外部からICチップに電気的に接続することは
できない。したがって、例えば、ICチップに内蔵されて
いるプログラムソフトが不正に解読されるのを未然に防
止することができる。
部品においては、電解メッキ工程で使用されたメッキ用
引出配線の分断痕が封止体によって封止された状態にな
って封止体の外部に露出しないため、この分断痕を通じ
て封止体の外部からICチップに電気的に接続することは
できない。したがって、例えば、ICチップに内蔵されて
いるプログラムソフトが不正に解読されるのを未然に防
止することができる。
以下図面を参照して本発明の一実施例について説明す
る。
る。
第１図は本発明の一実施例によるプログラムソフトを
内蔵した電子部品の要部を示す正面図、第２図は同じく
電子部品における配線基板の断面図、第３図は同じく配
線基板の平面図、第４図は同じくキャビティにおける段
差面でのワイヤ接続用配線層およびメッキ用引出配線層
を示す一部の模式的平面図、第５図は同じく断面図、第
６図は同じくメッキ用引出配線層が除去された段差面を
示す模式的平面図、第７図は同じくキャビティ底のメッ
キ用引出配線層を示す一部の模式的平面図、第８図は同
じくキャビティ底のメッキ用引出配線層を分断除去した
状態を示す平面図、第９図は本発明の電子部品の製造方
法を示すフローチャートである。
内蔵した電子部品の要部を示す正面図、第２図は同じく
電子部品における配線基板の断面図、第３図は同じく配
線基板の平面図、第４図は同じくキャビティにおける段
差面でのワイヤ接続用配線層およびメッキ用引出配線層
を示す一部の模式的平面図、第５図は同じく断面図、第
６図は同じくメッキ用引出配線層が除去された段差面を
示す模式的平面図、第７図は同じくキャビティ底のメッ
キ用引出配線層を示す一部の模式的平面図、第８図は同
じくキャビティ底のメッキ用引出配線層を分断除去した
状態を示す平面図、第９図は本発明の電子部品の製造方
法を示すフローチャートである。
この実施例の電子部品は、その概要を第１図に示す
が、パッケージ本体10と、このパッケージ本体10の下面
から突出する複数のリード11とからなっている。前記パ
ッケージ本体10は、中段に隔壁12を有しかつ上下が開口
した箱型のいわゆるＥ型ケースとなっている。そして前
記隔壁12の上部は電池収容室13となるとともに、下部は
配線基板収容室14となっている。
が、パッケージ本体10と、このパッケージ本体10の下面
から突出する複数のリード11とからなっている。前記パ
ッケージ本体10は、中段に隔壁12を有しかつ上下が開口
した箱型のいわゆるＥ型ケースとなっている。そして前
記隔壁12の上部は電池収容室13となるとともに、下部は
配線基板収容室14となっている。
本発明において特徴的な配線基板１は、前記配線基板
収容室14に収容され，かつ硬質充填レジン15で封止され
ている。また、前記パッケージ本体10の上面は蓋体16で
封止されている。
収容室14に収容され，かつ硬質充填レジン15で封止され
ている。また、前記パッケージ本体10の上面は蓋体16で
封止されている。
プログラムソフト等の解読を行う場合、パッケージが
壊され、内部の配線基板１が取り出される。
壊され、内部の配線基板１が取り出される。
つぎに、本発明において特徴的な配線基板１について
説明する。配線基板１は、第２図に示されるように、多
層構造（マルチレイヤ）のハイブリッド基板となってい
る。この配線基板１の主面には、第２図および第３図に
示されるように、二段構造の３つのキャビティ２が設け
られている。そして、これらのキャビティ２の底３に
は、ゲートアレイ，マイクロコンピュータ，メモリ等を
構成するICチップ４が固定される。この電子部品は、こ
れらのICチップ４によってプログラムソフト、たとえ
ば、ゲームソフトが構成されている。
説明する。配線基板１は、第２図に示されるように、多
層構造（マルチレイヤ）のハイブリッド基板となってい
る。この配線基板１の主面には、第２図および第３図に
示されるように、二段構造の３つのキャビティ２が設け
られている。そして、これらのキャビティ２の底３に
は、ゲートアレイ，マイクロコンピュータ，メモリ等を
構成するICチップ４が固定される。この電子部品は、こ
れらのICチップ４によってプログラムソフト、たとえ
ば、ゲームソフトが構成されている。
一方、配線基板１内には多段に配線層５が設けられて
いる。最上層の配線層５の一部は、前記キャビティ２の
段差面６上に延在している。この段差面６上の配線層５
の先端には、前記ICチップ４の電極に一端を接続される
ワイヤ７の他端が接続されている。また、前記段差面６
上の配線層５の先端部分には、前記ワイヤ７の接続性向
上のために金等のメッキが施されている。なお、前記キ
ャビティ２にはフェノールレジン等の硬質レジン（封止
体）17が充填されている。この配線基板１の特徴的なこ
とは、第１図に示されるように、前記配線基板１の側面
に配線層５が露出しないことである。これによって、た
とえ電子部品のパッケージを壊して配線基板１を取り出
しても、露出する配線層にプローブを接触させてプログ
ラムソフトを解読することはできなくなり、セキュリテ
ィ性の高い配線基板１、換言するならばセキュリティ性
の高い電子部品となる。
いる。最上層の配線層５の一部は、前記キャビティ２の
段差面６上に延在している。この段差面６上の配線層５
の先端には、前記ICチップ４の電極に一端を接続される
ワイヤ７の他端が接続されている。また、前記段差面６
上の配線層５の先端部分には、前記ワイヤ７の接続性向
上のために金等のメッキが施されている。なお、前記キ
ャビティ２にはフェノールレジン等の硬質レジン（封止
体）17が充填されている。この配線基板１の特徴的なこ
とは、第１図に示されるように、前記配線基板１の側面
に配線層５が露出しないことである。これによって、た
とえ電子部品のパッケージを壊して配線基板１を取り出
しても、露出する配線層にプローブを接触させてプログ
ラムソフトを解読することはできなくなり、セキュリテ
ィ性の高い配線基板１、換言するならばセキュリティ性
の高い電子部品となる。
配線層表面に電解メッキによって金メッキ等のメッキ
を施した配線基板にあっては、前述のように、配線基板
の側面等に配線層が露出するのが一般的であり、これで
はプログラムソフト解読が容易となってしまう。
を施した配線基板にあっては、前述のように、配線基板
の側面等に配線層が露出するのが一般的であり、これで
はプログラムソフト解読が容易となってしまう。
つぎに、第９図のフローチャートを参照しながら電子
部品の製造について説明する。最初に配線基板１が製造
される。この配線基板１は、たとえば、三層のグリーン
シートで形成され、前記キャビティ２は最上層および中
層のグリーンシートの打ち抜き孔部によって形成され
る。そして、配線層５は各グリーンシートの界面および
図示はしないが各グリーンシートを貫いて形成される。
また、配線基板１の下面、すなわち、最下層のグリーン
シートの下面には、リード11が接続される端子が設けら
れる。キャビティ２の段差面６は中層のグリーンシート
の上面によって形成される。
部品の製造について説明する。最初に配線基板１が製造
される。この配線基板１は、たとえば、三層のグリーン
シートで形成され、前記キャビティ２は最上層および中
層のグリーンシートの打ち抜き孔部によって形成され
る。そして、配線層５は各グリーンシートの界面および
図示はしないが各グリーンシートを貫いて形成される。
また、配線基板１の下面、すなわち、最下層のグリーン
シートの下面には、リード11が接続される端子が設けら
れる。キャビティ２の段差面６は中層のグリーンシート
の上面によって形成される。
この実施例では、ICチップ４は所定の接着材によって
直接キャビティ２の底３上に固定される。また、ワイヤ
７が接続される配線層５、すなわち、ワイヤ接続用配線
層８の表面には、図示はしないが金メッキが施され、こ
の金メッキ部分にワイヤ７が接続される。また、この金
メッキは確実に設ける必要があり、かつ隣り合うワイヤ
接続用配線層８が相互にメッキ膜でブリッジ状に繋がる
ことを嫌うため、電解メッキ法によって形成される。こ
のため、各ワイヤ接続用配線層８はメッキ電極に接続す
るための端子、すなわち、メッキ引出配線層９を配線基
板１の表面に取り出す必要がある。この実施例では、こ
のメッキ引出配線層９は、第３図に示されるように、前
記キャビティ２の段差面６や底３に設けられる。
直接キャビティ２の底３上に固定される。また、ワイヤ
７が接続される配線層５、すなわち、ワイヤ接続用配線
層８の表面には、図示はしないが金メッキが施され、こ
の金メッキ部分にワイヤ７が接続される。また、この金
メッキは確実に設ける必要があり、かつ隣り合うワイヤ
接続用配線層８が相互にメッキ膜でブリッジ状に繋がる
ことを嫌うため、電解メッキ法によって形成される。こ
のため、各ワイヤ接続用配線層８はメッキ電極に接続す
るための端子、すなわち、メッキ引出配線層９を配線基
板１の表面に取り出す必要がある。この実施例では、こ
のメッキ引出配線層９は、第３図に示されるように、前
記キャビティ２の段差面６や底３に設けられる。
キャビティ２の段差面６にあっては、前記メッキ引出
配線層９は、第４図および第５図に示されるように段差
面６上に設けられる。ワイヤ接続用配線層８の一部は、
ハッチングが施されて示されるように、メッキ引出配線
層９によって電気的に導通状態である。また、前記段差
面６でメッキ引出配線層９に接続されないワイヤ接続用
配線層８は、第７図に示されるように、キャビティ２の
底３に設けられたメッキ引出配線層９に配線基板１内を
延材する配線層５を介して接続される。そして、電解メ
ッキ時は、メッキ電極はこれら段差面６のメッキ引出配
線層９および底３のメッキ引出配線層９に電気的に接触
されてメッキ処理が行われる。この結果、ワイヤ接続用
配線層８の表面には所望の厚さの金メッキ膜が形成され
ることになる。
配線層９は、第４図および第５図に示されるように段差
面６上に設けられる。ワイヤ接続用配線層８の一部は、
ハッチングが施されて示されるように、メッキ引出配線
層９によって電気的に導通状態である。また、前記段差
面６でメッキ引出配線層９に接続されないワイヤ接続用
配線層８は、第７図に示されるように、キャビティ２の
底３に設けられたメッキ引出配線層９に配線基板１内を
延材する配線層５を介して接続される。そして、電解メ
ッキ時は、メッキ電極はこれら段差面６のメッキ引出配
線層９および底３のメッキ引出配線層９に電気的に接触
されてメッキ処理が行われる。この結果、ワイヤ接続用
配線層８の表面には所望の厚さの金メッキ膜が形成され
ることになる。
電解メッキ終了後、前記メッキ引出配線層９は分断除
去される。この結果、前記配線基板１における配線層５
のパターンは所望の回路構成を形成することになる。前
記段差面６におけるメッキ引出配線層９の除去は、たと
えば、ミニタリング等を用い、第４図および第５図に二
点鎖点で示されるように段差面６の縁を削り取ることに
よって行われる。この結果、第６図に示されるように、
メッキ引出配線層９によって電気的に接続されていたワ
イヤ接続用配線層８は、相互に電気的に独立した状態と
なる。また、キャビティ２の底３に設けられたメッキ引
出配線層９に対しては、一点鎖線に沿うようにレーザ光
を照射させることによって、第８図に示されるように、
メッキ引出配線層９を切断除去することができる。この
ようなメッキ引出配線層９の分断除去作業によって、電
解メッキ時は相互に電気的に接続状態となっていたワイ
ヤ接続用配線層８は、それぞれ独立状態となり、所望の
回路構成となる。
去される。この結果、前記配線基板１における配線層５
のパターンは所望の回路構成を形成することになる。前
記段差面６におけるメッキ引出配線層９の除去は、たと
えば、ミニタリング等を用い、第４図および第５図に二
点鎖点で示されるように段差面６の縁を削り取ることに
よって行われる。この結果、第６図に示されるように、
メッキ引出配線層９によって電気的に接続されていたワ
イヤ接続用配線層８は、相互に電気的に独立した状態と
なる。また、キャビティ２の底３に設けられたメッキ引
出配線層９に対しては、一点鎖線に沿うようにレーザ光
を照射させることによって、第８図に示されるように、
メッキ引出配線層９を切断除去することができる。この
ようなメッキ引出配線層９の分断除去作業によって、電
解メッキ時は相互に電気的に接続状態となっていたワイ
ヤ接続用配線層８は、それぞれ独立状態となり、所望の
回路構成となる。
つぎに、このような配線基板１の各キャビティ２の底
３には、所望の接着材によって、ICチップ４が固定され
る。ICチップ４はゲートアレイを構成するチップ，マイ
クロコンピュータを構成するチップ，メモリを構成する
チップからなっている。
３には、所望の接着材によって、ICチップ４が固定され
る。ICチップ４はゲートアレイを構成するチップ，マイ
クロコンピュータを構成するチップ，メモリを構成する
チップからなっている。
つぎに、前記ICチップ４の電極と段差面６上に延在す
るワイヤ接続用配線層８は、それぞれ金線からなるワイ
ヤ７で接続される。
るワイヤ接続用配線層８は、それぞれ金線からなるワイ
ヤ７で接続される。
つぎに、前記キャビティ２にはフェノールレジン等の
硬質レジン（封止体）17が充填されかつベーキングされ
る。この結果、キャビティ２が硬質レジン17で埋まるた
め、配線基板１の表面にはリード取付用以外のプログラ
ムソフトを解読できるようなセキュリティ的に重要とな
る配線層５は露出しなくなり、プローブを当ててプログ
ラムソフトを解読することもできなくなる。
硬質レジン（封止体）17が充填されかつベーキングされ
る。この結果、キャビティ２が硬質レジン17で埋まるた
め、配線基板１の表面にはリード取付用以外のプログラ
ムソフトを解読できるようなセキュリティ的に重要とな
る配線層５は露出しなくなり、プローブを当ててプログ
ラムソフトを解読することもできなくなる。
つぎに、このような配線基板１はリード11が取り付け
られた後、電池を始めとする各部品が取り付けられたパ
ッケージ本体10の配線基板収容室14に組み込まれ、かつ
フェノールレジン等からなる硬質充填レジン15で封入さ
れる。
られた後、電池を始めとする各部品が取り付けられたパ
ッケージ本体10の配線基板収容室14に組み込まれ、かつ
フェノールレジン等からなる硬質充填レジン15で封入さ
れる。
このような実施例によれば、つぎのような効果が得ら
れる。
れる。
（１）本発明のプログラムソフト内蔵の電子部品にあっ
ては、配線基板の表面にプログラムソフトを解読できる
配線層が露出していないことから、プログラムソフトが
読み出されることがないという効果が得られる。
ては、配線基板の表面にプログラムソフトを解読できる
配線層が露出していないことから、プログラムソフトが
読み出されることがないという効果が得られる。
（２）本発明の電子部品の製造にあっては、配線基板の
側面にメッキ引出配線層を始めとするセキュリティ上重
要となる配線層は露出しないように製造されるととも
に、ワイヤ接続用配線層の表面に電解メッキを施す際使
用されるメッキ引出配線層は、キャビティの段差面や底
に設けられるが、電解メッキ後は除去されることから、
プログラムソフトの解読ができ難い電子部品を提供する
ことができるという効果が得られる。
側面にメッキ引出配線層を始めとするセキュリティ上重
要となる配線層は露出しないように製造されるととも
に、ワイヤ接続用配線層の表面に電解メッキを施す際使
用されるメッキ引出配線層は、キャビティの段差面や底
に設けられるが、電解メッキ後は除去されることから、
プログラムソフトの解読ができ難い電子部品を提供する
ことができるという効果が得られる。
（３）上記（１）および（２）により、本発明によれ
ば、ゲームソフト解読ができ難い安全性の高い電子部品
を提供することができるという相乗効果が得られる。
ば、ゲームソフト解読ができ難い安全性の高い電子部品
を提供することができるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、電解メッキ
後除去されるメッキ引出配線層を配線基板の主面に設け
ても前記実施例同様な効果が得られる。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない、たとえば、電解メッキ
後除去されるメッキ引出配線層を配線基板の主面に設け
ても前記実施例同様な効果が得られる。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野であるプログラムソフト
を有する電子部品に適用した場合について説明したが、
それに限定されるものではない。
明をその背景となった利用分野であるプログラムソフト
を有する電子部品に適用した場合について説明したが、
それに限定されるものではない。
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
本発明によれば、メッキ用引出配線の分断痕は封止体
によって封止された状態になっているため、メッキ用引
出配線の分断痕を通じて封止体の外部からICチップに電
気的に接続するのを防止することができ、その結果、例
えば、ICチップに内蔵されているプログラムソフトが不
正に解読されるのを未然に防止することができる。
によって封止された状態になっているため、メッキ用引
出配線の分断痕を通じて封止体の外部からICチップに電
気的に接続するのを防止することができ、その結果、例
えば、ICチップに内蔵されているプログラムソフトが不
正に解読されるのを未然に防止することができる。
第１図は本発明の一実施例によるプログラムソフトを内
蔵した電子部品の要部を示す正面図、 第２図は同じく電子部品における配線基板の断面図、 第３図は同じく配線基板の平面図、 第４図は同じくキャビティにおける段差面でのワイヤ接
続用配線層およびメッキ用引出配線層を示す一部の模式
的平面図、 第５図は同じく断面図、 第６図は同じくメッキ用引出配線層が除去された段差面
を示す模式的平面図、 第７図は同じくキャビティ底のメッキ用引出配線層を示
す一部の模式的平面図、 第８図は同じくキャビティ底のメッキ用引出配線層を分
断除去した状態を示す平面図、 第９図は本発明の電子部品の製造方法を示すフローチャ
ート、 第10図は本出願人の開発によるプログラムソフト内蔵の
電子部品における配線基板を示す一部を断面とした正面
図である。 １……配線基板、２……キャビティ、３……底、４……
ICチップ、５……配線層、６……段差面、７……ワイ
ヤ、８……ワイヤ接続用配線層、９……メッキ用引出配
線層、10……パッケージ本体、11……リード、12……隔
壁、13……電池収容室、14……配線基板収容室、15……
硬質充填レジン、16……蓋体、17……硬質レジン（封止
体）。
蔵した電子部品の要部を示す正面図、 第２図は同じく電子部品における配線基板の断面図、 第３図は同じく配線基板の平面図、 第４図は同じくキャビティにおける段差面でのワイヤ接
続用配線層およびメッキ用引出配線層を示す一部の模式
的平面図、 第５図は同じく断面図、 第６図は同じくメッキ用引出配線層が除去された段差面
を示す模式的平面図、 第７図は同じくキャビティ底のメッキ用引出配線層を示
す一部の模式的平面図、 第８図は同じくキャビティ底のメッキ用引出配線層を分
断除去した状態を示す平面図、 第９図は本発明の電子部品の製造方法を示すフローチャ
ート、 第10図は本出願人の開発によるプログラムソフト内蔵の
電子部品における配線基板を示す一部を断面とした正面
図である。 １……配線基板、２……キャビティ、３……底、４……
ICチップ、５……配線層、６……段差面、７……ワイ
ヤ、８……ワイヤ接続用配線層、９……メッキ用引出配
線層、10……パッケージ本体、11……リード、12……隔
壁、13……電池収容室、14……配線基板収容室、15……
硬質充填レジン、16……蓋体、17……硬質レジン（封止
体）。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−167341（ＪＰ，Ａ) 特開 平１−114046（ＪＰ，Ａ)
Claims (2)
- 【請求項１】少なくとも一部に電解メッキされた配線層
を有する配線基板と、この配線基板に固定されて前記配
線層に電気的に接続されているICチップと、前記配線基
板に形成されて前記ICチップおよび前記配線層の少なく
とも一部を封止する封止体とを有する電子部品であっ
て、 前記電解メッキされる配線層に電気的に繋がるメッキ用
引出配線が、前記配線基板における前記封止体によって
封止される領域に形成され、このメッキ用引出配線は前
記配線基板における前記封止体が形成される領域内にお
いて分断除去され、その分断痕が前記封止体によって封
止されていることを特徴とする電子部品。 - 【請求項２】配線基板の配線層の少なくとも一部に電解
メッキによってメッキを施す工程を有する電子部品の製
造方法であって、前記配線層表面にメッキを形成するた
めに配線基板に設けられるメッキ用引出配線を前記配線
基板の封止体で覆われる領域に設ける工程と、前記配線
基板の配線層表面に電解メッキによってメッキを施す工
程と、前記メッキ用引出配線を分断除去して本体の回路
構成による配線層パターンとする工程と、チップおよび
ワイヤボンディング後に配線層を封止体で被う工程とを
有することを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123817A JP2579190B2 (ja) | 1988-05-23 | 1988-05-23 | 電子部品およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63123817A JP2579190B2 (ja) | 1988-05-23 | 1988-05-23 | 電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01293524A JPH01293524A (ja) | 1989-11-27 |
| JP2579190B2 true JP2579190B2 (ja) | 1997-02-05 |
Family
ID=14870080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63123817A Expired - Fee Related JP2579190B2 (ja) | 1988-05-23 | 1988-05-23 | 電子部品およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2579190B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5608359A (en) * | 1995-10-10 | 1997-03-04 | Motorola, Inc. | Function-differentiated temperature compensated crystal oscillator and method of producing the same |
-
1988
- 1988-05-23 JP JP63123817A patent/JP2579190B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01293524A (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831833A (en) | Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching | |
| JP3784976B2 (ja) | 半導体装置 | |
| KR100452819B1 (ko) | 칩 패키지 및 그 제조방법 | |
| US5018051A (en) | IC card having circuit modules for mounting electronic components | |
| US4458291A (en) | Package for enclosing semiconductor elements | |
| KR100944695B1 (ko) | 위치 정보를 갖는 배선 기판 | |
| US7629679B2 (en) | Semiconductor package, memory card including the same, and mold for fabricating the memory card | |
| JPH07504786A (ja) | Ｉｃチップパッケージ及びその製造方法 | |
| JP2005353700A (ja) | 面実装型電子部品とその製造方法 | |
| JP7081090B2 (ja) | 配線基板、プローブカード、及び、配線基板の製造方法 | |
| JP2579190B2 (ja) | 電子部品およびその製造方法 | |
| JPH01261849A (ja) | 半導体装置の製造方法 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| US20010022391A1 (en) | Substrate for semiconductor device and semiconductor device fabrication using the same | |
| JP2001024097A (ja) | チップパッケージ基板構造とその製造方法 | |
| JP2890635B2 (ja) | 半導体装置 | |
| JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
| JP2608920B2 (ja) | Ｉｃカードおよびｉｃモジュール | |
| JP2005011871A (ja) | 積層型電子部品 | |
| JP2664730B2 (ja) | Ｉｃカードおよびｉｃモジュール | |
| JPH081109Y2 (ja) | 複数チップ内蔵のｉｃモジュール | |
| JPS6221016Y2 (ja) | ||
| JPS58105546A (ja) | 半導体パツケ−ジング方法 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JPH06821Y2 (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |