KR19990036538A - 플래쉬 메모리 내장 마이크로컴퓨터 - Google Patents

플래쉬 메모리 내장 마이크로컴퓨터 Download PDF

Info

Publication number
KR19990036538A
KR19990036538A KR1019980024037A KR19980024037A KR19990036538A KR 19990036538 A KR19990036538 A KR 19990036538A KR 1019980024037 A KR1019980024037 A KR 1019980024037A KR 19980024037 A KR19980024037 A KR 19980024037A KR 19990036538 A KR19990036538 A KR 19990036538A
Authority
KR
South Korea
Prior art keywords
voltage
flash memory
power supply
transfer means
converter
Prior art date
Application number
KR1019980024037A
Other languages
English (en)
Other versions
KR100286187B1 (ko
Inventor
가츠노부 혼고
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990036538A publication Critical patent/KR19990036538A/ko
Application granted granted Critical
Publication of KR100286187B1 publication Critical patent/KR100286187B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

종래에 플래쉬 메모리의 기입, 소거, 검증(verify)시에 생성되는 전원의 측정은 테스터에 의한 측정이 불가능하여, 전원선에 프로브를 접촉하여 측정하기 때문에, 측정에 시간을 요함과 더불어 정확한 측정이 곤란하였다.
본 발명에 따르면, 마이크로컴퓨터로의 아날로그 입력 신호를 A/D 변환기에 공급하는 제 1 전압 전달 수단과, 플래쉬 전원 발생 회로에 의해 발생된 플래쉬 메모리 리라이트 전압을 A/D 변환기의 입력 단자측에 전달하는 제 2 전압 전달 수단을 구비하여, 통상 동작 모드에서는 제 1 전압 전달 수단을 온(ON) 상태, 제 2 전압 전달 수단을 오프(OFF) 상태로 하고, 플래쉬 메모리용 전원의 측정 모드에서는 제 1 전압 전달 수단을 오프 상태, 제 2 전압 전달 수단을 온 상태로 하여 전압을 측정한다.

Description

플래쉬 메모리 내장 마이크로컴퓨터
본 발명은 플래쉬 메모리를 내장한 마이크로컴퓨터(이하, 마이크로컴퓨터라고 칭함)에 관한 것으로, 특히 내장된 중앙 연산 처리 장치(이하, CPU라고 칭함)를 이용하여 플래쉬 메모리의 소거, 기입 제어를 수행하는 기능을 갖는 마이크로컴퓨터에 관한 것이다.
마이크로컴퓨터에 내장된 플래쉬 메모리의 내용을 소거(erase), 기입(program)하는 방법으로서, 종래 크게 나누어 CPU를 정지시킨 상태에서 외부의 플래쉬 라이터(flash writer)를 이용하여 리라이트하는 외부 리라이트 모드와, 내장 CPU를 이용하여 플래쉬 메모리 내용의 리라이트를 제어하는 CPU 리라이트 모드가 있다.
도 13은 종래의 CPU 리라이트 모드가 부가된 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 도 13에 있어서, 참조부호 (1)은 마이크로컴퓨터, 참조부호 (2)는 CPU, 참조부호 (3)은 플래쉬 메모리부, 참조부호 (4)는 RAM, 참조부호 (5)는 A/D 변환기, 참조부호 (6)은 타이머, 직렬 I/O, D/A 변환기, 감시 타이머 등의 주변 장치, 참조부호 (7)은 입출력 포트 제어부, 참조부호 (8)은 CPU(2)와 플래쉬 메모리부(3), RAM(4), A/D 변환기(5), 주변 장치(6), 입출력 포트 제어부(7) 사이에 접속된 데이터 버스이다.
상기 플래쉬 메모리부(3)는 플래쉬 메모리(메모리 셀 어레이)(10), 어드레스 디코더(11), 센스 앰프/기입 회로(12), 소스 회로(13), 플래쉬 전원 발생 회로(17), 플래쉬 메모리 제어부(18)를 가지며, 이 플래쉬 메모리 제어부(18)는 순서 회로(20), 플래쉬 제어 레지스터(21), 플래쉬 커맨드 레지스터(22), 커맨드 디코더(23)를 갖는다. 그리고, 플래쉬 메모리 제어부(18)는 제어선(31, 32)을 거쳐 센스 앰프/기입 회로(12), 플래쉬 전원 발생 회로(17)와 접속되어 있다.
플래쉬 전원 발생 회로(17)에서 생성한 전압은 전원선(35, 36, 37)을 통해 센스 앰프/기입 회로(12), 어드레스 디코더(11), 소스 회로(13)로 공급된다. 또한, 플래쉬 전원 발생 회로(17)는 전원 단자(60, 61, 62)를 통하여 외부로부터 입력되는 전원 VPP, VCC, VSS를 이용하여 전원선(35, 36, 37)으로 출력하는 전압을 생성한다.
참조부호 (80, 81, 8n)은 입력 단자(70, 71, 7n)으로부터 입력되는 아날로그 전압을 선택하여 A/D 변환기(5)의 입력단 ANIN으로 공급하는 전송 게이트, 단자(67)는 A/D 변환기(5)의 변환 동작 개시를 외부 트리거에 의해 실행시키는 경우의 외부 트리거 ADTRG입력 단자이다.
도 14는 도 13에 있어서의 전송 게이트(80, 81, 8n) 중 하나의 구성을 나타내는 회로도로서, 마름모꼴로 나타내는 전송 게이트(200)가 N 채널 트랜지스터(201)와 P 채널 트랜지스터(202)로 구성되어 있다.
다음에 CPU 리라이트 모드의 동작을 설명한다.
(a) CPU(2)는 플래쉬 메모리(10)에 저장되어 있는 CPU 리라이트 동작 제어 프로그램(이하, 부트용 프로그램(boot program)이라고 칭함)을 데이터 버스(8)를 거쳐 RAM(4)에 전송한다.
(b) RAM(4)내의 부트용 프로그램으로 점프(jump)(이하의 동작을 RAM내의 부트용 프로그램에 의해 실행시키기 위함).
(c) CPU(2)가 플래쉬 제어 레지스터(21)내의 「CPU 리라이트 모드 선택 비트」에 「1」을 기입하고, 이 모드를 선택한다.
(d) 마이크로컴퓨터(1)의 외부로부터 플래쉬 전원 발생 회로(17)에 기입, 소거시에 사용하는 고전압 VPP(12.0V)를 공급한다. 이에 따라, 플래쉬 메모리용 전원의 생성이 가능해진다.
(e) CPU(2)는 플래쉬 커맨드 레지스터(22)에 커맨드를 기입한다.
(f) 커맨드 디코더(23)는 플래쉬 커맨드 레지스터(22)에 기입된 커맨드를 해독하여 순서 회로(20)에 어떤 커맨드를 실행시킬 것인가를 전달한다.
(g) 순서 회로(20)는 그 커맨드에 대응하는 순서를 따라, 제어선(31, 32)을 거쳐 플래쉬 전원 발생 회로(17), 어드레스 디코더(11), 센스 앰프/기입 회로(12)를 적절한 타이밍에서 동작시킨다.
(h) 플래쉬 전원 발생 회로(17)는 전원선(35, 36, 37)에 필요한 레벨의 전압을 필요한 타이밍에서 발생시켜, 센스 앰프/기입 회로(12), 어드레스 디코더(11), 소스 회로(13)로 각각 공급한다.
상기 커맨드로서는, 예를 들면 다음과 같은 것이 있다.
판독 커맨드 : 플래쉬 메모리의 내용을 판독한다.
프로그램 커맨드 : 플래쉬 메모리로의 기입을 수행한다.
프로그램 검증 커맨드 : 기입 실행후 데이터가 기입되었는지 여부를 확인하기 위하여 플래쉬 메모리의 내용을 판독한다.
소거 커맨드 : 플래쉬 메모리의 내용을 소거한다.
소거 검증 커맨드 : 소거 실행후 데이터가 소거되었는지 여부를 확인하기 위해서 플래쉬 메모리의 내용을 판독한다.
도 15는 각 커맨드 실행 중에 플래쉬 전원 발생 회로(17)로부터 출력되는 전원의 전압 레벨이 어떻게 설정되었는지를 예시하는 도면이다.
도 16은 각 커맨드 실행 중의 움직임을 설명하기 위하여 플래쉬 메모리(10), 어드레스 디코더(11), 센스 앰프/기입 회로(12), 소스 회로(13)로부터 1 비트의 메모리 셀에 접속되는 부분을 추출하여 나타낸 블럭도이며, 실제로는 이들의 회로가 다수 병행하여 배치되어 있다.
도 16에 있어서, 참조부호 (127)은 1 비트의 메모리 셀, 참조부호 (130, 131)은 어드레스 디코더(11)내의 회로로서, 어드레스 디코더 회로, 워드선 버퍼이며, 전원 VDEC2, VDEC에 의해 구동된다. 이 전원 VDEC2, VDEC는 도 13의 전원선(36)에 상당한다.
참조부호 (121, 122, 123)은 센스 앰프/기입 회로(12)내의 회로로서, 각각 센스 앰프, 기입 회로, 비트선의 선택기이며, 센스 앰프(121)는 전원 VAMP, 기입 회로(122)는 전원 VMD에 의해 구동된다. 참조부호 (133)은 소스 회로로서 전원 VMS에 의해 구동된다. 또한, 참조부호 (135)는 워드선, 참조부호 (136)은 비트선이다.
다음에 각 커맨드에 의해 기동되는 동작 모드에 의해서, 도 16의 각 회로가 어떻게 동작하는지를 설명한다.
(1) 판독시(판독) : 도 15에 도시하는 바와 같이, 각 전압은 모두 5.0V로서, 워드선(135)도 5V, 「H」로 된다. 센스 앰프(121)는 비트선(136)의 전위를 감지(sense)하여, 메모리 셀(127)이 전류를 흘려 보내기 쉬운지(데이터「1」), 어려운지(데이터「0」)에 따라, 메모리 셀(127)에 저장되어 있는 데이터를 감지하여 데이터 버스(8)로 출력한다.
(2) 기입시(프로그램) : 워드선 버퍼(131)용 전원 VDEC가 12V로 되기 때문에, 메모리 셀(127)의 게이트에 연결되는 워드선(135)도 12V로 된다. 또한, 기입 회로(122)의 전원 VMD도 12V로 되기 때문에, 드레인에 연결되는 비트선(136)은 7V 정도로 된다. 소스 회로(133)의 전원 VMS는 0V이다. 이 상태에서 메모리 셀(127)의 드레인-소스 사이에 다량의 전류를 흘려 보내, 발생한 고온 전자(hot electron)를 플로팅 게이트(128)에 주입하여 데이터 「0」을 기입한다(전류를 흐르기 어렵게 함).
(3) 소거시(erase) : 소스 회로(133)의 전원 VMS를 12.0V로 하고, 워드선(135)을 0V, 「L」(어드레스 디코더 회로(130)로 제어)로 하며, 비트선(136)을 선택기(123)에 의해 차단한다. 이 상태에서 터널 현상(tunnel effect)을 이용해 플로팅 게이트(128)내의 전자를 소스로 인출하여 소거(데이터 「1」에 상당, 전류를 흘려 보내기 쉽게 함)한다.
(4) 프로그램 검증시 : VDEC를 6.3V로 하고, 워드선(135)을 동일하게 6.3V로 한다. 한편, VAMP는 5.5V에서, 센스 앰프(12l)는 5.5V에서 동작한다. 이 상태에서는 판독시에 비해 메모리 셀(127)이 전류를 흘려 보내기 쉽다. 즉, 데이터 「1」(소거)로 판독되기 쉽다. 따라서, 메모리 셀(127)에 깊이 기입되어 있지 않으면, 데이터 「0」(기입)이라고 판단되지 않는다. 데이터 「1」이라고 판단되면 프로그램 커맨드를 재차 실행하여, 다음 프로그램 검증에서 「O」이라고 판단될 때까지 이 동작을 반복한다.
(5) 소거 검증시 : 전원 VDEC, VDEC2를 3.5V로 하여 워드선(135)을 3.5V로 하고, 전원 VAMP를 4.0V로 하여 센스 앰프(121)를 4.0V에서 구동한다. 이 상태에서는 프로그램 검증시와는 반대로 데이터 「0」(기입)이라고 판독되기 쉽다. 즉, 충분히 소거되어 있지 않으면 데이터 「1」(소거)이라고 판단되지 않는다. 소거라고 판단될 때까지 소거와 소거 검증을 반복한다.
프로그램 검증, 소거 검증시에 상기한 바와 같이 전원 VDEC, VDEC2, VAMP의 전압 레벨을 중간 전위로 하여 판독함으로써, 메모리 셀(127)로의 기입 레벨, 소거 레벨의 깊이(플로팅 게이트내의 전자량 또는 전류가 흐르기 쉬운 정도)를 조정(일정한 깊이까지 기입 또는 소거함)하고 있다.
따라서, 기입, 소거의 깊이는 이들 전원 전압에 크게 의존하게 되므로, 이 전압 레벨의 조정은 플래쉬 메모리의 특성을 정하는 데 있어서 대단히 중요하다. 이 전압이 설계값(the design values)대로 생성되어 있지 않으면, 예를 들면 기입이 너무 많이 남으면, 플로팅 게이트로부터 전자가 소량 인출된 것만으로도 데이터가 소거되어 버리거나(데이터 「0」을 읽을 수 없음), 반대로 기입이 너무 깊으면 소거하기 어렵게 되는 문제점이 발생한다(소거의 깊이에 대해서도 마찬가지임).
그런데, 이 플래쉬 전원 발생 회로(17)는 조정이 어려워, 웨이퍼 프로세스의 변경, 라인의 변경, 프로덕트 파라미터 변동 등에 의해 전압 레벨이 변동될 가능성이 있다. 따라서, 신규 제품의 개발시, 웨이퍼 프로세스, 라인의 변경시 혹은 문제 발생시 등에 이들의 전압 레벨을 측정할 필요가 있다.
종래의 플래쉬 메모리 내장의 마이크로컴퓨터는 이상과 같이 구성되어 있기 때문에, 전원 VAMP, VDEC, VDEC2 등은 칩 외부로부터 측정하는 수단이 없어서, 칩 위의 이들 배선 상에 프로브를 접촉하여 직접 측정하고 있었다. 이 때문에, 보호막이 없는 샘플을 제작하거나, 보호막을 제거하는 등의 수고가 필요하고, 또한 수 ㎛∼1㎛ 전후의 배선에 프로브를 접촉하는 고도의 기술과 전용 측정 장치가 필요하다는 문제가 있었다.
또한, 통상의 웨이퍼 테스트로서는 이들 전원 전압 레벨의 측정이 불가능하기 때문에, 일단 상기 프로브를 접촉하여 측정하고, 회로, 프로덕트 파라미터 등을 조정한 후에는 대폭적인 변경이 없는 한 재측정은 이루어지지 않았다. 그 동안, 플래쉬 전원 발생 회로(17)가 여러가지 변동에 영향을 받기 어렵게 설계되어 있고, 또한 충분한 동작 마진을 예상하고 있기 때문에, 변동이 곧 제품 문제로 결부되는 것은 아니지만, 예를 들면 프로덕트 파라미터의 변동이나 장치 문제 혹은 미세한 이물질 등의 원인에 의해 전압 레벨이 변동하더라도 검출할 수 없을 가능성이 있다고 하는 문제가 있었다.
또, 상기 플래쉬 메모리 전원 전압 레벨을 A/D 변환기로 측정하는 것이, 예를 들면 일본 특허 공개 평성 제 5-325580 호 공보, 일본 특허 공개 평성 제 8-l6747 호 공보에 개시되어 있지만, 전압 레벨 측정을 위해 전용 A/D 변환기를 마련하고 있기 때문에, 구성이 복잡하고 또한 고가(高價)이다. 또한, A/D 변환 결과는 그 판독에 내장 CPU는 사용하지 않고서, 직접 레지스터에 판독하거나, 혹은 디지탈값으로 보존한 다음 아날로그값으로 변환하여 출력하기 때문에 그 판독도 번거롭다.
본 발명의 목적은 상기한 바와 같은 과제를 해결하기 위하여 이루어진 것으로, 플래쉬 메모리부내에서 생성되는 플래쉬 메모리 제어용 전원 전압을, 통상의 테스터나 간단한 평가 장치를 이용하여 측정할 수 있도록 하는 것이다.
또한 본 발명의 목적은 이 전원 전압 측정에 의해, 제품 평가를 신속히 실시할 수 있고, 또한 웨이퍼 프로세스 직후의 웨이퍼 테스트에 의해 전체 칩의 측정을 실행할 수 있기 때문에, 만일 변동이 있는 경우의 웨이퍼 프로세스로의 피드백 또는 불량품(이물질 등에 의해 현저히 전압값이 어긋난 칩) 검출(reject)을 용이하게 실행할 수 있도록 하는 것이다.
도 1은 본 발명의 실시예 1에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 2는 실시예 1에 있어서의 플래쉬 제어 레지스터의 구성도,
도 3은 본 발명의 실시예 2에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 4는 본 발명의 실시예 3에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 5는 본 발명의 실시예 4에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 6은 실시예 4에 있어서의 플래쉬 제어 레지스터의 구성도,
도 7은 본 발명의 실시예 5에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 8a 내지 8c는 본 발명의 실시예 6에 의한 강압 회로의 회로도,
도 9는 본 발명의 실시예 7에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 10은 본 발명의 실시예 8에 의한 플래쉬 제어 레지스터의 구성도,
도 11은 본 발명의 실시예 9에 의한 전압 배선의 레이아웃 패턴도,
도 12는 본 발명의 실시예 10에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 13은 종래의 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도,
도 14는 전송 게이트의 구성을 나타내는 회로도,
도 15는 각 커맨드와 각 전원 전압값의 대응도,
도 16은 플래쉬 메모리 셀 및 주변 회로를 나타내는 블럭도.
도면의 주요 부분에 대한 부호의 설명
1 : 마이크로컴퓨터 2 : CPU(중앙 연산 처리 장치)
5 : A/D 변환기 10 : 플래쉬 메모리
50, 51, 52 : 전송 게이트(제 2 전압 전달 수단)
53, 54 : 전송 게이트(제 3 전압 전달 수단)
80, 81, 8n : 전송 게이트(제 1 전압 전달 수단)
90 : 스위치
150, 151, 152 : 전송 게이트(제 4 전압 전달 수단)
210, 211 :저항(전압 분압 소자)
본 발명은 플래쉬 메모리와, 해당 플래쉬 메모리내에 마련되어 상기 플래쉬 메모리의 전원 전압을 발생하는 플래쉬 전원 발생 회로와, 상기 플래쉬 메모리내에 마련되어 상기 전원 전압을 송출하는 플래쉬 메모리용 전원선과, 상기 마이크로컴퓨터에 입력된 신호를 디지탈 신호로 변환하는 A/D 변환기와, 상기 마이크로컴퓨터의 입력 단자와 상기 A/D 변환기의 아날로그 입력 단자 사이에 마련한 차단 제어 가능한 제 1 전압 전달 수단과, 상기 플래쉬 메모리용 전원선과 상기 A/D 변환기의 아날로그 입력 단자 사이에 마련한 차단 제어 가능한 제 2 전압 전달 수단과, 통상 동작 모드에서는 상기 제 1 전압 전달 수단을 온 상태로 하고, 제 2 전압 전달 수단을 오프 상태로 하며, 상기 플래쉬 메모리용 전원선의 전압 측정 모드에서는 상기 제 1 전압 전달 수단을 오프 상태로 하고, 제 2 전압 전달 수단을 온 상태로 하여, 상기 A/D 변환기의 변환 결과의 판독을 제어하는 CPU를 구비한 플래쉬 메모리 내장 마이크로컴퓨터를 제공한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
발명의 실시예
이하, 본 발명의 일실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 도 1에 있어서, 참조부호 (1)은 마이크로컴퓨터, 참조부호 (2)는 CPU, 참조부호 (3)은 플래쉬 메모리부(플래쉬 메모리), 참조부호 (4)는 RAM, 참조부호 (5)는 A/D 변환기, 참조부호 (6)은 타이머, 시리얼 I/O, D/A 변환기, 감시 타이머 등의 주변 장치, 참조부호 (7)은 입출력 포트 제어부, 참조부호 (8)은 CPU(2)과 플래쉬 메모리부(3), RAM(4), A/D 변환기(5), 주변 장치(6), 입출력 포트 제어부(7) 사이에 접속된 데이터 버스이다.
상기 플래쉬 메모리부(3)는 플래쉬 메모리 셀 어레이(10), 어드레스 디코더(11), 센스 앰프/기입 회로(12), 소스 회로(13), 플래쉬 전원 발생 회로(17), 플래쉬 메모리 제어부(18)를 가지며, 이 플래쉬 메모리 제어부(18)는 순서 회로(20), 플래쉬 제어 레지스터(21), 플래쉬 커맨드 레지스터(22), 커맨드 디코더(23)를 갖는다. 그리고, 플래쉬 메모리 제어부(18)는 제어선(31, 32)을 거쳐 센스 앰프/기입 회로(12), 플래쉬 전원 발생 회로(17)와 접속되어 있다.
플래쉬 전원 발생 회로(17)에서 생성한 전압은, 전원선(35, 36, 37)을 통해 센스 앰프/기입 회로(12), 어드레스 디코더(11), 소스 회로(13)로 공급된다. 또한, 플래쉬 전원 발생 회로(17)는 전원 단자(60, 61, 62)를 통하여 외부로부터 입력되는 전원 VPP, VCC, VSS를 이용하여 전원선(35, 36, 37)으로 출력하는 전압을 생성한다.
참조부호 (80, 81, 8n)은 입력 단자(70, 71, 7n)로부터 입력되는 아날로그 전압을 선택하여, A/D 변환기(5)의 입력단 ANIN으로 공급하는 차단 제어 가능한 제 1 전압 전달 수단으로서의 전송 게이트, 단자(67)는 A/D 변환기(5)의 변환 동작 개시를 외부 트리거에 의해 실행시키는 경우의 외부 트리거 ADTRG입력 단자이다.
참조부호 (50, 51, 52)는 각각 전원선(35, 36, 37)에 접속되어 전원 VAMP, VDEC, VDEC2를 측정하는 차단 제어 가능한 제 2 전압 전달 수단으로서의 전송 게이트이며, 이들은 배선(39)을 거쳐 입력 단자(7n(ANn))에 접속되어 있다. 그리고, 이 전송 게이트(50, 51, 52)의 개폐(ON/OFF)를 선택하기 위하여 선택 비트(측정 전원 선택 비트)가 플래쉬 제어 레지스터(21)에 추가되어 있다(도 2 참조).
또, 상기 전송 게이트(80, 81, 8n)는 A/D 변환기(5)내에 마련된 어드레스 디코더를 거쳐, 또한 전송 게이트(50, 51, 52)는 플래쉬 메모리부(3)내에 마련된 어드레스 디코더를 거쳐 CPU(2)에 의해 제어되는데, 그 구체적 구성은 도시를 생략한다.
다음에 동작에 대하여 설명한다.
통상의 플래쉬 메모리의 소거, 기입 동작은 상기 종래 장치와 동일하므로 설명을 생략한다. 이하, 전원 VAMP, VDEC, VDEC2 등의 측정 순서를 나타낸다. 예를 들어, 소거 검증시의 전원 VAMP, VDEC, VDEC2를 측정하는 경우에는,
(a) 부트 프로그램의 RAM(4)으로의 전송.
(b) RAM(4)내의 부트 프로그램으로의 점프.
(c) CPU 리라이트 모드 선택.
(d) 고전압 VPP인가.
이상의 측정 순서는 종래 장치와 동일하다.
(e) 소거 검증 커맨드를 플래쉬 커맨드 레지스터(22)에 기입한다.
(f) 커맨드 디코더(23)는 이 커맨드를 해독하여, 결과를 순서 회로(20)에 전달한다.
(g) 순서 회로(20)는 소거 검증 커맨드에 대응한 전위를 플래쉬 전원 발생 회로(17)에 생성시키는 신호를 출력한다.
(h) 플래쉬 전원 발생 회로(17)는 소거 검증용 전압을 발생하여, 센스 앰프/기입 회로(12), 어드레스 디코더(11) 등으로 전달한다.
(i) CPU(2)는 도 2에 도시한 구성의 플래쉬 제어 레지스터(21)의 「측정 전원 선택 비트」에 코드(예를 들면 VAMP를 측정하는 코드)를 기입한다(코드를 기입하기 전까지는 모든 전송 게이트(50, 51, 52)를 오프(폐쇄) 상태로 하는 코드가 사전 설정값(default values)으로서 자동적으로 설정됨).
(j) 전송 게이트(50)가 온(개방) 상태로 되어, 전원 VAMP의 전압 레벨(이 경우에는 4.0V)이 배선(39)을 통해 A/D 변환기(5) 전단(前段)의 전송 게이트(8n)의 입력단(즉, 입력 단자(7n))에 전달된다.
(k) CPU(2)는 전원 VAMP의 전압 레벨이 안정되는 것을 기다린 다음, A/D 변환기(5)를 기동시켜 입력 단자(7n)로부터의 아날로그 전위를 디지탈 전위로 변환시킨다.
(l) A/D 변환기(5)는 A/D 변환을 수행하고, 그 결과(디지탈값)를 내부의 A/D 변환 결과 레지스터에 기입함과 동시에 CPU(2)에 A/D 변환 종료 인터럽트를 요구한다.
(m) CPU(2)는 이 인터럽트 요구를 수신하여 A/D 변환 결과 레지스터의 내부를 판독한다.
(n) CPU(2)는 이 결과를, 예를 들면 입출력 포트 제어부(7)를 거쳐 포트 P0-Pm으로 출력한다. 외부 데이터 버스를 사용하는 모드에서는 결과 데이터를 이 외부 데이터 버스에 CPU 제어에 의해 출력하여도 무방하다.
(o) 테스터에서의 테스트, 평가 장치(기판)를 이용한 평가에서는, 이 포트 Pn의 상태(디지탈값, 예를 들면 「11011011 등」)를 판독함으로써 VAMP의 전압 레벨을 알 수 있다.
프로그램 검증, 판독 등에 대해서도 상기 (e)에 있어서 기입하는 커맨드를 바꾸는 것만으로 마찬가지의 측정이 가능하다.
상기 (k)∼(o)에서는 내장 A/D 변환기(5)를 이용하여 VAMP의 레벨을 측정하는 방법을 나타내었지만, 다른 방법으로서 (j)에 의해 전송 게이트(8n)에 출력되는 VAMP의 전압 레벨을 직접 측정하는 것도 가능하다.
이상과 같이, 본 실시예 1에 따르면, 입력단(7n)과 전원 VAMP 등 사이에 전송 게이트(50, 51, 52)를 마련하는 적은 회로 변경에 의해, 종래 측정하는 데 있어서 많은 수고가 들었던 전원 VAMP 등의 전압 레벨 측정을 간단히 실행할 수 있다고 하는 효과를 얻을 수 있다. 또한, 테스터로도 용이하게 측정할 수 있기 때문에, 웨이퍼 프로세스 공정으로의 피드백이나 불량품 검출(reject)을 용이하게 실행할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 2)
도 3은 본 발명의 실시예 2에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도로서, 전송 게이트(8n) 근방에 전송 게이트(50, 51, 52) 중 어느 1개라도 온(개방) 상태로 될 때에 온(개방) 상태로 되는 차단 제어 가능한 제 3 전압 전달 수단으로서의 전송 게이트(53)를 마련한 것이다. 이 전송 게이트(53)는 CPU(2)에 의해 제어된다. 다른 구성은 실시예 1와 동일하므로, 동일 부분에는 동일 부호를 부여하고 중복된 설명을 생략한다.
이상과 같이, 본 실시예 2에 따르면, 전송 게이트(53)를 입력 단자(7n)와 전송 게이트(8n) 근방에 배치함으로써, 긴 배선(39)을 통해 발생할 가능성이 있는 칩 내부의 노이즈 영향을 차단할 수 있기 때문에, 통상의 입력 단자(7n)에 입력되는 아날로그값 ANn을 A/D 변환하는 경우에 있어서 정밀도를 악화시키지 않는다고 하는 효과가 있다.
(실시예 3)
도 4는 본 발명의 실시예 3에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 참조부호 (54)는 전송 게이트(50, 51, 52) 중 어느 1개라도 온(개방) 상태로 될 때 온(개방) 상태로 되는 제 3 전압 전달 수단으로서의 전송 게이트이며, 전송 게이트(80, 81, 8n)의 출력 단자에 접속되어, 이 전송 게이트(54)가 온(개방) 상태로 될 때에는 전송 게이트(80, 81, 8n)는 모두 오프(폐쇄) 상태로 되도록 CPU(2)에 의해서 제어된다. 다른 구성은 실시예 1과 동일하므로, 동일 부분에는 동일 부호를 부여하고 중복된 설명을 생략한다.
이상과 같이, 본 실시예 3에 따르면, 상기 실시예 2와 마찬가지로 통상의 A/D 변환 정밀도에 영향을 미치지 않는다는 효과를 얻을 수 있다. 또한, 전원 VAMP 등의 측정에 있어서, 실시예 2에서는 전송 게이트(50, 53, 8n)의 3단을 통과하지만, 본 실시예 3에서는 전송 게이트(50, 54)의 2단 밖에 통과하지 않기 때문에, 보다 정밀도 높은 측정이 가능하다. 단, 플래쉬 메모리용 전원의 전압을 직접 단자(7n)(ANn)로 측정할 수는 없다.
(실시예 4)
도 5는 본 발명의 실시예 4에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 도면에 있어서, 참조부호 (40, 41, 42)는 전송 게이트(50, 51, 52)의 출력을 전송 게이트(80, 81, 8n)에 전달하는 신호선이며, 다른 구성은 실시예 1과 동일하므로, 동일 부분에는 동일 부호를 부여하고 중복된 설명을 생략한다.
도 6은 본 실시예 4의 플래쉬 메모리 내장 마이크로컴퓨터의 한 구성 부분인 플래쉬 제어 레지스터(21)의 구성도를 나타내는 것으로서, 실시예 1의 플래쉬 제어 레지스터(21)의 「측정 전원 선택 비트」 대신에, 「전원 측정 모드 선택 비트」를 마련한 것이며, 이「전원 측정 모드 선택 비트」에 「1」을 기입하면 전송 게이트(50, 51, 52)가 모두 온(개방) 상태로 된다.
이 상태에서 A/D 변환기(5)를 동작시켜 전송 게이트(80, 81, 8n)로부터의 입력을 순서대로 측정해 가면, 전원 VAMP, VDEC, VDEC2를 한번(A/D 변환은 동시에는 불가능하고, 자동적으로 순차 측정함)에 측정할 수 있다.
이상과 같이, 본 실시예 4에 따르면, 실시예 1에 의한 효과에 덧붙여 복수의 전압을 한번에 일괄적으로 측정할 수 있는 효과를 얻을 수 있다. 또, 전송 게이트(50, 51, 52)를 전송 게이트(80, 81, 8n) 근방에 배치하여도 무방하며, 이와 같이 하면, 실시예 2와 마찬가지로 칩내의 노이즈 영향을 억제할 수 있다.
(실시예 5)
도 7은 본 발명의 실시예 5에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도로서, 전송 게이트(50, 51, 52)를 전송 게이트(80, 81, 8n)와 병렬로 배치하고, 그들의 출력을 1개로 모아 A/D 변환기(5)의 입력단 ANIN에 접속한 것이며, 또한 도 2에 도시한 플래쉬 제어 레지스터(21)의 「측정 전원 선택 비트」가 지시되면, 대응하는 전송 게이트(50, 51, 52) 중 어느 하나가 온(개방) 상태로 되고, 전송 게이트(80, 81, 8n)는 모두 오프(폐쇄) 상태로 된다. 또, 다른 구성은 실시예 1과 동일하므로, 동일 부분에는 동일 부호를 부여하고 중복된 설명을 생략한다.
이상과 같이, 이 실시예 5에 따르면, 전송 게이트(50, 51, 52)의 1단을 통과하는 것만으로 A/D 변환기(5)에 입력되기 때문에, A/D 변환 정밀도가 향상된다고 하는 효과를 얻을 수 있다. 또한, 전송 게이트(80, 81, 8n)로 나뉘어져 있기 때문에, 통상의 입력 단자(70, 71, 7n)의 아날로그 입력값 변환에 있어서도, 내부 노이즈 영향을 받기 어렵다고 하는 효과가 있다.
(실시예 6)
통상 마이크로컴퓨터에 있어서, A/D 변환기(5), 전송 게이트(80, 81, 8n) 등은 VSS(=0V)로부터 VCC(=5.0V) 사이의 전압 레벨을 측정하거나, 전달하도록 설계되어 있기 때문에, VCC(=5.0V)를 초과하는 전압에 대응할 수 있도록 재설계하지 않으면, 예를 들어 도 15의 프로그램 검증시의 VDEC(=6.3V), VAMP(=5.5V) 등은 측정할 수 없게 된다.
이를 방지하고, 마이크로컴퓨터(1)에 통상 사용되고 있는 A/D 변환기(5)와 주변 장치(6)를 효율적으로 활용하기 위해서는, 플래쉬 메모리부(3)로부터 출력하기까지의 기간 동안에 측정되어야 할 전압값을 5.0V 이하로 선형적으로 낮출 필요가 있다. 예를 들면 6.3V를 절반인 3.15V로 한다.
도 8은 측정되어야 할 전압을 선형적으로 강압하기 위한 강압 수단으로서의 회로도를 나타내는 것으로서, 저항(210, 211)에 의해 Va단으로부터 입력되는 전압(VAMP 등)을 저항 분할하여 출력 Vb단으로부터 출력하도록 되어 있으며, 차단 제어 가능한 전압 전달 수단으로서의 전송 게이트(215, 216, 217, 218, 219)의 접속 위치에 따라 도 8a 내지 도 8c의 회로 구성으로 할 수 있다.
상기 저항(210, 211)의 저항값의 비를, 예를 들면 1:1로 해 두면, Va단 전위의 1/2의 전압이 Vb단으로 출력된다. Vb단의 출력을 A/D 변환기(5)로 측정하면, 1/2 값으로서 측정된다.
도 8a 내지 도 8c에 도시하는 회로는, 예를 들면 도 1의 전송 게이트(50, 51, 52) 대신에 배치하여도 무방하며, 또한 전송 게이트(50, 51, 52)와 나란히 배치하여, 측정해야 할 전압이 5.0V보다 높은 모드(프로그램 검증)에서는 전자(前者)의 출력을, 5.0V 이하의 모드(소거 검증)에서는 후자의 출력을 전송 게이트(8n)의 입력에 전달하도록 하여도 좋다. 이 경우, 전송 게이트(215, 216, 217, 218, 219)는 CPU(2)에 의해 제어되는 것이다.
또한, 저항(210, 211) 대신에 2개의 용량을 직렬 접속하여 저항 분할 대신에 용량 분할로 강압한 전위를 측정하도록 하여도 무방하다. 이 경우에는 저항과 달리 직류 전류가 흐르지 않기 때문에, 전송 게이트(215∼219)는 불필요하게 된다.
이상과 같이 본 실시예 6에 따르면, A/D 변환기(5)를 VCC(=5.0V)를 초과하는 레벨의 전압을 측정할 수 있도록 재설계하지 않고서 기존의 A/D 변환기(5)를 이용하는 것이 가능하다고 하는 효과를 얻을 수 있다.
(실시예 7)
상기 실시예 1 내지 실시예 5에 있어서, A/D 변환의 개시는 CPU(2)가 커맨드를 플래쉬 커맨드 레지스터(22)에 기입한 후, 일정 시간을 기다려 A/D 변환기(5)를 기동시키는 것을 예로 들었지만, A/D 변환기(5)의 기동을 플래쉬 메모리 제어부(18)에 실행시키더라도 무방하다.
도 9는 이 구성을 포함하는 본 발명의 실시예 7에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 도 9에 있어서, 참조부호 (90)은 스위치 회로로서, 플래쉬 메모리 제어부(18)로부터 신호선(91)을 거쳐 공급되는 제어 신호의 상태에 따라, A/D 변환기(5)의 외부 트리거 입력(68)으로서 정규 외부 입력 단자(67)(ADTRG)로부터의 입력이나, 플래쉬 메모리 제어부(18)로부터 신호선(92)을 거쳐 공급되는 트리거 신호 중 어느 한쪽을 선택한다. A/D 변환기(5)는 트리거 입력(68)에 의해 A/D 변환 동작을 개시하는 모드(외부 트리거 모드)를 사용한다.
플래쉬 메모리 제어부(18)내의 순서 회로(20)는 커맨드 실행 순서의 일환으로서, VAMP 등의 전압이 안정될 때까지의 시간 동안 기다린 다음, 트리거 신호를 출력한다.
이에 앞서, 플래쉬 메모리 제어부(18)는, 도 2에 도시하는 「측정 전원 선택 비트」 또는 도 6에 도시하는 「전원 측정 모드 선택 비트」에 「1」이 설정되면, 제어 신호를 신호선(91)을 거쳐 출력하고, 스위치(90)의 입력으로서 신호선(92)을 거쳐 공급되는 트리거 신호를 선택하도록 한다. A/D 변환 완료후, A/D 변환기(5)가 CPU(2)에 인터럽트 요구를 발생하는 것은 실시예 1과 동일하다.
이상과 같이 본 실시예 7에 따르면, 측정시, CPU(2)는 커맨드 발행후 인터럽트 요구가 있을 때까지 기다리기만 하면 되기 때문에, 소프트웨어 제작에 수고를 줄일 수 있다고 하는 효과를 얻을 수 있다. 또한, 소거, 프로그램중 등 순서가 있는 일정 시간내밖에 소정 전압을 생성하지 않는 모드에서는 CPU(2)에 의해 동기를 취하여 A/D 변환을 개시하는 것이 곤란하기 때문에 이 트리거 방식이 효과적이다.
(실시예 8)
상기 실시예 1에서는 CPU(2)가 각 커맨드를 커맨드 레지스터(22)에 기입함으로써 순서 회로(20), 플래쉬 전원 발생 회로(17)를 기동하여 각 전원(VAMP 등)을 발생시키는 것을 예로 들어 설명하였지만, 도 10은 플래쉬 제어 레지스터(21)에 커맨드 대응의 전압 발생 선택 비트를 마련하여, 그 상태를 선택하면 커맨드에 관계없이 플래쉬 전원 발생 회로(17)가 소정의 전압을 발생하도록 한다.
이상과 같이 본 실시예 8에 따르면, 프로그램, 소거라는 통상의 커맨드 실행에서는, 소정의 기간밖에 발생하지 않는 전압도 선택 비트를 클리어할 때까지는 계속해서 발생하기 때문에, A/D 변환기(5)의 기동 타이밍을 엄격하게 설정할 필요가 없어, 대략적인 시간 설정으로 측정할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 9)
마이크로컴퓨터의 칩 내부는 각종 신호선이 종횡으로 배열되어 있고, 각종 배선(예를 들면, 알루미늄 배선)간의 용량 커플링에 의해 한쪽 전압 레벨의 변화가 이웃하는 선에 노이즈로서 전달된다. 통상의 디지탈값(0V 또는 5V)으로는 특별히 문제로 되지 않지만, 상기 전원 전압값과 같은 아날로그값을 전달하는 배선에 노이즈가 발생하면 A/D 변환된 경우의 정밀도가 저하된다.
도 11은 이러한 노이즈 대책을 실시한 전원 측정에 사용하는 배선(도 1의 신호선(39), 도 5의 신호선(40, 41, 42))의 레이아웃 패턴을 나타낸다. 도 11에 있어서 사선부는, 예를 들면 알루미늄 등의 배선 부분으로서, 배선(39(40, 41, 42)) 양측에 VSS(접지=0V)의 배선을 배치하여, 다른 신호선의 변화가 배선(39)에 가능하면 전해지지 않도록 하고 있다. 또, 양측의 배선을 마이크로컴퓨터의 전원 VCC(=5V)으로 하여도 무방하다.
이상과 같이 본 실시예 9에 따르면, 인접하는 신호선으로부터의 노이즈 영향을 저감할 수 있어, 전압 측정을 정밀도있게 실행할 수 있다고 하는 효과를 얻을 수 있다.
(실시예 10)
상기 실시예 1 내지 실시예 9에서는 플래쉬 전원 발생 회로(17)가 생성한 전압(VAMP 등)을 A/D 변환기(5)에 의해 측정하는 구성을 설명하였지만, 실시예 4의 일부를 변경함으로써, 외부로부터 이들의 전원 전압을 공급할 수 있다.
도 12는 외부로부터 이들의 전원 전압을 공급하는 본 발명의 실시예 10에 의한 플래쉬 메모리 내장 마이크로컴퓨터의 구성을 나타내는 블럭도이다. 도 5와 구성에 있어서 차이점은 플래쉬 전원 발생 회로(17)의 출력선 상에 차단 제어 가능한 제 4 전압 전달 수단으로서의 전송 게이트(150, 151, 152)를 새롭게 부가하고 있다는 점이다(도 5의 전원선(35, 36)은 간략화하기 위해 도시하지 않음). 이 전송 게이트(150, 151, 152)도 CPU(2)에 의해 제어된다.
통상 전송 게이트(150, 151, 152)는 온(개방) 상태로 해 두고, 통상 동작 및 상기 A/D 변환 측정을 실시한다. 여기서, 전송 게이트(150, 151, 152)를 오프(폐쇄) 상태로 하고, 전송 게이트(50, 51, 52)를 온(개방) 상태로 하는 선택 비트를 플래쉬 제어 레지스터(21)에 설치한다. 이렇게 해두면, 센스 앰프/기입 회로(12), 어드레스 디코더(11)에 공급하는 전원(VAMP, VDEC 등)을 입력 단자(70, 71, 7n)를 통해 외부로부터 입력할 수 있다. 전송 게이트(150, 151, 152)에서는 VCC(=5.0V)를 초과하는 전압을 전달할 필요가 있기 때문에, 구성하는 P 채널 트랜지스터(201)의 뱅크 게이트를 VPP(12V)에 접속하는 등의 처리가 필요하다.
이상과 같이 본 실시예 10에 따르면, 전원(VAMP, VDEC 등)을 외부로부터 입력하는 것이 가능하다. 이 때문에, 상기 각 실시예와 마찬가지의 효과에 부가하여, 설계값 전후의 전압을 입력하면서 판독, 소거 검증, 프로그램 검증 등을 실행(플래쉬 메모리의 판독)함으로써, 센스 앰프/기입 회로(12), 어드레스 디코더(11)의 동작 마진을 A/D 변환기(5)로 측정할 수 있다고 하는 효과를 얻을 수 있다.
또, 상기 실시예에서는 주로 전원 VAMP, VDEC, VDEC2를 상정하여 설명하였지만, 예를 들면 도 16에 도시하는 비트선(136)이나 소스 회로(133)의 전원 VMS의 전압을 측정하는 것도 가능하다.
이상과 같이 본 발명에 따르면, 플래쉬 메모리용 전원선과 상기 A/D 변환기의 아날로그 입력 단자 사이에 마련한 차단 제어 가능한 제 2 전압 전달 수단을 구비하고, 이 제 2 전압 전달 수단을 CPU에 의해 제어함으로써, 상기 플래쉬 메모리용 전원선의 전압을 상기 A/D 변환기를 거쳐 판독하도록 구성하였기 때문에, A/D 변환기 입력 단자와 플래쉬 메모리용 전원선 사이에 전압 전달 수단을 마련한다고 하는 적은 회로 변경에 의해, 종래 측정하는 데 있어서 막대한 시간이 소요되었던 플래쉬 메모리용 전원 전압 레벨의 측정을 간단히 실행할 수 있다. 또한, 테스터로도 용이하게 측정할 수 있기 때문에, 웨이퍼 프로세스 공정으로의 피드백이나 불량품 검출(reject)이 가능하다고 하는 효과가 있다.
본 발명에 따르면, 제 1 전압 전달 수단의 입력 단자측에 제 2 전압 전달 수단의 출력 단자를 접속한 구성으로 하였기 때문에, 통상의 A/D 변환 정밀도에 영향을 미치는 일없이, 플래쉬 메모리용 전원 전압 레벨의 측정에 있어서 전압 전달 수단을 2단밖에 통과하지 않아, 정밀도 높은 측정을 할 수 있는 효과가 있다.
본 발명에 따르면, 제 1 전압 전달 수단의 입력 단자와 제 2 전압 전달 수단의 출력 단자 사이의 전송로에 마련하고 해당 제 1 전압 전달 수단의 근방에 배치한 차단 제어 가능한 제 3 전압 전달 수단을 구비하여 구성하였기 때문에, 상기 전송로에 발생하는 칩 내부의 노이즈 영향을 차단할 수 있어, 입력 단자에 입력되는 아날로그값을 A/D 변환하는 경우에 있어서 정밀도를 악화시키지 않는 효과가 있다.
본 발명에 따르면, 제 1 전압 전달 수단의 출력 단자측에 제 3 전압 전달 수단의 출력 단자를 접속하여 구성하였기 때문에, 전압 전달 수단을 2단밖에 통과하지 않아 정밀도 높은 측정을 할 수 있는 효과가 있다.
본 발명에 따르면, 제 1 전압 전달 수단의 입력 단자측에 제 2 전압 전달 수단의 출력 단자를 전용의 전송로를 접속하여 구성하였기 때문에, 복수의 전압을 한번에 일괄적으로 측정할 수 있는 효과가 있다.
본 발명에 따르면, 제 1 전압 전달 수단에 근접하여 제 2 전압 전달 수단을 배치해 구성하였기 때문에, 양자간의 배선으로 대단히 긴 배선에 발생할 가능성이 있는 칩 내부의 노이즈 영향을 차단할 수 있는 효과가 있다.
본 발명에 따르면, 플래쉬 메모리용 전원선에 2개의 전압 분압 소자를 직렬로 접속하여 그 전압 분압 소자의 중간을 A/D 변환기의 입력단에 접속하여 구성하였기 때문에, A/D 변환기는 소정 레벨의 전압을 측정할 수 있도록 재설계하지 않고서 기존의 A/D 변환기를 이용할 수 있는 효과가 있다.
본 발명에 따르면, A/D 변환기의 외부 트리거 입력 단자에, 플래쉬 메모리 제어부의 순서 회로로부터의 트리거 신호를 수신하여 동작하는 스위치를 마련해 구성하였기 때문에, 측정시에 CPU는 커맨드 발행후 인터럽트 요구가 있을 때까지 기다리기만 하면 되므로 소프트웨어 제작 시간을 단축할 수 있다. 또한, 소거, 프로그램중 등, 순서가 있는 일정 시간내밖에 소정의 전압을 생성하지 않는 모드에서는 CPU에 의해 동기를 취하여 A/D 변환을 개시시키는 것이 곤란하기 때문에, 이 트리거 방식이 유효하다는 효과가 있다.
본 발명에 따르면, 플래쉬 제어 레지스터에 커맨드 대응하는 전압 발생 선택 비트를 마련하고, 이 상태를 선택하면 커맨드에 관계 없이 플래쉬 전원 발생 회로가 소정의 전압을 발생하도록 구성하였기 때문에, A/D 변환기의 기동 타이밍을 엄격히 설정할 필요가 없어 대략적인 시간 설정으로 측정할 수 있는 효과가 있다.
본 발명에 따르면, 제 2 전압 전달 수단의 출력을 A/D 변환기의 입력 단자에 공급하는 전송로 양측에 배치한 접지선 또는 전원선을 구비하여 구성하였기 때문에, 인접하는 신호선으로부터의 노이즈 영향을 저감할 수 있어, 전압 측정을 정밀도있게 실행할 수 있는 효과가 있다.
본 발명에 따르면, 플래쉬 메모리용 전원선의 제 2 전압 전달 수단과 직렬로 제 4 전압 전달 수단을 접속하고, 이 양 전압 전달 수단의 접속 중점을 플래쉬 메모리의 전압 소비부에 접속하여 구성하였기 때문에, 전원(VAMP, VDEC 등)을 외부로부터 입력할 수 있어 설계값 전후의 전압을 입력하면서 판독, 소거 검증, 프로그램 검증 등을 실행(플래쉬 메모리의 판독)함으로써, 센스 앰프/기입 회로, 어드레스 디코더의 동작 마진을 A/D 변환기로 측정할 수 있는 효과가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

Claims (1)

  1. 플래쉬 메모리와,
    상기 플래쉬 메모리내에 마련되어 상기 플래쉬 메모리의 전원 전압을 발생하는 플래쉬 전원 발생 회로와,
    상기 플래쉬 메모리내에 마련되어 상기 전원 전압을 송출하는 플래쉬 메모리용 전원선과,
    상기 마이크로컴퓨터에 입력된 신호를 디지탈 신호로 변환하는 A/D 변환기와,
    상기 마이크로컴퓨터의 입력 단자와 상기 A/D 변환기의 아날로그 입력 단자 사이에 마련한 차단 제어 가능한 제 1 전압 전달 수단과,
    상기 플래쉬 메모리용 전원선과 상기 A/D 변환기의 아날로그 입력 단자 사이에 마련한 차단 제어 가능한 제 2 전압 전달 수단과,
    통상 동작 모드에서는 상기 제 1 전압 전달 수단을 온 상태, 제 2 전압 전달 수단을 오프 상태로 하고, 상기 플래쉬 메모리용 전원선의 전압 측정 모드에서는 상기 제 1 전압 전달 수단을 오프 상태, 제 2 전압 전달 수단을 온 상태로 하여, 상기 A/D 변환기의 변환 결과의 판독을 제어하는 CPU를 포함한 플래쉬 메모리 내장 마이크로컴퓨터.
KR1019980024037A 1997-10-24 1998-06-25 플래쉬 메모리 내장 마이크로컴퓨터 KR100286187B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29299097A JP4229482B2 (ja) 1997-10-24 1997-10-24 フラッシュメモリ内蔵マイクロコンピュータ
JP97-292990 1997-10-24

Publications (2)

Publication Number Publication Date
KR19990036538A true KR19990036538A (ko) 1999-05-25
KR100286187B1 KR100286187B1 (ko) 2001-04-16

Family

ID=17789054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024037A KR100286187B1 (ko) 1997-10-24 1998-06-25 플래쉬 메모리 내장 마이크로컴퓨터

Country Status (3)

Country Link
US (1) US6032221A (ko)
JP (1) JP4229482B2 (ko)
KR (1) KR100286187B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11203266A (ja) * 1998-01-07 1999-07-30 Mitsubishi Electric Corp マイクロコンピュータ
US6718407B2 (en) * 1999-09-30 2004-04-06 Intel Corporation Multiplexer selecting one of input/output data from a low pin count interface and a program information to update a firmware device from a communication interface
KR100375217B1 (ko) * 1999-10-21 2003-03-07 삼성전자주식회사 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
US6226200B1 (en) * 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
JP2002269065A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ
JP4049297B2 (ja) * 2001-06-11 2008-02-20 株式会社ルネサステクノロジ 半導体記憶装置
US7062738B1 (en) * 2002-07-25 2006-06-13 Taiwan Semiconductor Manufacturing Company Flash memory compiler with flexible configurations
JP4653960B2 (ja) * 2003-08-07 2011-03-16 ルネサスエレクトロニクス株式会社 メモリカードおよび不揮発性メモリ混載マイコン
JP2005086108A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp 半導体集積回路
JP2012234591A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 不揮発性半導体記憶装置
US9923570B2 (en) * 2016-04-12 2018-03-20 Microchip Technology Incorporated Time-based delay line analog-to-digital converter with variable resolution
JP7422149B2 (ja) * 2019-07-02 2024-01-25 ローム株式会社 不揮発性記憶装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2461301A1 (fr) * 1978-04-25 1981-01-30 Cii Honeywell Bull Microprocesseur autoprogrammable
US5153853A (en) * 1990-09-20 1992-10-06 Sharp Kabushiki Kaisha Method and apparatus for measuring EEPROM threshold voltages in a nonvolatile DRAM memory device
JPH05325580A (ja) * 1992-05-28 1993-12-10 Mitsubishi Electric Corp 不揮発性メモリ
US5909397A (en) * 1996-10-08 1999-06-01 Texas Instruments Incorporated Method and system for testing and adjusting threshold voltages in flash eeproms

Also Published As

Publication number Publication date
JP4229482B2 (ja) 2009-02-25
JPH11134317A (ja) 1999-05-21
US6032221A (en) 2000-02-29
KR100286187B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US6999353B2 (en) Semiconductor memory device including page latch circuit
US6870770B2 (en) Method and architecture to calibrate read operations in synchronous flash memory
US5930188A (en) Memory circuit for performing threshold voltage tests on cells of a memory array
US5561627A (en) Nonvolatile semiconductor memory device and data processor
KR100286187B1 (ko) 플래쉬 메모리 내장 마이크로컴퓨터
US20010022744A1 (en) Semiconductor memory device having a page latch circuit and a test method thereof
US5889702A (en) Read circuit for memory adapted to the measurement of leakage currents
JPH07175677A (ja) 高密度プログラマブルロジックデバイス内蔵のシステム内プログラミング用および境界走査用状態マシンのための多重化した制御用ピン
US5459733A (en) Input/output checker for a memory array
US5651128A (en) Programmable integrated circuit memory comprising emulation means
KR19980024750A (ko) 메모리의 개선된 온-칩 동작
US5491662A (en) Microcontroller memory cell current reading method
EP0704802B1 (en) Microcomputer and a method of testing the same
US7656193B1 (en) Programmable logic device and method of testing
US5771191A (en) Method and system for inspecting semiconductor memory device
US5491660A (en) On-chip operation control for memories
US5872794A (en) Flash EPROM control with embedded pulse timer and with built-in signature analysis
KR100313555B1 (ko) 소거기능의테스트용테스트회로를가진비휘발성반도체메모리
KR19980032972A (ko) 불휘발성 반도체 메모리
US5561631A (en) High-speed minimal logic self blank checking method for programmable logic device
KR0136355B1 (ko) 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로
JP4121594B2 (ja) 不揮発メモリ内蔵マイクロコンピュータ
JP2008210415A (ja) データ処理装置
JP2004198367A (ja) 半導体装置及びその試験方法
JP2554378B2 (ja) マイクロコンピュータ及びそのテスト方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee