KR0136355B1 - 데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로 - Google Patents

Abstract

마이크로컴퓨터시스템 등의 데이타처리시스템이나 데이타처리용 반도체 집적회로 자체의 사양, 더나아가서는 기능의 설정변경에 유연하게 대처하기 위한 기술에 관한 것으로써, 데이타처리시스템에 대한 동작사양이나 기능의 설정 및 변경에 대해서 유연하고, 간단하며, 용이하게 대응할 수 있게 하기 위해, 데이타버스, 어드레스버스, 데이타버스 및 어드레스버스에 연결된 중앙처리장치, 데이타버스 및 어드레스버스에 연결되고, 불휘발성 기억소자를 포함하며, 불휘발성 기억소자로의 정보의 전기적인 라이트에 의해서 논리기능이 가변으로 되도록 구성된 논리회로 및 데이타버스 및 상기 어드레스버스에 연결된 포트를 포함한다.

이러한 것에 의해, 데이타처리시스템에 대한 동작사양이나 기능의 설정 및 변경에 대해서 유연하고, 간단하며, 용이하게 대응할 수 있게 된다.

Description

데이타처리시스템의 개발방법 및 데이타처리용 반도체집적회로

제1도는 본 발명에 관한 데이타처리용 반도체집적회로의 1실시예의 블럭도.

제2도는 범용 라이트장치의 1예의 외관도.

제3도는 본 발명에 관한 데이타처리시스템의 개발방법의 순서를 도시한 1실시예의 흐름도.

제4도는 제3도에 도시한 순서로 구성된, 프린터제어시스템의 1예의 블럭도.

제5도는 싱글칩 마이크로컴퓨터의 1실시예의 블럭도.

제6도는 논리기능 블럭의 1예인 PLA의 구성을 중심으로 한 다른 싱글칩 마이크로컴퓨터의 블럭도.

제7도는 제6도의 PLA에 있어서의 AND면의 1예의 회로도.

제8도는 제6도의 PLA에 있어서의 OR면의 1예의 회로도.

제9도A∼제9도D는 제6도에 도시한 싱글칩 마이크로컴퓨터에 있어서의 PLA와 I/O에 착안한 경우의 동작상태의 설명도.

제10도는 논리기능 블럭의 1예인 서브프로세서를 구비한 싱글칩 마이크로컴퓨터의 1예의 블럭도.

제11도는 제10도에 도시한 서브프로세서의 1예를 도시한 블럭도.

제12도는 불휘발성 메모리블럭의 1예로써 EPROM화한 프로그램메모리를 구비한 싱글칩 마이크로컴퓨터의 1예의 블럭도.

제13도는 제12도의 싱글칩 마이크로컴퓨터에 포함되는 제어신호 생성회로의 1예의 논리도.

제14도는 논리기능블럭의 상세한 1예의 블럭도.

제15도는 논리기능블럭과 불휘발성 메모리블럭의 어드레스 맵핑상태의 1예를 도시한 설명도.

제16도(A)~(G)는 제12도에 도시한 싱글칩 마이크로컴퓨터에 있어서 그것에 포함되는 논리기능블럭과 불휘발성 메모리블럭에 대한 데이타의 라이트 및 검증을 위한 테스트리드동작에 필요한 타이밍을 도시한 1예의 타이밍도.

제17도는 싱글칩 마이크로컴퓨터의 어댑터를 거쳐서 범용 EPROM라이터에 의해 라이트 및 테스트리드를 실행하는 경우에 있어서의 그들 전체의 외관사시도.

제18도는 싱글칩 마이크로컴퓨터와 범용 EPROM라이터를 어댑터로 접속하는 상태의 1예의 설명도.

제19도는 싱글칩 마이크로컴퓨터와 범용 EPROM라이터를 어댑터로 접속하는 다른 상태를 설명하는 도면.

제20도는 마이크로 프로그램제어를 채용한 싱글칩 마이크로컴퓨터의 1예의 블럭도.

본 발명은 마이크로컴퓨터 시스템 등의 데이타처리시스템이나 데이타처리용 반도체집적회로자체의 사양, 더나아가서는 기능의 설정, 변경에 유연하게 대처하기 위한 기술에 관한 것으로써, 에를들면 싱글칩 마이크로컴퓨터시스템의 개발방법, 더나아가서는 그 방법에 적용되는 싱글칩 마이크로컴퓨터에 적용해서 유효한 기술에 관한 것이다.

CPU(Central Processing Unit)를 중심으로 필요한 주변회로를 1개의 반도체기판에 형성해서 이루어지는 싱글칩 마이크로컴퓨터를 주된 요소로 해서 배선기판상에 구성되는 마이크로컴퓨터 응용시스템은 그 제어목적에 따라 데이타의 저장이나 데이타통신, 더나아가서는 모터구동 및 표시제어 등을 위한 하드웨어를 실현하기 위해, 전용LSI, 더나아가서는 PAL(Programmable Array Logic)이나 PLD(Programmable Logic Device)와 같은 프로그래머블 디바이스, 그리고 , TTL회로등이 탑재된다. 그런데, 이와 같은 마이크로컴퓨터 응용시스템을 개발할때, 소프트웨어 프로그램의 변경이나 버그의 수정시에는 상기 프로그램을 보유하는 메모리에 수정을 가해야한다. 이와 같은 소프트웨어프로그램의 수정, 변경의 대상으로 되는 메모리를 내장하는 싱글칩 마이크로컴퓨터에 있어서는 상기 메모리를 EPROM화하고, 이것을 외부로 부터의 신호의 제어에 따라서 라이트제어가능하게 하는 구성이 일본국 특허공개공보 소화 60-198667호에 개시되어 있다.

그런데, 상기한 EPROM화된 프로그램메모리를 갖는 싱글칩 마이크로컴퓨터의 외부에 PAL이나 PLD 더나아가서는 TTL회로등으로 구성된 외부논리를 하드웨어로 하는 마이크로컴퓨터 응용시스템을 구성할때 그 개발에 있어서 시스템의 동작 사양이나 기능의 변경에 따라서 하드웨어의 수정이 필요하게 된 경우에는 외부논리로써의 프로그래머블 디바이스의 프로그램변경, 또 게이트어레이로 구성되는 하드웨어에 대해서는 그 마스크패턴의 변경에 의해 LSI를 다시 만드는 것, 더아아가서는 배선기판에 있어서의 배선패턴의 변경등이 필요하게 되어 마이크로컴퓨터 응용시스템 개발에 있어서의 시스템의 동작사양이나 기능의 변경에 대한 대응이 느려진다.

한편, 최근 마이크로컴퓨터 응용시스템의 다기능화, 더나아가서는 소형화가 진행되는 가운데 각종 주변기능을 온칩화한 싱글칩 마이크로컴퓨터와 같은 데이타처리 LSI의 그들 시스템에 대한 응용은 점점 확대되는 경향이 있고, 이것에 따라서 싱글칩 마이크로컴퓨터는 인터페이스회로, 타이머카운터, 입출력제어회로, 제어프로그램을 저장하는 ROM, 더낭가서는 서브프로세서등 외부메모리나 외부논리로써도 구성할 수 있는 각종 주변기능을 하나의 반도체기판에 내장하기에 이르렀다. 그러나, 이러한 싱글칩 마이크로컴퓨터에 내장되는 주변기능, 특히 하드웨어적인 논리기능 부분은 종래 고정적이었으므로, EPROM화된 프로그램메모리에 의해 소프트웨어 프로그램을 변경할 수 는 있어도 하드웨어적인 논리기능을 변경하기 위해서는 싱글칩 마이크로컴퓨터 전체의 설계변경나 제조를 위한 마스크패턴 등을 변경해야하며, 싱글칩 마이크로컴퓨터의 사용자는 하드웨어적인 논리기능 부분에 있어서 필요하게 되는 동작의 사양이나 기능을 스스로 설정 또는 변경할 수 없다는 문제점이 있는 것이 본 발명자들에 의해 명확하게 되었다. 또, 이러한 싱글칩 마이크로컴퓨터을 주된 요소로 하는 마이크로컴퓨터 응용시스템을 구성할때, 그 개발중에 있어서 시스템의 동작의 사양이나 기능의 부분적인 변경이 필요하게 된 경우에도 그것에 대해서 싱글칩 마이크로컴퓨터의 기능을 유연하고 신속하게 대응시킬 수 없다. 이 문제는 싱글칩 마이크로컴퓨터의 다기능화도 억제하게 된다.

본 발명의 목적은 데이타처리시스템에 대한 동작의 사양이나 기능의 설정, 변경에 대해서 유연하고, 더나아가서는 용이하게 대응할 수 있는 데이타처리시스템의 개발방법을 제공하는 것이다.

또, 본 발명의 다른 목적은 동작의 사양이나 기능의 설정, 변경에 대해서 간단하게 대처할 수 있는 데이타처리용 반도체집적회로를 제공하는 것이다. 더욱 상세하게는 불휘발성 기억소자를 포함하는 논리기능 블럭이나 이 논리기능 블럭 및 불휘발성 메모리블럭을 내장하는 데이타처리용 반도체집적회로에 대해서 그들 불휘발성 기억소자로의 라이트처리라는 점에 관해서 사용상의 편의를 향상시킬 수 있는 데이타처리용 반도체집적회로를 제공하는 것이다.

본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.

본원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

[데이타처리시스템의 개발방법]

즉, 전기적으로 라이트가능한 불휘발성 기억소자에 대한 라이트상태에 따라서 필요한 논리기능을 실현할 수 있는 논리기능블럭과 이 논리기능블럭을 이용해서 논리동작을 실행시키는 CPU프로그램과 같은 논리동작 제어블럭을 1개의 반도체기판에 형성해서 이루어지는 데이타처리용 반도체집적회로를 이용해서 데이타처리시스템을 구성함에 있어서 상기 시스템에 요구되는 기능에 따라 상기 논리기능 블럭에 포함되는 불휘발성 기억소자에 필요한 데이타를 라이트하도록 하는 것이다. 이때, 데이타처리시스템의 동작의 사양이나 기능의 변경에 따라서 상기 논리기능 블럭에 포함되는 불휘발성 기억소자를 리라이트하는 공정, 또는 그 변경기능을 논리기능 블럭의 기억정보에 반영시킨 동일한 구조의 새로운 데이타처리용 반도체집적회로로 교환하는 공정을 포함하거나, 또 전기적으로 라이트가능한 불휘방성 기억소자를 포함하는 불휘발성 메모리블럭에 데이타처리시스템에 요구되는 기능에 따른 소프트웨어 프로그램을 라이트하는 공정, 그리고 데이타 처리시스템의 기능변경에 따라서 상기 불휘발성메모리블럭에 포함되는 불휘발성 기억소자의 정보를 소거해서 리라이트하는 공정, 또는 그 변경기능을 불휘발성 메모리블럭의 기억정보에 반영시킨 동일한 구조의 새로운 데이타처리용 반도체집적회로로 교환하는 공정을 포함할 수 있다.

이것에 의하면, 전기적으로 라이트가능한 논리기능 블럭이나 불휘발성 메모리블럭 등을 포함하는 데이타처리용 반도체집적회로를 주된 요소로 해서 구성되는 데이타처리시스템을 개발할때, 그 시스템의 요구사양에 따라서 데이타처리용 반도체집적회로의 기능을 설정하거나 그들을 변경하는 경우 논리기능 블럭의 하드웨어적인 논리기능이나 불휘발성 메모리블럭의 정보를 그 요구사양 기능을 만족하도록 그 블럭의 불휘발성 기억소자에 전기적으로 프로그램하는 것에 의해, 그 시스템에 요구되는 동작의 사양이나 기능의 설정, 변경에 대해서 유연하고, 더나아가서는 용이하게 대응할 수 있게 된다.

[데이타처리용 반도체집적회로]

전기적으로 라이트가능한 불휘발성 기억소자에 대한 라이트상태에 따라서 필요한 논리기능을 실현할 수 있는 논리기능블럭, 또는 소프트웨어 프로그램을 전기적으로 라이트가능한 불휘발성 기억소자를 포함해서 구성된 불휘발성 메모리블럭 및 그 소프트웨어 프로그램 등에 의해 동작이 제어되는 CPU와 같은 논리동작 제어블럭을 하나의 반도체기판에 형성해서 이루어지는 데이타처리용 반도체집적회로에 범용 EPROM라이터와 같은 라이트장치로 외부에서 상기 논리기능블럭이나 불휘발성 메모리블럭의 불휘발성 기억소자를 라이트가능하게 하는 동작의 사양을 갖도록 하는 것이다.

이러한 동작의 사양으로써, 예를들면 모드신호에 의해 데이타처리용 반도체집적회로를 기능상 EPROM과 같은 불휘발성 단일체 메모리와 마찬가지로 보이는 사양, 즉 범용 EPROM라이터와 같은 라이트장치에 있어서 이것과 인터페이스가능한 외부단자가 보이는 것과 같은 사양으로 할 수 있다. 이러한 동작의 사양을 채용할때에는 데이타처리용 반도체집적회로와 범용 라이트장치의 외부단자의 수나 배치구성의 차이만 변경하는 간단한 구성의 소켓 어댑터와 같은 어댑터를 사용해서 양자를 인터페이스할 수 있다.

이때, 논리기능블럭 및 불휘발성 메모리블럭을 내부 어드레스버스 및 내부데이타버스에 공통접속하거나 또는 라이트장치와 인터페이스되어야 할 데이타나 어드레스등의 액세스단자를 논리기능 블럭과 불휘발성 메모리블럭 상호간에 공통화하고, 또 양자를 동일한 어드레스공간에 배치해두는 것에 의해, 라이트장치로 외부에서 논리기능 블럭이나 불휘발성 메모리블럭을 라이트할때, 어드레스공간을 전환하기 위한 특별한 처리나 회로가 필요하지 않아 어드레스신호를 바꾸어 주는 것만으로 논리기능 블럭 및 불휘발성 메모리블럭의 양쪽에 대해서 공통의 라이트장치에 의해 정보의 라이트가 가능하게 된다.

이와 같은 데이타처리용 반도체집적회로에 의하면, 범용 EPROM 라이터와 같은 라이트장치로 외부에서 상기 논리기능 블럭이나 불휘발성 메모리블럭의 불휘발성 기억소자를 라이트가능하게 하는 동작의 사양은 데이타처리용 반도체집적회로의 동작의 사양이나 기능의 설정 및 변경시에 특별한 전용 라이트장치를 일체 필요로 하지 않고, EPROM과 같은 단일체의 불휘발성메모리를 위한 EPROM라이터등의 범용 라이트장치를 이용할 수 있게 작용한다. 이것에 의해, 데이타처리용 반도체집적회로의 양산시, 더나아가서는 이것을 응용한 시스템의 디버그 또는 개발시 등에 상기 데이타처리용 반도체집적회로에 대한 논리기능의 설정, 즉 논리기능블럭이나 불휘발성 메모리블럭에 포함되는 불휘발성 기억소자에 라이트하는 처리면에서 상기 데이타처리용 반도체집적회로에 대한 사용상의 편의가 도모된다.

아하, 본 발명의 구성에 대해서 실시예와 함께 설명한다.

또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 붙이고, 그 반복적인 설명은 생략한다.

제1도에는 본 발명에 관한 데이타처리용 반도체집적회로의 1실시예인 싱글칩 마이크로컴퓨터가 도시되어 있다. 동일 도면에 도시한 싱글칩 마이크로컴퓨터(11)은 주지의 반도체제조기술에 의해 1개의 반도체기판에 형성되어 있으며, 적어도 전기적으로 라이트가 가능한 불휘발성 기억소자에 대한 라이트상태에 따라서 필요한 논리기능을 실현하기 위한 논리기능블럭(1101)과 이 논리기능블럭(1101)을 이용해서 논리동작을 실행시키는 CPU등의 논리동작제어블럭(1102)를 포함하고, 또 필요에 따라서 그 논리동작 제어블럭을 위한 동작프로그램 등을 전기적으로 라이트가 가능한 불휘발성 기억소자에 저장할 수 있는 불휘발성 메모리블럭(1103)을 포함해서 이루어진다.

이와 같은 싱글칩 마이크로컴퓨터(1)은 제4도에 도시한 바와 같은 프린터 제어시스템(1000) 등 여러가지 마이크로컴퓨터 응용시스템에 적용된다. 예를들면 제4도에 도시한 프린터 제어시스템(1000)은 호스트컴퓨터와 인터페이스하면서 프린터의 기계적인 부분을 제어하는 것으로써, 싱글칩 마이크로컴퓨터(1)을 중심으로 예를들면 도트프린터 헤드의 도트를 인자데이타에 따라서 구동하기 위한 헤드드라이버(1001), 프린터헤드를 인자방향으로 이동시키기 위한 캐리지 리턴 모터드라이버(1002), 인자되어야할 용지등의 매체를 이동시키기 위한 라인피드 모터드라이버(1003) 등이 하나의 기판, 예를들면 1매의 프린트기판에 탑재되어 이루어진다.

싱글칩 마이크로컴퓨터(1)은 센트로닉 인터페이스나 직렬 인터페이스를 거쳐서 호스트컴퓨터에서 인자데이타를 받아들이고, 이 인자 데이타에 따라서 상기 헤드드라이버(1001)을 제어해서 매체에 인자한다. 인자동작중에 있어서의 캐리지 리턴 모터드라이버(1002)나 라인피드 모터드라이버(1003)은 싱글칩 마이크로컴퓨터(1)에 포함되는 타이머 등의 출력이나 프린터의 기계적인 부분에서 검출되는 위치검출신호, 더 나아가서는 패널스위치로 부터의 입력등에 따라서 구동제어되고, 또 필요에 따라서 필요한 정보를 프린터의 패널에 표시제어한다. 또, 헤드드라이버(1001)에 부여되는 인자데이타는 싱글칩 마이크로컴퓨터(1)에서 출력되는 데이타나 어드레스에 따라서 인터페이스 어댑터와 같은 LSI를 거쳐서 부여하도록 해도 되고, 또 외부로 부터의 위치검출신호나 패널스위치 입력, 더 나아가서는 패널표시제어 출력에 대해서도 그 인터페이스 어댑처와 같은 LSI를 거쳐서 수수하도록 할 수 있다. 그리고, 프린터 제어시스템(1000)에는 싱글칩 마이크로컴퓨터(1)에 의해 액세스가능한 확장용 RAM을 마련해 두는 것도 가능한다.

제3도에는 상기 싱글칩 마이크로컴퓨터(1)을 사용해서 프린터 제어시스템(1000)과 같은 마이크로컴퓨터 응용시스템을 개발하는 순서의 1실시예가 도시되어 있다.

시스템의 개발에 있어서는 우선 시스템이 요구사양이 결정되고(스텝S1), 계속해서 그 사양을 반영하기 위해 필요한 싱글칩 마이크로컴퓨터(1)의 기능이 결정된다(스텝S2), 이와 같이 결정된 기능을 싱글칩 마이크로컴퓨터(1)에 반영시키기 위해 논리기능블럭(1101) 및 불휘발성 메모리블럭(1103)에 필요한 정보가 라이트된다(스텝S3). 논리기능블럭(1101)에 대해서는 필요한 논리기능을 설정하기 위한 데이타가 라이트되고, 또 불휘발성 불휘발성 메모리블럭(1103)에는 논리기능블럭(1101)에 설정된 논리기능이나 그 밖의 회로블럭의 기능을 이용하기 위해 필요한 논리동작 제어블럭(1102)를 위한 동작 프로그램이 라이트된다. 또, 싱글칩 마이크로컴퓨터(1)에는 불휘발성 메모리블럭(1103)이 포함되지 않은 경우도 있고, 그 때에는 다른 칩에 의해 동작프로그램이 제공된다. 데이타의 라이트에 의해 싱글칩 마이크로컴퓨터(1)의 기능이 설정된 다음에는 시스템디버그 등에 의해 싱글칩 마이크로컴퓨터(1)의 의 기능체크가 실행된다(스텝S4). 이 기능체크의 결과 소기의 사양이나 기능을 만족하고 있는 경우에는 필요한 시스템의 개발이 완료된다. 즉, 프린터 제어시스템(1000) 등 필요한 마이크로컴퓨터 응용시스템의 제어에 필요한 기능이 싱글칩 마이크로컴퓨터에 구현되어 시스템의 개발이 완료된다. 기능체크의 결과 불합리한 점이 있는 경우에는 시스템디버그 등의 결과를 이용해서 그 불합리한 점을 개선하도록 다시 데이타의 라이트스텝으로 되돌아간다. 이때, 논리기능블럭(1101) 및 불휘발성 메모리블럭(1103)이 전기적으로 리라이트가능한 EEPROM(Electrically Erasable Programmble Read Only Memory)용 불휘발성 기억소자로 구성되어 있는 경우에는 최초에 라이트한 데이타나 동작프로그램중 수정해야할 부분이 새로운 정보로 리라이트된다. 또, 그들이 자외선을 조사하는 것에 의해 데이타의 소거가 가능한 EPROM(Erasable Programmble ROM)구성용 불휘발성 기억소자로 구성되어 있는 경우에는 모든 정보를 자외선으로 일단 소거하고(스텝 S5), 그 후 다시 최초부터 라이트가 실행된다. 이때, 싱글칩 마이크로컴퓨터(1)이 자외선 조사창이 부착된 패키지에 봉입되어 있는 않은 경우에는 싱글칩 마이크로컴퓨터(1) 자체를 새로운 것으로 교환하고(스텝S6), 그 후에 다시 최초부터 라이트가 실행된다.

상기 마이크로컴퓨터 응용시스템의 개발방법에 있어서는 싱글칩 마이크로컴퓨터(1)과 같은 데이타처리용 반도체집적회로에 대한 라이트나 리라이트수단은 전혀 한정되지 않지만, 본 실시예의 싱글칩 마이크로컴퓨터(1)은 EPROM이나 EEPROM과 같은 전기적으로 라이트가 가능한 불휘발성 반도체기억장치를 위한 라이트장치, 예를들면 범용 EPROM라이터를 이용해서 그 논리기능블럭(1101) 및 불휘발성 메모리블럭(1103)을 외부로에서 전기적으로 라이트가능하게 하는 동작의 사양을 갖고 있다. 예를들면 이 동작의 사양은 특히 제한되지 않지만 모드단자에서 라이트동작이 지시되면 소정의 외부단자를 논리기능블럭(1101) 및 불휘발성 메모리블럭(1103)의 불휘발성 기억소자에 대한 액세스단자로써 기능시키는 동작의 사양이다. 이 동작의 사양에 의해 싱글칩 마이크로컴퓨터(1)은 범용 EPROM라이터에 있어서 외관상 전기적으로 라이트가능한 불휘발성 반도체기억장치와 등가로 되어 싱글칩 마이크로컴퓨터(1)의 기능설정, 더 나아가서는 변경이 매우 용이하게 된다.

제2도에는 범용 EPROM라이터(1200)의 외관구성이 도시되어 있다. 이 범용 EPROM라이터(1200)은 특히 제한되지 않지만 라이트대상으로 해야할 반도체집적회로를 탑재하기 위한 소켓부(1201), 불휘발성 기억소자의 종류에 따른 동작모드의 지정이나 라이트해야할 데이타를 입력하기 위한 키보드부(1202), 키보드부(1202)로 부터의 입력상태나 동작상태를 표시하기 위한 표시부(1203), 전원커넥터부(1204), 그리고 직렬 인터페이스등에 의해 그밖의 기기와 접속가능한 외부확장용 커넥터부(1205) 등이 케이싱(1206)의 바깥쪽에 배치되고, 그 내부에는 키보드부(1202)의 지시등에 따라서 라이트나 리라이트를 실행하기 위한 제어회로가 포함되어 있다. 이와 같은 범용 EPROM라이터(1200)에 싱글칩 마이크로컴퓨터(1)을 탑재할때 싱글칩 마이크로컴퓨터(1)의 외부단자를 그대로 소켓부(1201)과 인테페이스할 수 없는 경우에는 논리기능블럭(1101) 및 불휘발성 메모리블럭(1103)의 불휘발성 기억소자에 대한 엑세스단자로써 할당되는 외부단자등을 소켓부(1201)에 접속하기 위한 어댑터를 이용할 수 있다. 이하, 싱글칩 마이크로컴퓨터(1)과 이것을 이용한 마이크로컴퓨터 응용시스템의 개발방법을 더욱 상세히 설명한다.

제5도에는 제1도에 도시한 싱글칩 마이크로컴퓨터(1)을 보다 구체화한 1예가 도시되어 있다. 동일도면에 도시한 싱글칩 마이크로컴퓨터(1)은 실리콘과 같은 1개의 반도체기판에 논리동작 제어블럭의 1예인 CPU(2), RAM(Random Access Memory)(3) 및 ROM(Read Only Memory)(4)로 이루어지는 프로세서(5)와 가변논리구조의 논리기능블럭의 1예로써 PLA(Programmble Logic Array)(6) 및 입출력포트(이하, I/O라 한다)(7)로 구성되고, 각각의 블럭은 공통버스(8)로 접속된다. 또, 상기 PLA(6)은 신호선(9), (10)에 의해 I/O(7) 및 CPU(2)에 직접 결합된다.

상기 ROM(4)는 싱글칩 마이크로컴퓨터(1)의 소프트웨어로써의 동작프로그램을 저장하기 위한 것이며, 상기 PLA(6)은 싱글칩 마이크로컴퓨터(1)의 하드웨어의 일부를 프로그램가능하게 실현하기 위한 논리기능블럭으로 되고, 이 PLA(6)은 전기적으로 라이트가능한 불휘발성 기억소자를 포함하고 있다.

제6도는 상기 PLA(6)의 구성을 중심으로 한 제5도의 싱글칩 마이크로컴퓨터(1)의 상세한 1예를 도시한 것이다.

상기 PLA(6)은 AND(논리곱)면(20), OR(논리합)면(21), 출력래치(22), 입력래치(23) 및 셀렉터(24)의 각회로와 각각의 회로사이를 결선하기 위한 배선으로 구성된다.

프로세서(5)와 PLA(6)의 접속은 프로세서(5)에 의해 생성되는 신호를 PLA(6)의 입력래치(23)에 입력하기 위한 제어 신호선(8a), 어드레스버스(8b), 데이타버스 (8c)에 의해 실행된다. 싱글칩 마이크로컴퓨터(1)의 외부와의 인터페이스는 데이타버스(8c)와 접속되어 있는 출력포트(7a), 입출력포트(7b), 입력포트(7c)에 의해 실행된다. PLA(6)의 입력래치(23)으로의 입력은 상기 제어신호선(8a), (8b), 데이타버스(8c), 입력포트(7c)의 출력(70c), 출력 셀렉터(24)의 출력(9c)로 되고, 이 입력래치(23)의 출력은 AND면(20)으로 공급된다. AND면(20)의 출력은 OR면(21)의 입력으로 되고, OR면(21)의 출력은 출력래치(22)에 부여된다. 출력래치(22)의 출력(22)a는 셀렉터(24)에 부여됨과 동시에 그 일부의 신호(22b)는 AND면(20)의 입력으로 된다. 셀렉터(24)의 출력중 (9a), (9b)는 각각 출력포트(7a), 입출력포트(7b)의 입력으로 되고, 출력(9c)는 데이타버스(8c)에 결합되어 있다.

제7도는 상기 AND면(20)의 1예를 도시한 것이다. 이 AND면(20)은 특히 제한되지 않지만 자외선 소거형의 전기적으로 라이트가능한 채널주입 구조와 같은 EPROM구성용의 불휘발성 기억소자를 포함해서 구성된다. 이 AND면(20)은 4입력(I₀~I₃)에 대해서 4개의 독립된 논리곱 출력(A₀~A₃)을 얻는 구성으로 된다. 이 AND면(20)에는 8행 4열로 상기 불휘발성 기억소자M(0,0)~M(7,3)을 매트릭스형상으로 배치해서 이루어지는 메모리셀어레이(40)을 포함한다. 여기에서 전기적으로 라이트가능한 EPROM구성용 불휘발성 기억소자 그 자체의 구성은 이미 공지이므로 그 상세한 설명에 대해서는 생략하지만 상기 불휘발성 기억소자의 임계값전압이 1V정도의 비교적 낮은 레벨에 있는 상태를 소거상태, 그리고 5V정도의 비교적 높은 레벨에 있는 상태를 라이트상태라고 정의한다.

불휘발성 기억소자로는 행단위로 4비트씩 실행된다. 즉, 라이트데이타를 라이트단자 D₀~D₃에 부여하고, 선택선 S₀~S₃중 1개를 고레벨과 같은 선택레벨로 함과 동시에 라이트신호WE를 고레벨로 해서 라이트단자Vp에 라이트전압(예를들면 12.5V)를 부여 한다. 이때, 입력 I₀~I₃의 상태에 따라 정논리를 라이트할지 부논리를 라이트할지를 결정한다. 예를들면 입력 I₀을 예로하면 입력 I₀이 고레벨로 될때에는 워드선 W_Op가 선택되고, 또 입력 I₀이 저레벨로 될때에는 워드선 W_On이 선택된다. 선택된 워드선에 게이트전극이 결합된 불휘발성 기억소자의 게이트전극에는 저항 Rj(j=0~7)을 거쳐서 라이트전압이 부여된다. 라이트단자 D₀~D₃에 라이트데이타를 받는 전압변환회로 W₀~W₃은 라이트데이타레벨이 고레벨인 경우에 라이트에 필요한 드레인전압을 발생해서 각각 데이타선 d₀~d₃에 부여한다. 이것에 의해, 소거상태를 초기상태로 하는 불휘발성 기억소자는 워드선이 선택되어 고레벨이 라이트 데이타가 부여된 경우에 라이트상태로 되고, 그 이외의 것은 소거상태를 유지한다.

이와 같은 라이트동작에 의해 메모리셀어레(46)에 포함되는 불휘발성 기억소자M(0,0)~M(7,3)의 프로그램이 실행된다,

프로그램된 AND면(20)을 논리동작시키는 경우에는 라이트단자 Vp에 회로의 전원전압(또는 접지전압)을 부여함과 동시에 라이트신호WE를 저레벨로 하고, 신호 S₀~S₃을 모두 고레벨로 한다. 이것에 의해, 입력 I₀~I₃의 레벨에 따라서 워드선이 선택되고, 선택된 워드선에 게이트전극이 결합되는 불휘발성 기억소자의 프로그램 상태에 따른 데이타레벨이 데이타선 d₀~d₃을 거쳐서 센스앰프 SA₀~SA₃에 의해 검출되고, 그 결과로써 센스앰프 SA₀~SA₃에서 는 논리곱출력 A₀~A₃이 얻어진다. 또, 동일 도면에 도시한 MOSFETQd는 디플레이션형MOSFET이다.

제8도는 제6도에 포함되는 OR면(21)의 1예를 도시한 것이다. 이 OR면(21)은 논리곱출력 A₀, A₁을 2입력으로 하는 OR회로OR1, 논리곱출력 A₂, A₃을 2입력으로 하는 OR회로OR2, OR회로OR1, OR2의 출력을 2입력으로 하는 OR회로OR3, OR회로OR1과 OR회로OR3의 출력을 선택하는 출력선택회로(50)으로 구성된다.

상기 선택회로(50)의 입력신호(51)이 고레벨로 되면 트랜지스터T1이 온상태로 됨과 동시에 트랜지스터T2가 오프상태로 되고, OR면(21)은 다음의 논리식으로 표시되는 논리합출력O₀, O₁을 얻는다.

O₀=A₀+A₁

O₁=A₂+A₃

또, 상기 선택회로(50)의 입력신호(51)이 저레벨로 되면, 트랜지스터T1이 오프상태로 됨과 동시에 트랜지스터T2가 온상태로 되고, OR면(21)은 다음의 논리식으로 표시되는 논리합출력 O₀, O₁을 얻는다.

O₀=A₀+A₁+A₂+A₃

O₀=A₂+A₃

제6도에 도시한 싱글칩 마이크로컴퓨터(1)은 입력래치(23)및 셀렉턱(24)를 전환제어하는 것에 의해 예를들면 제9도A~제9도D에 도시한 상태로 동작가능하게 된다.

제9도A에 도시한 상태는 제6도의 입력래치(23)의 입력으로써 버스(8a)~(8c)의 정보를 선택하고 셀렉터(24)의 출력을 포트(7a), (7b)에 부여하도록 하는 것에 의해 프로세서(5)의 출력을 PLA(6)으로 변환처리해서 싱글칩 마이크로컴퓨터(1)의 외부로 출력하는 것이다.

제9도B에 도시한 상태는 입력래치(23)의 입력으로써 포트(7b), (입력포트(7c))의 출력을 선택하고, 셀렉터(24)의 출력으로써 출력(9c)을 선택하는 것에 의해 싱글칩 마이크로컴퓨터(1)의 외부에서 부여되는 신호를 PLA(6)으로 변환처리해서 프로세서(5)에 부여하는 것이다.

제9도C에 도시한 상태는 입력래치(23)의 입력으로써 버스(8a)~(8c)의 정보를 선택하고, 셀렉터(24)의 출력도 버스(8c)에 부여하도록 하는 것에 의해, 프로세서(5)의 출력을 PLA(6)으로 변환처리해서 다시 프로세서(5)로 되돌아가게 하는 것이다.

제9도D에 도시한 상태는 입력래치(23)의 입력으로써 포트(7b), (7c)의 출력을 선택하고, 셀렉터(24)의 출력으로써 출력(9a), (9b)를 선택하는 것에 의해, 프로세서(5)와는 관계없이 싱글칩 마이크로컴퓨터(1)의 외부에서 부여되는 신호를 PLA(6)으로 변환처리해서 다시 싱글칩 마이크로컴퓨터(1)의 외부로 출력하는 것이다.

또, 상기 제9도A~제9도D에 각각 도시한 상태를 2개 이상 조합시키는 것도 가능하다. 예를들면 상기 제9도A와 제9도B에 도시한 상태의 조합에서는 PLA(6)의 입력을 분할하여 한쪽을 프로세서(5)의 출력(8a~8c)로, 다른쪽을 외부로 부터의 입력(7b,7c)로 하고, PLA(6)의 출력도 분할해서 한쪽을 프로세서(5)의 입력(8c)로, 다른쪽을 외부로의 출력(7a,7b)로 하는 것도 가능하다.

이상 설명한 싱글칩 마이크로컴퓨터(1)에 있어서는 자외선 소거형의 전기적으로 라이트가능한 불휘발성 기억소자를 포함하는 PLA(6)에 대해서 상기 싱글칩 마이크로컴퓨터(1)에 요구되는 기능에 따라서 그 논리구성, 즉 불휘발성 기억소자에 대한 프로그램상태가 설정된다. 예를들면 싱글칩 마이크로컴퓨터(1)을 이용해서 프린터 제어시스템(1000)을 개발하는 경우 그 PLA(6)은 상기 프린터 제어시스템(1000)의 요구사양에 따라서 그 불휘발성 기억소자에 필요한 데이타가 라이트된다. 이 동작은 제3도의 스텝S3에 대응한다. 또, 싱글칩 마이크로컴퓨터(1)이 창에 부착된 패키지에 봉입되어 있는 경우에는 상기 창으로 부터 자외선을 조사하여 기억정보를 소거한 다음 새롭게 논리정보를 전기적으로 리라이트하는 것에 의해 싱글칩 마이크로컴퓨터(1)에 있어서의 하드웨어의 일부를 담당하는 PLA(6)의 논리변경이나 에러의 수정이 싱글칩 마이크로컴퓨터(1) 상에서 가능하게 되고, 싱글칩 마이크로컴퓨터(1)은 그 응용시스템의 개발시에 있어서의 동작사양이나 기능의 변경에 대해서 유연하게 대응할 수 있게 된다. 또, 그와 같은 변경에 대해서 싱글칩 마이크로컴퓨터(1)은 반복해서 이용할 수 있게 된다. PLA(6)에 대한 데이타의 라이트에는 예를들면 제2도의 범용 EPROM라이터(1200)을 이용할 수 있다.

또, 프린터 제어시스템(1000)과 같은 마이크로컴퓨터 응용시스템을 개발할때 그 싱글칩 마이크로컴퓨터(1)이 창이 부착된 패키지에 봉입되어 있지 않은 경우에는 제3도의 스텝(S6)에서 설명한 바와 같이, 다른 논리정보를 라이트한 새로운 싱글칩 마이크로컴퓨터(1)로 교환해 주면 된다.

상기 PLA(6)의 불휘발성 기억소자는 전기적으로 라이트, 소거가 가능한 NMOS(Metal Nitride Oxide Semiconductor)나 플로팅게이트형의 EPROM구성용의 불휘발성 기억소자를 이용하는 것도 가능하다. 이 경우에도 상기 범용 EPROM라이터(1200)의 이용이 가능하다.

다음에 가변논리구조의 논리기능 블럭으로써 프로세서구조의 프로그래머블 논리회로, 즉 서브프로세서를 부가해서 구성된 싱글칩 마이크로컴퓨터에 대해서 설명한다. 이 싱글칩 마이크로컴퓨터(1)은 제10도에 도시한 바와 같이 제5도에 도시되는 구성에 대해서 공통버스(8), PLA(6) 및 I/O(7)에 접속하는 서브프로세서(100)을 부가해서 이루어진다.

제11도에는 상기 서브프로세서(100)의 구성예와 서브프로세서(100), PLA(6), I/O(7), 공통버스(8) 사이의 접속관계가 도시되어 있다.

서브프로세서(100)은 명령을 저장하기 위한 ROM(101), 이 ROM(101)의 저장정보에 따라서 제어신호를 발생하기 위한 제어회로(102), ROM(101)을 액세스하기 위한 다음의 어드레스를 유지하는 어드레스래치(103), 제1, 제2, 그리고 제3의 데이타버스(104), (105,), (106)에 접속된 ALU(산술논리연산유닛)(107), 레지스터파일(108), PSG(Programmable Sequential Generator)(109), 이 PSG(109)에 의해 제어되는 STR(Status Register)(110), 상기 서브프로세서(100)과 공통버스(8)을 접속하기 위한 BIF(버스인터페이스회로)(111)로 구성된다.

상기 PLA(6)은 배선(112a)에 의해 공통버스(8)에, 그리고 배선(112b)에 의해 I/O(7)에 각각 결선됨과 동시에 배선(112c)에 의해 서브프로세(100)의 제어회로(102)에서 발생되는 제어신호(102a)에, 배선(112d)에 의해 STR(110)의 출력(110a)에, I/O(7)에서 ALU(107)에 입력되는 신호(107a)에 각각 접속된다.

상기 PSG(109), ROM(101) 및 PLA(6)은 상기한 바와 같은 전기적으로 라이트가 가능한 불휘발성 기억소자로 구성된다. 따라서, 제10도에 도시한 싱글칩 마이크로컴퓨터(1)에 있어서도 그들 PSG(109), ROM(101) 및 PLA(6)에 포함되는 불휘발성 기억소자는 싱글칩 마이크로컴퓨터(1)에 요구되는 기능에 따라서 그 논리구성이 결정된다. 예를들면 프린터제어시스템(1000)과 같은 특정한 마이크로 컴퓨터 응용시스템에 적용되는 경우에는 그 시스템전체의 기능과의 관계에 따라서 이러한 논리구성이 설정된다. 그리고, 싱글칩 마이크로컴퓨터(1)의 패키지에 형성되어 있는 창으로 부터 자외선을 조사해서 기억정보를 소거한 다음에 그들 불휘발성 기억소자에 새로운 논리정보를 전기적으로 리라이트하는 것이 의해 또는 전기적으로 리라이트를 실행하는 것에 의해 싱글칩 마이크로컴퓨터(1)에 있어서의 하드웨어나 논리기능의 일부를 담당하는 PLA(6), PSG(109), ROM(101) 등의 논리의 변경이나 에러를 수정할 수 있게 된다. 따라서, 싱글칩 마이크로컴퓨터(1)은 그것이 적용되는 시스템의 개발중에 있어서, 그 시스템전체의 사양이나 기능의 변경에 대해서 유연하게 대응할 수 있게 된다.

제12도는 소프트웨어 프로그램을 저장하기 위한 ROM(4)를 EPROM화해서 내장하는 싱글칩 마이크로컴퓨터(1)의 1예를 도시한 것이다.

제12도에서 싱글칩 마이크로컴퓨터(1)은 CPU(2), 소프트웨어프로그램을 저장하기 위해 전기적으로 라이트할 수 있는 불휘발성 메모리블럭으로써의 EPROM과 같은 ROM(4)(이하, 이 ROM(4))를 불휘발성 메모리블럭(4)라고도 하다.), 제어신호생성회로(500), 상기 서브프로세서나 PLA 등을 구성하는 프로그래머블 논리회로(900)등의 기능모듈을 포함해서 이루어진다. 상기 CPU(2), 불휘발성 메모리블럭(4), 프로그래머블 논리회로(900) 등은 어드레스버스(41)이나 데이타버스(42)와 접속되고, 특히 어드레스버스(41)과 CPU(2)사이에는 스위치소자(61)이 개재되고, 데이타버스(42)와 CPU(2)사이에는 스위치소자(62), 불휘발성 메모리블럭(4)와 데이타버스(42) 사이에는 스위치소자(63), 그리고, 프로그래머블 논리회로(900)과 데이타버스(42) 사이에는 스위치소자(66)이 개재되어 있다. 어드레스버스(41)은 출력버퍼로써 기능하는 3상태 드라이버(72)나 입력버퍼로써 기능하는 인버터(82) 및 3상태 인버터(65)을 거쳐서 신호선(519)에 의해 싱글칩 마이크로컴퓨터(1)의 외부와 인터페이스가능하게 되어 있다. 마찬가지로 데이타버스(42)는 출력버퍼로써 기능하는 3상태 드라이버(71)이나 입력버퍼로써 기능하는 인버터(81) 및 3상태 인버터(64)를 거쳐서 신호선(518)에 의해 싱글칩 마이크로컴퓨터(1)의 외부와 인터페이스가능하게 되어있다.

상기 제어신호 생성회로(500)에는 데이타전송제어를 위한 제어신호(5101)~(5104)가 CPU(2)에서 부여됨과 동시에 싱글칩 마이크로컴퓨터(1)의 동작모드 등을 지시하기 위한 제어신호(5111),(5121),(513),(5122)가 싱글칩 마이크로컴퓨터(1)의 외부에서 부여된다. 이와 같은 각종 신호가 부여되는 제어신호 생성회로(500)은 CPU(2), 불휘발성 메모리블럭(4), 프로그래머블 논리회로(900)과 데이타버스(42)나 어드레스버스(41) 더 나아가서는 신호선(518),(519) 사이에서의 데이타전송타이밍을 제어하기 위한 제어신호(520)~(528)을 생성한다. 또, 제어신호 생성회로(500)에서 외부로 출력되는 신호(514),(515)는 외부에 대한 리드사이클, 라이트사이클을 의미하는 신호이고, 또 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에는 그들에 포함되는 불휘발성 기억소자의 라이트에 필요한 고전압등을 외부에서 공통으로 부여하기 위한 신호선(516)이 결합되어 있다.

제12도에 도시한 싱글칩 마이크로컴퓨터(1)에 있어서는 데이타버스(42) 및 어드레스버스(41)에 공통으로 접속되어 있는 불휘발성 메모리블럭(4)와 프로그래머블 논리회로(900)은 동일한 어드레스공간에 배치되어 있다. 따라서, 불휘발성 메모리블럭(4)와 프로그래머블 논리회로(900)에 대한 라이트처리시에 어드레스공간을 전환하기 위한 특별한 처리나 회로구성을 필요로 하지 않고, 각각에 할당되어 있는 어드레스를 지정하는 것에 의해, 동일한 제어 또는 동일한 시퀀스에 의해 그들에 포함되는 필요한 불휘발성 기억소자에 대해서 라이트와 검증처리를 간단하게 할 수 있다.

그 결과, 범용 EPROM라이터(1200)과 같은 라이트장치를 불휘발성 메모리블럭(4)와 프로그래머블 논리회로(900)의 양쪽에 대해서 공통으로 이용할 수 있고, 또 내장되는 CPU(2)를 사용하는 경우에도 라이트나 검증처리를 동일한 시퀀스로 실행할 수 있다.

제13도는 제12도에 도시한 제어신호 생성회로(500)의 1예을 도시한 것이다. 이 제어신호 생성회로(500)은 특히 제한되지 않지만 AND면(51)과 OR면(52)로 구성된다.

이 AND면(51)은 세로방향의 6개의 신호선이 각각 논리곱 출력선으로 되고, 세로방향이 신호선과 교차하는 가로방향의 신호선중 0표로 표시한 교점에 대응하는 가로방향의 신호선의 입력에 대해서 논리곱을 취한 결과가 해당하는 논리곱 출력으로 된다. 예를들면 세로방향의 논리곱 출력신호선과 교차하는 0표로 표시한 가로방향의 신호선의 입력이 모두 고레벨로 된다. AND면에 있어서의 6개의 논리곱 출력신호선은 OR면(52)의 입력으로 되고, 이 세로방향의 6개의 입력신호선과 교차하는 가로방향의 논리합 출력신호선에는 0표로 표시되는 고점에 대응하는 세로방향의 입력신호선의 입력에 대해서 논리합을 취한 결과가 논리합 출력으로 된다. 예를들면 가로방향의 논리합 출력신호선과 교차하는 0표로 표시한 세로방향의 입력신호선의 입력이 1개라도 고레벨인 경우에 해당하는 가로방향의 논리합 출력신호선의 출력이 고레벨로 된다.

외부에서 부여되는 제어신호(513)이 저레벨일때, 그 반전신호(5131)을 0표의 교점에서 받는 논리곱 출력신호선(5291),(5292),(5293),(5296)에는 CPU(2)에서 출력되는 제어신호(5101)~(5104)의 레벨을 유효하게 하는 논리곱출력이 얻어진다. 이 상태에서 제어신호(5101)(TR1),(5104)(ExtM)이 고레벨일때, 논리곱 출력신호선(5291)이 고레벨로 되어 외부장치 리드모드가 설정된다. 상기 동작 모드에서는 외부에 대한 리드사이클을 의미하는 제어신호(514)(TR3)이 고레벨로 어서트됨과 동시에 제어신호(520),(527),(528)도 고레벨로 어서트된다. 고레벨의 제어신호(520)은 스위치소자(61)을 온상태로 제어하고, 또한 고레벨의 제어신호(528)은 3상태 드라이버(72)를 출력동작가능하게 제어하는 것에 의해, CPU(2)에서 출력되는 어드레스신호는 어드레스버스(41) 및 신호선(519)를 거쳐서 외부로 출력된다. 이 어드레스신호와 제어신호(514)에 응답하는 도시하지 않은 외부 피액세스모듈이 출력하는 데이타는 외부에서 신호선(518)에 부여됨과 동시에 상기 고레벨의 제어신호(527)에 의해 온동작되는 3상태 인버터(64)에서 데이타버스(42)에 부여되어 CPU(2)에 리드된다. 이 외부장치 리드모드에서 제어신호(524)는 저레베로 되어 있으므로, 외부에서 데이타버스(42)에 페치된 데이타가 불휘발성 메모리블럭(4)나 프로그래머블 논리회로(900)의 동작에 의해 교란되는 일은 없다.

상기 제어신호(513)이 저레젤일때 제어신호(5102)(TW1),(5104)(ExtM)이 고레벨로 되면 출력신호선(5292)가 고레벨로 되어 외부장치 라이트모드가 설정된다. 상기 동작 모드에 있어서는 외부에 대한 라이트사이클을 의미하는 제어신호(515)(TW3)이 고레벨로 어서트됨과 동시에 제어신호(520),(521),(526),(528)도 고레벨로 어서트된다. 이것에 의해 CPU(2)에서 출력되는 어드레스신호는 상기와 같이 온 동작되는 스위치소자(61), 출력동작가능하게 제어되는 3상태 드라이버(72) 및 신호선(519)를 거쳐서 외부로 출력됨과 동시에 CPU(2)에서 출력되는 라이트데이타가 고레벨의 제어신호(521)에 의해 온동작되는 스위치소자(62), 데이타버스(42), 고레벨의 제어신호(526)으로 출력동작가능하게 제어되는 3상태 드라이버(71) 및 신호선(518)을 거쳐서 외부에 부여되고, 이것에 의해 외부의 피액세스 모듈로의 라이트가 실행된다.

상기 제어신호(513)이 저레벨일때, 제어신호(5101)(TR1),(5103)(IntM)이 고레벨인 상태에서는 출력신호선(5293)이 고레벨로 되어 내부장치 리드모드가 설정된다. 상기 동작모드에 있어서는 제어신호(520),(522)(TR4),(524)가 고레벨로 어서트된다. 이것에 의해 CPU(2)에서 출력되는 어드레스신호는 스위치소자(61)을 거쳐서 어드레스버스(41)에 부여되어 불휘발성 메모리블럭(4)의 어드레스신호(426) 또는 프로그래머블 논리회로(900)의 어드레스신호(5172)로 된다. 동시에, 제어신호(522)에 의해 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에는 리드동작이 지시된다. 이때, 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)은 리니어한 동일 어드레스공간에 배치되어 있으므로, 쌍방에 어드레스신호가 부여되어도 그 어드레스신호에 따라서 어느 한쪽만 데이타의 리드를 실행하고, 리드된 데이타는 스위치소자(63) 또는 (66)중 어느 한쪽을 거쳐서 데이타버스(42)에 부여된다. CPU(2)는 이와 같이 해서 데이타버스(42)롤 출력된 데이타를 신호선(423)에서 리드한다.

상기 제어신호(513)이 저레벨일때 제어신호(5102)(TW1),(5103)(IntM)이 고레벨인 상태에서는 출력신호선(5296)이 고레벨로 되어 내부장치 라이트모드가 설정된다. 상기 동작모드에 있어서는 제어신호(520),(521),(523)(TW4)가 고레벨로 어서트된다. 이것에 의해, CPU(2)에서 출력되는 어드레스신호는 스위치소자(61)을 거쳐서 어드레스버스(41)에 부여됨과 동시에 CPU(2)에서 출력되는 라이트데이타가 스위치소자(62)를 거쳐서 데이타버스(42)에 부여되고, 또 프로그래머블 논리회로(900)에는 라이트동작이 지시된다. 이것에 따라 어드레스신호에 의해 지정되는 프로그래머블 논리회로(900)의 필요한 어드레스에 할당된 플립플롭등에 데이타가 라이트된다.

한편, 제어신호(513)이 고레벨일때 그 반전신호(5131)을 0표의 교점에서 받는 논리곱 출력신호선(5291),(5292),(5293),(5296)은 CPU(2)에서 출력되는 제어신호(5101)~(5104)의 레벨과 관계없이 저레벨로 네게이트되고, 이것에 의해 제어신호(520),(521)은 항상 저레벨로 제어되어 CPU(2)에 의한 데이타버스(42), 어드레스버스(41)쪽으로 데이타와 어드레스의 출력이 실질적으로 불가능하게 된다. 즉 CPU(2)는 어드레스버스(41) 및 데이타버스(42)에서 전기적으로 분리된다. 이 상태에서 제어신호(5121)(TR2)가 고레벨로 되면 논리곱 출력신호선(5294)가 고레벨로 되어 외부로 부터의 액세스에 따른 리드모드가 설정된다. 이 동작모드는 EPROM라이터 등에 의한 라이트후에 있어서의 검증을 위한 테스트리드에 이용된다. 상기 동작모드에 있어서는 제어신호(522)(TR4),(524),(525),(526)이 고레벨로 어서트된다. 이것에 의해 외부에서 신호선(519)에 공급되는 어드레스신호가 제어신호(525)에 의해 동작가능한 상태로 제어된 3상태 인버터(65)를 거쳐서 어드레스버스(41)에 부여되고, 이 어드레스신호는 어드레스버스(41)에서 신호선(426) 및 (5172)를 거쳐서 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에 부여된다. 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에는 제어신호(522)에 의해 리드동작이 지시됨과 동시에 제어신호(524)에 의해 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)의 데이타 출력단자가 어드레스버스(41)에 접속된다. 따라서, 외부에서 공급되는 어드레스신호에 응답해서 불휘발성 메모리블럭(4) 또는 프로그래머블 논리회로(900) 중의 어느 한쪽이 리드동작을 실행하는 것에 의해, 리드해야할 필요한 데이타가 데이타버스(42)에 부여된다. 데이타버스(42)에 부여된 리드데이타는 고레벨의 제어신호(526)에 의해 출력동작이 가능하게 제어되는 3상태 드라이버(71)을 거쳐서 신호선(518)에 부여되어 외부로 리드된다.

제어신호(513)이 고레벨일때 제어신호(5122)(TW2)가 고레벨로 되면, 출력신호선(5295)가 고레벨로 되어 외부로 부터의 액세스에 다른 라이트모드가 설정된다. 이 동작모드는 범용 EPROM라이터(1200)과 같은 EPROM라이터에 의한 라이트시에 이용된다. 상기 동작모드에 있어서는 제어신호(525),(527)이 고레벨로 어서트된다. 이것에 의해 외부에서 신호선(519)에 공급되는 어드레스신호가 제어신호(525)에 의해 동작가능한 상태로 제어된 3상태 인버터(65)를 거쳐서 어드레스버스(41) 부여되고, 이 어드레스신호는 어드레스버스(41)에서 신호선(426) 및 (5172)를 거쳐서 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에 부여된다. 또, 외부에서 신호선(518)에 공급되는 데이타가 제어신호(527)에 의해 동작가능한 상태로 제어된 3상태 인버터(64)를 거쳐서 데이타버스(42)에 부여되고, 이 데이타는 데이타버스(42)에서 신호선(424) 및 (5171)을 거쳐서 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)에 부요된다. 이 상태에서 외부단자로 부터 신호선(516)에 라이트를 위한 고전압이 부여되면 어드레스신호에 의해 지정되는 불휘발성 메모리블럭(4) 또는 프로그래머블 논리회로(900)의 소정의 어드레스에 있어서의 불휘발성 기억소자에 상기 라이트데이타가 라이트된다. 상기 라이크고전압은 EPROM과 같은 단일체 메모리LSI에 대응해서 10~25V정도의 라이트동작에 충분한 전압으로 된다.

또, 전기적으로 라이트소거가 가능한 EEPROM구성용 불휘발성 기억소자로 상기 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)을 구성하는 경우에는 신호선(516)을 거쳐서 소거, 라이트전압을 부여하도록 해도 되고, 또 라이트전압이나 소거전압을 내부승압회로로 형성해도 된다.

제12도에 도시한 싱글칩 마이크로컴퓨터(1)에 있어서도 그들에 포함되는 불휘발성 메모리블럭(4) 및 프로그래머블 논리회로(900)의 불휘발성 기억소자는 싱글칩 마이크로컴퓨터(1) 그 자체의 기능, 더 나아서는 그 응용시스템에 요구되는 전체적인 동작의 사양이나 기능의 관계에 따라서 필요한 동작프로그램이나 데이타가 라이트된다. 불휘발성 메모리블럭(4)나 프로그래머블 논리회로(900)이 EPROM구성용 불휘발성 기억소자로 구성되어 있는 경우에는 싱글칩 마이크로컴퓨터(1)의 패키지에 형성되어 있는 창으로부터 자외선을 조사해서 기억정보를 소거한후 새로운 정보를 전기적으로 라이트하는 것에 의해, 또 불휘발성 메모리블럭(4)나 프로그래머블 논리회로(900)이 EEPROM구성용 불휘발성 기억소자로 구성되어 있는 경우에는 필요한 정보만 전기적으로 리라이트하는 것에 의해, 싱글칩 마이크로컴퓨터(1)에 있어서의 하드웨어의 일부를 담당하는 프로그래머블 논리회로(900)의 논리의 변경이나 에러의 수정, 더 나아가서는 불휘발성 메모리블럭(4)에 저장되는 프로그램의 변경이나 버그에 대한 수정이 가능하게 되어 싱글칩 마이크로컴퓨터(1)은 그 동작의 사양이나 기능의 변경에 대해서 유연하게 대응할 수 있게 된다. 또, EPROM구성용 불휘발성 기억소자에 의해 불휘발성 메모리블럭(4)나 프로그래머블 논리회로(900)이 구성되어 있는 경우에 그 싱글칩 마이크로컴퓨터(1)이 창이 부착된 패키지에 봉입되어 있지 않을 때에는 마이크로 컴퓨터 응용시스템의 개발에 있어서 다른 정보를 라이트한 새로운 싱글칩 마이크로컴퓨터(1)로 교환할 수 있다.

제14도는 상기 프로그래머블 논리회로(900)의 상세한 1예를 도시한 것이다.

제14도에 있어서, (91)은 불휘발성 기억소자를 포함해서 이루어지는 NOT어레이, (961)~(963)는 논리모듈, (9461)~(9463)은 셀렉터, (9433)은 센스앰프, (9434)는 라이트회로, (9431),(9432)는 어드레스디코더, (941)은 데이타레지스터, (942)는 어드레스레지스터, (9435)는 멀티플렉서이다.

상기 논리모듈(961)은 NOR게이트(922), 플립플롭(921). 셀렉터(923) 및 (924), 출력드라이버(925), AND게이트(926) 및 (927)로 구성된다. NOR어레이(91은 그것에 포함되는 여러개의 불휘발성 기억소자에 대한 라이트 프로그램상태에 따른 논리구성을 취할 수 있다. 논리모듈(961)~(963)은 NOR어레이(91)의 논리구성에 따라서 출력되는 신호에 대해하여 셀렉터(923),(924)의 선택동작 조건이나 플립플롭(921)의 상태에 따라서 또 그 논리를 프로그램이 가능하게 변경하는 것으로써 NOR어레이(91)과 함께 가변구조 논리를 구성한다. 논리모듈(961)~(963)은 신호선(5171)~(5173)을 경유해서 데이타버스(42) 및 어드레스버스(41)과 간접적으로 인터페이스 가능하게 됨과 동시에 단자(991)~(993)을 거쳐서 싱글칩 마이크로컴퓨터(1)의 외부와 데이타를 입출력할 수 있게 되어 있다. 상기 제어신호(513)이 저레벨인 경우에 데이타 입출력의 대상은 논리모듈(961)~(963) 내부의 플립플롭(921)로 되고, 또 제어신호(513)이 고레벨인 경우에는 NOR어레이(91)의 NOR논리를 구성하는 불휘발성 기억소자에 대한 라이트, 리드가 가능하게 된다.

제어신호(513)이 저레벨로 되어 상기 내부장치 리드모드가 설정될때, CPU(2)에서 출력되는 어드레스신호는 어드레스버스(41)에서 신호선(5172)에 부여된다. 이 어드레스신호는 어드레스레지스터(942)에 세트된후 AND게이트(951)을 거쳐서 어드레스디코더(9432)에 공급되고, 어드레스디코더(9432)에 의해 디코드된다. 이 어드레스디코더(9432)는 입력어드레스신호에 따라서 논리모듈(961)~(963)중에서 1개를 선택하는 선택신호를 형성한다. 또, 그 선택레벨을 고레벨로 된다. 어드레스디코더(9432)의 출력선택신호(5310)은 논리모듈의 AND게이트(926)에 공급된다. 이 AND게이트(926)에는 상기 동작모드에 있어서 고레벨의 상기 제어신호(522)도 공급되고 있다. 이 AND게이트(926)에서는 셀렉터(923) 출력드라이버(925)를 거쳐서 플립플롭(921)의 데이타가 출력되고, 이 출력데이타는 신호선(5311), 멀티플렉서(9435)를 통해서 신호선(5173)에서 데이타버스(42)로 리드된다.

상기 제어신호(513)이 저레벨로 되어 상기 내부장치 라이트모드가 설정되면 CPU(2)에서 출력되는 어드레스신호가 신호선(5172)에, 그리고 데이타가 신호선(5171)에 부여된다. 이것에 의해, 데이타는 AND게이트(953)을 경유해서 논리모듈의 AND게이트(927)에 공급된다. 이 AND게이트(927)에는 상기 동작모드에 있어서 고레벨의 상기 제어신호(523)이 공급되어 있음과 동시에 어드레스신호의 디코드결과에 따른 선택신호가 어드레스디코더(9432)에서 공급되고 있다. 따라서, 그 어드레스신호에 의해서 지정되는 플립플롭(921)에 CPU(2)의 출력데이타가 라이트가능하게 된다.

상기 제어신호(513)이 고레벨로 되어 외부 액세스에 따른 라이트모드가 설정되면 어드레스레지스터(942)의 출력은 AND게이트(952)를 거쳐서 어드레스디코더(9431)에 공급된다. 이 어드레스디코더(9431)은 입력어드레스신호에 따라서 NOR어레이(91)의 워드선(986)~(989)중의 어느 것을 선택한다.

이것에 의해 싱글칩 마이크로컴퓨터(1)의 외부로 부터 신호선(5171)로 전송된 데이타가 데이타레지스터(941)에 세트되어 AND게이트(954)를 거쳐서 라이트회로(9434)에 공급된다.

외부에서 라이트고전압이 부여되는 타이밍에 동기해서 라이트데이타가 셀렉터(9461)~(9463)에 부여된다. 어드레스디코더(9431)의 셀렉터선택신호(5312)는 입력어드레스신호에 따라서 비트선(981)~(984)를 선택하고, 선택된 비트선에 라이트데이타가 부여되고, 이것에 의해 불휘발성 기억소자로의 라이트가 실행된다. 이때, 논리모듈 내부의 셀렉터(924)는 신호(513)에 의해 그 출력이 하이임피던스상태로 제어되고, 이것에 의해 논리모듈에서 워드선(986)~(989)에 바람직하지 않은 신호가 혼입되는 것을 억제한다.

상기 제어신호(513)이 고레벨로 되어 외부액세스에 따른 리드모드가 설정되는 경우에는 라이트모드와 마찬가지로 어드레스디코더(9431)에 의해 지정된 NOR어레이(91)의 비트선 데이타가 셀렉터(9461)~(9463)을 경유해서 센스앰프(9433)에 공급되어 멀티플렉서(9435)를 거쳐서 신호선(5173)으로 리드된다.

이상과 같이 외부에서 부여되는 제어신호(513)이 저레벨일때에는 논리모듈(961)~(963)내부의 플립플롭(921)과의 데이타의 입출력이 실행되고, 또 제어신호(513)이 고레벨인 상태에서는 불휘발성 기억소자로 이루어지는 NOR어레이(91)에 대한 외부로 부터의 액세스에 따른 라이트, 리드가 실행된다. NOR어레이(91)에 전기적으로 라이트, 소거가 가능한 불휘발성 기억소자를 사용하는 경우에는 소거회로를 추가하는 것에 의해 라이트와 같은 회로구성으로 소거동작도 실행할 수 있다.

또, 프로그래머블 논리회로(900)의 구성이 바뀌어도 예를들면 NOR어레이(91)이 여러개 있는 경우나 논리모듈(961)~(963)의 내부논리의 구조가 다른 경우, 플립플롭(921)의 갯수가 다른 경우, 또 논리모듈(961)~(963)에서 외부단자로의 신호선(991)~(993)이 존재하지 않는 경우 등에 있어서도 싱글칩 마이크로컴퓨터의 CPU(2)와 외부단자로 부터의 액세스를 가능하게 하기 위해서는 본 실시예와 같은 구성을 채택할 수 있다.

이상의 설명에 따르면 제12도에 도시한 싱글칩 마이크로컴퓨터(1)의 프로그래머블 논리회로(900)에는 제7도의 PLA(6), 제11도의 서브프로세서(100), 또, 제14도에 도시한 회로를 가변논리 구조로써의 논리기능블럭으로써 포함할 수 있지만, 이 프로그래머블 논리회로(900)과 불휘발성 메모리블럭(4)는 특히 제한되지 않지만 동일한 어드레스공간에 리니어하게 배치할 수 있다.

제15도는 동일한 어드레스공간상에 있어서의 프로그래머블 논리회로(900)과 불휘발성 메모리블럭(4)의 어드레스맵핑상태의 1예를 도시한 것이다. 제15도에 따르면 불휘발성 메모리블럭(4)에는 0000H~3FFFH까지의 어드레스가 할당되고, 프로그래머블 논리회로(900)에는 4000H~7FFFH까지의 어드레스가 할당되어 있다. 이와 같이 프로그래머블 논리회로(900)과 ROM(4)를 동일한 어드레스공간에 배치해 두는 것에 의해, 양쪽에 대해서 싱글칩 마이크로컴퓨터(1)의 외부로 부터 다른 어드레스를 부여해 주는 것에 의해서 라이트나 테스트리드를 실행할 수 있다.

또, 라이트 및 검증을 위한 테스트리드에 필요한 어드레스나 데이타, 제어신호, 타이밍 등을 표준의 단일체 EPROM과 거의 동일하게 하는 것에 의해, 즉 단일체 EPROM이나 EEPROM을 프로그램하기 위한 EPROM라이터와 같은 범용 라이트장치의 일반적인 사양에 맞추어 두는 것에 의해 그 범용라이트장치를 그대로 사용해서 상기 싱글칩 마이크로컴퓨터(1)에 포함되는 전기적으로 라이트 가능한 불휘발성 기억소자에 대해서 라이트 및 검증처리를 실행할 수 있게 된다. 그리고, 제어신호(513)이 고레벨로 되어 외부로 부터의 액세스에 의한 라이트, 리드모드가 설정될때 프로그래머블 논리회로(900)과 ROM(4)가 공통 접속되어 있는 어드레스버스(41) 및 데이타버스(42)는 스위치소자(61),(62)와 같은 게이트에 의해 CPU(2)에서 분리된다.

따라서, 상기 동작모드에 있어서 싱글칩 마이크로컴퓨터(1)은 기능상 단일체의 EPROM과 같는 불휘발성 메모리LSI와 마찬가지로 보인다. 즉, 단일체 EPROM이나 EEPROM을 프로그램하기 위한 EPROM라이터와 같은 범용라이트장치에 있어서 이것과 인터페이스가능한 외부단자가 보이게 된다.

EPROM과 같은 전기적으로 라이트가 가능한 불휘발성 반도체기억장치에 대한 라이트 및 테스트리드를 위한 범용 EPROM라이터(1200)은 특히 제한되지 않지만 제17도에 도시한 바와 같이 전원전압Vcc(예를들면 5V)를 공급하기 위한 전원단자P_WVCC, 어드레스신호를 출력하기 위한 어드레스출력단자P_adrs, 데이타 입출력방향을 지시하는 출력인에이블신호OE를 출력하기 위한 제어단자P_oe, 라이트용 고전압Vpp 또는 전원전압 Vcc를 선택적으로 출력할 수 있는 단자P_vpp, 칩의 선택, 비선택을 지시하기 위한 칩인에이블신호CE를 출력하기 위한 제어단자P_ce, 리드데이타의 입력 및 라이트데이타를 출력하기 위한 데이타입출력단자P_data를 상기 소켓부(1201)에 구비한다. 이러한 EPROM라이터(12000)에서 라이트동작시에는 출력인에이블신호OE가 고레벨, 칩인에이블신호CE가 저레벨, 그리고, 라이트전압Vpp의 출력단자가 12.5V와 같은 고전압으로 된다. 한편, 검증을 위한 테스트리드시에는 출력인에이블신호OE가 저레벨, 칩인에이블신호CE가 저레벨, 그리고, 라이트전압Vpp의 출력단자가 전원전압Vcc에 따르는 5V정도의 전압으로 된다.

EPROM라이터(1200)은 범용의 EPROM, 예를들면 (주)히다찌제작소에 의해 제조되어 있는 제품명HN482764G, HN27C64G, HN4827128G, HN27128AG, HN27C256G, 또는 HN27512G와 같은 EPROM에 데이타의 라이트 검증을 실행할 수 있도록 소켓부(1201)의 단자배치가 이들 범용 EPROM의 외부단자의 배치에 맞추어져 있다.

이와 같은 범용 EPROM라이터(1200)과 제12도에 도시한 바와 같은 싱글칩 마이크로컴퓨터(1)은 예를들면 제17도에 도시한 바와 같은 싱글칩 마이크로컴퓨터(1)은 예를들면 제17도에 도시한 바와 같이 양자의 외부단자의 수나 배치의 차이에 대해서 양쪽의 필요한 단자를 접속하기 위한 소켓어댑터와 같은 어댑터(1210)을 거쳐서 전기적으로 결합된다.

예를들면 이 어댑터(1210)을 거쳐서 싱글칩 마이크로컴퓨터(1)과 범용 EPROM라이터(1200)을 접속하는 상태의 1예를 제18도에 도시하였다. 즉, 범용 EPROM라이터(1200)의 제어단자P_ce에서 출력되는 칩인에이블신호CE의 반전신호가 제12도에 도시한 제어신호(513)으로써 싱글칩 마이크로컴퓨터(1)의 외부단자P₅₁₃에 부여되고, 범용 EPROM라이터(1200)의 외부단자P_vpp에서 선택적으로 출력되는 라이트전압 Vpp 또는 전원전압Vcc가 제12도에 도시한 싱글칩 마이크로컴퓨터(1)의 외부단자P₅₁₆을 거쳐서 신호선(516)에 공급되고, 범용 EPROM라이터(1200)의 제어단자P_oe에서 출력되는 출력인에이블신호OE의 반전레벨이 제12도의 제어신호(5121)로써 싱글칩 마이크로컴퓨터(1)의 외부단자P₅₁₂₁에 부여되고, 또 이 출력인에이블신호OE가 제12도의 제어신호(5122)로써 싱글칩 마이크로컴퓨터(1)의 외부단자P₅₁₂₂에 부여되고, 범용 EPROM라이터(1200)의 어드레스출력단자P₅₁₉에서 출력되는 어드레스신호가 싱글칩 마이크로컴퓨터의 외부단자P₅₁₉를 거쳐서 신호선(519)에 부여된다. 그리고, 범용 EPROM라이터(1200)의 데이타입출력단자P_data가 싱글칩 마이크로컴퓨터(1)의 신호선(518)에 대응하는 데이타의 출력단자P₅₁₈에 접속되고, 또 범용 EPROM라이터(1200)의 전원단자P_wvcc가 싱글칩 마이크로컴퓨터(1)의 전원단자P_mvcc에 결합된다.

또, 제어신호 생성회로(500)의 내부에 있어서 제어신호(5121)이 도시하지 않은 인버터에 의해 제어신호(5122)의 반전레벨신호로 되고 상기 제어신호(5122)만 직접 외부단자에서 부여되는 구성으로 되어 있는 경우에는 상기 외부단자에 출력인에이블신호OE를 직접 부여하도록 할 수 있다.

제19도는 그밖의 접속상태의 예를 도시한 것이다.

이 상태에서는 상기 어댑터(1210) 상의 전원단자P_wvcc에서 출력되는 전원전압Vcc를 고레벨의 제어신호(513)으로써 싱글칩 마이크로컴퓨터의 외부단자P₅₁₃에 부여하고, 출력인에이블신호OE와 칩인에이블신호CE에 대해서 어댑터상에서 NOR논리를 취한 결과를 제어신호(5121)로써 싱글칩 마이크로컴퓨터(1)의 외부단자P₅₁₂₁에 부여하고, 출력인에이블신호OE의 반전레벨과 칩인에이블신호CE에 대해서 어댑터(1210)상에서 NOT논리를 취한 결과를 제어신호(5122)로써 싱글칩 마이크로컴퓨터의 외부단자P₅₁₂₂에 부여하도록 하고, 그 밖의 접속관계는 상기 제18도와 동일하게 된다.

특히 제한되지 않지만 제18도 또는 제19도에 도시한 배선 및 회로는 어댑터(1210)에 내장된다.

제16도(A)~(G)는 어댑터(1210)을 거쳐서 범용 EPROM라이터(1200)에서 싱글칩 마이크로컴퓨터(1)에 공급되는 데이타의 라이트 및 검증을 위한 테스트리드에 필요한 타이밍도를 도시한 것이다.

상기와 같이 싱글칩 마이크로컴퓨터(1)을 범용 EPROM라이터(1200)에 접속한 상태에서 5V정도의 전원전압Vcc가 싱글칩 마이크로컴퓨터(1)에 인가되면 상기 싱글칩 마이크로컴퓨터(1)은 동작 가능하게 된다. 그후, 불휘발성 메모리블럭(4) 또는 프로그래머블 논리회로(900)에 대해서 라이트해야할 어드레스의 어드레스신호가 범용 EPROM라이터(1200)에서 출력되고, 출력인에이블신호OE가 고레벨에 유지된 그대로, 또한 12.5V정도의 라이크고전압Vpp가 출력되고, 칩인에빌신호CE가 저레벨로 어서트된다.

이것에 의해, 상기 어드레스정보에 의해 선택되는 필요한 불휘발성 기억소자에 데이타의 라이트가 개시된다. 칩인에이블신호CE를 저레벨로 어서트하는 기간은 EPROM구성용 불휘발성 기억소자의 특성에 의해 결정되지만, 예를들면 1msec정도이다. 칩인에이블신호CE가 고레벨로 네게이트됨과 동시에 싱글칩 마이크로컴퓨터(1)의 신호선(516)에 공급되어 있던 라이트전압Vpp가 전원전압Vcc로 되돌려지는 것에 의해 상기 라이트모드가 종료된다.

출력인에이블신호OE를 저레벨로 어서트하고, 또 라이트에 이용한 어드레스신호를 출력한 채 칩인에이블신호CE를 저레벨로 어서트하면 상기 어드레스신호에 의해 선택되는 불휘발성 기억소자의 데이타가 싱글칩 마이크로컴퓨터(1)에서 출력된다. 이 리드데이타가 라이트데이타와 일치하는지 하지 않는지를 판정하는 것에 의해 라이트동작에 의한 데이타가 정상적으로 라이트되었는지 아닌지의 검증처리가 실행된다. 특히, 제한되지 않지만 이 판정은 상기 범용 EPROM라이터(1200)내에서 실행된다.

이와 같이 해서 필요한 데이타의 라이트 및 검증이 실행되면, 싱글칩 마이크로컴퓨터(1)은 그 라이트상태에 의해 달성되는 논리에 의존한 데이타처리를 실행할 수 있게 된다.

제20도는 마이크로 프로그램제어를 채용한 CPU(2)를 포함하는 싱글칩 마이크로컴퓨터의 예를 도시한 것이다.

제20도의 싱글칩 마이크로컴퓨터에 있어서는 불휘발성 기억소자를 포함하는 장치로써 마이크로 프로그램 저장용 EPROM(이하, 단지 마이크로EPROM이라 한다)(600)과 여러개의 매크로명령으로 이루어지는 동작 프로그램을 기억하기 위한 EPROM(624)를 1개의 반도체기판에 갖고 있다.

CPU(2)에 포함되는 마이크로EPROM(600)은 어드레스버스(41) 및 데이타버스(42)에 신호선(653),(652)에 의해 접속되어 있는 라이트회로(601), 어드레스버스(41) 및 데이타버스(42)에 신호선(651),(650)에 의해 접속되어 있는 테스트리드회로(603), 데이타버스(42)에 접속되어 있는 명령페치회로(602)의 각각에 접속되고, 또 명령제어 동작시에 상기 마이크로EPROM(600)의 마이크로명령을 리드하기 위한 리드회로(604)에 접속된다. 리드회로(604)에서 출력되는 마이크로명령은 제어회로(607)에 부여되어 디코드되고, 이것에 의해 생성된 제어신호가 연산회로(605)나 명령페치회로(602) 및 어드레스발생회로(606) 등의 동작을 제어한다. 상기 어드레스발생회로(606)은 신호선(648)을 거쳐서 매크로명령의 어드레스를 어드레스버스(41)에 부여한다. 이 CPU(2)는 클럭신호Φ에 동기동작된다.

불휘발성 메모리블럭(4)는 각각 어드레스버스(41), 데이타버스(42)에 접속된 리드회로(621), 라이트회로(622), 테스트리드회로(623) 및 그들에 접속된 EPROM(624)로 구성된다. 또, 상기 리드회로(621)은 CPU(2)의 제어회로(607)에도 접속된다. 어드레스버스(41) 및 데이타버스(42)는 클럭신호Φ에 의해 제어되는 버스프리차지회로(671)에 신호선(654),(655)에 의해 접속되고, 또 어드레스버스(41)은 신호선(612), 입력회로(608) 및 신호선(611)을 거쳐서 싱글칩 마이크로컴퓨터의 외부와 인터페이스된다. 또, 데이타버스(42)는 신호선(614), 입출력회로(609) 및 신호선(613)을 거쳐서 싱글칩 마이크로컴퓨터의 외부와 인터페이스가 가능하게 되어 있다.

외부로 부터의 제어신호선(610)에 접속된 제어신호 생성회로(500)의 출력(630)~(639)는 명령제어 동작과 마이크로EPROM(600), EPROM(624)로의 라이트나 테스트동작을 제어하기 위해 상기 각 회로에 접속된다.

상기 마이크로EPROM(600)으로의 라이트는 제어신호입력선(610)에 라이트모드신호가 부여되는 것에 의해 설정되고, 이 상태에서는 제어신호 생성회로(500)의 출력(630)~(639)중 라이트회로(601)의 제어신호(636), 입력회로(608)의 제어신호(638), 입출력회로(609)의 제어신호(639)만 유효하게 되고, 그 밖의 신호는 네게이트상태로 제어된다. 즉, CPU(2), 불휘발성 메모리블럭(4) 및 버스프리차지회로(671)에서 데이타버스(42) 및 어드레스버스(41)로의 출력은 금지되고 상기 각 버스(41),(42)는 라이트회로(601)을 거쳐서 마이크로EPROM(600)으로의 라이트에만 사용된다. 입력회로(608)의 외부접속선(611)에 마이크로EPROM(600)을 구성하는 불휘발성 기억소자군에서 필요한 소자를 선택하기 위한 어드레스 정보가 부여되고, 입력방향으로 제어된 입출력회로(609)의 외부접속선(613)에서는 상기 어드레스정보에 의해 선택되는 기억소자로의 라이트데이타가 부여되고, 또 제어입력선(610)에 라이트신호가 부여된다. 이것에 의해, 외부어드레스신호에 의해 지정된 마이크로EPROM(600)의 소정의 어드레스에 필요한 마이크로명령정보가 라이트된다.

라이트동작이 바르게 실행되었는지 안되었는지의 테스트는 제어입력선(610)에 마이크로EPROM(600)에 테스트리드를 위한 모드신호가 부여되는 것에 의해 실행된다. 상기 동작모드가 설정 되면 제어신호 생성회로(500)의 출력(630)~(639)중 테스트리드회로(603)의 제어신호(635), 입력회로(608)의 제어신호(638), 입출력회로(609)의 제어신호(639)가 유효하게 된다. 이것에 의해 외부입력선(611)에 어드레스신호가 부여되고, 제어입력선(610)에 마이크로EPROM(600)의 테스트리드를 위한 모드신호가 부여되면 입출력회로(609)는 출력방향으로 제어되고, 선택된 마이크로EPROM(600)의 리드데이타가 테스트리드회로(603), 접속선(650), 데이타버스(42), 접속선(614), 입출력회로(609)를 거쳐서 외부접속선(613)으로 출력된다. 이것에 의해, 외부에서의 검증이 가능하게 된다.

불휘발성 메모리블럭(4)의 불휘발성 기억소자군(624)로의 라이트 및 테스트리드로 상기의 마이크로EPROM(600)의 라이트, 테스트리드와 마찬가지로 제어신호생성회로(500)으로 부터의 제어신호에 의해 라이트회로(622), 테스트리드회로(623), 입력회로(608) 및 입출력회로(609)를 제어해서 실행한다.

통상모드, 즉 명령제어 동작시에 있어서의 반도체집적회로의 동작은 클럭Φ에 동기해서 예를들면 다음과 같이 실행된다. CPU(2)의 어드레스 발생회로(606)에서 발생된 어드레스정보가 어드레스버스(41)을 거쳐서 불휘발성 메모리블럭(4)의 리드회로(621)로 보내지면 CPU(2)의 제어회로(607)로 부터의 리드신호선(672)의 신호에 따라서 불휘발성 기억소자군(624)에서 소정의 매크로명령이 리드되어 데이타버스(42)를 거쳐서 명령페치회로(602)에 페치된다. 명령페치회로(602)에 유지되어 있는 정보가 마이크로EPROM(600)에 부여되고, 그 정보에 따라서 마이크로EPROM(600)이 어드레싱되고, 그것에 따라서 마이크로명령이 리드회로(604)에 리드된다.

이 리드된 정보가 CPU(2) 내부등의 제어정보로 된다. 리드회로(604)에서 리드된 마이크로명령은 제어회로(607)에 입력되어 디코드되고, 이것에 따라서 연산회로(605), 어드레스발생회로(606), 명령페치회로(602), 메모리리드회로(621) 등의 제어가 실행된다. 또, 이러한 명령제어 동작에서 데이타버스(42) 및 어드레스버스(41)은 클럭신호Φ에 동기해서 동작하는 버스프리차지회로(671)에 의해 프리차지되고, 싱글칩 마이크로컴퓨터의 일련의 동작은 CPU(2)에 공급되는 클럭신호Φ에 동기된다.

상기 CPU(2)의 테스트리드회로(603)과 리드회로(604)의 병렬출력비트수는 동일할 필요는 없고, 또, 본 실시예에 있어서는 테스트리드회로(603)으로 부터의 병렬출력비트수가 데이타버스(42)의 비트수와 동일하게 되어 있다.

본원에서 개시된 발명중 대표적인 것에 의해 얻을 수 있는 효과를 간단히 설명하면 다음과 같다.

(1) 전기적으로 라이트가능한 불휘발성 기억소자에 대하 라이트상태에 따라서 필요한 논리기능을 실현할 수 있는 논리기능블럭 및 이 논리기능블럭에 논리동작을 시키는 논리동작 제어블럭, 또 필요한 경우에는 동작프로그램 등을 전기적으로 라이트가능한 불휘발성 기억소자를 포함하는 불휘발성 메모리블럭등을 1개의 반도체기판에 형성해서 이루어지는 데이타처리용 반도체집적회로를 이용해서 데이타처리시스템을 개발하는데 있어서, 상기 시스템에 요구되는 기능에 따라서 상기 논리회로 블럭에 필요한 데이타를 라이트하거나 또 불휘발성 메모리블럭에 필요한 소프트웨어 프로그램을 라이트하는 스텝을 실행하는 것에 의해, 그 시스템의 요구사양에 따라서 데이타처리용 반도체집적회로의 기능설정을 신속하게 또한 간단하게 실행할 수 있음과 동시에 그 기능의 변경에 대해서도 유연하게 대응할 수 있다.

(2) 데이타처리시스템의 주된 요소로 이루어지는 데이타처리용 반도체집적회로에 각종 주변기능이 온칩화되는 경향이 있는 최근에 있어서, 데이타처리시스템의 동작사양이나 기능의 변경대상으로 되는 회로부분이 상기 데이타처리용 반도체집적회로에 포함되는 일이 많아질 것으로 예상된다. 이러한 상황하에서 상기 데이타처리용 반도체집적회로에 내장되는 프로그램이 가능한 논리구조로써의 논리회로블럭에 대해서 라이트를 실행하는 스텝을 실행해서 시스템의 동작사향이나 기능변경에 대처하면, 주된 요소로 이루어지는 데이타처리용 반도체집적회로의 외부에 마련되어 있는 LSI나 회로에 대한 변경 해야할 곳이 상대적으로 적어져 데이타처리시스템의 개발시간의 단축이나 개발비용의 저감에도 크게 기여할 수 있게 된다.

(3) 상기 논리기능블럭 및 논리동작 제어블럭, 또 필요한 경우에는 불휘발성 메모리블럭등을 1개의 반도체기판에 형성해서 이루어지는 데이타처리용 반도체집적회로에 범용 EPROM라이터와 같은 라이트장치로 외부로 부터 상기 논리기능 블럭이나 불휘발성 메모리블럭의 불휘발성 기억소자를 라이트가능하게 하는 동작사양을 갖도록 하는 것에 의해 상기 데이타처리용 반도체집적회로에 포함되는 불휘발성 기억소자에 필요한 데이타를 라이트할때, 특별한 전용의 라이트 장치를 마련할 필요없이 범용 EPROM라이터와 같은 라이트장치를 이용해서 라이트 및 테스트리드를 할 수 있게 된다. 이것에 의해 데이타처리용 반도체집적회로를 응용한 시스템의 디버그 또는 개발시, 더 나아가서는 양산시 등에 있어서 상기 데이타처리용 반도체집적회로에 포함되는 불휘발성 기억소자로의 라이트처리의 점에서 상기 데이타처리용 반도체집적회로에 대한 사용상의 편의를 도모할 수 있다.

(4) 범용 EPROM라이터와 같은 라이트장치로 외부로 부터 상기 논리기능블럭이나 불휘발성 메모리블럭의 불휘발성 기억소자를 라이트가능하게 하는 동작사양으로써 모드신호에 의해 데이타처리용 반도체집적회로를 기능상 EPROM과 같은 불휘발성 단일체 메모리와 마찬가지로 보이는 사양, 즉 범용 EPROM라이터와 같은 라이트장치에 있어서 이것과 인터페이스가 가능한 외부단자가 보이는 것과 같은 사양으로 하는 것에 의해 데이타처리용 반도체집적회로와 범용라이트장치 상호간에 있어서의 외부단자의 수나 배치구성의 차이만을 변경하는 것과 같은 구성의 간단한 소켓어댑터와 같은 어댑터를 사용해서 양자를 인터페이스할 수 있어 불휘발성 기억소자로의 라이트 처리에 관한 상기 데이타처리용 반도체집적회로에 대한 사용상의 편의를 한층 도모할 수 있다.

(5) 논리기능블럭 및 불휘발성 메모리블럭을 내부어드레스버스 및 내부데이타버스에 공통 접속하거나 또는 라이트장치와 인터페이스 되어야할 데이타나 어드레스등의 액세스단자를 논리기능블럭과 불휘발성 메모리블럭 상호간에서 공통화하고, 또한 양자를 동일한 어드레스 공간에 배치해 두는 것에 의해 라이트장치로 외부에서 논리기능블럭이나 불휘발성 메모리블럭를 라이트할때, 어드레스공간을 전환하기 위한 특별한 처리나 회로를 필요로 하지 않고, 어드레스신호를 변경해주는 것만으로 논리기능블럭 및 불휘발성 메모리블럭의 양쪽에 대해서 공통의 라이트장치로 정보의 라이트가 가능하게 되어 이 점에 있어서도 사용상의 편의를 한층 도모할 수 있다.

이상, 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러가지로 변경가능한 것은 물론이다.

예를들면, 상기 실시예에서는 범용 EPROM라이터와 같은 라이트장치로 외부에서 논리기능블럭이나 불휘발성 메모리블럭에 라이트가능하게 하는 싱글칩 마이크로컴퓨터의 동작사양으로써 외부신호(513)과 같은 모드신호에 의해 싱글칩 마이크로컴퓨터를 기능상 단일체의 EPROM과 같은 불휘발성 메모리LSI와 마찬가지로 보이는 사양으로 하였다. 본 발명은 이러한 동작사양에 한정되지 않고, 통신수단 또는 인터페이스수단을 구비한 제어회로를 싱글칩 마이크로컴퓨터와 범용 EPROM라이터 사이에 개재시키고, 이 범용 EPROM라이터에서 출력되는 라이트에 필요한 각종 정보를 그 인터페이스수단을 거쳐서 싱글칩 마이크로컴퓨터의 필요한 I/O에 부여하고, 이와 같이 해서 부여된 정보로 내장된 CPU에 필요한 제어동작을 시켜서 라이트가능하게 하는 동작사양으로 할 수도 있다. 이때, CPU로의 라이트동작 지시는 범용 EPROM라이터에서 출력되는 어드레스신호의 일부에 포함되도록 하는 것이 가능하다.

또, 상기 실시예에서는 논리기능블럭과 불휘발성 메모리블럭을 내부어드레스버스 및 내부데이타버스에 공통 접속했지만, 논리기능블럭은 그 기능상 반드시 내부어드레스버스 및 내부데이타버스에 접속해 둘 필요는 없다. 내부어드레스버스 및 내부데이타버스에 결합되지 않은 경우에는 논리기능블럭의 불휘발성 기억소자와 외부단자 사이에 라이트나 검증을 위한 데이타 및 어드레스의 전용 전달경로를 마련해 둘 수 있다.

또, 논리기능블럭과 불휘발성 메모리블럭은 리니어 한 동일 어드레스공간에 배치해 두는 것에 한정되지 않고, 다른 공간에 배치해 두어도 좋다. 이 경우에는 외부에서 논리기능블럭이나 불휘발성 메모리블럭에 대해서 라이트나 테스트리드를 실행하는 경우에는 공간의 전환제어가 필요하게 된다. 이러한 공간의 전환은 그 전용 또는 소정의 동작모드에서 그와 같은 전환을 위해서 할당되는 단자에 어댑터상의 간단한 스위치에 의해 공간전환 신호를 부여하도록 할 수 있다.

또, 전기적으로 라이트가능한 불휘발성 기억소자에 대한 라이트상태에 따라서 필요한 논리기능을 실현할 수 있는 논리기능블럭의 구성및 소프트웨어 프로그램을 저장하기 위한 불휘발성 메모리블럭의 구성 및 그들에 포함되는 전기적으로 라이트가능한 불휘발성 기억소자의 구성이나 그들에 대해서 데이타를 라이트하기 위한 처리내용은 상기 실시예에 한정되지 않고 적절하게 변경할 수 있다.

그리고, 상기 실시예에 적용한 EPROM구성용의 전기적으로 라이트가 가능한 불휘발성 기억소자를 포함하는 싱글칩 마이크로컴퓨터와 같은 데이타처리용 반도체집적회로는 반드시 자외선에 의해 정보를 소거할 수 있는 창이 부착된 패키지에 봉입된 것에 한정되지 않고, 1회로 한정된 라이트만 허용하는 형식이라도 된다. 이 경우에는 동일한 구조의 싱글칩 마이크로컴퓨터를 사용하고, 이것에 새로운 정보를 라이트해서 시스템에 탑재하면 시스템의 개발중에 있어서의 동작의 사양이나 기능변경에 대해서 구조가 같은 싱글칩 마이크로컴퓨터로 대처할 수 있다.

이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경이 된 이용분야인 싱글칩 마이크로컴퓨터나 이것을 포함하는 프린터제어시스템의 개발에 적용한 경우에 대해서 설명했지만 본 발명은 이것에 한정되는 것은 아니고, 각종 데이타처리용 반도체집적회로, 그리고 각종 데이타처리시스템의 개발에 적용할 수 있다.

Claims (17)

1. 데이타버스, 어드레스버스, 상기 데이타버스 및 상기 어드레스버스에 연결된 중앙처리장치, 상기 데이타버스 및 상기 어드레스버스에 연결되고, 불휘발성 기억소자를 포함하며, 상기 불휘발성 기억소자로의 정보의 전기적인 라이트에 의해서 논리기능이 가변으로 되도록 구성된 논리회로 및 상기 데이타버스 및 상기 어드레스버스에 연결된 포트를 포함하며, 상기 불휘발성 기억소자에 대한 라이트동작은 상기 어드레스버스의 비트폭에 의해서 정의되는 어드레스공간내의 상기 불휘발성 기억소자에 할당된 어드레스에 대응하는 어드레스신호를 외부장치에서 상기 포트를 거쳐서 상기 어드레스버스에 대해서 공급하는 것에 의해 실행되고, 상기 불휘발성 기억소자에 라이트된 정보는 상기 중앙처리장치에 의해서 액세스되지 않는 싱글칩 마이크로컴퓨터.
2. 제1항에 있어서, 상기 데이타버스 및 상기 어드레스버스에 연결되고, 상기 싱글칩 마이크로컴퓨터를 동작시키기 위한 프로그램을 저장하는 리드온리메모리를 또 포함하는 싱글칩 마이크로컴퓨터.
3. 제2항에 있어서, 상기 데이타버스 및 상기 어드레스버스에 연결되고, 데이타를 저장하는 랜덤액세스메모리를 또 포함하는 싱글칩 마이크로컴퓨터.
4. 제1항에 있어서, 상기 논리회로는 상기 불휘발성 기억소자를 포함하고, 또한 명령을 저장하는 불휘발성 메모리, 상기 불휘발성 메몰에서 리드된 명령에 응답해서 제어신호를 발생하는 제어회로 및 상기 제어신호에 의해서 동작이 제어되는 회로를 포함하는 싱글칩 마이크로컴퓨터.
5. 제4항에 있어서, 상기 논리회로는 상기 불휘발성 메모리에 연결되고, 상기 불휘발성 메모리에 공급 되어야할 다음의 어드레스데이타를 저장하는 저상수단 및 상기 저장수단에 연결된 프로그램시퀀스 발생회로를 또 포함하는 싱글칩 마이크로컴퓨터.
6. 제1항에 있어서, 상기 논리회로는 논리복실행부 및 논리합실행부를 포함하고, 상기 싱글칩 마이크로컴퓨터는 상기 데이타버스에 연결된 I/O포트수단 및 상기 논리회로의 상기 논리곱실행부의 입력과 상기 어드레스버스 및 상기 데이타버스사이에 연결된 입력선택수단을 또 포함하는 싱글칩 마이크로컴퓨터.
7. 제6항에 있어서, 상기 논리회로의 상기 논리합실행부의 출력과 상기 데이타버스 및 상기 I/O포드수단사이에 연결된 출력선택수단을 또 포함하는 싱글칩 마이크로컴퓨터.
8. 제1항에 있어서, 서브프로세서를 또 포함하고, 상기 서브프로세서는 명령을 저장하는 불휘발성 메모리, 상기 불휘발성 메모리에서 리드된 명령에 응답해서 제어신호를 발생하는 제어회로 및 상기 제어신호에 의해서 동작을 제어하는 회로를 포함하는 싱글칩 마이크로컴퓨터.
9. 데이타버스와 어드레스버스를 갖고, 또한 상기 어드레스버스의 비트폭에 의해서 정의되는 어드레스공간을 갖는 프로세서와 함께 사용되는 프로그래머블장치로써, 상기 데이타버스에 연결할 수 있는 제1버스, 상기 어드레스버스에 연결할 수 있는 제2버스 및 여러개의 불휘발성 기억소자를 포함하고, 상기 불휘발성 기억소자로의 정보의 전기적인 라이트에 의해서 논리기능이 가변으로 되도록 구성된 논리회로를 포함하고, 상기 불휘발성 기억소자에 대한 라이트동작은 상기 불휘발성 기억소자에 할당된 어드레스에 대응하는 어드레스신호를 외부장치에서 상기 제2버스에 공급하는 것에 의해서 실행되고, 상기 불휘발성 기억소자에 라이트된 정보는 상기 프로세서에 의해석 액세스되지 않는 프로그래머블장치.
10. 제9항에 있어서, 상기 논리회로는 상기 불휘발성 기억소자를 포함하고, 또한 명령을 저장하는 불휘발성 메모리, 상기 불휘발성 메모리에서 리드된 명령에 응답해서 제어신호를 발생하는 제어회로 및 상기 제어신호에 의해서 동작이 제어되는 회로를 포함하는 프로그래머블장치.
11. 제10항에 있어서, 상기 논리회로는 상기 불휘발성 메모리에 연결되고, 상기 불휘발성 메모리에 공급되어야 할 다음의 어드레스데이타를 저장하는 저장수단 및 상기 저장수단에 연결된 프로그램시퀀스 발생회로를 또 포함하는 프로그래머블장치.
12. 제11에 있어서, 상기 프로그래머블장치와 상기 프로세서는 1개의 칩상에 형성되는 프로그래머블장치.
13. 데이타버스, 어드레스버스, 상기 데이타버스와 상기 어드레스버스에 연결된 프로세서 및 상기 데이타버스에 연결할 수 있는 제1버스, 상기 어드레스버스에 연결할 수 있는 제2버스 및 여러개의 불휘발성 기억소자를 포함하고, 상기 불휘발성 기억소자로의 정보의 전기적인 라이트에 의해서 논리기능이 가변으로 되도록 구성된 논리회로를 포함하고, 상기 불휘발성 기억소자에 대한 라이트동작은 상기 불휘발성 기억소자에 할당된 어드레스에 대응한 어드레스신호를 외부장치에서 상기 제2버스에 공급하는 것에 의해서 실행되고, 상기 불휘발성 기억소자에 라이트된 정보는 상기 프로세서에 의해서 액세스되지 않은 데이타처리시스템.
14. 제13에 있어서, 상기 논리회로는 상기 불휘발성 기억소자를 포함하고, 또한 명령을 저장하는 불휘발성 메모리, 상기 불휘발성 메모리에서 리드된 명령에 응답해서 제어신호를 발생하는 제어회로 및 상기 제어신호에 의해서 동작이 제어되는 회로를 포함하는 데이타처리시스템.
15. 제14항에 있어서, 상기 논리회로는 상기 불휘발성 메모리에 연결되고, 상기 불휘발성 메모리에 공급 되어야할 다음의 어드레스데이타를 저장하는 저상수단 및 상기 저장수단에 연결된 프로그램시퀀스 발생회로를 또 포함하는 데이타처리시스템.
16. 제15항에 있어서, 상기 프로그래머블장치와 상기 프로세서는 1개의 칩상에 형성되는 데이타처리시스템.
17. 논리동작을 제어하는 논리동작 제어블럭을 칩내에 내장하는 반도체집적회로장치로써, 상기 논리동작 제어블럭에 의해서 제어되는 논리기능블럭을 또 포함하고, 상기 논리기능블럭은 전기적으로 라이트가능한 불휘발성 기억소자를 포함하는 논리회로를 포함하고, 상기 논리기능블럭의 논리기능은 상기 불휘발성 기억소자에 라이트된 정보에 의해서 프로그램가능하게 가변으로 되도록 구성되고, 상기 논리동작 제어블럭은 상기 불휘발성 기억소자에 라이트된 정보를 액세스하지 않는 반도체집적회로 장치.