KR19990031801A - 실리콘막의 결정화 방법 및 이를 이용한 박막 트랜지스터-액정표시장치(ｔｆｔ-ｌｃｄ)의 제조방법 - Google Patents

실리콘막의 결정화 방법 및 이를 이용한 박막 트랜지스터-액정표시장치(ｔｆｔ-ｌｃｄ)의 제조방법 Download PDF

Info

Publication number
KR19990031801A
KR19990031801A KR1019970052638A KR19970052638A KR19990031801A KR 19990031801 A KR19990031801 A KR 19990031801A KR 1019970052638 A KR1019970052638 A KR 1019970052638A KR 19970052638 A KR19970052638 A KR 19970052638A KR 19990031801 A KR19990031801 A KR 19990031801A
Authority
KR
South Korea
Prior art keywords
silicon film
amorphous silicon
film
crystallizing
crystallization
Prior art date
Application number
KR1019970052638A
Other languages
English (en)
Other versions
KR100269312B1 (ko
Inventor
김현재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970052638A priority Critical patent/KR100269312B1/ko
Priority to US09/172,135 priority patent/US7205184B2/en
Publication of KR19990031801A publication Critical patent/KR19990031801A/ko
Application granted granted Critical
Publication of KR100269312B1 publication Critical patent/KR100269312B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal

Abstract

우수한 특성의 다결정 실리콘막을 형성할 수 있는 실리콘막의 결정화방법에 대해 개시되어 있다. 이 결정화방법에 의하면 먼저, 기판 상에 비정질 실리콘막을 형성한다. 이 비정질 실리콘막 위에 레이저 빔을 반사시킬 수 있는 반사막 패턴을 형성한다. 다음에, 이 비정질 실리콘막에 레이저를 조사함으로써 실리콘막을 결정화시킨다. 이 반사막 패턴은 박막 트랜지스터의 채널이 형성될 부분의 상기 비정질 실리콘막을 노출시키는 모양으로 형성한다. 반사막 패턴을 형성하기 전에, 비정질 실리콘막을 섬(island) 모양으로 패터닝하면 단결정 수준으로 실리콘막을 결정화시킬 수 있다.

Description

실리콘막의 결정화방법 및 이를 이용한 박막 트랜지스터-액정 표시장치(ＴＦＴ-ＬＣＤ)의 제조방법
본 발명은 실리콘막의 결정화 방법 및 액정 표시장치의 제조방법에 관한 것으로, 특히 레이저(laser)를 이용하여 우수한 특성을 갖는 다결정 실리콘막을 얻을 수 있는 실리콘막의 결정화 방법 및 이를 이용한 박막 트랜지스터 액정 표시장치의 제조방법에 관한 것이다.
액정 표시소자(Liquid Crystal Display; LCD)의 스위칭 소자로 박막 트랜지스터(Thin Film Transistor; 이하, TFT로 칭함)가 주로 사용되고 있다. 이 TFT의 채널(channel)로 사용되는 반도체층을 다결정 실리콘으로 제작하기 위하여 기판 상에 형성된 비정질 상태의 실리콘막을 결정화해야 할 필요가 있다.
비정질 상태의 실리콘막을 결정화하는 방법으로 가장 널리 사용되는 방법은, 엑시머 레이저(excimer laser)라는 펄스화된 자외선(UV beam)을 사용하는 어닐링 방법이다. 레이저를 이용한 어닐링(annealing)은 1976년 Khaibullin이 처음 개발한 이후로 대규모 집적회로(Large Scale Integration; LSI) 공정에서 불순물 이온을 주입한 실리콘의 어닐링을 목적으로 개발되어 오다가, 대면적의 표시소자 개발에 적용되면서 비교적 근래에 와서 중소형 저온 다결정 실리콘 TFT-LCD 제품의 제조에 응용되기 시작하였다. 비정질실리콘 박막을 레이저를 사용하여 어닐링함으로써 양질의 다결정실리콘을 제작하는 이 방법은, 녹는 온도가 높음에도 불구하고 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있다.
비정질 실리콘에서 다결정 실리콘으로의 상(phase) 변화는 결정이 형성되는 "핵생성(nucleation)"과, 생성된 결정의 크기가 자라나는 "성장(growth)"이라는 두 가지의 물리적인 메커니즘(mechanism)을 통해 이루어진다. 따라서, 비정질 실리콘의 완전 용융(鎔融) 후 핵생성이 일어나는 것을 억제하고 성장이 일어나게 하는 것이 가능하다면, 이 방법이 다결정 실리콘의 결정성을 좋게 할 수 있는 이상적인 방법이 될 수 있다.
도 1은 종래의 레이저 어닐링을 이용한 실리콘막의 결정화 방법을 설명하기 위한 단면도이다. 도면 참조부호 "10"은 투명기판을, "15"는 상기 투명기판(10) 상에 형성된 비정질 상태의 실리콘막을 각각 나타낸다.
종래의 실리콘막의 결정화 방법에 따르면, 단순히 레이저를 비정질의 실리콘막(15)에 조사하여 실리콘막을 일시적으로 용융 및 냉각시킴으로써 결정화를 수행한다. 이 때, 조사되는 레이저의 에너지 밀도에 따라 비정질 실리콘막의 용융 정도 및 그에 따른 결정화의 상태가 변화한다. 예를 들어, 조사하는 레이저의 에너지 밀도를 높이면 비정질 실리콘막은 표면으로 부터 더 깊은 곳까지 용융되는데, 에너지 밀도가 증가할수록 용융되는 양이 많아지며, 소정의 임계 에너지밀도 이상에서는 비정질 실리콘막이 완전히 용융되어 버린다. 그리고, 결정화되는 다결정실리콘의 그레인의 크기(grain size)는 조사되는 레이저의 에너지 밀도에 비례한다(즉, 비정질 실리콘막이 많이 용융될수록 그레인 크기가 증가된다). 이는 임계 에너지 이하의 에너지 밀도에서는 비정질 실리콘막의 위쪽(표면쪽)만이 용융되었다가 냉각되는 과정을 통해 작은 그레인으로 결정화되는 것을 의미한다. 임계 에너지 밀도에 근접한 레이저의 에너지 밀도에서는 아래쪽의 소량의 비정질 실리콘막만 남고 나머지는 거의 용융된 상태(nearly complete melting)이므로 용융되지 않는 실리콘막이 시드(seed)로서 작용하여, 결국 큰 그레인으로 결정화된다. 다만, 레이저의 에너지 밀도를 상기에서 언급한 임계 에너지밀도 이상으로 하여 비정질 실리콘막이 완전히 용융되면, 시드로서 작용할 아무런 실리콘막도 남지 않으며, 불규칙한 핵형성 및 결정성장에 의거하여 결정화가 일어나기 때문에 오히려 그레인의 크기가 감소되어 버린다.
일반적으로, 우수한 성능의 TFT 소자를 제조하기 위해서는 다결정실리콘의 결정립의 크기가 커야 하고, 결정의 결함밀도 및 표면 거칠기(surface roughness)가 작아야 한다. 특히, 결정립계와 결정 결함들은 전하운반자의 이동에 의해 산란인자로 작용하여 전계효과 이동도를 떨어뜨리는 주요한 원인이 된다. 이 때문에 종래에는 레이저의 에너지밀도를 임계 에너지밀도에 가능한 한 근접하도록 하여 최소한의 시드 역할을 담당할 비정질 실리콘막만이 남도록 하는 방법을 사용하였다.
그러나, 종래의 방법에서 큰 그레인을 얻을 수 있는 에너지 밀도의 구간이 매우 좁기 때문에, 공정수행시의 허용 가능한 마아진 (margin)의 폭이 매우 작은 어려움이 있었다. 또한, 결정화한 다결정실리콘에 있어서 그레인이 임의로 위치하기 때문에, 이러한 조건의 결정화영역을 예컨대 TFT의 채널영역이 형성되는 반도체패턴으로 사용할 경우에는 균일한 소자특성을 확보하기 어려운 문제점도 있었다.
한편, LCD는 도 2에 도시된 바와 같이, 화소부와 구동회로부의 두 부분으로 이루어져 있다.
도 2를 참조하면, LCD 패널은, 화상을 표시하기 위한 곳으로서 박막 트랜지스터와 화소전극이 배열되어 있는 화소부와, 상기 화소부의 주변에 위치하여 상기 박막 트랜지스터를 구동하여 상기 화소부에 화상을 구현하기 위한 구동회로부로 구성된다.
상기한 저온 다결정실리콘 TFT-LCD에 있어서 TFT를 만들어 주는 곳은 화소부와 주변의 구동회로부의 두 부분이다. 이 중, 화소부의 TFT는 20 ∼ 50㎠/Vs 정도의 이동도(mobility)를 만족시키면 대면적 구동에 별 무리가 없으므로 그다지 우수한 특성을 요구하지는 않는다. 이 때에도 비정질실리콘에 비해 이동도가 여전히 최소 15배 이상이 된다. 막의 균일도(uniformity)의 경우에는, 항상 존재하는 누설전류 문제만 LDD 구조나 다중 - 게이트(Multi-gate) 구조 등의 새로운 공정을 적용하면 해결할 수 있으며, 오히려 결정화시킬 때의 에너지 밀도 창(energy density window)이 늘어나므로 균일도가 좋아질 확률이 높다.
반면, 구동회로 쪽에는 N채널 TFT와 P채널 TFT를 모두 형성하여야 하고, 이 TFT의 특성은 LCD 패널의 구동에 있어서 결정적인 영향을 미친다. 따라서, 실리콘막의 결정이 단결정에 가까울수록 유리하며, 막의 균일도 또한 매우 중요하다. 그러나, 종래에는 화소부의 TFT나 구동회로부의 TFT에 사용되는 실리콘막에 차별을 두지 않고 하나의 실리콘막으로 형성함으로써, TFT의 특성에 큰 영향을 미치는 결정성이 중요시되는 구동회로쪽의 TFT나 결정성보다는 균일도가 중요한 화소쪽의 TFT를 모두 만족시키기가 어려웠다. 따라서, 보다 나은 특성의 LCD를 제조하기가 어려웠다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 결정의 균일도와 특성이 우수한 실리콘막을 형성할 수 있는 실리콘막의 결정화방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 특성의 TFT-LCD를 제조할 수 있는 방법을 제공하는 것이다.
도 1은 종래의 레이저 어닐링을 이용한 실리콘막의 결정화 방법을 설명하기 위한 단면도이다.
도 2는 LCD 패널을 도시한 도면이다.
도 3a 내지 도 3c는 본 발명의 제1 실시예에 의한 실리콘막의 결정화 방법을 설명하기 위한 단면도들이다.
도 4는 본 발명의 제1 실시예에 의해 결정화된 실리콘막의 상태를 평면도로 나타낸 것이다.
도 5는 본 발명에 사용되는 레이저 결정화 장비를 간략하게 도시한 것
도 6a 내지 도 6c는 본 발명의 제2 실시예에 의한 실리콘막의 결정화 방법을 설명하기 위한 도면들이다.
도 7 내지 도 9는 섬모양으로 패터닝된 비정질 실리콘막 패턴의 예를 도시한 것이다.
도 10은 본 발명의 제2 실시예의 결정화방법을 이용하여 형성된 실리콘막을 TFT의 채널로 이용하는 예를 나타낸 것이다.
도 11은 다중채널 방식을 이용하여 TFT를 형성한 예를 나타낸 것이다.
* 도면의 주요 부분에 대한 부호의 설명 *
30, 40....유리기판 32, 60....비정질 실리콘막
34....반사막 패턴 36....포토레지스트
65....시드(seed) 32a, 60a...결정화된 실리콘막
40....균질기(Homogenizer) 42....반사경(mirror)
46....진공 챔버(chamber)
상기 과제를 이루기 위하여 본 발명에 의한 실리콘막의 결정화 방법은, 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 반사막 패턴을 형성하는 단계; 및 상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계를 구비하는 것을 특징으로 한다.
상기 반사막 패턴은 박막 트랜지스터의 채널이 형성될 부분의 상기 비정질 실리콘막을 노출시키는 모양으로 형성하는데, 예를 들어 금속을 이용하여 500Å ∼ 700Å 정도의 두께로 형성하는 것이 바람직하다.
그리고, 상기 실리콘막을 결정화하는 단계에서는 상기 기판의 온도를 500℃ 이하로 유지시키고, 비 스캔(Non-Scan) 방식의 다중 펄스(Multiple pulse) 방식을 사용하는 것이 바람직하다.
상기 과제를 이루기 위하여 본 발명에 의한 실리콘막의 다른 결정화방법은, 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 섬(island) 모양으로 패터닝하는 단계; 및 상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계를 구비하는 것을 특징으로 한다.
상기 실리콘막을 결정화하는 단계 전에 패터닝된 상기 비정질 실리콘막 상에, 시드(seed)가 될 부분을 덮는 마스크 층을 금속, 포토레지스트 및 실리콘막 중의 어느 하나로 형성하는 것이 바람직하다. 그리고, 상기 비정질 실리콘막을 패터닝하는 단계에서는 패터닝된 비정질 실리콘막의 한쪽의 길이가 5㎛ 이하가 되도록 패터닝하는 것이 바람직하다.
상기 다른 과제를 이루기 위하여 본 발명에 의한 TFT-LCD의 제조방법은, 화소부 및 구동회로부를 포함하는 기판의 전면에, 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막을 패터닝하되, 상기 구동회로부의 비정질 실리콘막은 섬모양으로 패터닝하는 단계; 상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계; 및 결정화된 상기 실리콘막을 도우프시킴으로써, 화소부 및 구동회로부에 각각 박막 트랜지스터의 소오스/ 드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 실리콘막을 결정화하는 단계 전에 패터닝된 상기 비정질 실리콘막 상에, 시드(seed)가 될 부분을 덮는 마스크 층을, 예를 들어 금속, 포토레지스트 및 실리콘막 중의 어느 하나로 형성하는 것이 바람직하다.
그리고, 상기 비정질 실리콘막을 패터닝하는 단계에서는 패터닝된 비정질 실리콘막의 한쪽의 길이가 5㎛ 이하가 되도록 패터닝하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1 실시예
도 3a 내지 도 3c는 본 발명의 제1 실시예에 의한 실리콘막의 결정화 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 기판(30) 상에 비정질실리콘을 증착하여 소정 두께의 비정질 상태의 실리콘막(32)을 형성한 다음, 상기 비정질 상태의 실리콘막(32)의 전면에 금속을 증착하여 금속막(34)을 형성한다. 상기 금속막(34)은 LCD 제조에 흔히 사용되는 금속으로서, 예를 들어 TFT의 게이트전극 물질로 사용되는 알루미늄(Al)-네오지움(Nd)과 같은 알루미늄 합금을 사용하여 형성할 수 있으며, 그 두께는 100 ∼ 1,000Å 정도가 바람직하다.
도 3b를 참조하면, 통상의 사진공정을 적용하여 상기 금속막(34) 상에 감광막 패턴(36)을 형성한다. 상기 감광막 패턴(36)은 줄무늬(stripe) 모양으로 형성되는데, 박막 트랜지스터의 채널(channel)이 될 부분의 길이와 기판의 최대 가열온도에 따라 그 크기가 결정된다. 감광막 패턴(36)이 형성되지 않은 부분이 채널이 형성될 부분이 된다. 다음에, 상기 감광막 패턴(36)을 마스크로 사용하여 상기 금속막(34)을 패터닝하여 채널이 형성될 부분의 실리콘막(32)을 노출시킨다.
도 3c를 참조하면, 감광막 패턴을 제거한 후, 금속막(34)에 의해 부분적으로 마스킹된 비정질 상태의 실리콘막(32)에 소정 펄스의 레이저를 조사한다. 이 때, 금속막(34)이 형성되어 있지 않은 부분에서는 레이저가 실리콘막에 조사되어 순간적으로 비정질 상태의 실리콘막이 완전 용융된다. 금속막(34)이 형성되어 있는 부분은 조사된 레이저 빔의 95 ∼ 100％ 정도가 금속막(34)에 의해 반사되므로 실리콘막의 용융이 일어나지 않는다. 실리콘막의 완전 용융후 결정화가 일어나는데, 금속막(34)이 형성되어 있는 부분, 즉 용융되지 않은 실리콘막이 시드(seed) 역할을 하여 금속막(34)의 가장자리와 접하는 실리콘막으로부터 금속막이 형성되어 있지 않은 부분으로 결정의 측면성장이 이루어진다. 따라서, 종래의 단순한 레이저 어닐링에 의한 결정화 방법과는 달리 랜덤(random)한 결정방향을 갖는 핵생성(nucleation)이 일어나지 않고, 일정한 결정방향을 갖는 것으로서 성장(growth)이 일어나기 때문에, 결정의 크기가 큰 다결정 상태의 실리콘막(32a)이 형성된다.
도 4는 본 발명의 제1 실시예에 의해 결정화된 실리콘막의 상태를 평면도로 나타낸 것이다. 비정질 상태의 실리콘막(32)과 다결정 상태의 실리콘막(32a)이 줄무늬 모양으로 교대로 형성되어 있으며, 다결정 상태의 실리콘막(32a)의 결정의 크기가 비교적 크고 균일함을 알 수 있다.
도 5는 본 발명에 사용되는 레이저 결정화 장비를 간략하게 도시한 것으로, 도면 참조번호 "40"은 레이저 빔을 균질화하여 탑-햇(Top-Hat) 모양으로 바꾸어주는 균질기(Homogenizer)이고, "42"는 상기 균질기를 통과한 레이저 빔을 반사시켜 기판에 도달하게 하는 반사경(mirror)이고, "44"는 그 표면상에 비정질실리콘 박막과 패터닝된 금속막이 차례로 적층되어 있는 기판을, 그리고 "46"은 기판의 온도를 일정하게 유지시키기 위한 진공 챔버(chamber)를 나타낸다.
도시된 바와 같이, 본 발명의 레이저 결정화 방법은 기존의 레이저 결정화에 주로 사용되는 스캐닝 모드(scanning mode)를 사용하는 것이 아니라, 레이저 빔과 샘플(기판)이 고정되어 있는 다중 펄스(Multiple-Pulse) 방식을 사용한다. 이 때, 레이저 빔에 노출되는 부분은 금속막이 형성되지 않은 영역이고. 금속막 패턴이 형성되어 있는 부분은 레이저 빔이 95 ∼ 100％ 반사되어 거의 조사되지 않는다. 따라서, 레이저 어닐링 후에도 금속막 패턴이 형성되어 있는 실리콘막은 여전히 비정질 상태로 남아있게 된다.
한편, 본 발명에 의한 레이저 결정화 방법에서는 레이저 어닐링 전의 기판의 온도가 중요한 변수중의 하나이다. 결정의 측면성장이 충분히 일어나고 금속막 마스크가 없는 부분의 온도가 충분히 높아 핵생성(nucleation)을 방지할 수 있을 정도로 기판온도가 유지되어야 하는데, 바람직하게는 기판의 온도가 500℃ 이하로 유지되어야 한다. 이렇게 하여 얻어진 다결정실리콘 박막은 이동도(mobility)가 100㎠/Vs 정도로서, 이 다결정실리콘 박막을 이용하면 현재 비정질실리콘 또는 고온에서 고상결정화(Solid Phase Crystallization; SPC)로 얻어진 다결정실리콘으로 제작된 박막 트랜지스터들에 비해 매우 우수한 특성을 갖는 박막 트랜지스터를 제작할 수 있다.
제2 실시예
도 6a 내지 도 6c는 본 발명의 제2 실시예에 의한 실리콘막의 결정화 방법을 설명하기 위한 도면들로서, 결정화가 진행되는 과정을 도시적으로 나타낸 것이다.
먼저, 기판 위에 예컨대 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PE-CVD) 방법을 이용하여 비정질 실리콘을 소정두께 증착한다. 다음에, 이 비정질 실리콘막을 패터닝하는데, 도 7 내지 도 9에 도시된 바와 같이 사각의 섬모양 또는 이의 변형된 형태로 패터닝한다. 다음에, 시드(seed) 부분을 한정하기 위하여, 패터닝된 비정질 실리콘막 위에 금속막을 형성한 후 시드(seed) 부분만을 남고 나머지 부분의 금속막은 제거되도록 패터닝한다. 다음에, 금속막 마스크가 형성된 비정질 상태의 실리콘막에 소정 펄스의 레이저를 조사한다. 이 때, 조사되는 레이저의 에너지 밀도는 반드시 패터닝된 섬이 완전히 녹는 조건을 선택하여야 한다. 시드(seed)가 될 부분을 한정하는 방법은 상기한 방법 외에도, 금속막 대신에 포토레지스트를 이용하거나, 섬의 한쪽 끝을 녹지 않도록 레이저를 조사함으로써 시드(seed)로 작용할 수 있도록 할 수도 있다.
섬모양의 비정질 실리콘막의 완전녹음(completely melting)이 일어난 후 시드(seed)로부터 결정화가 일어나는데, 이를 도 6a 내지 도 6c를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도 6a 및 도 6b를 참조하면, 녹지 않은 섬의 끝, 즉 시드(seed)가 되는 부분(65)에서부터 녹아있는 전체 섬(60, 60a)쪽으로 결정화가 진행된다. 결정화의 초기에는 시드(seed)를 중심으로 경쟁적인(competative) 수많은 "성장(growth)"이 동시에 진행된다.
다음, 도 6c를 참조하면, 섬의 모서리를 지나면서 대부분의 성장(growth)들은 소멸되고 몇 개의 살아남은 "성장(growth)"이 진행된다. 즉, 여러 가지 결정방향으로 성장하던 결정들이 좁은 목부분(참조부호 "A"부분)을 지나면서 목을 통과한 결정방향으로만 "60b"부분에 성장을 완료하게 된다. 마지막으로 모서리를 지나면서 단지 하나의 "성장(growth)"만이 살아남아 최종적으로 결정화가 이루어진다. 따라서, 섬의 중심부 쪽에서는 하나의 "성장(growth)"만 이루어지므로 단결정 상태로 결정화가 이루어진다.
도 7 내지 도 9는 본 발명의 제2 실시예에서 섬모양으로 패터닝된 비정질 상태의 실리콘막의 여러 가지 모양들의 예를 도시한 것이다.
도 7의 패턴은 패터닝하기 쉬운 모양이라는 장점이 있는 반면 최종적으로 실리콘이 단결정상태로 결정화될 확률이 다소 낮다. 그러나, 패턴의 크기와 시드(seed)의 크기를 적절히 조절하면 패턴의 중심부 쪽에서는 좋은 결정을 얻을 수 있다.
도 8과 도 9의 패턴들은 결정화가 진행되는 과정에서 "경쟁적인 성장(competative growth)"에 의한 그레인의 선택(selection)이 일어나서 최종적으로 한 결정방향을 갖는 단결정 상태의 결정이 생성될 확률이 매우 높다.
상술한 바와 같이 본 발명의 제2 실시예에 의한 실리콘막의 결정화방법에 의하면 "랜덤한 핵생성"을 억제하고 "경쟁적인 성장"을 유도함으로써 단결정 수준의 특성이 우수한 실리콘막을 형성할 수 있다. 따라서, 이 방법을 TFT-LCD의 제조공정에 적용하면 TFT-LCD의 특성을 향상시킬 수 있다.
보다 구체적으로는, 결정성보다는 결정의 균일도가 중요한 화소부의 TFT는 기존의 결정화방법을 사용한 실리콘막으로 형성하고, 우수한 특성의 다결정 실리콘막을 요구하는 구동회로부의 TFT는 본 발명의 제2 실시예의 결정화방법을 이용하여 결정화한 실리콘막으로 형성한다. 즉, 기존의 다결정실리콘 TFT-LCD 제조공정을 그대로 적용하되, TFT의 채널로 사용되는 반도체막을 형성하는 공정에서 화소부는 기존의 결정화공정을 그대로 사용하거나, 경우에 따라서는 본 발명의 제2 실시예의 방법을 사용할 수도 있다. 반면에, 구동회로부에서는 기판 상에 비정질 실리콘막을 증착 → 섬모양으로 패터닝 → 시드(seed)가 될 부분 한정 → 레이저를 조사하여 결정화로 이어지는 공정을 사용하여 단결정 수준의 실리콘막을 형성한다. 기존에는 실리콘막을 결정화한 후에 패터닝하였으나, 본 발명에서는 패터닝한 후에 결정화를 진행하는 과정이 다르다.
도 10은 본 발명의 제2 실시예의 결정화방법을 이용하여 형성된 실리콘막을 TFT의 채널로 이용하는 예를 나타낸 것으로, 시드(seed) 부분에서는 몇 개의 성장이 이루어지므로 결정의 크기가 작지만, 실제 TFT의 채널이 되는 부분에서는 하나의 성장만이 이루어지므로 결정의 상태가 단결정 수준이 된다.
상기한 본 발명의 제2 실시예에 의한 결정화 방법에서, 패터닝된 섬의 크기가 적정 수준 이상으로 커질 경우 경쟁적인 성장보다는 랜덤한 핵생성이 일어나 결정의 크기가 작아질 가능성이 높다. 따라서, 단결정 수준의 결정화가 이루어지도록 하기 위해서는 패터닝된 섬의 크기가 저온에서 랜덤(random)한 핵생성을 일으키지 않을 정도로 충분히 작아야 하는데, 패턴의 한쪽 길이가 5㎛ 이하인 것이 바람직하다. 그러나, 이 방법을 TFT-LCD에 적용할 경우 TFT의 채널을 커버(cover)할 정도의 크기는 되어야 한다.
실제 TFT에 있어서 채널의 폭(width)보다는 길이(length)가 더 중요한데, 노말(normal)하게는 길이는 약 7㎛이고 폭은 20㎛ 정도까지 된다. 본 발명의 제2 실시예를 이용하여 얻어진 실리콘막은 단결정 또는 그 이상의 수준의 결정성을 가졌음을 고려할 때 실제 채널은 이보다 훨씬 작은 사이즈로도 가능하다. 이와 같이하면 채널의 길이는 문제가 없지만 폭은 여전히 문제가 되는데, 다중채널(multi-channel)을 이용하면 해결할 수 있다.
도 11은 다중채널 방식을 이용하여 TFT를 형성한 예를 나타낸 것으로, 이 방법을 이용하면 전체적인 면적은 다소 늘어나지만 채널을 이루는 실리콘막 패턴들의 결정상태가 단결정 수준임을 고려하면 TFT의 특성이 대단히 향상된다고 할 수 있다.
이상 본 발명을 상세히 설명하였으나 본 발명은 이에 한정되지 않으며, 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 실리콘막의 결정화방법에 따르면, 비정질 실리콘막 위에 금속막과 같이 레이저 빔을 반사시킬 수 있는 막질로 이루어진 마스크를 형성한 다음 레이저를 조사하여 결정화시킨다. 이렇게 하면, 금속막 마스크가 형성되어 있는 부분에서는 레이저 빔이 반사되어 결정화가 이루어지지 않고, 마스크가 없는 부분에서만 레이저가 조사되어 결정화가 이루어진다. 따라서, 결정성이 좋고 결정구조가 균일한 양질의 다결정실리콘 박막을 얻을 수 있다. 이렇게 하여 얻어진 다결정실리콘막은 이동도가 높기 때문에, 이를 이용하면 우수한 특성을 갖는 박막 트랜지스터를 제작할 수 있다.
또한, 상기 반사막 패턴을 형성하기 전에 비정질 실리콘막을 섬모양으로 패터닝하고 상기 반사막 패턴을 이용하여 시드(seed) 부분을 한정한 후 결정화를 진행하면, 랜덤한 핵생성을 억제하고 경쟁적인 성장을 유도할 수 있으므로 결정이 큰 단결정 수준의 실리콘막을 형성할 수 있다. 이 방법을 TFT-LCD의 구동회로부에 적용하면, 우수한 TFT특성이 요구되는 구동회로부의 특성을 만족시킬 수 있으므로 특성이 우수한 TFT-LCD를 제조할 수 있다.

Claims (14)

  1. 기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막 상에 반사막 패턴을 형성하는 단계; 및
    상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계를 구비하는 것을 특징으로 하는 실리콘막의 결정화방법.
  2. 제 1 항에 있어서, 상기 반사막 패턴은,
    박막 트랜지스터의 채널이 형성될 부분의 상기 비정질 실리콘막을 노출시키는 모양으로 형성하는 것을 특징으로 하는 실리콘막의 결정화방법.
  3. 제 1 항에 있어서, 상기 반사막 패턴은,
    금속으로 형성하는 것을 특징으로 하는 실리콘막의 결정화방법.
  4. 제 1 항에 있어서, 상기 반사막 패턴은,
    100Å ∼ 1,000Å 정도의 두께로 형성하는 것을 특징으로 하는 실리콘막의 결정화방법.
  5. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계에서,
    상기 기판의 온도를 500℃ 이하로 유지시키는 것을 특징으로 하는 실리콘막의 결정화방법.
  6. 제 1 항에 있어서, 상기 실리콘막을 결정화하는 단계는,
    비 스캔(Non-Scan) 방식의 다중 펄스(Multiple pulse) 방식을 사용하여 이루어지는 것을 특징으로 하는 실리콘막의 결정화방법.
  7. 기판 상에 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막을 섬(island) 모양으로 패터닝하는 단계; 및
    상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계를 구비하는 것을 특징으로 하는 실리콘막의 결정화방법.
  8. 제 7 항에 있어서, 상기 실리콘막을 결정화하는 단계 전에,
    패터닝된 상기 비정질 실리콘막 상에, 시드(seed)가 될 부분을 덮는 마스크 층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 실리콘막의 결정화방법.
  9. 제 8 항에 있어서, 상기 마스크층은,
    금속, 포토레지스트 및 실리콘막 중의 어느 하나로 형성하는 것을 특징으로 하는 실리콘막의 결정화방법.
  10. 제 7 항에 있어서, 상기 비정질 실리콘막을 패터닝하는 단계에서,
    패터닝된 비정질 실리콘막의 한쪽의 길이가 5㎛ 이하가 되도록 패터닝하는 것을 특징으로 하는 실리콘막의 결정화방법.
  11. 화소부 및 구동회로부를 포함하는 기판의 전면에, 비정질 실리콘막을 형성하는 단계;
    상기 비정질 실리콘막을 패터닝하되, 상기 구동회로부의 비정질 실리콘막은 섬모양으로 패터닝하는 단계;
    상기 비정질 실리콘막에 레이저를 조사함으로써 상기 실리콘막을 결정화시키는 단계; 및
    결정화된 상기 실리콘막을 도우프시킴으로써, 화소부 및 구동회로부에 각각 박막 트랜지스터의 소오스/ 드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  12. 제 11 항에 있어서, 상기 실리콘막을 결정화하는 단계 전에,
    패터닝된 상기 비정질 실리콘막 상에, 시드(seed)가 될 부분을 덮는 마스크 층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  13. 제 12 항에 있어서, 상기 마스크층은,
    금속, 포토레지스트 및 실리콘막 중의 어느 하나로 형성하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
  14. 제 11 항에 있어서, 상기 비정질 실리콘막을 패터닝하는 단계에서,
    패터닝된 비정질 실리콘막의 한쪽의 길이가 5㎛ 이하가 되도록 패터닝하는 것을 특징으로 하는 박막 트랜지스터-액정 표시장치의 제조방법.
KR1019970052638A 1997-10-14 1997-10-14 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법 KR100269312B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970052638A KR100269312B1 (ko) 1997-10-14 1997-10-14 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US09/172,135 US7205184B2 (en) 1997-10-14 1998-10-14 Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052638A KR100269312B1 (ko) 1997-10-14 1997-10-14 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법

Publications (2)

Publication Number Publication Date
KR19990031801A true KR19990031801A (ko) 1999-05-06
KR100269312B1 KR100269312B1 (ko) 2000-10-16

Family

ID=19522729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052638A KR100269312B1 (ko) 1997-10-14 1997-10-14 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법

Country Status (2)

Country Link
US (1) US7205184B2 (ko)
KR (1) KR100269312B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383419B1 (ko) * 1999-07-13 2003-05-12 닛본 덴기 가부시끼가이샤 기판상의 소망하는 위치에 반도체막을 형성하는 방법
KR100486676B1 (ko) * 2002-10-04 2005-05-03 엘지.필립스 엘시디 주식회사 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
KR101045747B1 (ko) * 2008-01-29 2011-07-01 가부시키가이샤 히타치세이사쿠쇼 불휘발성 기억 장치 및 그 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
CN100378919C (zh) * 2002-10-29 2008-04-02 住友重机械工业株式会社 结晶膜以及利用激光制造结晶膜的方法
US7417252B2 (en) * 2003-07-18 2008-08-26 Samsung Sdi Co., Ltd. Flat panel display
KR100577795B1 (ko) * 2003-12-30 2006-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘막 형성방법
US7184106B2 (en) * 2004-02-26 2007-02-27 Au Optronics Corporation Dielectric reflector for amorphous silicon crystallization
US7611577B2 (en) * 2004-03-31 2009-11-03 Nec Corporation Semiconductor thin film manufacturing method and device, beam-shaping mask, and thin film transistor
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
US7804148B2 (en) 2006-02-16 2010-09-28 International Business Machines Corporation Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer
CN102376769B (zh) * 2010-08-18 2013-06-26 中国科学院微电子研究所 超薄体晶体管及其制作方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
JPS5886730A (ja) * 1981-11-19 1983-05-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS58165317A (ja) * 1982-03-26 1983-09-30 Agency Of Ind Science & Technol 半導体単結晶膜の製造方法
JPS59154016A (ja) * 1983-02-22 1984-09-03 Sharp Corp 薄膜結晶形成法
JPS59161014A (ja) * 1983-03-03 1984-09-11 Seiko Instr & Electronics Ltd 半導体薄膜結晶化方法
JPS59195871A (ja) * 1983-04-20 1984-11-07 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS59229815A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 半導体基板の製造方法
US4545823A (en) * 1983-11-14 1985-10-08 Hewlett-Packard Company Grain boundary confinement in silicon-on-insulator films
JPS60136306A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体基板の製造方法
JPS60213018A (ja) * 1984-04-09 1985-10-25 Hitachi Ltd 半導体基板
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS6120314A (ja) * 1984-07-09 1986-01-29 Hitachi Ltd 半導体基板の製造方法
US4763183A (en) * 1984-08-01 1988-08-09 American Telephone And Telegraph Co., At&T Bell Laboratories Semiconductor-on-insulator (SOI) devices and SOI IC fabrication method
JPH0727860B2 (ja) * 1984-12-17 1995-03-29 ソニー株式会社 半導体単結晶薄膜の製造方法
US5264072A (en) * 1985-12-04 1993-11-23 Fujitsu Limited Method for recrystallizing conductive films by an indirect-heating with a thermal-conduction-controlling layer
JPH04119633A (ja) * 1990-09-11 1992-04-21 Fuji Xerox Co Ltd 薄膜半導体装置の製造方法
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5264303A (en) * 1992-06-01 1993-11-23 The United States Of America As Represented By The Secretary Of The Army Battery housing and cap
JP3182893B2 (ja) * 1992-07-10 2001-07-03 ソニー株式会社 薄膜トランジスタの製造方法
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5843225A (en) * 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
TW278219B (ko) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US6897100B2 (en) * 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
JP3326654B2 (ja) * 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6008101A (en) * 1994-11-29 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device
US5569624A (en) * 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
AU724026B2 (en) * 1995-12-15 2000-09-07 Virodene Pharmaceutical Holdings (Pty) Ltd. Composition for organ cryopreservation and treatment of viral and bacterial infections
JPH09213966A (ja) 1996-01-31 1997-08-15 Sharp Corp 半導体装置の製造方法
KR100229676B1 (ko) * 1996-08-30 1999-11-15 구자홍 셀프얼라인 박막트랜지스터 제조방법
JPH09191114A (ja) 1997-01-21 1997-07-22 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US5930591A (en) * 1997-04-23 1999-07-27 Litton Systems Canada Limited High resolution, low voltage flat-panel radiation imaging sensors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100383419B1 (ko) * 1999-07-13 2003-05-12 닛본 덴기 가부시끼가이샤 기판상의 소망하는 위치에 반도체막을 형성하는 방법
US6989300B1 (en) 1999-07-13 2006-01-24 Nec Corporation Method for forming semiconductor films at desired positions on a substrate
KR100486676B1 (ko) * 2002-10-04 2005-05-03 엘지.필립스 엘시디 주식회사 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
KR101045747B1 (ko) * 2008-01-29 2011-07-01 가부시키가이샤 히타치세이사쿠쇼 불휘발성 기억 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20010012702A1 (en) 2001-08-09
KR100269312B1 (ko) 2000-10-16
US7205184B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
US6821343B2 (en) Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
US7354810B2 (en) Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor
KR100971951B1 (ko) 엑시머 레이저를 이용한 비정질 실리콘 박막 결정화 방법
US7781765B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100269312B1 (ko) 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
US7732268B2 (en) Manufacturing method of display device
KR100918337B1 (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR100577795B1 (ko) 다결정 실리콘막 형성방법
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100486676B1 (ko) 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
KR20030056248A (ko) 레이저를 이용한 실리콘 박막의 결정화 방법
US7888247B2 (en) Method of forming polycrystalline semiconductor film
KR19980060717A (ko) 실리콘박막의 결정화방법
KR100480552B1 (ko) 실리콘막의결정화방법
JP4278013B2 (ja) 薄膜素子の製造方法
JPH08293464A (ja) 半導体基板及び半導体装置の製造方法
KR100397762B1 (ko) 비정질 실리콘 박막의 결정화 방법
KR100234388B1 (ko) 실리콘박막의 결정화 방법
KR20050011605A (ko) 비정질 실리콘 박막의 결정화 방법, 마스크 패턴 및 이를사용하여 제조되는 다결정 실리콘 박막을 사용하는 평판디스플레이 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 17