JPS5886730A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5886730A JPS5886730A JP18631381A JP18631381A JPS5886730A JP S5886730 A JPS5886730 A JP S5886730A JP 18631381 A JP18631381 A JP 18631381A JP 18631381 A JP18631381 A JP 18631381A JP S5886730 A JPS5886730 A JP S5886730A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- film
- islands
- island
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 5
- 238000002360 preparation method Methods 0.000 title abstract 2
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000009279 wet oxidation reaction Methods 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁膜上に島状に形成された多結晶シリコン
にエネルギービームを照射する方法に関するものである
。
にエネルギービームを照射する方法に関するものである
。
半導体集積回路の高密度化に伴ない、積層形に能動素子
を形成した三次元的な素子の形成が望まれている。この
場合、絶縁膜上に結晶性の良い膜を形成する必要が生じ
、絶縁膜上に形成された多結晶性シリコンにレーザビー
ム、電子ビーム等のエネルギービームを照射して多結晶
（非晶質も含む）シリコンを溶融し、単結晶に近い電気
特性をもつ膜を形成する必要がある。ここで、多結晶シ
リコンを全面に形成した状態でエネルギービームを照射
すると、結晶粒径が１μｍ〜６０μｍぐらいに成長する
が、その制御性は良くない。そこで、多結晶シリコンを
素子形成に必要な部分のみｔことえば１００μｍ以下の
幅に選択的に形成することによって、結晶成長の制御性
がやや改善され、その部分に高性能な素子が形成されて
いる。この場合、２×２０μｍの多結晶シリコン島を完
全に弔結晶化することも可能である。
を形成した三次元的な素子の形成が望まれている。この
場合、絶縁膜上に結晶性の良い膜を形成する必要が生じ
、絶縁膜上に形成された多結晶性シリコンにレーザビー
ム、電子ビーム等のエネルギービームを照射して多結晶
（非晶質も含む）シリコンを溶融し、単結晶に近い電気
特性をもつ膜を形成する必要がある。ここで、多結晶シ
リコンを全面に形成した状態でエネルギービームを照射
すると、結晶粒径が１μｍ〜６０μｍぐらいに成長する
が、その制御性は良くない。そこで、多結晶シリコンを
素子形成に必要な部分のみｔことえば１００μｍ以下の
幅に選択的に形成することによって、結晶成長の制御性
がやや改善され、その部分に高性能な素子が形成されて
いる。この場合、２×２０μｍの多結晶シリコン島を完
全に弔結晶化することも可能である。
しかしながら次のような問題点も同時に発生する。１つ
は、エネルギービームにより溶融された多結晶シリコン
が流れ出すことにより形状が変化するということである
。これは、ＬＯＣＯＳ法等を用いることにより、多結晶
シリコンの流れ出しを防ぎある程度解決できるが、もう
１つの問題点として、パターニングされた多結晶シリコ
ンの形状によっては熱伝導の不均一を引きおこし、多結
晶シリコンのある部分に熱集中が発生し、ハがしやクラ
ックを生じることである。
は、エネルギービームにより溶融された多結晶シリコン
が流れ出すことにより形状が変化するということである
。これは、ＬＯＣＯＳ法等を用いることにより、多結晶
シリコンの流れ出しを防ぎある程度解決できるが、もう
１つの問題点として、パターニングされた多結晶シリコ
ンの形状によっては熱伝導の不均一を引きおこし、多結
晶シリコンのある部分に熱集中が発生し、ハがしやクラ
ックを生じることである。
本発明は、後者の問題にかんがみなされたものであり、
ハガレ、クラックがなく、結晶性のすぐれた、シリコン
島を絶縁膜上に形成する方法を提供するものである。
ハガレ、クラックがなく、結晶性のすぐれた、シリコン
島を絶縁膜上に形成する方法を提供するものである。
ところで、絶縁膜上に形成された多結晶シリコンをパタ
ーンニングし、エネルギービームニヨリ溶融させる場合
、多結晶シリコンのパターン幅はエネルギービーム径に
比べ十分に小さい程結晶成長に良い結果をもたらすこと
が知られている。しかし、集積回路を形成する為には、
ある枳度大きな島を形成してその中に複数個の能動素子
を形成するという形でなされているため、集積回路用の
多結晶シリコン島全体をエネルギービームで単結晶に近
づけることは困難である。そこでこの島を素子形成部毎
に細かくわけることにより結晶性を改善することができ
る。
ーンニングし、エネルギービームニヨリ溶融させる場合
、多結晶シリコンのパターン幅はエネルギービーム径に
比べ十分に小さい程結晶成長に良い結果をもたらすこと
が知られている。しかし、集積回路を形成する為には、
ある枳度大きな島を形成してその中に複数個の能動素子
を形成するという形でなされているため、集積回路用の
多結晶シリコン島全体をエネルギービームで単結晶に近
づけることは困難である。そこでこの島を素子形成部毎
に細かくわけることにより結晶性を改善することができ
る。
こうした考えをもとにした素子形成は第１図（ａ）、Φ
）に示す様にしてなされていた。すなわち、同図（ａ）
の如くＳ、ｏ２等の絶縁膜上に適当な大きさの多数の島
状領域を有する多結晶シリコン膜１を形成し、この膜１
にレーザー等のエネルギービームを照射して結晶性を良
くする。この後、同図（ｂ）の如く多結晶シリコンゲー
ト２を膜１に形成する。
）に示す様にしてなされていた。すなわち、同図（ａ）
の如くＳ、ｏ２等の絶縁膜上に適当な大きさの多数の島
状領域を有する多結晶シリコン膜１を形成し、この膜１
にレーザー等のエネルギービームを照射して結晶性を良
くする。この後、同図（ｂ）の如く多結晶シリコンゲー
ト２を膜１に形成する。
そしてゲート２をマスクとして膜１にＡｓ又はＰを高濃
度拡散することにより、ゲート２の左右にソース、ドレ
インが形成され、ＭＯＳ集積回路が形成される。ここで
、第１図に示す回路はたとえば分周器である。以上の様
に、多結晶シリコン膜を形成すると、第１図（ａ）のア
の部分の多結晶シリコンがレーザー照射によりはがれて
飛散してしまうことが判明した。これはアのような部分
では３方が熱伝導の悪い酸化膜（Ｓ、０２膜）に囲まれ
ているため、熱の逃げ場がなく、アの部分に熱がたまっ
てしまう為におこるものであるということを発見し、本
発明者らはこのアの部分を、他の多結晶シリコンでつな
ぐことによって熱の逃げ場を増加させ、均一なし＝ザー
等のエネルギー照射による熱処理を行なわんとするもの
である。
度拡散することにより、ゲート２の左右にソース、ドレ
インが形成され、ＭＯＳ集積回路が形成される。ここで
、第１図に示す回路はたとえば分周器である。以上の様
に、多結晶シリコン膜を形成すると、第１図（ａ）のア
の部分の多結晶シリコンがレーザー照射によりはがれて
飛散してしまうことが判明した。これはアのような部分
では３方が熱伝導の悪い酸化膜（Ｓ、０２膜）に囲まれ
ているため、熱の逃げ場がなく、アの部分に熱がたまっ
てしまう為におこるものであるということを発見し、本
発明者らはこのアの部分を、他の多結晶シリコンでつな
ぐことによって熱の逃げ場を増加させ、均一なし＝ザー
等のエネルギー照射による熱処理を行なわんとするもの
である。
以下、本発明の実施例について第２図を用いて述べる。
第２図（ａ）において、７Ｌ（１００）Ｓｉウェハーを
Ｗｅｔ ０２酸化により、その表面に１μｍの酸化膜
を形成する。この後、Ｌ Ｐ ＣＶ Ｄ （Ｌｏｗ Ｐ
ｒｅｓｓｓｕｒｅＣｈｅｍｉｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ ）法により、０．６６１１ｍ
の多結晶シリコン膜を形成した。その後、さらにｄｒｙ
酸化で下地酸化膜をシリコン膜上に形成する。コノ後、
Ｓｉ３Ｎ４を、ＬＰＣＶＤ法で１２０ＯＡ堆積した。
Ｗｅｔ ０２酸化により、その表面に１μｍの酸化膜
を形成する。この後、Ｌ Ｐ ＣＶ Ｄ （Ｌｏｗ Ｐ
ｒｅｓｓｓｕｒｅＣｈｅｍｉｃａｌ Ｖａｐｏｕｒ
Ｄｅｐｏｓｉｔｉｏｎ ）法により、０．６６１１ｍ
の多結晶シリコン膜を形成した。その後、さらにｄｒｙ
酸化で下地酸化膜をシリコン膜上に形成する。コノ後、
Ｓｉ３Ｎ４を、ＬＰＣＶＤ法で１２０ＯＡ堆積した。
次に、フォトエツチング法によりＳｉ３Ｎ４膜。
下地酸化膜を選択的にエツチングし、露出した部分の多
結晶シリコンを半分エツチングした後、Ｗｅｔ （）２
酸化により、露出したシリコン膜を酸化してＬＯＣＯ８
酸化膜１１を形成した。
結晶シリコンを半分エツチングした後、Ｗｅｔ （）２
酸化により、露出したシリコン膜を酸化してＬＯＣＯ８
酸化膜１１を形成した。
以上の方法により、酸化膜１１で囲まれた多結晶シリコ
ン島１２を多数形成した。ここで島１２は互いに多結晶
シリコンよりなる連結部１３により連結される様に形成
する。
ン島１２を多数形成した。ここで島１２は互いに多結晶
シリコンよりなる連結部１３により連結される様に形成
する。
この後、多結晶シリコン１２の表面にＣＷ −Ａ ｒレ
ーザを焦点距離５ｃＴｎのレンズで集光して３５０Ｃに
加熱した基板上を全面走査を行なった。これによって、
７Ｗのレーザ出力の条件では、第１図の形はアの部分が
完全に飛散してしまったのに対して、第２図では全く飛
散することはなく、結晶粒界も数個のオーダーでしか存
在しなかった。
ーザを焦点距離５ｃＴｎのレンズで集光して３５０Ｃに
加熱した基板上を全面走査を行なった。これによって、
７Ｗのレーザ出力の条件では、第１図の形はアの部分が
完全に飛散してしまったのに対して、第２図では全く飛
散することはなく、結晶粒界も数個のオーダーでしか存
在しなかった。
次に、第２図（ｂ）（７）如く、膜１２上に５００への
ゲート酸化膜を形成した後多結晶シリコンゲート１４を
形成することにより、ＭＯＳ （Ｍｅｔａｌ ０ｘｉｄ
ｅＳｉｌｉｃｏｎ）の集積回路を形成することが可能で
、ゲート１４のまわりの膜１２に、ＡＩＩ又はＰを高濃
度に拡散することによりソース及びドレーン（図示せず
）を形成し多段のインバーダを形成することができた。
ゲート酸化膜を形成した後多結晶シリコンゲート１４を
形成することにより、ＭＯＳ （Ｍｅｔａｌ ０ｘｉｄ
ｅＳｉｌｉｃｏｎ）の集積回路を形成することが可能で
、ゲート１４のまわりの膜１２に、ＡＩＩ又はＰを高濃
度に拡散することによりソース及びドレーン（図示せず
）を形成し多段のインバーダを形成することができた。
なお、２００μｍ２程度を越える多結晶シリコン島の場
合は、し＝ザビーム径２０７７ｍに対してはこのような
連結部を設ける必要はない。
合は、し＝ザビーム径２０７７ｍに対してはこのような
連結部を設ける必要はない。
以上のように本発明によればたとえば、２５〜−２ｏｏ
ｐ、、１程度の多結晶半導体の島の両端に、他の島との
連結部を作ることによって均一なレーザ溶融をおこすこ
とが可能となり、微小な結晶領域の作成に大きく寄与す
るものである。
ｐ、、１程度の多結晶半導体の島の両端に、他の島との
連結部を作ることによって均一なレーザ溶融をおこすこ
とが可能となり、微小な結晶領域の作成に大きく寄与す
るものである。
第１図（ａ） 、 （ｂ）は従来法によるＭＯ３集積回
路を示す製造工程の一部の平面図、第２図（ａ）、［有
］）は本発明の一実施例に係るＭＯ３集積回路を示す要
部製造工程の平面図である。 １２・・・・・・多結晶シリコン島、１３・・・・・・
連結部、１４・・・・・・ゲート。
路を示す製造工程の一部の平面図、第２図（ａ）、［有
］）は本発明の一実施例に係るＭＯ３集積回路を示す要
部製造工程の平面図である。 １２・・・・・・多結晶シリコン島、１３・・・・・・
連結部、１４・・・・・・ゲート。
Claims (1)
- 絶縁膜上に形成された素子形成用の複数の多結晶半導体
島にエネルギービームを照射して上記多装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18631381A JPS5886730A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18631381A JPS5886730A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886730A true JPS5886730A (ja) | 1983-05-24 |
Family
ID=16186141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18631381A Pending JPS5886730A (ja) | 1981-11-19 | 1981-11-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886730A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205184B2 (en) * | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
-
1981
- 1981-11-19 JP JP18631381A patent/JPS5886730A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205184B2 (en) * | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0113522B1 (en) | The manufacture of semiconductor devices | |
| JPS58116764A (ja) | 半導体装置の製造方法 | |
| JPS5886730A (ja) | 半導体装置の製造方法 | |
| JPS58192381A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPH0467336B2 (ja) | ||
| JPS5928328A (ja) | 半導体装置の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS5837919A (ja) | 半導体装置の製造方法 | |
| JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
| JPS6017911A (ja) | 半導体装置の製造方法 | |
| JPS63265464A (ja) | 半導体装置の製造方法 | |
| JPH0247853B2 (ja) | ||
| JPS5918629A (ja) | 半導体装置の製造方法 | |
| JPS5946021A (ja) | 半導体装置の製造方法 | |
| JPS6014424A (ja) | 半導体装置の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS58102517A (ja) | 半導体装置の製造方法 | |
| JPS5825222A (ja) | 半導体装置の製造方法 | |
| JPS6151821A (ja) | 半導体装置の製造方法 | |
| JPH01264214A (ja) | 半導体装置の製造方法 | |
| JPS60147111A (ja) | 半導体装置の製造方法 | |
| JPH04236450A (ja) | 半導体装置の製造方法 | |
| JPH01135014A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 |