JPS5886730A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5886730A
JPS5886730A JP18631381A JP18631381A JPS5886730A JP S5886730 A JPS5886730 A JP S5886730A JP 18631381 A JP18631381 A JP 18631381A JP 18631381 A JP18631381 A JP 18631381A JP S5886730 A JPS5886730 A JP S5886730A
Authority
JP
Japan
Prior art keywords
poly
film
islands
island
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18631381A
Other languages
English (en)
Inventor
Haruhide Fuse
玄秀 布施
Shigenobu Akiyama
秋山 重信
Koichi Kugimiya
公一 釘宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18631381A priority Critical patent/JPS5886730A/ja
Publication of JPS5886730A publication Critical patent/JPS5886730A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、絶縁膜上に島状に形成された多結晶シリコン
にエネルギービームを照射する方法に関するものである
半導体集積回路の高密度化に伴ない、積層形に能動素子
を形成した三次元的な素子の形成が望まれている。この
場合、絶縁膜上に結晶性の良い膜を形成する必要が生じ
、絶縁膜上に形成された多結晶性シリコンにレーザビー
ム、電子ビーム等のエネルギービームを照射して多結晶
(非晶質も含む)シリコンを溶融し、単結晶に近い電気
特性をもつ膜を形成する必要がある。ここで、多結晶シ
リコンを全面に形成した状態でエネルギービームを照射
すると、結晶粒径が1μm〜60μmぐらいに成長する
が、その制御性は良くない。そこで、多結晶シリコンを
素子形成に必要な部分のみtことえば100μm以下の
幅に選択的に形成することによって、結晶成長の制御性
がやや改善され、その部分に高性能な素子が形成されて
いる。この場合、2×20μmの多結晶シリコン島を完
全に弔結晶化することも可能である。
しかしながら次のような問題点も同時に発生する。1つ
は、エネルギービームにより溶融された多結晶シリコン
が流れ出すことにより形状が変化するということである
。これは、LOCOS法等を用いることにより、多結晶
シリコンの流れ出しを防ぎある程度解決できるが、もう
1つの問題点として、パターニングされた多結晶シリコ
ンの形状によっては熱伝導の不均一を引きおこし、多結
晶シリコンのある部分に熱集中が発生し、ハがしやクラ
ックを生じることである。
本発明は、後者の問題にかんがみなされたものであり、
ハガレ、クラックがなく、結晶性のすぐれた、シリコン
島を絶縁膜上に形成する方法を提供するものである。
ところで、絶縁膜上に形成された多結晶シリコンをパタ
ーンニングし、エネルギービームニヨリ溶融させる場合
、多結晶シリコンのパターン幅はエネルギービーム径に
比べ十分に小さい程結晶成長に良い結果をもたらすこと
が知られている。しかし、集積回路を形成する為には、
ある枳度大きな島を形成してその中に複数個の能動素子
を形成するという形でなされているため、集積回路用の
多結晶シリコン島全体をエネルギービームで単結晶に近
づけることは困難である。そこでこの島を素子形成部毎
に細かくわけることにより結晶性を改善することができ
る。
こうした考えをもとにした素子形成は第1図(a)、Φ
)に示す様にしてなされていた。すなわち、同図(a)
の如くS、o2等の絶縁膜上に適当な大きさの多数の島
状領域を有する多結晶シリコン膜1を形成し、この膜1
にレーザー等のエネルギービームを照射して結晶性を良
くする。この後、同図(b)の如く多結晶シリコンゲー
ト2を膜1に形成する。
そしてゲート2をマスクとして膜1にAs又はPを高濃
度拡散することにより、ゲート2の左右にソース、ドレ
インが形成され、MOS集積回路が形成される。ここで
、第1図に示す回路はたとえば分周器である。以上の様
に、多結晶シリコン膜を形成すると、第1図(a)のア
の部分の多結晶シリコンがレーザー照射によりはがれて
飛散してしまうことが判明した。これはアのような部分
では3方が熱伝導の悪い酸化膜(S、02膜)に囲まれ
ているため、熱の逃げ場がなく、アの部分に熱がたまっ
てしまう為におこるものであるということを発見し、本
発明者らはこのアの部分を、他の多結晶シリコンでつな
ぐことによって熱の逃げ場を増加させ、均一なし=ザー
等のエネルギー照射による熱処理を行なわんとするもの
である。
以下、本発明の実施例について第2図を用いて述べる。
第2図(a)において、7L(100)Siウェハーを
Wet  02酸化により、その表面に1μmの酸化膜
を形成する。この後、L P CV D (Low P
 resssureChemical Vapour 
Deposition  )法により、0.6611m
の多結晶シリコン膜を形成した。その後、さらにdry
酸化で下地酸化膜をシリコン膜上に形成する。コノ後、
Si3N4を、LPCVD法で120OA堆積した。
次に、フォトエツチング法によりSi3N4膜。
下地酸化膜を選択的にエツチングし、露出した部分の多
結晶シリコンを半分エツチングした後、Wet ()2
酸化により、露出したシリコン膜を酸化してLOCO8
酸化膜11を形成した。
以上の方法により、酸化膜11で囲まれた多結晶シリコ
ン島12を多数形成した。ここで島12は互いに多結晶
シリコンよりなる連結部13により連結される様に形成
する。
この後、多結晶シリコン12の表面にCW −A rレ
ーザを焦点距離5cTnのレンズで集光して350Cに
加熱した基板上を全面走査を行なった。これによって、
7Wのレーザ出力の条件では、第1図の形はアの部分が
完全に飛散してしまったのに対して、第2図では全く飛
散することはなく、結晶粒界も数個のオーダーでしか存
在しなかった。
次に、第2図(b)(7)如く、膜12上に500への
ゲート酸化膜を形成した後多結晶シリコンゲート14を
形成することにより、MOS (Metal 0xid
eSilicon)の集積回路を形成することが可能で
、ゲート14のまわりの膜12に、AII又はPを高濃
度に拡散することによりソース及びドレーン(図示せず
)を形成し多段のインバーダを形成することができた。
なお、200μm2程度を越える多結晶シリコン島の場
合は、し=ザビーム径2077mに対してはこのような
連結部を設ける必要はない。
以上のように本発明によればたとえば、25〜−2oo
p、、1程度の多結晶半導体の島の両端に、他の島との
連結部を作ることによって均一なレーザ溶融をおこすこ
とが可能となり、微小な結晶領域の作成に大きく寄与す
るものである。
【図面の簡単な説明】
第1図(a) 、 (b)は従来法によるMO3集積回
路を示す製造工程の一部の平面図、第2図(a)、[有
])は本発明の一実施例に係るMO3集積回路を示す要
部製造工程の平面図である。 12・・・・・・多結晶シリコン島、13・・・・・・
連結部、14・・・・・・ゲート。

Claims (1)

    【特許請求の範囲】
  1. 絶縁膜上に形成された素子形成用の複数の多結晶半導体
    島にエネルギービームを照射して上記多装置の製造方法
JP18631381A 1981-11-19 1981-11-19 半導体装置の製造方法 Pending JPS5886730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18631381A JPS5886730A (ja) 1981-11-19 1981-11-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18631381A JPS5886730A (ja) 1981-11-19 1981-11-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5886730A true JPS5886730A (ja) 1983-05-24

Family

ID=16186141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18631381A Pending JPS5886730A (ja) 1981-11-19 1981-11-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5886730A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205184B2 (en) * 1997-10-14 2007-04-17 Samsung Electronics Co., Ltd. Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205184B2 (en) * 1997-10-14 2007-04-17 Samsung Electronics Co., Ltd. Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display

Similar Documents

Publication Publication Date Title
EP0113522B1 (en) The manufacture of semiconductor devices
JPS58116764A (ja) 半導体装置の製造方法
JPS5886730A (ja) 半導体装置の製造方法
JPS58192381A (ja) Mos電界効果トランジスタの製造方法
JPS5885520A (ja) 半導体装置の製造方法
JPH0467336B2 (ja)
JPS5928328A (ja) 半導体装置の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPS5837919A (ja) 半導体装置の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JPS6017911A (ja) 半導体装置の製造方法
JPS63265464A (ja) 半導体装置の製造方法
JPH0247853B2 (ja)
JPS5918629A (ja) 半導体装置の製造方法
JPS5946021A (ja) 半導体装置の製造方法
JPS6014424A (ja) 半導体装置の製造方法
JPS5893218A (ja) 半導体薄膜構造の製造方法
JPS58102517A (ja) 半導体装置の製造方法
JPS5825222A (ja) 半導体装置の製造方法
JPS6151821A (ja) 半導体装置の製造方法
JPH01264214A (ja) 半導体装置の製造方法
JPS60147111A (ja) 半導体装置の製造方法
JPH04236450A (ja) 半導体装置の製造方法
JPH01135014A (ja) 半導体装置の製造方法
JPS59126628A (ja) 半導体装置の製造方法