KR19990029475A - 반도체 기판에서의 층 구조화 방법 - Google Patents

반도체 기판에서의 층 구조화 방법 Download PDF

Info

Publication number
KR19990029475A
KR19990029475A KR1019980036181A KR19980036181A KR19990029475A KR 19990029475 A KR19990029475 A KR 19990029475A KR 1019980036181 A KR1019980036181 A KR 1019980036181A KR 19980036181 A KR19980036181 A KR 19980036181A KR 19990029475 A KR19990029475 A KR 19990029475A
Authority
KR
South Korea
Prior art keywords
structured
layer
mask
sound
action
Prior art date
Application number
KR1019980036181A
Other languages
English (en)
Other versions
KR100629021B1 (ko
Inventor
만프레트 엥겔하르트
폴커 바인리히
Original Assignee
디어터 크리스트, 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어터 크리스트, 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 디어터 크리스트, 베르너 뵈켈
Publication of KR19990029475A publication Critical patent/KR19990029475A/ko
Application granted granted Critical
Publication of KR100629021B1 publication Critical patent/KR100629021B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 구조화되어야 할 적어도 한 층을 구조화하는 방법을 이용할 수 있게 하며, 마스크가 구조화되어야 할 층에 도포되는 단계, 구조화되어야 할 층이 마스크를 이용하여 구조화되는 단계, 마스크가 제거되고, 구조화되어야 할 층의 물질의 재증착물이 사운드의 작용으로 제거되는 단계를 포함한다.

Description

반도체 기판에서의 층 구조화 방법
본 발명은 구조화방법에 관한 것으로 특히, 플라즈마-화학 또는 드라이-화학 방법에 의해 어렵게 에칭될 수 있거나 전혀 에칭될 수 없는, 예를 들면 불활성 불질, 강자성 물질 및 높은 상대 유전상수를 갖춘 유전 물질로 이루어 진 층을 구조화하는 방법에 관한 것이다.
DRAMs 및 FRAMs과 같은 고 집적 메모리 모듈의 개발중에, 셀 성능은 점진적인 소형화 동안 유지되거나 개선되어야 한다. 이러한 목적을 달성하기 위해, 더욱 얇은 유전층 및 폴드된 커패시터 전극(트렌치 셀, 스택 셀)이 사용되었다. 최근에, 종래의 실리콘 산화물 대신에 새로운 물질, 특히 파라일렉트로닉스 및 페로일렉트로닉스가 메모리 셀의 커패시터 전극 사이에 사용된다. 예를들어,바륨스트론튬티타네이트(BST, (Ba,Sr)TiO3), 리드지르코네이트티타네이트(PZT, Pb(Zr,Ti)O3) 및/또는 란타늄 도핑된 리드 지르코네이트 티타네이트 또는 스트론튬비스무쓰탄탈레이트(SBT, SrBi2Ta2O9)가 DRAMs 및/또는 FRAMs에서 메모리 셀의 커패시터를 위해 사용된다.
여기서, 이들 물질은 일반적으로 기존의 전극(최하부 전극)에 증착된다. 프로세싱은 고온에서 발생하며, 이 결과로 커패시터 전극이 통상적으로 포함하는 도핑된 폴리실리콘과 같은 물질은 용이하게 산화되며 전기적 도전 특성을 잃으며, 이것은 메모리 셀이 고장나게 한다.
양호한 내산화성 및/또는 전기적 도전성 산화물의 형성으로 인해, 4d 및 5d 전이금속 특히 플라티늄 금속(Ru, Rh, Pd, Os, Ir, Pt) 및 특히 플라티늄 자체 및 레늄도 상기한 메모리 셀의 전극물질로서 도핑된 폴리실리콘을 대체할 수 있는 유망한 후보자가 될 수 있다.
구성성분의 점진적 소형화는 컨덕터 트랙을 위해 흔히 사용되는 알루미늄을 위한 대체물질이 필요하게 되는 결과를 갖는다. 여기서 대체물질은 알루미늄 보다 낮은 일렉트로마이그레이션 정도 및 낮은 특정 저항을 가져야 한다. 유망한 후보자는 구리이다.
더욱이, 자기 임의접근 메모리(MRAMs;magnetic random access memories)의 개발은 자기 층(예를들면, Fe, Co, Ni 또는 퍼멀로이)이 마이크로 전자회로에 집적될 것을 필요로 한다.
반도체 기술에서 널리 알려지지 않은, 상기 물질로부터 집적회로를 구성할 수 있게 하기 위해, 이들 물질에 의한 박층이 구조화되어야만 한다.
상기 사용된 물질의 구조화는 소위 플라즈마-지지된 이방성 에칭방법에 의해 행해진다. 여기서 물리-화학적 방법이 일반적으로 적용되며 가스 혼합물은 산소, 클로라인, 브로마인, 수소 클로라이드, 수소 브로마이드 및/또는 할로겐화된 하이드로카본과 같은 하나이상의 반응성 가스 및 불활성 가스(예를들면, Ar, He)로 이루어 진다. 이들 가스 혼합물은 대체로 저압에서 전자기장을 교대시키므로써 여기된다.
도 4는 병렬 플레이트 반응기(20)를 예로 한, 에칭실의 동작방법의 원리를 나타낸다. Ar 및 Cl2와 같은 가스 혼합물이 가스 유입구(21)를 통해 실제 반응실(22)로 공급되고 가스 출구(29)를 통해 또다시 배출된다. 병렬 플레이트 반응기의 하부 플레이트(24)는 커패시터(27)를 통해 고주파 소스(28)에 연결되고 기판 홀더로서의 역할을 한다. 병렬 플레이트 반응기의 상부 및 하부 플레이트(23,24)에 고주파 교번 전계를 인가하므로써, 가스 혼합물은 플라즈마(25)로 변환된다. 전자의 이동성은 가스 양이온의 이동성 보다 크므로, 상부 및 하부 플레이트(23,24)는 플라즈마(25)에 대해 네거티브로 충전된다. 이러한 이유로, 플레이트(23,24)는 포지티브로 충전된 가스 양이온에 높은 인력을 미치고, 이 결과로 이것들은 Ar+과 같은 이들 이온에 의해 영구적인 충격에 종속된다. 또한 가스 압력은 전형적으로 0.1 Pa 내지 10 Pa로 낮게 유지되기 때문에, 이온들은 단지 서로에 대해 그리고 중성 입자에 대해 낮은 확산도가 존재하며, 이온들은 실질적으로 병렬 플레이트 반응기의 하부 플레이트(24)에 체결된 기판(26)의 표면에 대해 수직으로 충돌한다. 이것은 마스크의 이미지(도시되지 않음)가 기판(26)의 하부 가로놓임층상에 양호하게 형성되어 에칭될 수 있게 한다.
통상적으로, 포토레지스트는 노출단계 및 성장 단계에 의해 단순히 상대적으로 구조화될 수 있기 때문에 마스크 물질로서 사용된다.
에칭의 물리적 부분은 입사 이온(예를들어, Cl2 +, Ar+)의 역학적 에너지 및 충격에 의해 생긴다. 기판과 반응성 가스 입자(이온, 분자, 원자, 라디칼) 사이의 화학반응은 개시 및 촉진되어(에칭의 화학적 부분), 휘발성 반응 산출물의 형성이 뒤따른다. 기판 입자와 가스 입자 사이의 이들 화학적 반응은 에칭 프로세스의 높은 에칭 선택도를 초래한다.
불행히도, 집적회로에 새로이 사용되어 진 상기 물질들은 에칭될 수 없거나 매우 어렵게 화학적으로만 에칭될 수 있는 물질에 속하며 반응성 가스가 사용될 때에도 에칭부식은 주로 또는 거의 전적으로 에칭의 물리적 성분에 기초하는 것이 명백하게 되었다.
에칭의 화학적 성분이 작거나 거의 없기 때문에, 구조화되어야 할 층의 에칭부식은 마스크 및/또는 기판의 에칭 부식(에칭 장벽층)과 동일크기 정도 즉, 에칭 마스크 및/또는 기판에 대한 에칭 선택도는 일반적으로 작다(약 0.3 내지 3.0 정도). 이에 의한 결과는 경사진 에지를 갖춘 마스크의 부식과 마스크상에서 불가피한 패싯(facet)의 형성(베벨링, 테이퍼링)에 기인하여 구조화에 대한 낮은 크기 정확도만이 보장될 수 있다는 것이다. 이러한 패싯화는 구조화 동안 달성될 수 있는 최소 구조 사이즈 및 구조화되어야 할 층상에서 프로파일에 대한 달성가능한 경사도를 제한한다.
동시에, 마스크상에서의 패싯화, 및 따라서 구조화되어야 할 층의 패싯화가 클수록 플라즈마-화학적 에칭 방법 동안 사용된 가스 혼합물에서 반응성 가스(특히 클로라인)의 비율은 더욱 크다. 대응하여, 순 아르곤 플라즈마와 같은 임의의 반응성 가스 비율을 갖지 않는 가스 혼합물은 구조화되어야 할 층상에 최고로 경사진 프로파일 에지를 형성하는 데 사용될 수 있다.
구조화되어야 할 층에 대한 상기 패싯화에 추가하여, 구조화되어야 할 층의 물질의 소망하지 않는 재증착도 구조화 동안 발생할 수 있다. 이들 재증착은 예를들어 레지스트 마스크의 측벽상에서 발생하며 단지 후속하는 후처리 단계에서 불완전하게 제거할 수 있을 뿐이다. 불행히도 재증착의 발생이 더욱 명백할수록 플라즈마 에칭 방법 동안 사용된 가스 혼합물에서 반응성 가스의 비율은 더욱 작아진다. 대응하여, 지금까지 프로세스 제어는 예를들어 클로라인/아르곤 플라즈마에서 작은 아르곤 비율로 제한되어 왔다. 그러나, 에칭 가스 혼합물에서 클로라인의 증가된 비율은 마스크에서 패싯의 형성이 증가되게 한다.
레지스트 마스크를 갖는 플라티늄 에칭의 경우에, 클로라인 또는 HBr과 같은 반응성 가스의 사용은 에칭의 추가 단계 동안 또다시 사라지는 중간 재증착물이 형성되는 결과로 된다. 이러한 구조는 또한 CD가 확대되고 및 편평 플라티늄 에지로 되게 한다. 이것들은 클로라인 및 레지스트 마스크를 사용하는 프로세스의 가장 큰 단점으로 알려져 왔다.
레지스트 마스크 대신에, 소위 하드 마스크가 구조화되어야 할 층을 구조화하기 위해 사용된다면, 상기 단점의 대다수는 상당히 감소될 수 있다. 그러나, 하드 마스크의 구조화는 전체 프로세스가 더욱 고비용이 되게하는 추가의 프로세스 단계를 필요로 한다.
그러므로 본 발명의 목적은 종래 방법의 상기 단점을 감소 또는 방지하는 구조화 방법을 이용할 수 있게 하는 것이다.
이 목적은 청구항 1 내지 청구항 3에 따른 방법에 의해 달성된다. 본 발명의 추가의 유익한 실시예, 개량물 및 태양은 첨부 도면 및 종속 청구항에 의해 달성된다.
도 1 내지 도 3은 본 발명에 따른 방법을 개략적으로 나타낸 도.
도 4는 병렬 플레이트 반응기 형태의 에칭실을 개략적으로 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명 *
1; 기판 2; SiO2
3;장벽층 4;; 백금층
5; 레지스트 마스크 6; 재증착물
20; 반응기 21; 가스 유입구
22; 반응실 23; 상부 플레이트
24; 하부 플레이트 25; 플라즈마
26; 기판 29; 가스 출구
본 발명은 구조화되어야 할 적어도 한 층을 구조화하는 방법을 이용할 수 있게하며, 이 방법은:
구조화되어야 할 층에 마스크가 도포되는 단계,
구조화되어야 할 층이 마스크를 이용하여 구조화되는 단계,
마스크가 제거되는 단계를 포함하는 데, 구조화되어야 할 층의 물질로 된 재증착물이 남아있으며,
구조화되어야 할 층의 물질로 된 재증착물이 사운드의 작용하에 제거되는 단계를 포함한다.
사운드의 작용하에, 통상적인 화학적 방법으로만 곤란하게 제거될 수 있었던 구조화되어야 할 층의 물질로 된 재증착물은 손상되거나 파괴되는 웨이퍼상에서 이미 형성된 구조없이 비교적 용이하고 신뢰성있게 제거될 수 있다. 따라서, 본 발명에 따른 방법은 예를들어, 플라즈마-화학적 에칭방법과 같은 구조화되어야 할 층에 대한 실제적 구조화를 위해 사용된 방법은 이들 방법이 재증착물을 증가시키는 지의 여부에 대한 의문없이 선택될 수 있다. 따라서, 순 아르곤 플라즈마를 갖춘 예를들어 플라즈마-화학적 에칭방법이 사용될 수 있다. 이에 의한 결과는 이제는 종래 레지스트 마스크도, 반응성 가스가 사용되는 경우에서와 같이 마스크상에서 패싯의 과도한 형성없이 사용될 수 있다는 것이다.
또한, 본 발명은 구조화되어야 할 적어도 한 층을 구조화하는 방법을 이용할 수 있게 하며, 이 방법은,
마스크가 구조화되어야 할 층에 인가되는 단계,
구조화되어야 할 층이 마스크를 사용하여 구조화되는 단계,
마스크 및 구조화되어야 할 층의 재증착물은 사운드의 작용하에 제거되는 단계를 포함한다.
마스크 및 재증착물을 동시에 제거하는 결과로서, 하나의 프로세스 단계를 절약할 수 있게 한다. 따라서, 이것은 전체적으로 더욱 간명하고 저렴한 프로세스 제어가 되게 한다. 마스크가 레지스트 마스크이면, 레지스트 마스크 및 재증착물의 통합 제거를 위한 바람직한 매체는: EKC 265, 스트립퍼 106, N-메틸피롤리돈(NMP), 카로의 산, 소위 연기나는 질산 또는 KOH이 있다.
바람직하게, 사운드의 작용은 유체 매체에 의해 수행되며, 특히 초음파 바스, 메가소닉 시스템 또는 사운드가 인가되는 유체 제트에 의해 수행된다.
바람직하게, 재증착물의 제거 후, 스크러버 세정이 수행된다. 또한, 대안으로, 습식 화학 세정 특히 사운드(초음파, 파인소닉)의 추가 적용에 의해 지지되는 습식 화학 세정이 재증착물의 제거 후 수행될 수 있다.
바람직하게, 구조화되어야 할 층은 구리, 철, 코발트, 4d 또는 5d 전이금속 특히 백금 금속을 함유한다.
더욱이, 구조화되어야 할 층이 강유전 물질을 함유한다면, 강유전물질, 높은 상대 유전상수( 20)를 갖는 유전물질, 페로브스카이트 또는 이들 물질의 프리커서가 바람직하다. 여기서, 상기 물질의 프리커서는 만일 적절하게 산소가 추가되면, 적절한 열 처리(예를들어 어닐링)에 의해 상기 물질로 변환될 수 있는 물질임이 인식되어야 한다.
따라서, 구조화되어야 할 층이 스트론튬 비스무쓰 탄탈레이트(SBT, SrBi2Ta2O9), 스트론튬 비스무쓰 니오베이트 탄탈레이트(SBNT, SrBi2Ta2-xNbxO9, x= 0 - 2), 납 지르코네이트 티타네이트(PZT, Pb(Zr,Ti)O3) 또는 유도체, 및 바륨 스트론튬 티타네이트(BST, BaxSr1-xTiO3, x= 0-1), 납 란타늄 티타네이트(PLT, (Pb, La)TiO3), 납 란타늄 지르코네이트 티타네이트(PLZT, (Pb, La)(Zr,Ti)O3) 또는 유도체를 포함한다면 바랍직하다.
더욱이, 구조화되어야 할 층이 백금, 금, 은, 구리, 이리듐, 팔라듐, 루테늄, 레늄 또는 이들의 산화물을 함유한다면 바람직하다.
바람직하게, 드라이 에칭 방법 특히 플라즈마 에칭 방법이 구조화되어야 할 층을 구조화하는 데 사용된다.
여기서, 특히, 구조화되어야 할 층의 드라이 에칭 동안 반응성 가스가 없는 가스 혼합물이 제공된다면 바람직하다.
더욱이, 구조화되어야 할 층의 드라이 에칭 동안 불활성 가스 특히 아르곤이 제공된다면 바람직하다.
더욱이, 사용된 사운드의 사운드 주파수가 소정 주파수 범위에 대해 변동된다면 바람직하다. 따라서, 상이한 크기를 갖춘 재증착물도 효과적으로 제거될 수 있다.
도 1 내지 도 3은 본 발명에 따른 방법을 개략적으로 도시한다. SiO2층(2)이 기판(1)에 도포된다. 티타늄 및/또는 티타늄 질화물로 이루어 진 장벽층(3)이 뒤따른 도포된다. 구조화되어야 할 층으로서 백금층(4)이 스퍼터링에 의해 장벽층(3)에 도포된다. 후에 백금층(4)의 구조화를 위한 마스크(5)로서의 역할을 하는 레지스트 층이 백금층(4)상에 형성된다. 레지스트 층은 노출단계 및 성장단계에 의해 구조화된다. 최종 구조가 도 1 에 도시되어 있다.
백금층을 물리적 드라이 에칭되게 하기 위해 이온 에칭 또는 스퍼터 에칭이 수행된다. 여기서 사용된 에칭가스는 순 아르곤 가스이다. 이온 에칭 대신에, 반응성 이온 에칭(RIE;reactive ion etching), 자기적으로 강화된 반응성 이온 에칭(MERIE;magnetically enhanced reactive ion etching), ECR(Electron Cyclotron Resonance)에칭 또는 유도 결합된 플라즈마 에칭 방법(ICP, TCP)과 같은 기타 플라즈마 에칭도 사용될 수 있다.
순 아르곤이 에칭가스로서 사용될 수 있기 때문에, 마스크(5)의 명백한 패싯화는 발생하지 않는다. 대응하여, 마스크(5)의 부식도 작다. 적은 마스크 부식 정도에 의한 결과로, 비교적 높은 구조화 크기 정확도를 얻을 수 있다. 더욱이, 구조화되어야 할 층상에서 더욱 경사가 급한 에칭 에지가 달성될 수 있다. 에지 각도가 80°를 넘는 에칭 에지가 형성될 수 있다.
화학적 성분의 부존재의 결과로서, 레지스트 마스크(5)의 측벽상에서의 플라티늄의 재증착물(6)은 드라이 에칭 동안 발생한다. 오늘날까지 이러한 백금 재증착물(6)은 곤란하게 통상적인 화학적 방법으로 제거될 수 있었다.
레지스트 마스크(5)를 제거하기 위해, 레지스트를 태워 없앤다. 여기서, 노출된 백금 재증착물(6)은 구조화되어야 할 백금층(4)의 표면에 남아있다. 최종구조가 도 2에 도시되어 있다.
그후, 재증착물(6)은 사운드의 작용하에 제거된다. 예를들어, 초음파 바스(Bandelin Sonorex Super RK 255 H)가 이를 위해 사용될 수 있다. 이 목적을 위해, 도 2에 도시된 구조가 유체에 침지된다. 현재의 경우에, 상기 구조는 용매 N-메칠피롤리돈(NMP)에 침지되었다. 상기 용매는 약 65℃의 온도를 가졌다. 그후, 약 35khz 주파수 및 2*320 와트의 전력을 갖춘 초음파가 유체에 주입되었다. 초음파의 영향하에, 재증착물(6)은 손상되거나 파손되는 웨이퍼상에서 이미 형성된 구조 없이 비교적 단순하고 신뢰성있게 제거될 수 있다.
스크러버 세정이 뒤따른다. 또한, 또는 대안으로, 재증착물(6)의 제거 후, 바람직하게 사운드의 작용으로 증대된, 예를들어 매우 묽은 플루오르화수소산으로, 습식-화학 세정을 수행하는 것이 가능하다. 이것은 플라티늄 구조 사이에 노출된 SiO2표면이 화학에칭 되게 하고 이들 영역으로부터 역학적으로 입자의 제거를 향상시킨다. 최종구조가 도 3에 도시되어 있다.
상기와 같은 본 발명의 구성에 의해 구조화되어야 할 층의 물질로 된 재증착물이 손상되거나 파괴되는 웨이퍼상에서 이미 형성된 구조없이 비교적 용이하고 신뢰성있게 제거될 수 있으며 상이한 크기를 갖춘 재증착물도 효과적으로 제거될 수 있다.

Claims (16)

  1. 구조화되어야 할 적어도 한 층을 구조화하는 방법에 있어서,
    구조화되어야 할 층에 마스크가 도포되는 단계;
    구조화되어야 할 층이 마스크를 이용하여 구조화되는 단계;
    마스크가 제거되고, 구조화되어야 할 층의 물질로 된 재증착물이 남아있는 단계; 및
    구조화되어야 할 층의 물질로 된 재증착물이 사운드의 작용하에 제거되는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 마스크는 열처리에 의해 제거되는 레지스트 마스크인 것을 특징으로 하는 방법.
  3. 구조화되어야 할 적어도 한 층을 구조화하는 방법에 있어서,
    구조화되어야 할 층에 마스크가 도포되는 단계;
    구조화되어야 할 층이 마스크를 이용하여 구조화되는 단계; 및
    마스크 및 구조화되어야 할 층의 물질로 된 재증착물이 사운드의 작용하에 제거되는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    사운드의 작용은 초음파 바스, 메가소닉 시스템 또는 사운드가 인가되는 유체 제트에 의해 나타나는 것을 특징으로 하는 방법.
  5. 제 1 항 내지 제 4 항중 어느 한 항에 있어서,
    스크러버 세정은 재증착물의 제거 후 행해지는 것을 특징으로 하는 방법.
  6. 제 1 항 내지 제 5 항중 어느 한 항에 있어서,
    습식-화학 세정은 재증착물의 제거 후 행해지는 것을 특징으로 하는 방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 세정은 사운드의 작용에 의해 지지되는 것을 특징으로 하는 방법.
  8. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    상기 구조화되어야 할 층은 구리, 철, 코발트, 니켈, 4d 또는 5d 전이금속 특히 백금 금속을 함유하는 것을 특징으로 하는 방법.
  9. 제 1 항 내지 제 7 항중 어느 한 항에 있어서,
    상기 구조화되어야 할 층은 강유전 물질, 고 유전율을 지닌 유전물질, 페로브스카이트 또는 상기 물질들의 프리커서인 것을 특징으로 하는 방법.
  10. 제 9 항에 있어서,
    상기 구조화되어야 할 층은 스트론튬 비스무쓰 탄탈레이트(SBT, SrBi2Ta2O9), 스트론튬 비스무쓰 니오베이트 탄탈레이트(SBNT, SrBi2Ta2-xNbxO9, x= 0 - 2), 납 지르코네이트 티타네이트(PZT, Pb(Zr,Ti)O3) 또는 유도체, 또는 바륨 스트론튬 티타네이트(BST, BaxSr1-xTiO3, x= 0 - 1), 납 란타늄 티타네이트(PLT, (Pb, La)TiO3), 납 란타늄 지르코네이트 티타네이트(PLZT, (Pb, La)(Zr, Ti)O3) 또는 유도체를 포함하는 것을 특징으로 하는 방법.
  11. 제 8 항에 있어서,
    상기 구조화되어야 할 층은 백금, 금, 은, 이리듐, 팔라듐, 루테늄, 레늄 또는 이들의 산화물을 함유하는 것을 특징으로 하는 방법.
  12. 제 1 항 내지 제 11 항중 어느 한 항에 있어서,
    상기 구조화되어야 할 층의 드라이 에칭 동안 반응성 가스가 없는 가스 혼합물이 제공되는 것을 특징으로 하는 방법.
  13. 제 1 항 내지 제 12 항중 어느 한 항에 있어서,
    상기 구조화되어야 할 층의 드라이 에칭 동안 불활성 가스 및 질소를 함유하지 않으며 산소를 함유하는 가스 혼합물이 제공되는 것을 특징으로 하는 방법.
  14. 제 1 항 내지 제 13 항중 어느 한 항에 있어서,
    상기 구조화되어야 할 층의 드라이 에칭 동안 불활성 가스 특히 아르곤이 제공되는 것을 특징으로 하는 방법.
  15. 제 1 항 내지 제 14 항중 어느 한 항에 있어서,
    마스크는 실리콘, 실리콘 산화물 특히 SiO2, 금속 특히, 알루미늄 또는 텅스텐, 금속 질화물 바람직하게는 티타늄 질화물 특히, 0.8 x 1.2 인 TiNX, 또는 금속 실리사이드를 포함하는 것을 특징으로 하는 방법.
  16. 제 1 항 내지 제 15 항중 어느 한 항에 있어서,
    상기 사운드의 사운드 주파수는 소정 주파수 범위에 대해 변동되는 것을 특징으로 하는 방법.
KR1019980036181A 1997-09-03 1998-09-03 반도체기판에서의층구조화방법 KR100629021B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19738591.5 1997-09-03
DE19738591 1997-09-03

Publications (2)

Publication Number Publication Date
KR19990029475A true KR19990029475A (ko) 1999-04-26
KR100629021B1 KR100629021B1 (ko) 2006-11-30

Family

ID=7841120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980036181A KR100629021B1 (ko) 1997-09-03 1998-09-03 반도체기판에서의층구조화방법

Country Status (6)

Country Link
US (1) US6315913B1 (ko)
EP (1) EP0907203A3 (ko)
JP (1) JPH11145124A (ko)
KR (1) KR100629021B1 (ko)
CN (1) CN1192418C (ko)
TW (1) TW412802B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079503A (ko) * 2001-04-06 2002-10-19 닛본 덴기 가부시끼가이샤 자기 메모리 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19901002B4 (de) * 1999-01-13 2005-09-22 Infineon Technologies Ag Verfahren zum Strukturieren einer Schicht
KR100505445B1 (ko) * 1999-12-28 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US6436838B1 (en) 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
DE10146545A1 (de) * 2001-09-21 2003-04-10 Merck Patent Gmbh Mikrokomponente
US6457479B1 (en) * 2001-09-26 2002-10-01 Sharp Laboratories Of America, Inc. Method of metal oxide thin film cleaning
US7320942B2 (en) * 2002-05-21 2008-01-22 Applied Materials, Inc. Method for removal of metallic residue after plasma etching of a metal layer
US6759339B1 (en) * 2002-12-13 2004-07-06 Silicon Magnetic Systems Method for plasma etching a microelectronic topography using a pulse bias power
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
KR100910510B1 (ko) 2007-12-20 2009-07-31 주식회사 동부하이텍 하드 마스크 제거 방법
JP5500027B2 (ja) * 2010-09-29 2014-05-21 株式会社島津製作所 試料容器搬送装置
CN111799514A (zh) * 2020-07-11 2020-10-20 浙江锋锂新能源科技有限公司 一种固态电池用正极片或负极片的制备方法、固态电池用正极片或负极片、固态电池

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5418973A (en) 1977-07-12 1979-02-13 Mitsubishi Chem Ind Dyeing of synthetic fibers
JPS5593225A (en) 1979-01-10 1980-07-15 Hitachi Ltd Forming method of minute pattern
JPS59165425A (ja) * 1983-03-10 1984-09-18 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPS6273744A (ja) * 1985-09-27 1987-04-04 Nec Corp 金属配線パタ−ンの形成方法
JPS6320079A (ja) 1986-07-11 1988-01-27 ヤンマー農機株式会社 穀粒などの粒状体の感知センサ−装置
NL8703039A (nl) * 1987-12-16 1989-07-17 Philips Nv Werkwijze voor het patroonmatig vervaardigen van een dunne laag uit een oxidisch supergeleidend materiaal.
JP2653511B2 (ja) * 1989-03-30 1997-09-17 株式会社東芝 半導体装置の洗浄方法及びその洗浄装置
US5279771A (en) 1990-11-05 1994-01-18 Ekc Technology, Inc. Stripping compositions comprising hydroxylamine and alkanolamine
JP3502651B2 (ja) * 1993-02-08 2004-03-02 トリクイント セミコンダクター テキサス、エルピー 電極形成法
US5585300A (en) 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5567574A (en) * 1995-01-10 1996-10-22 Mitsubishi Gas Chemical Company, Inc. Removing agent composition for photoresist and method of removing
US5705443A (en) 1995-05-30 1998-01-06 Advanced Technology Materials, Inc. Etching method for refractory materials
KR970024226A (ko) * 1995-10-20 1997-05-30 김광호 반도체 메모리소자의 스토리지 전극 형성방법
JPH09172076A (ja) * 1995-12-20 1997-06-30 Nikon Corp 半導体装置の製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US5911836A (en) * 1996-02-05 1999-06-15 Mitsubishi Gas Chemical Company, Inc. Method of producing semiconductor device and rinse for cleaning semiconductor device
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
DE19733391C2 (de) * 1997-08-01 2001-08-16 Siemens Ag Strukturierungsverfahren
US6027860A (en) 1997-08-13 2000-02-22 Micron Technology, Inc. Method for forming a structure using redeposition of etchable layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079503A (ko) * 2001-04-06 2002-10-19 닛본 덴기 가부시끼가이샤 자기 메모리 형성 방법

Also Published As

Publication number Publication date
CN1192418C (zh) 2005-03-09
EP0907203A2 (de) 1999-04-07
CN1211831A (zh) 1999-03-24
KR100629021B1 (ko) 2006-11-30
TW412802B (en) 2000-11-21
JPH11145124A (ja) 1999-05-28
EP0907203A3 (de) 2000-07-12
US6315913B1 (en) 2001-11-13

Similar Documents

Publication Publication Date Title
US6709610B2 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
US6368517B1 (en) Method for preventing corrosion of a dielectric material
US6942813B2 (en) Method of etching magnetic and ferroelectric materials using a pulsed bias source
US6296777B1 (en) Structuring process
KR100629021B1 (ko) 반도체기판에서의층구조화방법
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
KR100538910B1 (ko) 구조화방법
KR20030074355A (ko) 강유전체 캐패시터 제조 프로세스 및 pzt 층 패터닝프로세스
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
US6656850B2 (en) Method for in-situ removal of side walls in MOM capacitor formation
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR19990013561A (ko) 구조화 방법
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
US20030170998A1 (en) Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
JP3840123B2 (ja) 難エッチング材のエッチング方法
US7037848B2 (en) Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
JPH113881A (ja) アッシング方法及び装置
KR100789894B1 (ko) 난에칭재의 에칭방법 및 그것을 사용한 반도체제조방법 및장치
JP2005012230A (ja) 誘電体素子の製造方法
JP2003031581A (ja) 半導体装置及びその製造方法
KR20010108748A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20030002014A (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR20010045959A (ko) 고유전체 캐패시터의 전하저장전극 형성방법
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130912

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee