KR19990029214A - 불휘발성 메모리 제어 회로 - Google Patents
불휘발성 메모리 제어 회로 Download PDFInfo
- Publication number
- KR19990029214A KR19990029214A KR1019980020567A KR19980020567A KR19990029214A KR 19990029214 A KR19990029214 A KR 19990029214A KR 1019980020567 A KR1019980020567 A KR 1019980020567A KR 19980020567 A KR19980020567 A KR 19980020567A KR 19990029214 A KR19990029214 A KR 19990029214A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- read
- signal
- write
- command
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
Landscapes
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Abstract
종래에는 메모리 셀에 기입하여 놓은 중요한 데이터나 프로그램이 제 3 자에 의해서 간단히 소거되어 버릴 우려가 있었다.
본 발명에서 불휘발성 메모리 제어 회로는 전원 투입시에 불휘발성 메모리의 소정의 어드레스의 데이터를 판독하여 그 데이터가 불휘발성 메모리로의 데이터의 기입 동작/판독 동작/소거 동작 중 적어도 한 동작의 금지를 지시하는 데이터인 경우, 이 데이터에 의해서 금지가 지시된 동작을 금지한다.
Description
본 발명은 주로 전기적으로 데이터의 기입 및 소거가 가능한 불휘발성 메모리를 제어하는 불휘발성 메모리 제어 회로에 관한 것이다.
도 14는 종래의 불휘발성 메모리 제어 회로를 도시하는 구성도로서, 도면에 있어서 참조 부호 (1)은 데이터를 전기적으로 기입 또는 소거할 수 있는 플래시 메모리 등의 불휘발성 메모리의 메모리 셀, 참조 부호 (2)는 메모리 셀(1)의 수평 방향의 어드레스의 선택을 행하는 워드선을 복호화하기 위한 워드 디코더, 참조 부호 (3)은 메모리 셀(1)의 수직 방향의 어드레스의 선택을 행하는 비트선 선택기(4)를 복호화하기 위한 선택기 디코더, 참조 부호 (4)는 선택기 디코더(3)로부터 출력되는 선택기 복호화 신호에 근거하여 비트선의 선택을 행하는 비트선 선택기이다.
또한, 참조 부호 (5)는 데이터 버스, 참조 부호 (6)은 어드레스 버스, 참조 부호 (7)은 데이터 버스(5)에 송신되는 메모리 제어 커맨드나 메모리 셀(1)로의 기입 데이터를 래치하기 위한 데이터 래치, 참조 부호 (8)은 메모리 셀(1)의 판독이나 기입을 행하는 어드레스를 지정하는 어드레스 신호를 래치하기 위한 어드레스 래치, 참조 부호 (9)는 메모리 셀(1)로의 데이터의 기입 혹은 판독 또는 소거 동작을 행하는 기입/판독/소거 제어 회로, 참조 부호 (10)은 데이터 버스, 참조 부호 (11)은 어드레스 버스, 참조 부호 (12)는 어드레스 버스(6) 상의 어드레스 신호를 어드레스 래치(8)에 의해 래치하기 위한 어드레스 래치 신호를 발생시키는 어드레스 래치 신호 발생 회로, 참조 부호 (13)은 어드레스 래치 신호를 전달하는 신호선, 참조 부호 (14)는 선택기 디코더(3)로부터 출력되는 선택기 복호화 신호를 전달하는 선택기 복호화선, 참조 부호 (15)는 워드 디코더(2)로부터 출력되는 워드 복호화 신호를 전달하는 워드 복호화선이다.
또한, 참조 부호 (16)은 이 불휘발성 메모리 제어 회로가 동작하는 것을 허가하기 위한 신호인 칩 인에이블 신호 를 발생시키는 칩 인에이블 신호 발생 회로, 참조 부호 (17)은 칩 인에이블 신호 발생 회로(16)에서 발생시킨 칩 인에이블 신호 를 전달하는 신호선, 참조 부호 (18)은 메모리 셀(1)로부터 판독한 데이터를 기입/판독/소거 제어 회로(9)를 거쳐서 데이터 버스(5)에 출력하는 것을 허가하기 위한 신호인 출력 인에이블 신호 를 발생시키는 출력 인에이블 신호 발생 회로, 참조 부호 (19)는 출력 인에이블 신호 를 전달하는 신호선, 참조 부호 (20)은 이 불휘발성 메모리 제어 회로의 외부로부터 불휘발성 메모리 제어 회로로 입력되는 커맨드 데이터나 메모리 셀(1)로의 기입 데이터를 래치시키기 위한 신호인 라이트 인에이블 신호 를 발생시키는 라이트 인에이블 신호 발생 회로, 참조 부호 (21)은 라이트 인에이블 신호 발생 회로(20)가 발생한 라이트 인에이블 신호 를 전달하는 신호선이다.
또한, 참조 부호 (22)는 데이터 버스(10) 상의 커맨드 데이터를 래치하는 커맨드 래치, 참조 부호 (23)은 데이터 버스, 참조 부호 (24)는 데이터 버스(23)를 거쳐서 입력된 커맨드 데이터가 기입 동작을 지시하는 커맨드나, 판독 동작을 지시하는 커맨드나, 소거 동작을 지시하는 커맨드를 판단하기 위한 커맨드 디코더, 참조 부호 (25)는 메모리 셀(1)에 데이터를 기입하기 위한 기입 신호를 발생시키는 기입 신호 발생 회로, 참조 부호 (26)은 메모리 셀(1)로부터 데이터를 판독하기 위한 판독 신호를 발생시키는 판독 신호 발생 회로, 참조 부호 (27)은 메모리 셀(1) 상의 데이터를 소거하기 위한 소거 신호를 발생시키는 소거 신호 발생 회로, 참조 부호 (28, 29, 30)은 커맨드 디코더(24)로부터 발생된 커맨드 복호화 신호를 전달하는 신호선, 참조 부호 (31, 32, 33)은 기입 신호, 판독 신호, 소거 신호를 각각 전달하는 신호선이다.
또한, 참조 부호 (34)는 메모리 셀(1)의 기입/판독/소거 동작의 기준으로 되는 클럭을 발생시키는 클럭 발생 분주 회로, 참조 부호 (35, 36)은 클럭을 전달하는 신호선, 참조 부호 (37)은 커맨드 래치 신호를 발생시키는 커맨드 래치 신호 발생 회로, 참조 부호 (38)은 커맨드 래치 신호를 전달하는 신호선이다.
다음에 동작에 대하여 설명한다.
도 15는 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀(1)에 데이터를 기입할 때의 타이밍을 도시하는 타이밍 차트로서, 도 15에 있어서 참조 부호 (39)는 커맨드 래치 신호 발생 회로(37)로부터 신호선(38) 상으로 출력되는 커맨드 래치 신호, 참조 부호 (40)은 어드레스 래치 신호 발생 회로(12)로부터 신호선(13) 상으로 출력되는 어드레스 래치 신호이다.
메모리 셀(1)로의 데이터 기입 동작은 데이터 버스(5) 상의 기입 커맨드 처리(제 1 사이클)와 기입 데이터 처리(제 2 사이클)를 2 사이클 동작으로 하여 실행한다. 구체적으로는, 우선 제 1 사이클째의 커맨드 입력 동작을 행하기 위해 신호선(17) 상의 칩 인에이블 신호 를 논리값1로부터 논리값0으로 변화시키고, 계속해서 신호선(21) 상의 라이트 인에이블 신호 를 논리값1로부터 논리값0으로 변화시키며, 기입/판독/소거 제어 회로(9)를 커맨드 입력 대기 상태로 한다. 다음에 기입 동작을 행하기 위한 커맨드 데이터40H(H는 16진법에 의한 표기임)를 이 불휘발성 메모리 제어 회로의 외부로부터 입력하여 라이트 인에이블 신호 를 논리값0으로부터 논리값1로 함으로써, 신호선(38) 상에 커맨드 래치 신호(39)가 출력되며, 커맨드 래치(22)는 커맨드 데이터40H를 래치한다. 커맨드 래치 신호(39)는 제 1 사이클째의 이 타이밍에서만 1 펄스가 출력된다. 커맨드 데이터를 래치하면, 커맨드 디코더(24)가 커맨드 데이터를 복호화하여, 신호선(28) 상의 기입 커맨드 복호화 신호를 논리값1로 상승시킨다. 계속해서 신호선(17) 상의 칩 인에이블 신호 를 논리값0으로부터 논리값1로 상승시킴으로써, 제 1 사이클째의 커맨드 입력 동작이 종료된다.
다음에 제 2 사이클째의 기입 어드레스 데이터와 기입 데이터의 입력을 행한다. 예를 들면 메모리 셀(1) 중의 4000H 어드레스에 00H의 데이터를 기입하는 경우, 메모리 외부로부터 어드레스 신호4000H를 어드레스 버스(6)로 입력한 채로, 신호선(17) 상의 칩 인에이블 신호 를 논리값1로부터 논리값0, 신호선(21) 상의 라이트 인에이블 신호 를 논리값1로부터 논리값0으로 순차적으로 변화시킴으로써, 라이트 인에이블 신호 가 논리값0으로 하강될 때에, 어드레스 래치 신호 발생 회로(12)로부터 신호선(13) 상으로 어드레스 래치 신호(40)가 출력되고, 메모리 셀(1)의 기입 어드레스가 어드레스 래치(8)에 래치된다. 또한, 어드레스 신호4000H가 어드레스 버스(6) 상에 입력된 시점에서, 어드레스4000H에 대응하는 선택기 복호화선(14)과 워드 복호화선(15)은 논리값1로 되어 있지만, 어드레스 래치 신호(40)가 출력된 시점에서, 이 선택기 복호화선(14)과 워드 복호화선(15)의 선택이 확정된다.
다음에 외부로부터 기입 데이터00H를 데이터 버스(5)로 입력하여 라이트 인에이블 신호 를 논리값0으로부터 논리값1로 변화시킴으로써, 데이터 래치(7)에 데이터00H를 래치한다. 기입 어드레스와 기입 데이터를 어드레스 래치(8)와 데이터 래치(7)에 각각 래치하면, 기입 신호 발생 회로(25)로부터 신호선(31) 상으로 기입 신호가 출력되며, 동시에 신호선(35) 상에 클럭 발생 분주 회로(34)를 기동하는 신호가 출력된다. 어드레스4000H에 대응한 선택기 복호화선(14) 및 워드 복호화선(15) 상의 복호화 신호는 논리값1로 되어 있으므로, 메모리 셀(1)의 어드레스400H에 데이터00H가 저장된다. 기입 신호는 클럭 발생 분주 회로(34)로부터 신호선(36) 상으로 출력되는 클럭 신호를 기입 신호 발생 회로(25)에 의해 카운트하여 소정의 값으로 되었을 때에 논리값0으로 하강한다.
도 16은 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀(1)로부터 데이터를 판독할 때의 타이밍을 도시하는 타이밍 차트이다. 데이터 판독시에 데이터 기입시와 마찬가지로 커맨드 입력은 최초의 1 사이클만으로 실행한다.
데이터를 판독하는 순서로서는, 먼저 칩 인에이블 신호 가 논리값0을 취하여 기입/판독/소거 제어 회로(9)가 입력 대기 상태로 되고, 계속해서 라이트 인에이블 신호 가 논리값0으로 되며, 데이터 래치(7)를 거쳐서 데이터 버스(10) 상에 판독 커맨드 데이터10H가 입력되어, 커맨드 래치(22)를 거쳐서 데이터 버스(23) 상에 출력된다.
이 상태에서 라이트 인에이블 신호 가 논리값1로 상승하면, 커맨드 래치 신호 발생 회로(37)로부터 커맨드 래치 신호(39)가 출력되어 판독 커맨드 데이터10H가 커맨드 래치(22)에 래치된다. 커맨드 디코더(24)는 데이터 버스(23) 상에 래치된 데이터가 판독 커맨드임을 판단하여 신호선(29) 상에 논리값1의 신호를 출력한다. 판독 신호 발생 회로(26)는 신호선(29) 상의 신호를 수신하여 신호선(32) 상에 논리값1의 판독 요구 신호를 출력한다. 기입/판독/소거 제어 회로(9)는 판독 요구 신호에 의해서 판독 제어 상태로 전환된다.
계속해서, 어드레스 데이터4000H가 어드레스 버스(6)에 입력되어 어드레스 래치(8)를 거쳐서 어드레스 버스(11)에 출력되며, 칩 인에이블 신호 가 논리값0으로 하강된 시점에서 워드 디코더(2), 비트선 선택기(4)에 의해 어드레스4000H에 대응한 선택기 복호화선(14) 및 워드 복호화선(15)이 논리값1로 된다. 계속해서 신호선(19) 상의 출력 인에이블 신호 가 논리값0으로 하강하여 기입/판독/소거 제어 회로(9)가 판독 동작을 개시함으로써, 메모리 셀(1)의 어드레스4000H에 저장된 데이터가 판독되어 데이터 버스(5) 상에 출력된다.
도 17은 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀(1)로부터 데이터를 소거할 때의 타이밍을 도시하는 타이밍 차트이다. 도 17에 있어서, 참조 부호 (41)은 커맨드 래치 신호 발생 회로(37)로부터 신호선(38) 상으로 출력되는 2 사이클째의 커맨드 래치 신호이다.
소거 동작은 기입 동작과 마찬가지의 타이밍으로 2 사이클분의 데이터 래치를 행함으로써 실행된다. 소거시의 순서로서는 제 1 사이클째의 커맨드 입력 동작에 의해 처음으로 소거 커맨드 데이터20H를 커맨드 래치(22)에 래치하고, 제 2 사이클째의 커맨드 입력 동작에 의해 다시 소거 커맨드 데이터20H를 커맨드 래치(22)에 래치함으로써, 커맨드 디코더(24)로부터 신호선(30) 상으로 2회 연속으로 복호화 신호를 수신한 소거 신호 발생 회로(27)가 신호선(33) 상에 소거 신호를 출력한다. 이에 따라, 메모리 셀(1) 전체의 소거를 행하도록 구성되어 있다. 신호선(33) 상의 소거 신호는 클럭 발생 분주 회로(34)로부터 출력되는 신호선(36) 상의 클럭 신호를 소거 신호 발생 회로(27)에 의해 카운트하여 카운트값이 소정의 값으로 되었을 때에 논리값0으로 하강한다.
종래의 불휘발성 메모리 제어 회로는 이상과 같이 구성되어 있으므로, 미리 설정된 기입이나 판독, 소거의 커맨드 데이터를 결정된 순서로 입력하면, 모두 반드시 각 동작을 행할 수 있도록 되어 있다. 그러나, 모두 반드시 상기 동작을 행할 수 있는 반면, 메모리 셀에 기입한 데이터를 모두 소거 가능하기 때문에, 메모리 셀에 기입하여 놓은 중요한 데이터나 프로그램이 그 중요성을 모르는 제 3 자의 손에 의해 간단히 소거되어 버릴 우려가 있다고 하는 문제가 있었다.
본 발명의 목적은 상기 한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 제 3 자가 간단히 메모리 셀에 저장된 내용을 소거할 수 없도록 할 수 있는 불휘발성 메모리 제어 회로를 얻는 것이다.
도 1은 본 발명의 실시예 1에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도,
도 2는 도 1에 있어서의 동작 금지/허가 레지스터, 커맨드 래치, 커맨드 디코더의 각 회로에 대하여 상세하게 도시한 회로도,
도 3은 도 1 에 있어서의 통상 사용 메모리 셀과 동작 금지/허가 레지스터 데이터 저장 메모리 셀의 관계를 어드레스 맵의 형식으로 도시한 도면,
도 4는 도 1에 도시하는 불휘발성 메모리 제어 회로에 있어서, 동작 금지/허가 레지스터로의 데이터 판독 타이밍에 대하여 도시한 타이밍 차트,
도 5는 도 1에 도시하는 불휘발성 메모리 제어 회로에 있어서, 소거 동작을 금지한 경우의 동작 타이밍에 대하여 도시한 타이밍 차트,
도 6은 도 1의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀에 데이터를 기입할 때의 타이밍을 도시하는 타이밍 차트,
도 7은 도 1의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀로부터 데이터를 판독할 때의 타이밍을 도시하는 타이밍 차트,
도 8은 본 발명의 실시예 2에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 회로도,
도 9는 본 발명의 실시예 3에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도,
도 10은 도 9의 실시예 3에 의한 불휘발성 메모리 제어 회로에 있어서의 패스워드 레지스터 및 동작 금지/허가 레지스터에 저장하는 데이터의 메모리 셀로부터의 판독 동작과 각 레지스터로의 데이터 저장 동작의 타이밍을 도시하는 타이밍 차트,
도 11은 도 9의 실시예 3에 의한 불휘발성 메모리 제어 회로에 있어서의 패스워드 데이터가 합치하지 않은 경우의 기입 동작의 타이밍을 도시하는 타이밍 차트,
도 12는 본 발명의 실시예 4에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도,
도 13은 본 발명의 실시예 5에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도,
도 14는 종래의 불휘발성 메모리 제어 회로의 구성을 도시하는 블록도,
도 15는 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀에 데이터를 기입할 때의 타이밍을 도시하는 타이밍 차트,
도 16은 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀로부터 데이터를 판독할 때의 타이밍을 도시하는 타이밍 차트,
도 17은 도 14에 도시한 종래의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀로부터 데이터를 소거할 때의 타이밍을 도시하는 타이밍 차트.
도면의 주요 부분에 대한 부호의 설명
1 : 메모리 셀(불휘발성 메모리, 제 1 불휘발성 메모리)
9 : 기입/판독/소거 제어 회로(기입/판독/소거 수단, 제 1 기입/판독/제거 수단)
42 : 메모리 셀(불휘발성 메모리)
45 : 동작 금지/허가 레지스터(레지스터)
47, 81, 87, 88 : 커맨드 디코더
49 : 클럭 발생 분주 회로(데이터 판독 지시 수단)
50 : 어드레스 자동 생성 회로(어드레스 신호 발생 수단)
84 : 커맨드 디코더 전환 회로(선택 수단)
101 : 메모리 셀(제 2 불발휘성 메모리)
105 : 기입/판독/소거 제어 회로(제 2 기입/판독/소거 수단)
본 발명에 관한 불휘발성 메모리 제어 회로는 전원 투입시에 불휘발성 메모리의 소정의 어드레스 데이터를 판독하여 그 데이터가 불휘발성 메모리로의 데이터의 기입 동작/판독 동작/소거 동작 중 적어도 한 동작의 금지를 지시하는 데이터인 경우, 이 데이터에 의해서 금지가 지시된 동작을 금지하는 것이다.
본 발명에 관한 불휘발성 메모리 제어 회로는 서로 상이한 종류의 체계의 커맨드를 복호화하는 적어도 2개의 커맨드 디코더를 구비하여 커맨드의 종류를 선택할 수 있도록 한 것이다.
본 발명에 관한 불휘발성 메모리 제어 회로는 통상의 데이터를 저장하는 제 1 불휘발성 메모리와, 이 제 1 불휘발성 메모리로의 데이터의 기입/판독/소거의 동작을 금지하기 위한 데이터를 저장하는 제 2 불휘발성 메모리를 구비한 것이다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
실시예
이하, 본 발명의 실시의 일형태를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도로서, 도면에 있어서 참조 부호 (1)은 데이터를 전기적으로 기입 또는 소거할 수 있는 플래시 메모리 등의 불휘발성 메모리의 메모리 셀(불휘발성 메모리), 참조 부호 (2)는 메모리 셀(1)의 수평 방향의 어드레스의 선택을 행하는 워드선을 복호화하기 위한 워드 디코더, 참조 부호 (3)은 메모리 셀(1)의 수직 방향의 어드레스의 선택을 행하는 비트선 선택기(4)를 복호화하기 위한 선택기 디코더, 참조 부호 (4)는 선택기 디코더(3)로부터 출력되는 선택기 복호화 신호에 근거하여 비트선의 선택을 행하는 비트선 선택기이다.
또한, 참조 부호 (5)는 데이터 버스, 참조 부호 (6)은 어드레스 버스, 참조 부호 (7)은 데이터 버스(5)에 송신되는 메모리 제어 커맨드나 메모리 셀(1)로의 기입 데이터를 래치하기 위한 데이터 래치, 참조 부호 (8)은 메모리 셀(1)의 판독이나 기입을 행하는 어드레스를 지정하는 어드레스 신호를 래치하기 위한 어드레스 래치, 참조 부호 (9)는 메모리 셀(1)로의 데이터의 기입 혹은 판독 또는 소거 동작을 하는 기입/판독/소거 제어 회로(기입/판독/소거 수단), 참조 부호 (10)은 데이터 버스, 참조 부호 (11)은 어드레스 버스, 참조 부호 (12)는 어드레스 버스(6) 상의 어드레스 신호를 어드레스 래치(8)에 의해 래치하기 위한 어드레스 래치 신호를 발생시키는 어드레스 래치 신호 발생 회로, 참조 부호 (13)은 어드레스 래치 신호를 전달하는 신호선, 참조 부호 (14)는 선택기 디코더(3)로부터 출력되는 선택기 복호화 신호를 전달하는 선택기 복호화선, 참조 부호 (15)는 워드 디코더(2)로부터 출력되는 워드 복호화 신호를 전달하는 워드 복호화선이다.
또한, 참조 부호 (17)은 칩 인에이블 신호 를 전달하는 신호선, 참조 부호 (19)는 출력 인에이블 신호 를 전달하는 신호선, 참조 부호 (21)은 라이트 인에이블 신호 를 전달하는 신호선이다.
또한, 참조 부호 (22)는 데이터 버스(10) 상의 커맨드 데이터를 래치하는 커맨드 래치, 참조 부호 (23)은 데이터 버스, 참조 부호 (25)는 메모리 셀(1)에 데이터를 기입하기 위한 기입 신호를 발생시키는 기입 신호 발생 회로, 참조 부호 (27)은 메모리 셀(1) 상의 데이터를 소거하기 위한 소거 신호를 발생시키는 소거 신호 발생 회로, 참조 부호 (28, 29, 30)은 커맨드 디코더(47)로부터 발생된 커맨드 복호화 신호를 전달하는 신호선, 참조 부호 (31, 32, 33)은 기입 신호, 판독 신호, 소거 신호를 각각 전달하는 신호선이다.
또한, 참조 부호 (35, 36)은 클럭을 전달하는 신호선, 참조 부호 (37)은 커맨드 래치 신호를 발생시키는 커맨드 래치 신호 발생 회로, 참조 부호 (38)은 커맨드 래치 신호를 전달하는 신호선이다.
또한, 참조 부호 (42)는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 기입하기 위한 메모리 셀(1) 중의 특정한 어드레스의 메모리 셀, 참조 부호 (43)은 워드 디코더(2)의 일부로서 마련된 메모리 셀(42)로부터 데이터를 판독하기 위한 전용 워드 디코더, 참조 부호 (44)는 워드 디코더(43)로부터 출력되는 워드 복호화 신호를 전달하는 워드 복호화선, 참조 부호 (45)는 메모리 셀(1)로의 데이터의 기입 혹은 판독 또는 소거 동작을 허가 또는 금지하는 것을 나타내는 데이터를 저장하는 동작 금지/허가 레지스터(레지스터), 참조 부호 (46)은 동작 금지/허가 레지스터(45)로부터 판독한 데이터를 전달하는 신호선, 참조 부호 (47)은 데이터 버스(23)를 거쳐서 입력된 커맨드 데이터가 기입 동작을 지시하는 커맨드나, 판독 동작을 지시하는 커맨드나, 소거 동작을 지시하는 커맨드나, 동작 금지 또는 동작 허가를 도시하는 데이터를 판단하기 위한 커맨드 디코더, 참조 부호 (48)은 메모리 셀(1) 및 메모리 셀(42)로부터 데이터를 판독하기 위한 판독 신호를 발생하는 판독 신호 발생 회로이다.
또한, 참조 부호 (49)는 메모리 셀(1) 및 메모리 셀(42)의 기입/판독/소거 동작의 기준으로 되는 클럭을 발생시켜 파워 온 리세트 신호 발생 회로(53)로부터 제어 신호의 입력을 수신하며, 또한 동작 금지/허가 레지스터(45), 판독 신호 발생 회로(48), 어드레스 자동 생성 회로(50), 어드레스 전환 회로(58)에 대한 제어 신호를 출력하는 클럭 발생 분주 회로(데이터 판독 지시 수단), 참조 부호 (50)은 전원 투입시에 발생되는 리세트 신호와 클럭 발생 분주 회로(49)로부터의 클럭 신호에 의해서 메모리 셀(1) 및 메모리 셀(42)에 대하여 자동적으로 어드레스 신호를 발생하는 어드레스 자동 생성 회로(어드레스 신호 발생 수단), 참조 부호 (51, 52)는 클럭 신호를 전달하는 신호선, 참조 부호 (53)은 전원 투입시에 주변 회로에 대하여 자동적으로 리세트 신호를 출력하는 파워 온 리세트 신호 발생 회로, 참조 부호 (54)는 파워 온 리세트 신호 발생 회로(53)에 의해 발생된 리세트 신호를 전달하는 신호선이다.
또한, 참조 부호 (55)는 클럭 발생 분주 회로(49)에 의해 발생된 제어 신호를 전달하는 신호선, 참조 부호 (56)은 어드레스 자동 생성 회로에 의해 자동 생성된 어드레스 신호를 전달하기 위한 어드레스 버스, 참조 부호 (57)은 클럭 발생 분주 회로(49)에 의해 발생된 제어 신호를 전달하는 신호선, 참조 부호 (58)은 외부로부터 입력되는 어드레스 버스(6) 상의 어드레스 신호와 어드레스 자동 생성 회로(50)에 의해 생성되는 어드레스 버스(56) 상의 어드레스 신호를 전환하기 위한 어드레스 전환 회로, 참조 부호 (59)는 어드레스 전환 회로(58)에 의해 전환되어 출력된 어드레스 신호를 전달하는 어드레스 버스이다.
도 2는 도 1 중의 동작 금지/허가 레지스터(45), 커맨드 래치(22), 커맨드 디코더(47)의 각 회로에 대하여 상세히 도시한 회로도로서, 도면에 있어서 참조 부호 (60, 62)는 NAND 회로, 참조 부호 (61, 63)은 NOT 회로, 참조 부호 (64)는 커맨드 디코더(47) 중의 소거 커맨드를 복호화하는 소거 커맨드 디코더이다. 도 3은 도 1 중의 통상 사용 메모리 셀(1)과 동작 금지/허가 레지스터 데이터 저장 메모리 셀(42)의 관계를 어드레스맵의 형식으로 도시한 도면이다. 본 발명에 있어서의 실시예 1의 메모리 셀(1)은 영역4000H로부터 FFFFH까지의 영역이고, 동작 금지/허가를 위한 메모리 셀은 영역3FFFH이다. 도 4는 도 1에 도시하는 불휘발성 메모리 제어 회로에 있어서, 동작 금지/허가 레지스터(45)로의 데이터 판독 타이밍에 대하여 도시한 타이밍 차트이다. 도 5는 도 1에 도시하는 불휘발성 메모리 제어 회로에 있어서, 소거 동작을 금지한 경우의 동작 타이밍에 대하여 도시한 타이밍 차트이다.
다음에 동작에 대하여 설명한다.
우선, 동작 금지/허가 레지스터(45)에 데이터를 저장하기 위한 메모리 셀(42)로부터의 데이터 판독 및 동작 금지/허가 레지스터(45)로의 데이터 저장 방법을 도 1 및 도 4를 이용하여 설명한다.
도 1에 있어서, 전원 투입시에, 전원 전압이 끝까지 상승하면 파워 온 리세트 신호 발생 회로(53)로부터 파워 온 리세트 신호가 신호선(54) 상에 출력된다. 파워 온 리세트 신호가 논리값1로 됨으로써, 클럭 발생 분주 회로(49)가 동작을 개시하여 신호선(51) 상에 클럭 신호를 출력한다. 이 클럭 신호의 입력에 의해서, 어드레스 자동 생성 회로(50)는 동작 금지/허가 레지스터 데이터가 저장되어 있는 메모리 셀(42)의 어드레스3FFFH를 도시하는 어드레스 신호를 어드레스 버스(56) 상에 출력한다.
다음에, 클럭 발생 분주 회로(49)는 어드레스 전환 회로(58)에 대하여 자동 생성 어드레스측으로의 전환 요구 신호를 신호선(57) 상에 출력하고, 어드레스 자동 생성 회로(50)에 의해 생성되는 어드레스 버스(56) 상의 어드레스 신호를 선택함으로써 메모리 복호화용 어드레스 버스(59) 상의 값이 3FFFH으로 되어 3FFFH의 어드레스에 대응한 워드 복호화선(44) 및 선택기 복호화선(14)이 논리값1로 되고 메모리 셀(42)이 선택된다.
또한, 클럭 발생 분주 회로(49)가 신호선(55) 상에 동작 금지/허가 레지스터 판독 요구 신호를 출력함으로써, 메모리 셀(42)로부터 판독된 데이터가 기입/판독/소거 제어 회로(9)를 거쳐서 데이터 버스(5)에 출력되고, 또한, 동작 금지/허가 레지스터(45)에 이 데이터가 저장된다.
계속해서, 동작 금지/허가 레지스터(45)로의 데이터 저장 후의 소거 동작에 대하여 도 2 및 도 5를 이용하여 설명한다. 동작 금지/허가 레지스터(45) 및 커맨드 디코더(47) 내의 소거 커맨드 디코더(64)는 도 2에 도시하는 바와 같은 회로 구성으로 되어있다. 도 2에 있어서, 동작 금지/허가 레지스터(45)의 비트 0을 소거 동작 금지/허가 비트에 할당하며, 이 비트 0의 값이 논리값0일 때에는 신호선(46) 상의 신호 레벨이 논리값0으로 되기 때문에 신호선(30) 상의 소거 신호는 논리값0으로 고정된다. 이 동작에 의해 도 5의 소거 동작 타이밍 차트에 있어서, 소거 커맨드 데이터20H는 제 1 사이클째, 제 2 사이클째 모두 커맨드 래치(22)에 래치되지만, 소거 동작 금지/허가 비트 비트 0의 데이터가 논리값0이므로, 신호선(33) 상에 소거 신호가 출력되지 않아 메모리 셀(1)의 소거는 불가능하게 된다.
즉, 메모리 셀(1)에 프로그램이나 데이터를 기입한 후, 동작 금지/허가 레지스터의 데이터를 저장하는 메모리 셀(42)에 논리값0의 데이터를 기입하여 놓으면, 메모리 셀(1)에 기입한 데이터는 소거되지는 않는다. 또한, 본 실시예에서는 도 3과 마찬가지로 동작 금지/허가 데이터를 저장한 메모리 셀(42)의 어드레스를 3FFFH으로 하였지만, 이 어드레스는 통상 사용하는 메모리의 영역외의 것이면, 어느 영역에 설정되더라도 좋다.
다음에, 데이터의 기입 및 판독 동작에 대하여 설명한다.
이 경우에는, 전원 투입 후의 파워 온 리세트 후, 전술한 도 4에 도시한 동작과 마찬가지로, 자동적으로 3FFFH의 어드레스에 대응한 메모리로부터 동작 금지/허가 레지스터(45)에 데이터가 저장된다. 그 후, 클럭 발생 분주 회로(49)는 어드레스 전환 회로(58)에 대하여 어드레스 래치(8)측으로의 전환 요구 신호를 신호선(57) 상에 출력하여 어드레스 버스(6)를 거쳐서 외부로부터 입력되는 어드레스 신호를 선택한다.
도 6은 본 실시예 1의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀(1)에 데이터를 기입할 때의 타이밍을 도시하는 타이밍 차트로서, 도 6에 있어서 참조 부호 (39)는 커맨드 래치 신호 발생 회로(37)로부터 신호선(38) 상으로 출력되는 커맨드 래치 신호, 참조 부호 (40)은 어드레스 래치 신호 발생 회로(12)로부터 신호선(13) 상으로 출력되는 어드레스 래치 신호이다.
메모리 셀(1)로의 데이터의 기입 동작은 데이터 버스(5) 상의 기입 커맨드의 처리(제 1 사이클)와 기입 데이터의 처리(제 2 사이클)를 2 사이클 동작으로 하여 실행한다. 구체적으로는, 우선 제 1 사이클째의 커맨드 입력 동작을 행하기 위해 신호선(17) 상의 칩 인에이블 신호 를 논리값1로부터 논리값 0으로 변화시키고, 계속해서 신호선(21) 상의 라이트 인에이블 신호 를 논리값1로부터 논리값0으로 변화시켜 기입/판독/소거 제어 회로(9)를 커맨드 입력 대기 상태로 한다. 다음에 기입 동작을 행하기 위한 커맨드 데이터40H (H는 16진법에 의한 표기임)를 이 불휘발성 메모리 제어 회로의 외부로부터 입력하여 라이트 인에이블 신호 를 논리값0으로부터 논리값1로 함으로써, 신호선(38) 상에 커맨드 래치 신호(39)가 출력되며, 커맨드 래치(22)는 커맨드 데이터40H를 래치한다. 커맨드 래치 신호(39)는 제 1 사이클째의 이 타이밍에서만 1 펄스가 출력된다. 커맨드 데이터를 래치하면, 커맨드 디코더(47)가 커맨드 데이터를 복호화하여 신호선(28) 상의 기입 커맨드 복호화 신호를 논리값1로 상승시킨다. 계속해서 신호선(17) 상의 칩 인에이블 신호 를 논리값0으로부터 논리값1로 상승시킴으로써, 제 1 사이클째의 커맨드 입력 동작이 종료된다.
다음에 제 2 사이클째의 기입 어드레스 데이터와 기입 데이터의 입력을 행한다. 예를 들면 메모리 셀(1) 중의 4000H의 어드레스에 00H의 데이터를 기입하는 경우, 메모리 외부로부터 어드레스 신호4000H를 어드레스 버스(6)에 입력한 채로, 신호선(17) 상의 칩 인에이블 신호 를 논리값1로부터 논리값0, 신호선(21) 상의 라이트 인에이블 신호 를 논리값1로부터 논리값0으로 순차적으로 변화시킴으로써, 라이트 인에이블 신호 가 논리값0으로 하강할 때에, 어드레스 래치 신호 발생 회로(12)로부터 신호선(13) 상으로 어드레스 래치 신호(40)가 출력되며, 메모리 셀(1)의 기입 어드레스가 어드레스 래치(8)에 래치된다. 또한, 어드레스 신호4000H가 어드레스 버스(6) 상에 입력된 시점에서 어드레스4000H에 대응하는 선택기 복호화선(14)과 워드 복호화선(15)은 논리값1로 되어 있지만, 어드레스 래치 신호(40)가 출력된 시점에서 이 선택기 복호화선(14)과 워드 복호화선(15)의 선택이 확정된다.
다음에 외부로부터 기입 데이터00H를 데이터 버스(5)으로 입력하여 라이트 인에이블 신호 를 논리값0으로부터 논리값1로 변화시킴으로써, 데이터 래치(7)에 데이터00H를 래치한다. 기입 어드레스와 기입 데이터를 어드레스 래치(8)와 데이터 래치(7)에 각각 래치하면, 기입 신호 발생 회로(25)로부터 신호선(31) 상으로 기입 신호가 출력되며, 동시에 신호선(35) 상에 클럭 발생 분주 회로(49)를 기동하는 신호가 출력된다. 어드레스4000H에 대응한 선택기 복호화선(14) 및 워드 복호화선(15) 상의 복호화 신호는 논리값1로 되어 있기 때문에, 메모리 셀(1)의 어드레스400H에 데이터00H가 저장된다. 기입 신호는 클럭 발생 분주 회로(49)로부터 신호선(36) 상으로 출력되는 클럭 신호를 기입 신호 발생 회로(25)에 의해 카운트하여 소정의 값으로 되었을 때에 논리값0으로 하강한다.
도 7은 본 실시예 1의 불휘발성 메모리 제어 회로에 있어서, 메모리 셀(1)로부터 데이터를 판독할 때의 타이밍을 나타내는 타이밍 차트이다. 데이터 판독시, 데이터 기입시와 마찬가지로 커맨드 입력은 최초의 1 사이클만으로 실행된다.
데이터를 판독하는 순서로서는, 최초로 칩 인에이블 신호 가 논리값 0을 취하여 기입/판독/소거 제어 회로(9)가 입력 대기 상태로 되고, 계속해서 라이트 인에이블 신호 가 논리값0으로 되어 데이터 래치(7)를 거쳐서 데이터 버스(10) 상에 판독 커맨드 데이터10H가 입력되고, 커맨드 래치(22)를 거쳐서 데이터 버스(23) 상에 출력된다.
이 상태에서 라이트 인에이블 신호 가 논리값1로 상승하면, 커맨드 래치 신호 발생 회로(37)로부터 커맨드 래치 신호(39)가 출력되어 판독 커맨드 데이터10H가 커맨드 래치(22)에 래치된다. 커맨드 디코더(47)는 데이터 버스(23) 상에 래치된 데이터가 판독 커맨드임을 판단하여 신호선(29) 상에 논리값1의 신호를 출력한다. 판독 신호 발생 회로(48)는 신호선(29) 상의 신호를 수신하여 신호선(32) 상에 논리값1의 판독 요구 신호를 출력한다. 기입/판독/소거 제어 회로(9)는 판독 요구 신호에 의해서 판독 제어 상태로 전환된다.
계속해서, 어드레스 데이터4000H가 어드레스 버스(6)에 입력되고, 어드레스 래치(8) 및 어드레스 전환 회로(58)를 거쳐서 어드레스 버스(59)에 출력되며, 칩 인에이블 신호 가 논리값0으로 하강된 시점에서 워드 디코더(3), 비트선 선택기(4)에 의해 어드레스4000H에 대응한 선택기 복호화선(14) 및 워드 복호화선(15)이 논리값1로 된다. 계속해서 신호선(19) 상의 출력 인에이블 신호 가 논리값0으로 하강하여 기입/판독/소거 제어 회로(9)가 판독 동작을 개시함으로써, 메모리 셀(1)의 어드레스4000H에 저장된 데이터가 판독되어, 데이터 버스(5) 상에 출력된다.
이상과 같이, 본 실시예 1에 의하면, 동작 금지/허가 레지스터(45)의 데이터를 저장하는 메모리 셀(42)에 소거 동작을 금지하는 데이터를 기입함으로써, 파워 온 리세트시에 동작 금지/허가 레지스터에 이 데이터가 기입되며, 이후의 메모리 셀(1)의 내용의 소거가 불가능해져 제 3 자에 의한 부주의로 데이터가 소거되지 않는다고 하는 효과를 얻을 수 있다.
또한, 기입/판독/소거를 행하기 위한 커맨드 데이터는 전술한 값 이외의 데이터를 이용하더라도 상관없다.
(실시예 2)
도 8은 본 발명의 실시예 2에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 회로도로서, 도 1에 도시한 실시예 1의 불휘발성 메모리 제어 회로 중의 동작 금지/허가 레지스터(45), 커맨드 래치(22) 및 커맨드 디코더(47)에 상당하는 부분을 도시한다. 도면에 있어서, 참조 부호 (65)는 커맨드 디코더 중 기입 커맨드를 복호화하는 기입 커맨드 디코더, 참조 부호 (66)은 판독 커맨드를 복호화하는 판독 커맨드 디코더이며, 각각의 디코더의 구성은 도 2에서 도시한 소거 커맨드 디코더(64)의 구성과 동일하다. 동작 금지/허가 레지스터(45)의 비트 0을 기입 금지/허가 비트, 비트 1을 판독 금지/허가 비트, 비트 2를 소거 금지/허가 비트로 설정하고 있다. 각각의 금지/허가 비트의 배치는 임의로 설정하여도 상관없다. 또한, 본 실시예 2의 불휘발성 메모리 제어 회로의 그 밖의 구성 요소는 도 1에 도시한 실시예 1의 불휘발성 메모리 제어 회로의 구성 요소와 동일하고, 또한 도 8에 있어서 도 2에 도시한 구성 요소와 동일한 구성 요소에는 동일 부호를 부여하고 있다. 이들의 공통의 구성 요소의 설명은 생략한다.
다음에 동작에 대하여 설명한다.
실시예 1에서는 소거 커맨드 디코더(64)에만 관하여 동작 금지/허가를 선택하기 때문에, 동작 금지/허가 레지스터(45)의 비트 0에만 데이터를 기입, 소거 동작의 금지/허가를 결정했었지만, 본 실시예 2에서는 소거 동작뿐만 아니라, 기입이나 판독의 동작에 대해서도 금지/허가의 선택이 가능해진다. 동작 금지/허가 레지스터(45)에 저장하는 데이터를 기입하는 메모리 셀(42)은 동일 어드레스에 의해 변하지 않기 때문에, 메모리 셀(42)로부터의 판독 동작 및 동작 금지/허가 레지스터(45)에 저장하는 동작의 타이밍은 실시예 1의 동작 타이밍과 동일하다. 또한, 그 밖의 판독, 기입, 소거 동작이 금지되는 타이밍 및 통상의 판독, 기입, 소거 동작의 타이밍도 실시예 1의 동작 타이밍과 유사 내지 동일하므로 그 설명을 생략한다.
이상과 같이, 본 실시예 2에 의하면, 메모리 셀(1)에 대한 데이터의 덮어 쓰기나, 메모리 셀(1)의 데이터를 판독, 및 메모리 셀(1)의 소거를 금지할 수 있으므로, 메모리 셀(1)의 내용을 보다 안전하게 유지할 수 있는 효과를 얻을 수 있다.
(실시예 3)
도 9는 본 발명의 실시예 3에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블록도로서, 도면에 있어서, 도 1의 실시예 1의 구성 요소와 동일한 구성 요소에는 동일 부호를 부여하고 그 설명을 생략한다.
도면에 있어서, 참조 부호 (69)는 파워 온 리세트의 해제 후에 메모리 셀(1)로부터 판독한 패스워드 데이터를 저장하기 위한 패스워드 레지스터, 참조 부호 (70)은 패스워드 레지스터(69)로의 패스워드 데이터 기입을 지시하는 신호를 전달하는 신호선, 참조 부호 (71)은 패스워드 커맨드를 래치하기 위한 패스워드 래치, 참조 부호 (72)는 패스워드 래치(71)의 래치 신호를 발생하는 래치 신호 발생 회로, 참조 부호 (73)은 패스워드 레지스터(69)에 저장된 데이터와 패스워드 래치(71)에 저장된 데이터를 비교하기 위한 패스워드 디코더, 참조 부호 (74)는 패스워드 레지스터(69)와 패스워드 래치(71)의 값이 합치했을 때에 논리값1을 취하는 패스워드 복호화 신호를 전달하는 신호선, 참조 부호 (75)는 패스워드 레지스터(69)로부터 출력되는 데이터를 전달하는 신호선, 참조 부호 (76)은 패스워드 래치(71)에 래치 신호를 전달하는 신호선이다.
또한, 참조 부호 (77)은 패스워드 레지스터(69)에 기입하기 위한 데이터를 저장하기 위해서 메모리 셀(1)의 일부에 마련된 메모리 셀, 참조 부호 (78)은 메모리 셀(77)의 어드레스를 선택했을 때에 논리값1을 취하는 신호를 전달하는 신호선, 참조 부호 (79)는 패스워드 래치(71)로부터 출력되는 패스워드를 전달하는 신호선, 참조 부호 (80)은 워드 디코더(2)의 일부로서 마련되어 메모리 셀(77)로부터 데이터를 판독하기 위한 전용 워드 디코더, 참조 부호 (81)은 데이터 버스(23)를 거쳐서 입력된 커맨드 데이터가 기입 동작을 지시하는 커맨드나, 판독 동작을 지시하는 커맨드나, 소거 동작을 지시하는 커맨드나, 동작 금지 또는 동작 허가를 나타내는 데이터를 패스워드가 일치하였을 때에만 판단하기 위한 커맨드 디코더이다.
도 10은 본 실시예의 불휘발성 메모리 제어 회로에 있어서의 패스워드 레지스터(69) 및 동작 금지/허가 레지스터(45)에 저장하는 데이터의 메모리 셀(1)로부터의 판독 동작과 각 레지스터로의 데이터 저장 동작의 타이밍을 도시하는 타이밍 차트이다. 또한, 도 11은 본 실시예의 불휘발성 메모리 제어 회로에 있어서의 패스워드 데이터가 합치하지 않은 경우의 기입 동작의 타이밍을 도시하는 타이밍 차트이다.
다음에 동작에 대하여 설명한다.
우선, 패스워드 레지스터(69)와 동작 금지/허가 레지스터(45)에 데이터를 저장하기 위한 메모리 셀(42, 77)로부터의 데이터 판독 및 각 레지스터로의 데이터 저장 방법을 도 9, 도 10을 이용하여 설명한다. 메모리 셀(42, 77)로부터의 데이터의 판독 및 각 레지스터로의 데이터 저장 방법은 기본적으로는 실시예 1에 기술한 방법과 동일하지만 본 실시예에서는 메모리 셀(1) 상의 2개의 어드레스(메모리 셀(42, 77))에 걸친 데이터를 연속하여 판독하며, 패스워드 레지스터(69)와 동작 금지/허가 레지스터(45)에 각 데이터를 저장하는 형태로 되어 있다.
패스워드 데이터를 저장하는 메모리 영역은 동작 금지/허가 레지스터의 데이터를 저장하는 어드레스(3FFFH)에 연속된 어드레스(3FFFH) 상에 배치하고, 실시예 1의 도 4에 도시한 바와 같이 판독 동작을 2개의 어드레스의 메모리 셀(42, 77)에 대하여 연속적으로 행한다.
실제로 데이터를 각 레지스터에 판독하는 타이밍은 도 10에 도시하는 바와 같이 먼저 전원 투입에 의해 전원 전압이 상승하면, 파워 온 리세트 신호의 상승에 의해 클럭 발생 분주 회로(49)가 신호선(51) 상에 클럭 신호를 출력하여 어드레스 자동 생성 회로(50)에 입력시킨다. 어드레스 자동 생성 회로(50)는 패스워드 데이터가 저장되어 있는 메모리 셀(77)의 어드레스 3FFFH를 나타내는 어드레스 신호를 어드레스 버스(56) 상에 출력한다.
계속하여, 클럭 발생 분주 회로(49)로부터 어드레스 전환 회로(58)를 어드레스 자동 생성 회로(50)측으로 전환하는 제어 신호를 신호선(57) 상에 출력하고, 이에 의해 어드레스 버스(59) 상의 어드레스 신호의 값도 3FFEH으로 되며, 3FFEH의 어드에스에 대응한 워드 데이터선(78) 및 선택기 디코더선(78) 및 선택기 디코더선(14) 상에 논리값1의 신호가 비트선 선택기(4) 및 워드 디코더(80)로부터 각각 출력된다. 계속하여, 클럭 발생 분주 회로(49)로부터 신호선(70) 상으로 논리값 1의 신호가 출력되며, 판독 신호가 판독 신호 발생 회로(48)로부터 기입/판독/소거 제어 회로(9)로 출력되고, 메모리 셀(77)에 저장된 데이터가 데이터 버스(5) 상에 판독됨과 동시에, 신호선(70) 상의 논리값 1의 신호는 패스워드 레지스터(69)에도 공급되어 데이터 버스(5) 상에 판독된 데이터가 패스워드 레지스터(69)에 기입된다.
패스워드 데이터의 판독에 이어서, 어드레스 자동 생성 회로(50)는 동작 금지/허가 레지스터(45)용의 데이터가 저장되어 있는 메모리 셀(1)의 어드레스3FFFH를 출력하고, 도 4에 도시한 실시예 1의 동작과 마찬가지의 동작에 의해 동작 금지/허가 레지스터(45)용의 데이터 메모리 셀(42)로부터 판독된 데이터가 동작 금지/허가 레지스터(45)에 저장된다.
각 레지스터로의 데이터 저장 종료 후, 이 불휘발성 메모리 제어 회로는 제어 커맨드 입력 대기 상태로 된다.
다음에, 패스워드 데이터 및 동작 금지/허가 데이터를 각 레지스터에 저장한 후, 메모리 셀(1)에 데이터의 기입 동작을 한 경우의 동작을 도 9 및 도 11을 이용하여 설명한다.
이 때의 각 레지스터에는 각각, 패스워드 데이터 =55H, 동작 금지/허가 데이터 =FFH가 저장되어 있는 것으로 한다. 패스워드 레지스터(69)에 저장한 데이터는 패스워드 디코더(73)에 있어서의 패스워드 래치(71)에 저장되는 데이터와의 비교에 이용한다. 패스워드 레지스터(69)에는 패스워드 데이터55H가 저장되어 있기 때문에, 패스워드 래치(71)에 저장되는 데이터가 55H일때만 패스워드 디코더(73)로부터 신호선(74) 상으로 패스워드 복호화 신호가 출력된다. 또한, 커맨드 디코더(81)는 패스워드 복호화 신호가 논리값1일 때에만 커맨드 래치(22)로부터의 데이터를 복호화한다.
패스워드 커맨드의 입력에 따른 메모리 셀(1)의 데이터의 기입 동작은 도 11에 도시하는 바와 같은 타이밍으로 실행된다. 패스워드 커맨드의 래치 동작은 기입/판독/소거 등의 메모리 제어 커맨드의 래치 타이밍과 마찬가지이지만, 커맨드의 입력 순서로서는 제 1 사이클째에 패스워드 커맨드의 래치를 행하고, 이어서 제 2 사이클째 이후에 메모리 제어의 커맨드를 래치한다.
우선, 제 1 사이클째에 패스워드 커맨드, 예를 들면 AAH(패스워드 레지스터에 저장되어 있는 데이터와 상이한 값)를 입력하면, 래치 신호 발생 회로(72)로부터 신호선(76) 상으로 래치 신호(82)가 출력되고, 패스워드 래치(71)에 데이터AAH가 저장된다. 여기서 패스워드 레지스터(69)의 데이터55H와 패스워드 래치(71)에 저장된 데이터AAH 사이의 비교가 패스워드 디코더(73)에 있어서 실행된다. 그러나 이 경우에는 양 데이터가 합치하지 않기 때문에, 신호선(74) 상의 패스워드 복호화 신호는 논리값0을 계속 취한다.
계속해서, 제 2 사이클에서 기입 커맨드 데이터40H, 및 제 3 사이클에서 기입 어드레스4000H와 기입 데이터00H를 데이터 래치(7) 및 어드레스 래치(8)에 저장하지만, 신호선(74) 상의 패스워드 복호화 신호가 논리값0이기 때문에 커맨드 디코더(81)는 커맨드 래치(22)로부터의 커맨드 데이터40H를 복호화하지 않으며, 따라서 신호선(28) 상의 기입 커맨드 복호화 신호도 논리값0인 채로 있다. 이에 따라 데이터00H의 기입 동작은 실행되지 않고, 메모리의 내용을 리라이트(rewrite)하는 것은 불가능하게 된다. 판독, 소거의 각 메모리 제어 커맨드 입력에 대해서도 마찬가지이며, 패스워드 커맨드의 값이 패스워드 레지스터(69)에 저장되어 있는 데이터와 상이한 경우에는 각 메모리 제어 커맨드는 사용 불가능으로 된다.
패스워드 커맨드의 값이 패스워드 레지스터(69)에 저장되어 있는 데이터와 합치하는 경우는 신호선(74) 상의 패스워드 복호화 신호는 도 11의 점선과 같이 논리값1로 되고, 커맨드 디코더(81)는 각 메모리 제어 커맨드의 복호화가 가능하게 되어 기입/판독/소거 동작이 실행될 수 있게 된다. 즉, 패스워드 레지스터(69)의 입력 데이터를 인식하여 패스워드 데이터를 입력할 수 있는 것, 즉 메모리 셀(1)에 데이터를 기입한 것만이 이 메모리 셀(1)의 제어를 행할 수 있게 되어 메모리 셀(1)의 내용을 안전하게 유지할 수 있다.
또한, 도 11에 도시한 예에서는 동작 금지/허가 레지스터(45)에 저장된 내용은 FFH으로 하여 패스워드 데이터 합치 후의 기입/판독/소거의 메모리 제어 커맨드를 모두 허가했었지만, 메모리 셀(42)에 임의의 값을 기입함으로써 패스워드 데이터와 동작 금지/허가 레지스터를 조합한 2중의 보호, 예를 들면 패스워드 데이터를 입력하여 메모리 셀(1)의 내용은 판독 가능하지만, 동작 금지/허가 레지스터에 의해서 기입/소거는 불가능하다고 하는 형태로 메모리 셀(1)의 내용을 보다 안전하게 유지할 수 있다.
이상과 같이, 본 실시예 3에 의하면 패스워드 데이터를 입력할 수 있는 것, 즉 메모리 셀(1)에 데이터를 기입한 것만이 이 메모리 셀(1)의 제어를 할 수 있게 되어 메모리 셀(1)의 내용을 안전하게 유지할 수 있는 효과를 얻을 수 있다.
(실시예 4)
도 12는 본 발명의 실시예 4에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도로서, 도면에 있어서, 참조 부호 (83)은 동작 금지/허가 레지스터(45)의 비트 7에 접속되어 커맨드 데이터의 전환을 지시하는 신호를 전달하는 신호선, 참조 부호 (84)는 커맨드 래치(22)의 데이터를 2개의 커맨드 디코더 중 어느 한쪽에 출력하기 위한 커맨드 데이터 전환 회로(선택 수단), 참조 부호 (85, 86)은 커맨드 디코더 전환 회로(84)로부터 출력되는 커맨드 데이터를 전달하는 신호선, 참조 부호 (87)은 한쪽의 커맨드 디코더, 참조 부호 (88)은 다른쪽의 커맨드 디코더, 참조 부호 (89)는 커맨드 디코더(87, 88)에 선택 신호를 전달하는 신호선이다. 본 실시예의 다른 구성 부분은 실시예 3과 마찬가지이다.
다음에 동작에 대하여 설명한다.
실시예 1 및 실시예 2에 있어서는, 동작 금지/허가 레지스터(45)에 한번에 데이터를 기입하여 메모리 제어 동작을 금지한 경우는, 이후에는 동작 금지/허가 레지스터(45)에 의해 금지되는 동작은 전혀 행할 수 없게 된다. 본 실시예 4에 있어서는, 종래의 커맨드 체계의 커맨드 디코더(87) 및 완전히 다른 커맨드 체계의 커맨드 디코더(88)라고 하는 2개의 커맨드 디코더를 준비하여, 동작 금지/허가 레지스터(45)의 기입 데이터, 여기서는 동작 금지/허가 레지스터(45)의 비트 7의 값에 의해서 커맨드 디코더(87)나 커맨드 복호화(88) 중 어느 한쪽을 선택하도록 하여 기입/판독/소거의 동작을 종래 사용하고 있던 커맨드 데이터와 상이한 데이터로 접수할 수 있다.
이상과 같이, 본 실시예 4에 의하면, 종래의 커맨드밖에 인식하지 못하는 것은 기입/판독/소거가 전혀 불가능해져 메모리의 내용을 안전하게 유지할 수 있는 효과를 얻을 수 있다.
(실시예 5)
도 13은 본 발명의 실시예 5에 의한 불휘발성 메모리 제어 회로의 구성의 일부를 도시하는 블럭도이다. 본 실시예는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀을 메모리 셀(1)과 물리적으로 분할하여 기입/판독/소거를 행할 수 있도록 한 것이다.
도면에 있어서, 참조 부호 (90, 91, 92)는 커맨드 복호화 신호를 전달하는 신호선, 참조 부호 (93)은 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀로의 데이터의 기입을 지시하는 기입 신호를 발생하는 기입 신호 발생 회로, 참조 부호 (94)는 기입 신호를 전달하는 신호선, 참조 부호 (95)는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장한 메모리 셀로부터 그 데이터를 판독할 것을 지시하는 판독 신호를 발생하는 판독 신호 발생 회로, 참조 부호 (96)은 판독 신호를 전달하는 신호선, 참조 부호 (97)은 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀의 데이터의 소거를 지시하는 소거 신호를 발생하는 소거 신호 발생 회로, 참조 부호 (98)은 소거 신호를 전달하는 신호선이다.
또한, 참조 부호 (99)는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀의 수평 방향의 어드레스의 선택을 행하는 워드 디코더, 참조 부호 (100)은 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀의 수직 방향의 어드레스의 선택을 행하는 비트선 선택기를 복호화하기 위한 선택기 디코더, 참조 부호 (101)은 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀(제 2 불휘발성 메모리), 참조 부호 (102)는 선택기 디코더(100)로부터 출력되는 선택기 복호화 신호에 근거하여 비트선의 선택을 행하는 비트선 선택기, 참조 부호 (103)은 워드 디코더(99)로부터 출력되는 워드 복호화 신호를 전달하는 신호선, 참조 부호 (104)는 선택기 디코더(100)로부터 출력되는 선택기 복호화 신호를 전달하는 신호선, 참조 부호 (105)는 메모리 셀(101)로의 데이터의 기입 혹은 판독 또는 소거 동작을 행하는 기입/판독/소거 제어 회로(제 2 기입/판독/소거 수단), 참조 부호 (106)은 데이터 버스(23)를 거쳐서 입력된 커맨드 데이터가 메모리 셀(1)로의 기입 동작을 지시하는 커맨드나, 판독 동작을 지시하는 커맨드나, 소거 동작을 지시하는 커맨드나, 동작 금지 혹은 동작 허가를 도시하는 데이터나, 또는 메모리 셀(101)로의 기입 동작을 지시하는 커맨드나, 판독 동작을 지시하는 커맨드나, 소거 동작을 지시하는 커맨드를 판단하기 위한 커맨드 디코더이다.
다음에 동작에 대하여 설명한다.
상기 실시예 1로부터 실시예 4에서는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀(42)은 통상 사용하는 메모리 셀(1)의 일부로서 존재하기 때문에, 한번 데이터를 기입한 후에 그 데이터를 초기 상태로 되돌릴 필요가 있을 경우, 결국은 메모리 셀(1)의 전 영역의 소거 동작을 행할 수밖에 없다. 본 실시예 5에서는 동작 금지/허가 레지스터(45)에 저장하는 데이터를 저장하는 메모리 셀(101)은 통상 사용하는 메모리 셀(1)과 물리적으로 분할하여 배치하고, 각각의 메모리 셀에 대하여 기입, 판독, 소거의 동작을 행할 수 있도록 따로따로 신호 발생 회로 및 기입/판독/소거 제어 회로를 마련하고 있다. 기입, 판독, 소거의 커맨드는 커맨드 디코더(106)에 의해서 각 메모리 셀마다 서로 다른 커맨드 디코더로써 복호화하도록 하고 있으며, 또한 동작 금지/허가 레지스터(45)의 데이터는 통상 사용하는 메모리 셀(1) 측에 대한 기입/판독/소거의 동작에만 적용된다. 이 때문에, 한번 금지되어 버린 동작에 대해서도, 메모리 셀(101)의 데이터를 리라이트함으로써 초기 상태, 즉 동작 허가 상태로 되돌릴 수 있다.
이상과 같이, 본 실시예 5에 의하면, 동작 금지/허가 레지스터(45)의 데이터로서 잘못된 데이터를 기입해 메모리의 소거나 기입을 실행할 수 없게 되더라도, 이 메모리 셀(101)의 데이터를 소거함으로써 새롭게 데이터를 기입할 수 있는 효과를 얻을 수 있다.
이상과 같이, 본 발명에 따르면, 전원 투입시에 불휘발성 메모리의 소정의 어드레스의 데이터를 판독하여 그 데이터가 불휘발성 메모리로의 데이터의 기입 동작/판독 동작/소거 동작 중 적어도 한 동작의 금지를 지시하는 데이터인 경우, 이 데이터에 의해서 금지가 지시된 동작을 금지하도록 구성하였기 때문에, 제 3 자에 의해 메모리 내용이 소거되거나 데이터가 덮어 쓰여지는 것을 막을 수 있으며, 메모리에 기입된 데이터를 안전하게 유지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 다른 종류의 체계의 커맨드를 복호화하는 적어도 2개의 커맨드 디코더를 마련하여 커맨드의 종류를 선택할 수 있도록 구성하였기 때문에, 종래의 커맨드밖에 인식하지 못하는 것은 기입/판독/소거가 전혀 불가능해져 메모리의 내용을 안전하게 유지할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 통상의 데이터를 저장하는 제 1 불휘발성 메모리와, 이 제 1 불휘발성 메모리로의 데이터의 기입/판독/소거의 동작을 금지하기 위한 데이터를 저장하는 제 2 불휘발성 메모리를 마련하도록 구성하였기 때문에, 제 2 불휘발성 메모리에 잘못된 데이터를 기입해 제 1 불휘발성 메모리의 소거나 기입이 실행할 수 없게 되더라도, 제 2 불휘발성 메모리만의 데이터를 소거함으로써 새롭게 제 1 불휘발성 메모리에 데이터의 기입/판독/소거를 할 수 있도록 하는 효과가 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
Claims (3)
- 데이터를 전기적으로 기입하고, 기입된 데이터를 판독하며, 또한 기입된 데이터를 소거할 수 있는 불휘발성 메모리와,상기 불휘발성 메모리로의 데이터의 기입, 또는 상기 불휘발성 메모리로부터의 데이터의 판독 혹은 소거를 행하는 기입/판독/소거 수단과,전원 투입시에 상기 불휘발성 메모리의 소정의 어드레스를 지정하는 어드레스 신호를 발생하는 어드레스 신호 발생 수단과,상기 어드레스 신호 발생 수단으로부터 발생한 상기 어드레스 신호에 의해 지정된 상기 소정의 어드레스의 데이터를 판독하는 것을 상기 기입/판독/소거 수단에 지시하는 신호를 발생하는 데이터 판독 지시 수단과,상기 기입/판독/소거 수단의 동작을 지시하는 커맨드를 복호화함과 동시에, 상기 데이터 판독 지시 수단의 지시에 의해 상기 소정의 어드레스로부터 판독한 상기 데이터가 상기 불휘발성 메모리로의 데이터의 기입 동작, 판독 동작 및 소거 동작 중 적어도 한 동작의 금지를 지시하는 데이터인 경우에, 상기 데이터에 의해 금지가 지시된 동작을 금지하는 커맨드 디코더를 포함한 것을 특징으로 하는 불휘발성 메모리 제어 회로.
- 데이터를 전기적으로 기입하고, 기입된 데이터를 판독하며, 또한 기입된 데이터를 소거할 수 있는 불휘발성 메모리와,상기 불휘발성 메모리로의 데이터의 기입, 또는 상기 불휘발성 메모리로부터의 데이터의 판독 혹은 소거를 행하는 기입/판독/소거 수단과,상기 기입/판독/소거 수단의 동작을 지시하는 상이한 종류의 체계의 커맨드를 복호화하는 적어도 2개의 커맨드 디코더와,입력된 커맨드를 복호화하는 커맨드 디코더를 선택하는 선택 수단을 포함한 것을 특징으로 하는 불휘발성 메모리 제어 회로.
- 데이터를 전기적으로 기입하고, 기입된 데이터를 판독하며, 또한 기입된 데이터를 소거할 수 있는 제 1 불휘발성 메모리와,상기 제 1 불휘발성 메모리로의 데이터의 기입, 또는 상기 제 1 불휘발성 메모리로부터의 데이터의 판독 혹은 소거를 행하는 제 1 기입/판독/소거 수단과,데이터를 전기적으로 기입하고, 기입된 데이터를 판독하며, 또한 기입된 데이터를 소거할 수 있는 제 2 불휘발성 메모리와,상기 제 2 불휘발성 메모리로의 데이터의 기입, 또는 상기 제 2 불휘발성 메모리로부터의 데이터의 판독 혹은 소거를 행하는 제 2 기입/판독/소거 수단과,전원 투입시에 상기 제 2 불휘발성 메모리의 소정의 어드레스를 지정하는 어드레스 신호를 발생하는 어드레스 신호 발생 수단과,상기 어드레스 신호 발생 수단으로부터 발생한 상기 어드레스 신호에 의해 지정된 상기 제 2 불휘발성 메모리의 소정의 어드레스 데이터를 판독하는 것을 상기 제 2 기입/판독/소거 수단에 지시하는 신호를 발생하는 데이터 판독 지시 수단과,상기 제 1 및 제 2 기입/판독/소거 수단의 동작을 지시하는 커맨드를 복호화함과 동시에, 상기 데이터 판독 지시 수단의 지시에 의해 상기 소정의 어드레스로부터 판독한 상기 데이터가 상기 제 1 불휘발성 메모리로의 데이터의 기입 동작, 판독 동작 및 소거 동작 중 적어도 한 동작의 금지를 지시하는 데이터인 경우에, 상기 제 1 기입/판독/소거 수단의 상기 데이터에 의해 금지가 지시된 동작을 금지하는 커맨드 디코더를 포함한 것을 특징으로 하는 불휘발성 메모리 제어 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26418497A JPH11110293A (ja) | 1997-09-29 | 1997-09-29 | 不揮発性メモリ制御回路 |
| JP97-264184 | 1997-09-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990029214A true KR19990029214A (ko) | 1999-04-26 |
| KR100305490B1 KR100305490B1 (ko) | 2001-10-29 |
Family
ID=17399647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020567A KR100305490B1 (ko) | 1997-09-29 | 1998-06-03 | 비휘발성메모리제어회로 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5881002A (ko) |
| JP (1) | JPH11110293A (ko) |
| KR (1) | KR100305490B1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3807745B2 (ja) * | 1995-06-14 | 2006-08-09 | 株式会社ルネサステクノロジ | 半導体メモリ、メモリデバイス及びメモリカード |
| JP4000654B2 (ja) * | 1997-02-27 | 2007-10-31 | セイコーエプソン株式会社 | 半導体装置及び電子機器 |
| US6333871B1 (en) * | 1998-02-16 | 2001-12-25 | Hitachi, Ltd. | Nonvolatile semiconductor memory including a controller for providing an improved reprogram operation |
| US6157567A (en) * | 1998-04-30 | 2000-12-05 | Advanced Micro Devices, Inc. | Unlock bypass program mode for non-volatile memory |
| JP2001051904A (ja) | 1999-08-11 | 2001-02-23 | Hitachi Ltd | 不揮発性半導体メモリを用いた外部記憶装置 |
| JP3209733B2 (ja) * | 1999-09-17 | 2001-09-17 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US6407949B1 (en) * | 1999-12-17 | 2002-06-18 | Qualcomm, Incorporated | Mobile communication device having integrated embedded flash and SRAM memory |
| US6356492B1 (en) * | 2000-08-16 | 2002-03-12 | Micron Technology, Inc. | Method and apparatus for reducing current drain caused by row to column shorts in a memory device |
| GB0123422D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved memory controller |
| JP3961806B2 (ja) * | 2001-10-18 | 2007-08-22 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| JP2004038569A (ja) | 2002-07-03 | 2004-02-05 | Toshiba Lsi System Support Kk | 不揮発性メモリのデータ保護システム |
| KR100543442B1 (ko) * | 2002-09-06 | 2006-01-23 | 삼성전자주식회사 | 불 휘발성 반도체 메모리 장치의 메모리 블록들의 쓰기방지 영역을 설정하는 장치 |
| KR100492773B1 (ko) * | 2002-12-02 | 2005-06-07 | 주식회사 하이닉스반도체 | 확장 메모리 부를 구비한 강유전체 메모리 장치 |
| US6965521B2 (en) * | 2003-07-31 | 2005-11-15 | Bae Systems, Information And Electronics Systems Integration, Inc. | Read/write circuit for accessing chalcogenide non-volatile memory cells |
| JP2005078369A (ja) * | 2003-08-29 | 2005-03-24 | Sony Corp | 半導体処理装置 |
| JP2005317127A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| JP2006172314A (ja) * | 2004-12-17 | 2006-06-29 | Jidosha Denki Kogyo Co Ltd | 不揮発性メモリのデータ書込み装置 |
| US7515485B2 (en) * | 2006-12-18 | 2009-04-07 | Micron Technology, Inc. | External clock tracking pipelined latch scheme |
| US8156297B2 (en) * | 2008-04-15 | 2012-04-10 | Microsoft Corporation | Smart device recordation |
| US8339170B1 (en) * | 2009-12-08 | 2012-12-25 | Marvell Israel (M.I.S.L.) Ltd. | Latching signal generator |
| US9535835B2 (en) * | 2010-04-12 | 2017-01-03 | Hewlett-Packard Development Company, L.P. | Non-volatile cache |
| US8593193B1 (en) | 2010-09-14 | 2013-11-26 | Marvell Israel (M.I.S.L) Ltd. | Complementary semi-dynamic D-type flip-flop |
| US8593194B2 (en) | 2010-11-30 | 2013-11-26 | Marvell Israel (M.I.S.L) Ltd. | Race free semi-dynamic D-type flip-flop |
| US9666241B2 (en) | 2012-01-19 | 2017-05-30 | Quixant Plc | Firmware protection and validation |
| US9620216B2 (en) * | 2015-02-17 | 2017-04-11 | Silicon Storage Technology, Inc. | Flash memory device configurable to provide read only memory functionality |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4931997A (en) * | 1987-03-16 | 1990-06-05 | Hitachi Ltd. | Semiconductor memory having storage buffer to save control data during bulk erase |
| JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
| KR940004404B1 (ko) * | 1990-11-30 | 1994-05-25 | 삼성전자 주식회사 | 불휘발성 반도체 메모리장치 |
| KR940005696B1 (ko) * | 1991-11-25 | 1994-06-22 | 현대전자산업 주식회사 | 보안성 있는 롬(rom)소자 |
| JPH05173886A (ja) * | 1991-12-19 | 1993-07-13 | Nec Corp | 書込み装置 |
| JPH05197627A (ja) * | 1992-01-21 | 1993-08-06 | Shikoku Nippon Denki Software Kk | Ｅｅｐｒｏｍ書込み保護方法および情報処理装置 |
| JP2885600B2 (ja) * | 1993-03-29 | 1999-04-26 | 株式会社東芝 | 半導体集積回路 |
| JP3202497B2 (ja) * | 1994-09-09 | 2001-08-27 | 日本電気株式会社 | 情報処理装置 |
-
1997
- 1997-09-29 JP JP26418497A patent/JPH11110293A/ja active Pending
-
1998
- 1998-02-02 US US09/017,167 patent/US5881002A/en not_active Expired - Lifetime
- 1998-06-03 KR KR1019980020567A patent/KR100305490B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5881002A (en) | 1999-03-09 |
| KR100305490B1 (ko) | 2001-10-29 |
| JPH11110293A (ja) | 1999-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305490B1 (ko) | 비휘발성메모리제어회로 | |
| US5991197A (en) | Semiconductor memory device having data protection feature | |
| US6229731B1 (en) | Nonvolatile semiconductor memory device with security function and protect function | |
| US5197034A (en) | Floating gate non-volatile memory with deep power down and write lock-out | |
| US5826007A (en) | Memory data protection circuit | |
| US5890191A (en) | Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory | |
| US5991849A (en) | Rewriting protection of a size varying first region of a reprogrammable non-volatile memory | |
| US7574576B2 (en) | Semiconductor device and method of controlling the same | |
| US20100023780A1 (en) | Flash device security method utilizing a check register | |
| US7565477B2 (en) | Semiconductor device and method of controlling the same | |
| US7310277B2 (en) | Non-volatile semiconductor storage device with specific command enable/disable control signal | |
| JPWO2006040798A1 (ja) | 半導体集積回路装置および電子システム | |
| US7027350B2 (en) | Device and method for partial read-protection of a non-volatile storage | |
| JP2003051195A (ja) | 半導体記憶装置 | |
| JP3197865B2 (ja) | マイクロコンピュータ | |
| US6798708B2 (en) | Memory controller and serial memory | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JP2837970B2 (ja) | Ｉｃカード | |
| US20040246781A1 (en) | Permanent master block lock in a memory device | |
| US20030140206A1 (en) | Non-volatile semiconductor memory with a function for preventing unauthorized reading | |
| US6845040B2 (en) | Nonvolatile memory | |
| JP3695931B2 (ja) | マイクロコンピュータ | |
| CN109684239B (zh) | 防止系统芯片的非易失性存储器被复制的方法 | |
| JP3824295B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |