KR19990023867A - 반도체 메모리 장치용 퓨즈 장치 - Google Patents

반도체 메모리 장치용 퓨즈 장치 Download PDF

Info

Publication number
KR19990023867A
KR19990023867A KR1019980034543A KR19980034543A KR19990023867A KR 19990023867 A KR19990023867 A KR 19990023867A KR 1019980034543 A KR1019980034543 A KR 1019980034543A KR 19980034543 A KR19980034543 A KR 19980034543A KR 19990023867 A KR19990023867 A KR 19990023867A
Authority
KR
South Korea
Prior art keywords
fuse
fuses
semiconductor memory
fuse device
planes
Prior art date
Application number
KR1019980034543A
Other languages
English (en)
Other versions
KR100286050B1 (ko
Inventor
홀거 괴벨
구나르 크라우제
Original Assignee
디어터 크리스트, 베르너 뵈켈
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디어터 크리스트, 베르너 뵈켈, 지멘스 악티엔게젤샤프트 filed Critical 디어터 크리스트, 베르너 뵈켈
Publication of KR19990023867A publication Critical patent/KR19990023867A/ko
Application granted granted Critical
Publication of KR100286050B1 publication Critical patent/KR100286050B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 반도체 바디상에 제공되고, 도전 결합을 차단하기 위한 에너지 작용에 의해 각각 개별적으로 프로그래밍 가능한 다수의 퓨즈(1)를 갖춘, 반도체 메모리 장치용 퓨즈 장치에 관한 것이다. 칩표면을 절약하기 위해서, 상기 퓨즈들(1)은 적어도 2개의 평면(2, 3)에 위·아래로 겹쳐서 제공된다.

Description

반도체 메모리 장치용 퓨즈 장치
본 발명은, 반도체 바디상에 제공되고, 도전 결합을 차단하거나 만들기 위한 에너지 작용에 의해 각각 개별적으로 프로그래밍 가능한 다수의 퓨즈를 갖춘, 반도체 메모리 장치용 퓨즈 장치에 관한 것이다.
공지된 퓨즈는 데이터를 반도체 메모리 장치내에 영구적으로 저장하고, 상기 반도체 메모리 장치내에서 용장도(redundancy)를 프로그래밍하기 위해 사용된다. 전자의 경우에는 퓨즈(도전 또는 비도전)의 상태가 데이터 크기(0 또는 1)를 정하는 한편, 후자의 경우에는 메모리 셀이 결함이 있는 경우에 상기 퓨즈의 활성화에 의해 용장 메모리셀이 접속된다.
퓨즈가 일반적으로 예를 들어 다결정 실리콘 또는 에너지 작용에 의해 용융될 수 있는 다른 적합한 물질로 이루어짐으로써 이전에 형성된 도전 결합이 차단된다. 그러나 또한, 상기와 같은 도전 결합을 구성하기 위해서, 에너지 작용에 의해 비도전 상태로부터 도전 상태로 전환되는 물질을 사용할 수도 있다. 그러나 하기에서는, 에너지 작용에 의해 지금까지 이루어진 도전 결합이 차단된다는 사실로부터 출발한다.
상기 에너지 작용은 예를 들어 레이저 빔을 퓨즈상에 조사(irradiation)함으로써 이루어질 수 있거나, 또는 퓨즈를 용융하기 위해 비교적 큰 전류를 정해진 퓨즈를 통해 흘려보냄으로써 이루어질 수 있다.
지금까지의 퓨즈 장치는 반도체 메모리 장치의 반도체 바디 또는 칩의 표면상에 서로 나란히, 예를 들어 매트릭스의 형태로 배치된 퓨즈를 사용해 왔다. 퓨즈의 개수가 증가함에 따라, 즉 반도체 메모리 장치의 메모리 용량이 증가함에 따라 요구되는 칩의 표면도 전체적으로 점점 더 커졌다.
요구되는 상기 표면을 최소로 유지하기 위해서 지금까지는, 퓨즈를 구조적으로 가능한 한 작게 형성하는 방법이 시도되었다. 그러나 이러한 조치는, 퓨즈의 활성화 또는 프로그래밍시, 즉 예를 들어 퓨즈를 레이저 빔으로 조사할 때, 원하는 퓨즈가 레이저 빔에 의해 확실하게 용융될 수 있도록 하기 위해서는, 개별 퓨즈들이 서로로부터 최소의 간격을 유지해야만 한다는 한계를 갖는다.
따라서 본 발명의 목적은, 요구되는 공간이 현저하게 감소되는 동시에 개별 퓨즈들이 확실하게 활성화될 수 있는 퓨즈 장치를 제공하는 것이다.
도 1은 2개의 평면에 있는 하나의 퓨즈 장치를 도시한 개략도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 퓨즈 2, 3 : 평면
4 : 프로그래밍될 퓨즈 5, 6 : 레이저 빔
7 : 교차점
상기 목적은 서문에 언급된 퓨즈 장치에서 본 발명에 따라, 퓨즈들이 반도체 바디상의 적어도 2개의 평면에 제공됨으로써 달성된다. 즉, 퓨즈들은 다수의 평면, 예를 들어 n개의 평면에서 서로 위·아래로 겹쳐서 배치된다. 그럼으로써, 퓨즈의 연결 와이어링을 제외한, 퓨즈에 의해 요구되는 반도체 바디상의 표면은 거의 팩터 n만큼 감소된다.
퓨즈의 상이한 평면들은 예를 들어 이산화실리콘으로 이루어진 각각 하나의 절연층에 의해 서로로부터 분리된다. 퓨즈 자체를 위해서는 예를 들어 다결정 실리콘이 사용되는데, 상기 실리콘은 퓨즈를 활성화하기 위해서 전류 흐름에 의해 또는 적어도 2개의 레이저 빔의 오버래핑 작용에 의해 용융될 수 있다. 작용하는 상기 2개의 레이저 빔은 활성화될 퓨즈내에서 교차된다.
본 발명에서 퓨즈들은 하나의 절연층에 의해 서로로부터 분리된 다수의 평면에 배치된다. 상기 퓨즈의 프로그래밍은 일반적으로, 퓨즈 재료를 용융함으로써 도전 결합을 차단시키는 레이저 빔에 의해서 이루어진다.
다수의 퓨즈가 서로 위·아래로 겹쳐서 배치된 경우에는, 재료를 용융하도록 규정된 전류에 의해서 또는 다수의 레이저 빔의 오버래핑에 의해서 퓨즈들이 프로그래밍될 수 있다. 이 경우 레이저 빔의 강도는, 개별 광선이 재료를 아직은 손상시키지 않도록 선택되어야 한다; 다수의 광선이 하나의 점(프로그래밍될 퓨즈가 배치되는 장소)으로 오버래핑됨으로써, 퓨즈가 차단될 정도로 강도는 높아진다.
본 발명은 도면을 참조하여 하기에 자세히 설명된다. 도면은 2개의 평면에 있는 하나의 퓨즈 장치를 보여주며, 상기 2개의 평면을 더 자세히 도시하기 위해서 분리될 절연층은 삭제하였다.
도면에서 다결정 실리콘으로 이루어진 퓨즈(1)는 도시되지 않은 반도체 바디의 x-y-평면으로 뻗은 표면상에서 z-방향으로 서로 위·아래로 겹쳐서 2개의 평면(2, 3)에 배치되고, 이산화실리콘으로 이루어진 도시되지 않은 하나의 절연층에 의해서 서로 분리된다.
프로그래밍될 하나의 퓨즈(4)가 상기 퓨즈(4)의 영역내에 있는 하나의 점(7)에서 교차되는 2개의 레이저 빔(5, 6)에 노출됨으로써, 퓨즈는 그곳에서 용융되어 차단된다. 이 경우 레이저 빔(5, 6)의 에너지는 하나의 광선만으로는 용융 반응이 이루어지지 않도록 설정됨으로써, 바람직하게 레이저 빔(5, 6)이 교차되는 퓨즈(4)만 차단되고 나머지 퓨즈들(1)은 손상되지 않는다.
교차되는 레이저 빔(5, 6) 대신에, 퓨즈(4)를 용융시켜 차단시킬 수 있는 전류가 상기 퓨즈(4)를 통해 흘려 보내질 수도 있다.
본 발명에 의해, 요구되는 공간이 현저하게 감소되는 동시에 개별 퓨즈들이 확실하게 활성화될 수 있는 퓨즈 장치를 제공할 수 있게 되었다.

Claims (4)

  1. 반도체 바디상에 제공되고, 도전 결합을 차단하거나 또는 만들기 위한 에너지 작용에 의해 각각 개별적으로 프로그래밍 가능한 다수의 퓨즈를 갖춘, 반도체 메모리 장치용 퓨즈 장치에 있어서,
    상기 퓨즈들(1)은 반도체 바디상의 적어도 2개의 평면(2, 3)에 제공되고, 각각 적어도 2개의 레이저 빔(5, 6)의 오버래핑 작용(7)에 의해 프로그래밍될 수 있으며, 상기 오버래핑되는 레이저 빔(5, 6)은 프로그래밍될 하나의 퓨즈(4)에서 교차되는 것을 특징으로 하는 퓨즈 장치.
  2. 제 1항에 있어서, 상기 퓨즈들(1)의 2개의 평면(2, 3)은 하나의 절연층에 의해 서로 분리되는 것을 특징으로 하는 퓨즈 장치.
  3. 제 2항에 있어서, 상기 절연층은 이산화실리콘으로 이루어지는 것을 특징으로 하는 퓨즈 장치.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 퓨즈들(1)은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 퓨즈 장치.
KR1019980034543A 1997-08-28 1998-08-26 반도체 메모리 장치용 퓨즈 장치 KR100286050B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19737611.8 1997-08-28
DE19737611A DE19737611C2 (de) 1997-08-28 1997-08-28 Fuse-Anordnung für Halbleiterspeichervorrichtung

Publications (2)

Publication Number Publication Date
KR19990023867A true KR19990023867A (ko) 1999-03-25
KR100286050B1 KR100286050B1 (ko) 2001-04-16

Family

ID=7840515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034543A KR100286050B1 (ko) 1997-08-28 1998-08-26 반도체 메모리 장치용 퓨즈 장치

Country Status (7)

Country Link
US (2) US6180992B1 (ko)
EP (1) EP0899745A3 (ko)
JP (1) JP3728111B2 (ko)
KR (1) KR100286050B1 (ko)
CN (1) CN1134842C (ko)
DE (1) DE19737611C2 (ko)
TW (1) TW385448B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399411B1 (ko) * 2001-03-09 2003-09-26 삼성전자주식회사 내장형 메모리 및 이 메모리의 퓨즈 배치 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19946495C2 (de) * 1999-09-28 2002-10-24 Infineon Technologies Ag Verfahren zur Verringerung der Anzahl der Pads auf einem Halbleiterchip
US6700096B2 (en) * 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20040247013A1 (en) * 2003-05-14 2004-12-09 Clark Daniel P. Calibration device for a dental furnace
US7154396B2 (en) * 2004-12-30 2006-12-26 Nokia Corporation Ultra wideband radio frequency identification techniques
US7983024B2 (en) * 2007-04-24 2011-07-19 Littelfuse, Inc. Fuse card system for automotive circuit protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863231A (en) * 1973-07-23 1975-01-28 Nat Res Dev Read only memory with annular fuse links
JPS58219748A (ja) * 1982-06-15 1983-12-21 Toshiba Corp 半導体装置
US4454002A (en) * 1983-09-19 1984-06-12 Harris Corporation Controlled thermal-oxidation thinning of polycrystalline silicon
JPS60127598A (ja) * 1983-12-14 1985-07-08 Toshiba Corp 半導体集積回路装置
US5545904A (en) * 1986-01-17 1996-08-13 Quick Technologies Ltd. Personalizable gate array devices
JPS63278250A (ja) * 1987-05-11 1988-11-15 Toshiba Corp 半導体装置
US4872140A (en) * 1987-05-19 1989-10-03 Gazelle Microcircuits, Inc. Laser programmable memory array
US5159661A (en) * 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5244836A (en) * 1991-12-30 1993-09-14 North American Philips Corporation Method of manufacturing fusible links in semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399411B1 (ko) * 2001-03-09 2003-09-26 삼성전자주식회사 내장형 메모리 및 이 메모리의 퓨즈 배치 방법

Also Published As

Publication number Publication date
EP0899745A2 (de) 1999-03-03
JP3728111B2 (ja) 2005-12-21
KR100286050B1 (ko) 2001-04-16
CN1211822A (zh) 1999-03-24
US20010000758A1 (en) 2001-05-03
US6180992B1 (en) 2001-01-30
CN1134842C (zh) 2004-01-14
US6274410B2 (en) 2001-08-14
JPH11150239A (ja) 1999-06-02
DE19737611C2 (de) 2002-09-26
EP0899745A3 (de) 1999-10-06
TW385448B (en) 2000-03-21
DE19737611A1 (de) 1999-03-04

Similar Documents

Publication Publication Date Title
KR100399448B1 (ko) 집적회로의레이저프로그래밍에서사용되는퓨즈뱅크및그의제조방법
KR100424821B1 (ko) 집적회로장치의레이저절단용퓨즈엘리먼트
US4064493A (en) P-ROM Cell having a low current fusible programming link
US4602420A (en) Method of manufacturing a semiconductor device
US4910418A (en) Semiconductor fuse programmable array structure
US5311053A (en) Interconnection network
KR100405027B1 (ko) 집적회로장치의퓨즈구조물및그의제조방법
KR100286050B1 (ko) 반도체 메모리 장치용 퓨즈 장치
JP2001068555A (ja) 混合ヒューズ技術
US5572050A (en) Fuse-triggered antifuse
US5933714A (en) Double density fuse bank for the laser break-link programming of an integrated circuit
KR100302252B1 (ko) 반도체 기억 장치
JPH0428249A (ja) 半導体装置
JPH0917872A (ja) 半導体装置
JP2005228878A (ja) 半導体装置
JPH06120349A (ja) 半導体装置の製造方法
US20040057270A1 (en) Method for driving one-time operable isolation elements and circuit for driving the isolation elements
JPS6084835A (ja) ヒユ−ズ処理方法
JPS61110447A (ja) 半導体装置
JPS6091654A (ja) 半導体装置におけるレ−ザトリム用ヒユ−ズ
JPS58165342A (ja) 半導体集積回路とそのプログラム方法
JPS6288338A (ja) 半導体記憶装置
JPH10294372A (ja) 半導体集積回路装置
JPH0516183B2 (ko)
JPH06244285A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee