KR19990014775A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR19990014775A
KR19990014775A KR1019970708118A KR19970708118A KR19990014775A KR 19990014775 A KR19990014775 A KR 19990014775A KR 1019970708118 A KR1019970708118 A KR 1019970708118A KR 19970708118 A KR19970708118 A KR 19970708118A KR 19990014775 A KR19990014775 A KR 19990014775A
Authority
KR
South Korea
Prior art keywords
capacitor
card
coil
thickness
integrated circuit
Prior art date
Application number
KR1019970708118A
Other languages
English (en)
Other versions
KR100417055B1 (ko
Inventor
미츠오 우사미
구니히로 츠보사키
마사루 미야자키
Original Assignee
가나이 츠토무
히다치세사쿠쇼 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 (주) filed Critical 가나이 츠토무
Publication of KR19990014775A publication Critical patent/KR19990014775A/ko
Application granted granted Critical
Publication of KR100417055B1 publication Critical patent/KR100417055B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07777—Antenna details the antenna being of the inductive type
    • G06K19/07784—Antenna details the antenna being of the inductive type the inductive antenna consisting of a plurality of coils stacked on top of one another
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

상측커버시트(117)과 커버시트(118) 사이에 콘덴서(114), 코일(115) 및 박형집적회로(312)가 마련되고, 이들 사이의 공극은 접착제(119)에 의해 충전되어 카드가 형성되어 있다.
콘덴서(114), 코일(115) 및 박형 집적회로(312)는 극히 얇으므로, 구부림에 강하고 신뢰성이 높으며 또한 저코스트인 반도체장치가 얻어진다.

Description

반도체장치
IC카드에 관해서는 예를 들면 「데이타 캐리어 [II] 」(일본공업 신문사, 평성 3년 3월 15일 발행) pp. 137∼194에는 도 20에 도시한 단면구조를 갖는 카드가 기재되어 있다.
이 카드는 도 20에서 명확한 바와 같이 기판(410)에 탑재된 두꺼운 콘덴서칩(411)이 본딩와이어(416)에 의해 프린트기판(412)와 접속되고, 수지(415)에 의해 몰드되어 있고, 또 센터코어(413) 내에 조립되어 2장의 오버시트(409), (414)에 의해 상하가 피복되어 있다.
또, 일본국 특허공개공보 평성3-87299에는 얇은 칩을 사용한 IC카드가 제안되어 있다.
그러나, 도 20에 도시한 구조를 갖는 상기 종래의 카드에서는 콘덴서칩(411) 등의 부품이 두꺼우므로, 이들에 가해지는 구부림응력에 대해서 약하여 파손되기 쉽다는 문제가 있었다.
또, 상기 일본국 특허공개공보 평성3-87299에 제안되어 있는 카드의 경우에는 도 8에 도시한 바와 같이 두꺼운 기판(42)가 구부려졌을 때 이 두꺼운 기판(42)에 접착된 콘덴서칩(41)의 표면과 이면에 인장 또는 압축 응력이 작용하여 큰응력이 콘덴서칩(41)(두께 200㎛)에 가해진다. 그 때문에, 금속화된 패턴층(43)과 이것에 접착된 콘덴서칩(41)의 접속이 불량하게 되거나 또는 얇기 때문에 기계적 강도가 약한 콘덴서칩(41)은 상기 응력에 의해 용이하게 파괴되어 버리는 등 신뢰성이 현저하게 낮아졌다.
이와 같은 종래구조의 콘덴서칩(41)을 사용한 카드에서는 콘덴서칩(41)을 구부리기 쉬운 얇은 카드(42)에 부착하고 와이어본딩에 의해 형성되므로 콘덴서칩(41)이 파괴되기 쉬워져 신뢰성이 낮고, 또 실장공정수가 많으므로 코스트를 저감하는 것은 곤란하였다.
본 발명은 반도체장치에 관한 것으로서, 상세하게는 극히 박형이며 구부림에 강하고 또한 가격이 저렴한 IC카드, 무선멀티칩모듈 또는 이동통신말단 등에 특히 적합한 반도체장치에 관한 것이다.
도 1은 본 발명의 제1 실시예를 설명하기 위한 단면도,
도 2는 본 발명의 제1 실시예를 설명하기 위한 단면도,
도 3은 본 발명의 제1 실시예를 설명하기 위한 단면도,
도 4는 본 발명의 제1 실시예를 설명하기 위한 평면도,
도 5는 본 발명의 제1 실시예를 설명하기 위한 단면도,
도 6은 본 발명의 제2 실시예를 도시한 단면도,
도 7은 본 발명의 제3 실시예를 설명하기 위한 평면도,
도 8은 종래의 카드의 문제점을 설명하기 위한 단면도,
도 9는 본 발명의 제3 실시예를 설명하기 위한 단면도,
도 10은 본 발명의 제3 실시예를 설명하기 위한 단면도,
도 11은 본 발명의 제4 실시예를 설명하기 위한 단면도,
도 12는 본 발명의 제4 실시예를 설명하기 위한 단면도,
도 13은 본 발명의 제4 실시예를 설명하기 위한 단면도,
도 14는 본 발명의 제4 실시예를 설명하기 위한 도면,
도 15는 본 발명의 제4 실시예를 설명하기 위한 도면,
도 16은 본 발명의 제5 실시예를 설명하기 위한 평면도,
도 17은 본 발명의 제6 실시예를 설명하기 위한 평면도,
도 18은 본 발명의 제7 실시예를 설명하기 위한 단면도,
도 19는 본 발명의 제7 실시예를 설명하기 위한 평면도,
도 20은 종래의 카드의 1예를 도시한 단면도,
도 21은 종래의 카드의 1예를 도시한 단면도.
발명의 개시
따라서, 본 발명의 목적은 상기 종래기술이 갖는 문제를 해결하고 구부림에 강하고 신뢰성이 높으며 또한 저코스트인 반도체장치, 특히 IC카드, 멀티칩모듈 또는 이동통신단말로서의 기능을 갖는 박형의 반도체장치를 제공하는 것이다.
상기 목적을 달성하기 위해 본 발명은 콘덴서 등으로 이루어지는 얇은 소자나 집적회로를 카드와 동일한 크기의 가요성의 카드기판에 장착하고 또한 상기 콘덴서, 집적회로 또는 코일의 두께 및 이들 콘덴서, 집적회로 또는 코일을 구비하는 카드의 두께를 각각 소정의 두께로 하는 것이다.
즉, 상기 집적회로, 콘덴서 또는 코일의 두께를 110㎛이하로 하는 것으로서, 카드 및 콘덴서의 두께의 최소한은 각각 50㎛ 및 0.1㎛이다.
상기 집적회로, 콘덴서 또는 코일의 두께를 상기와 같이 얇게 하는 것에 의해 이들 집적회로, 콘덴서 또는 코일은 구부림에 강해지고, IC카드와 같은 얇은 기판에 가요성의 접착제에 의해 접속하면 구부림에 강하고 신뢰성이 높은 IC카드를 얻을 수 있다.
상기 집적회로, 콘덴서 또는 코일의 두께를 110㎛이하로 했을 때의 반도체장치의 두께 즉 완성된 카드의 두께는 760㎛ 이하인 것이 바람직하다.
또, 상기 집적회로, 콘덴서 또는 코일의 두께가 19㎛이하일 때의 반도체장치의 두께 즉 완성된 카드의 두께는 500㎛ 이하인 것이 바람직하고, 상기 집적회로, 콘덴서 또는 코일의 두께가 4㎛이하일 때의 반도체장치의 두께 즉 완성된 카드의 두께는 250㎛ 이하인 것이 바람직하다.
카드에 부착된 박형콘덴서는 얇기 때문에 기판과 콘덴서 사이를 도전성 페이스트에 의해 배선하는 것이 가능하게 되고, 종래 실행된 금선을 이용한 와이어본딩에 비해 대량생산면에서 재료비가 싸고 평탄하고 얇은 IC카드를 작성하는 것이 가능하게 되었다.
얇은 콘덴서를 사용한 이 구조는 IC카드뿐만 아니라 마찬가지인 형상을 갖는 다른 장치의 형성에도 적용할 수 있고, 멀티칩실장에도 적용할 수 있다.
구부려진 카드의 단면에 있어서, 만곡한 기판의 표면에서는 신장이 발생하고, 이면에서는 수축이 발생하고 있다. 이 때, 카드의 단면의 중심부에서는 수축이 없고 응력이 작으므로, 이 부분에 얇은 콘덴서칩을 존재시키면 이 콘덴서 칩에 가해지는 응력을 작게 할 수 있다.
이 때, 이 콘덴서칩이 얇으면 좋은 것은 물론이고 110㎛ 이하로 하는 것에 의해 매우 바람직한 결과가 얻어진다. 그러나, 카드가 두꺼운 경우에는 카드가 갖는 강성 때문에 한계곡률이 커져 구부리기 어려워지므로 콘덴서칩은 어느 정도 두꺼워도 좋다.
이것과는 반대로, 카드 두께가 얇은 경우에는 구부러지기 쉬워지므로, 콘덴서칩의 응력을 완화하기 위해서는 콘덴서칩의 두께도 얇게 하지 않으면 안된다. 콘덴서를 얇게 하는데 있어서 얇아질수록 콘덴서의 형성에 정밀한 장치가 필요하게 되기 때문에, 어느정도까지 얇게 할지는 경제성 및 신뢰도 확보의 양면에서 고려할 필요가 있다.
이와 같이, 카드와 콘덴서칩의 두께 사이에는 일정한 상관관계가 존재하고 양자의 두께를 상기와 같이 하는 것에 의해 구부림에 강하고 신뢰성이 높은 각종 카드를 낮은 코스트로 얻을 수 있다. 이것은 콘덴서뿐만 아니라 카드내에 배치되는 코일이나 집적회로의 두께에 대해서는 마찬가지인 것은 물론이다.
또한, 상기 반도체장치 즉 완성된 카드 및 콘덴서의 두께의 최소한은 각각 50㎛ 및 0.1㎛이다. 카드의 두께가 50㎛보다 작으면 카드의 가요성이 현저하게 저하해서 실용이 곤란하게 되고, 또 두께가 0.1㎛인 콘덴서를 형성하는 것은 곤란하다.
발명을 실시하기 위한 최량의 형태
실시예 1
도 1은 본 발명의 제1 실시예를 도시한 단면도이다.
도 1에 도시된 바와 같이 박형콘덴서(303) 및 코일(305)는 도전성재료(아니솔름; 상품명, 히다치카세이(주) 제)막(302)에 의해 카드기판(301)의 표면상에 접착되어 있다.
상기 박형콘덴서(303)의 두께는 1∼10㎛정도로 얇기 때문에 기판(301)상에 접착된 후에 있어서의 기판(301)의 표면과의 단차는 작고, 상기 도전성재료막(301)로서 페이스트 또는 잉크상태의 액체상태의 것을 사용해서 용이하게 접속할 수 있다.
그 때문에, 높이가 극히 낮고 또한 평탄한 접속이 가능하게 되어 카드에 최적인 형상이 얻어진다. 또, 페이스트상태의 도전성재료막(302)는 두께가 10㎛정도로 얇고 또 가요성이 풍부하므로 구부림이나 열팽창차에 강하다는 특징을 갖고 있다.
상기 박형콘덴서(303)은 하기와 같이 해서 형성하였다.
우선, 도 2에 도시한 바와 같이, 실리콘기판(311) 상에 산화물막과 단결정 실리콘막으로 이루어지는 적층막(310)을 형성해서 SOI(Silicon On Insulator) 웨이퍼를 형성하였다.
다음에, 도 3에 도시한 바와 같이 이 SOI웨이퍼의 주면측에 하부전극(307), 절연물막(308) 및 상부전극(309)로 이루어지는 콘덴서(303)을 주지인 반도체 프로세서에 의해 형성하였다. 하부전극(307)로서는 내열성이 우수한 티탄이나 백금 등을 사용하고 절연물막(308)로서는 PZT(지르콘산연과 티탄산연의 고용체)와 같은 유전율이 큰 재료로 이루어지는 막을 사용하였다.
다음에, 수산화칼륨(KOH)의 40% 수용액을 에칭액으로서 사용해서 선택적으로 에칭을 실행하고 상기 실리콘기판(311)을 제거하여 도 3에 도시한 구조를 형성하였다. 이 때, 실리콘기판(311)상에 형성되어 있던 상기 산화물막은 에칭에 대한 스토퍼로서 사용하므로, 실리콘기판(311)을 선택적으로 제거하여 실리콘막과 산화물막으로 이루어지는 적층막(310)을 남길 수 있고, 그 결과 전극(307), 절연막(308) 및 전극(309)로 이루어지는 콘덴서(303)이 얇은 적층막(310) 상에 형성된 구조가 얻어졌다.
또, 박형집적회로(312) 및 도전성패턴으로서 인쇄에 의한 코일(115)를 주지인 방법에 의해 형성하고, 도 4에 도시한 평면구조를 갖는 카드(113)을 형성하였다. 도전성패턴으로서 본 실시예에서는 인쇄법에 의해 형성된 코일(115)를 사용했지만, 인쇄법 이외의 방법에 의해 형성된 코일을 사용할 수도 있다.
코일(115)는 외부로 부터의 전자파를 받아서 유도기전압을 발생하고 박형콘덴서(114)로 에너지를 공급한다. 이 코일(115)와 박형 콘덴서(114)는 도전성 페이스트 또는 이방도전성 접착제에 의해 상기 집적회로(310)에 고밀도로 고착되고 서로 전기적으로 접속되어 있다. 또, 이 코일(115)는 카드(113)의 외부로 부터의 정보데이타를 받아서 박형콘덴서(114)로 데이타를 전달하거나 또는 카드(112)의 외부로 박형콘덴서(114)로 부터의 데이타를 전자파로 해서 송출하는 작용을 갖고 있다. 카드(112)를 이와 같이 구성하는 것에 의해 비접촉이고 신뢰성이 높은 통신용 카드가 얻어졌다.
종래의 카드 중 접촉형이라고 불리는 카드는 전극이 카드의 표면상에 배치되어 있으므로, 접촉불량이 발생하거나 또는 정전기에 약하다는 결점이 있었지만, 본 발명을 종래의 접촉형의 카드에 적용하는 것도 가능하다.
다음에, 상기 박형콘덴서(114), 집적회로(312) 및 인쇄법에 의해 형성된 코일(115) 사이의 공극을 예를 들면 실리콘과 같은 가요성의 접착제(119)에 의해 충전함과 동시에 이 접착제(119)에 의해 상측커버시트(117)과 하측커버시트(118)을 고정해서 도 5에 도시한 단면구조를 갖는 카드를 작성하였다.
상기 접착제(119)는 접착과 충전의 양작용을 갖고 있는 박형콘덴서(114) 등은 유연한 고무상태의 재료에 의해 포위 및 유지되어 있으므로, 콘덴서(114) 등의 표면에는 응력이 거의 인가되지 않고 또 구부림에 강한 카드가 얻어졌다.
또, 국부적인 힘이 충격적으로 가해져 카드가 변형해도 상기 접착제층(119)에 의해 외부로 부터의 힘이 완화되고, 박형콘덴서(114)로의 응력인가가 방지되는 것이 확인되었다.
실시예 2
본 실시예는 극히 얇은 콘덴서를 카드의 중립면에 배치하고 2장의 카드 사이에 이 콘덴서를 배치하는 것에 의해 실용상 충분한 구부림 강도를 확보한 예이다.
본 실시예에서는 도 6에서 명확한 바와 같이 예를 들면 콘덴서칩이나 코일 등 박형부품(315)가 접착제(314)에 의해 상측의 카드기판(317)과 하측의 카드기판(318) 사이에 고정되고, 또 이들 카드기판(317), (318)보다 단단한 재료로 이루어지는 박판(313),(316)을 카드기판(317),(318)에 각각 마련해서 보강되어 있다.
상기 박형부품(315)의 두께는 1∼110㎛이고, 종래의 부품보다 매우 얇으므로 박형부품(315)를 중립면에 배치하고 상기 박판(313), (316)에 의해서 보강할 수 있어 충분한 구부림강도를 얻음과 동시에 카드표면을 평탄하게 할 수도 있었다.
실시예 3
종래보다 구부림강도가 우수한 카드를 형성할 수 있는 본 발명의 다른 실시예를 평면배치를 도시한 도 7을 사용하여 설명한다.
도 7에서 명확한 바와 같이 본 실시예에 있어서는 예를 들면 콘덴서칩이나 코일 등 박형부품(315)는 카드(319)의 중심을 중심으로 하고 직경이 카드(319)의 단변거리와 동일한 원(321)내에 배치된다. 이것에 의해 구부림에 대한 내성이 향상되고 종래보다 매우 간편하게 사용할 수 있는 것이 확인되었다.
도 9에 상기 박형부품(315)로서 박형콘덴서를 사용하고 이 박형콘덴서(315)를 카드기판(36)의 중심의 위치(37)에 매립한 예를 도시하였다.
카드기판(36)이 구부러진 경우에는 인장 또는 압축 응력이 표면과 이면에 작용하지만, 박형콘덴서(315)가 카드기판(36)의 중심위치(37)에 배치되어 있으므로, 이와 같은 힘이 박형콘덴서(315)에 작용하는 일 없이 구부림에 강하고 높은 신뢰성을 갖는 카드가 얻어졌다.
도 9에 도시한 구조의 카드를 형성하기 위해서는 도 10에 도시한 바와 같이 우선 카드기판(39)의 표면상에 박형콘덴서(315)를 부착하고 다음에 이 카드기판(39)와 동일한 두께를 갖는 제2 카드기판(36)을 부착하면, 도 9에 도시한 구조가 용이하게 형성된다. 이 박형콘덴서(315)는 기판(39)의 중심부뿐만 아니라 도 7에 도시한 원(321)내의 원하는 위치에 배치할 수 있는 것은 물론이다.
실시예 4
도 11은 본 발명의 다른 실시예를 설명하기 위한 도면으로서, 구부림 응력에 의해 카드가 만곡되어 있는 상태를 도시한 것이다.
박형콘덴서 칩(104)는 하측의 카드기판(103)과 상측의 카드기판(101)의 사이에 배치되어 있고 양자의 단면의 중심선(102a)에 배치되어 있으므로 구부림에 의한 영향을 가장 받지 않고, 박형콘덴서 칩(104)에 응력은 인가되지 않는다. 카드가 구부러지면 박막콘덴서 칩(104)도 구부러지지만 박형콘덴서 칩(104)가 극히 얇으므로 응력은 극히 작다.
콘덴서칩(104)가 구부러져 있는 경우를 도 12에 도시했지만 콘덴서칩(104)가 구부러져 있을 때는 나비에의 정리에 의해 콘덴서칩(104)의 표면의 응력σ는 σ=E×t/R로 나타내어진다. 여기에서, 도 12에 도시한 바와 같이 E는 콘덴서의 영율, R은 곡률반경, t는 콘덴서칩(104)의 두께의 1/2를 각각 나타낸다.
또, 콘덴서칩(104)의 표면은 실리콘 산화물로 이루어져 있으므로, E는 등가적으로 실리콘 산화물의 영율과 동일하다. 상기 식에서 콘덴서칩(104)의 표면의 응력은 콘덴서칩(104)의 두께에 비례하고 곡률반경R에 반비례하는 것을 알 수 있다. 콘덴서칩(104)가 구부림에 의해 파괴되는 것은 표면의 응력이 콘덴서칩(104)의 기계적 강도보다 크게 된 경우이다. 구부림이 없을 때는 곡률반경R은 무한대이기 때문에 표면의 응력σ은 0이고, 구부림이 진행해서 R이 작아지면 응력σ은 커지고 결국은 콘덴서칩(104)가 파괴된다.
그러나, 콘덴서칩(104)가 얇으면 동일한 곡률반경R의 구부림에 대해서 표면 응력σ는 저하하므로 기계적 파괴의 한계에 도달하지 않는 범위에서 콘덴서칩(104)를 얇게 하면 구부림에 대해 충분히 강하게 할 수 있다.
그러나, 콘덴서칩(104)가 이와 같이 얇게 되면 취급이 곤란하게 되 버린다. 그 때문에, 도 11에 도시한 바와 같이 플라스틱이나 금속 등으로 이루어지는 2장의 카드기판(102), (103) 사이에 박형콘덴서칩(104)를 끼워 넣으면 취급이 용이하게 됨과 동시에 강도를 증대시킬 수 있다. 이 때, 박형콘덴서칩(104)를 카드(101)의 중립면(102a)에 배치하는 것이 가장 바람직하다. 이와 같이 배치하면 구부린 경우에도 응력이 0인 카드(101)의 중립면(102a)과 박형콘덴서(104)의 중립면이 일치하므로 카드(101)을 구부려도 상기 박형콘덴서칩(104)를 단독으로 구부린 경우와 마찬가지로 상기 박형콘덴서칩(104)가 파괴될 우려는 없다.
도 13은 LSI의 표면 응력의 LSI의 두께와 카드의 두께에 대한 비의존성을 카드의 두께를 파라미터로 해서 측정한 결과를 도시한 것이다. 박형콘덴서를 카드기판의 중립면에 배치하고 박형콘덴서의 두께와 카드의 두께의 비에 각각 대응하는 박형콘덴서 표면의 응력을 구하였다.
LSI표면의 응력은 카드의 구부러짐 정도와 크게 관계가 있고, 카드의 구부러짐 정도는 카드의 두께나 재료, 인가된 힘 및 카드의 위치 등에 의해 크게 다르다. 본 실시예에서는 카드의 평면의 중앙위치에 LSI칩을 배치하고 카드의 재료로서는 일반적인 자기카드나 크레디트카드에서 일반적으로 사용되고 있는 염화비닐을 사용하였다. PET재는 염화비닐보다 단단하여 구부리기 어려운 성질을 갖고 있으므로, 염화비닐을 사용해서 얻어진 결과는 PET 등 다른 재료를 사용한 경우에도 널리 적용할 수 있다.
구부러짐의 정도를 결정하는 곡률반경은 카드에 인가되는 구부림 모먼트에 의존하지만 카드가 구부러지는 한계까지 인가하였다. 염화비닐의 카드의 두께가 0.76mm일 때의 카드중앙에서의 곡률반경은 50mm이었다. 이 경우, LSI칩의 두께가 카드의 두께와 동일하면 상기 응력의 식에서 LSI칩의 표면의 응력은 8E×0.38/50(Pa)로 되고, 이것을 계산하면 600MPa였다. 또한, 영율은 이과 연표에서 유리의 값을 이용하였다. LSI칩의 표면은 실리콘 산화막층이 주체이기 때문에 유리와 동일한 물성을 갖고 있다고 간주할 수 있다.
곡률반경과 카드의 두께의 관계에는 카드의 관성모먼트가 관계된다. 곡률반경R은 E×I/M으로 주어지고, 여기에서 E는 카드의 영율, I는 관성모먼트, M은 구부림 모먼트를 각각 나타낸다. 카드의 관성모먼트는 카드 두께의 3승에 비례하므로, 도 15에 도시한 곡률반경의 특성곡선이 얻어졌다. 도 15에서 LSI칩의 두께와 카드 두께의 비가 1.0일 때의 LSI칩 표면의 응력을 구하면, 카드 두께가 0.5mm일 때는 2.4GPa, 카드 두께가 0.25mm일 때는 5.4GPa였다. 이 상태에서는 LSI칩은 간단하게 파괴되어 버리지만, 본 발명에서는 LSI칩을 얇게 해서 카드의 중립면에 끼워 배치하고 있으므로 이와 같은 파괴가 방지된다.
즉, LSI칩의 두께와 카드 두께의 비를 파라미터로 해서 얇게 된 콘덴서표면의 응력을 측정한 결과를 도사한 것이 도 13이고, 도 13의 일부를 확대해서 LSI칩의 두께와 카드 두께의 비가 0∼0.16인 부분을 도 14에 도시하였다.
도 14에 있어서, LSI칩이 구부림에 견딜 수 있는 응력은 90MPa이지만, 이 값은 LSI칩의 파괴강도가 유리의 파괴강도와 동일하다고 간주하고 이과연표에서 취한 값이다. 따라서, 카드의 두께를 변경했을 때의 LSI칩의 필요한 두께 및 LSI칩을 얇게 하는 한도를 도 14에서 구할 수 있다. 즉, 카드의 두께가 0.7mm일 때의 LSI칩의 두께가 110㎛이하, 카드의 두께가 0.5mm일 때의 LSI칩의 두께가 19㎛이하, 카드의 두께가 0.25mm일 때의 LSI칩의 두께가 4㎛이하이면 카드의 구부림에 의해 LSI칩이 파괴되는 일은 없다.
LSI칩을 극한까지 얇게 한 쪽이 신뢰성은 극히 크게 향상하는 것은 물론이지만, 형성가능한 두께의 한계는 대략 0.1㎛이고 이것보다 얇은 LSI칩을 형성하는 것은 곤란하다.
LSI칩이나 박형콘덴서의 중립면이 카드의 중립면과 일치하도록 LSI칩이나 박형콘덴서를 배치하는 것이 가장 바람직하지만, LSI칩인 박형콘덴서의 상면 또는 하면이 카드의 두께에 의해 결정되는 한계의 두께를 갖는 LSI칩이나 박형콘덴서를 카드의 중립면에 배치했을 때의 이 LSI칩이나 박형콘덴서의 상면 또는 하면의 범위내에 있으면 좋다.
즉, 박형집적회로, 박형콘덴서 또는 코일 등의 상면 또는 하면의 위치가 완성된 카드의 두께가 760㎛이하일 때는 이 카드의 중립면에서 상하 55㎛내, 완성된 카드의 두께가 500㎛이하일 때는 이 카드의 중립면에서 상하 9.5㎛내, 완성된 카드의 두께가 250㎛이하일 때는 이 카드의 중립면에서 상하 2㎛내로 각각 되도록 하면 좋다.
실시예 5
도 16에 본 발명의 다른 실시예를 도시하였다.
박형콘덴서(322)에는 각종 제어기능을 갖게 하는 것이 가능하다. 즉, 상기와 같이 SOI웨이퍼와 주지인 반도체 프로세스를 사용하는 것에 의해 박형콘덴서(322) 중에 회로소자부(323)과 콘덴서부(324)를 서로 인접해서 작성하는 것도 가능하고, 이와 같이 하면 각종 제어를 1칩내에 포함시킬 수 있어 고성능 및 저코스트를 실현할 수 있다. 예를 들면, 무선카드에서는 이 회로소자부(323)을 데이타의 유지에 이용할 수 있다.
실시예 6
도 17에 본 발명의 다른 실시예를 도시하였다. 본 발명에서는 콘덴서칩 등 얇은 부품을 2개의 카드기판 사이에 배치해서 카드가 형성되므로, 카드의 표면은 극히 평탄하지만 종래의 두꺼운 부품을 사용하면 구부림에 약할 뿐만 아니라 표면에 150㎛나 되는 단차가 형성되어 감압형 인쇄방식에 요구되는 단차 30㎛까지 평탄화되는 것이 곤란하게 된다. 표면을 평탄화하기 위해서는 구조를 고밀도화하는 것이 필요하여 코스트가 상승하게 된다.
그러나, 본 발명에서는 상기와 같이 콘덴서칩등 각종 부품이 극히 얇고 표면이 평탄하므로, 본 실시예에서는 도 17에 도시한 바와 같이 사진(327)의 아래에 얇은 부품(326)을 놓는 것이 가능하게 되어 인쇄의 자유도가 향상하였다.
실시예 37
도 18은 표면에 인쇄가 실행되는 카드의 단면구조를 도시한 것으로서, 인쇄재료(328)은 박형부품(332) 상에 걸리도록 배치되어 있다. 이 구조에서는 박형부품(332)가 얇아 접착제(331)중에 매설되어 있고, 이 접착제(331)에 의해 상측의 커버시트(329)와 하측의 커버시트(330)이 접착되어 있으므로 표면은 평탄하게 된다.
따라서, 인쇄의 롤이 박형부품(332)의 에지의 상부에 도달해도 압력이 분산되어 박형부품(332)가 파괴되는 일은 없다. 상측커버시트(329) 또는 하측 커버시트(330)의 표면에 인쇄해야할 것으로서는 예를 들면 카드소유자의 얼굴사진이어도 좋고, 이 경우 사진부분은 정중하게 취급되므로 사용법을 고려하여 바람직한 부분에 박형부품(332)를 배치할 수 있다.
도 19는 도 18에 도시한 카드의 평면구조를 도시한 도면으로서, 카드(333)에 마련된 박형부품(332)의 위쪽에 인쇄자료(328)에 의해 소정의 인쇄가 실행된다. 이와 같은 구조의 경우 종래에는 박형부품(332)가 파괴되는 일이 많았지만, 본 실시예에서는 박형부품(332)가 상기와 같이 극히 얇으므로 파괴될 우려없이 소정의 인쇄를 실행할 수 있었다. 또, 구조가 복잡하게 되는 일없이 간단한 구조이고 높은 신뢰성을 갖는 카드가 얻어졌다.
상기 설명에서 명확한 바와 같이 본 발명에 의하면 하기의 효과가 얻어진다.
[1] 구부림에 의해서 파손의 우려가 적고 신뢰성이 높다.
[2] 구조가 간단하고 제조가 용이하며 가격도 낮다.
[3] 콘덴서가 극히 얇으므로 기판과 콘덴서를 도전성 페이스트에 의해 배선할 수 있고 코스트가 낮을 뿐만 아니라 표면을 평탄하게 할 수 있다.
[4] SOI웨이퍼를 사용하는 것에 의해 극도로 얇은 콘덴서를 형성할 수 있고 구부림에 의한 파손의 우려를 더욱 적게 할 수 있다.

Claims (22)

  1. 소정의 간격을 거쳐 서로 대향해서 배치된 가요성을 갖는 제1 및 제 2 카드기판과 상기 제1 및 제2 카드기판 사이에 형성된 집적회로 콘덴서 또는 코일을 적어도 구비하고, 상기 집적회로, 콘덴서 또는 코일의 두께가 110㎛이하인 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서,
    상기 반도체장치의 두께가 760㎛ 이하인 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일의 두께가 19㎛ 이하이고, 상기 반도체장치의 두께가 500㎛ 이하인 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일의 두께가 4㎛ 이하이고, 상기 반도체장치의 두께 150㎛ 이하인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서,
    상기 반도체장치의 두께는 50㎛ 이하인 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일의 두께가 0.1㎛ 이상인 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일은 상기 제1 및 제2 코일기판의 중립면에서 상하 55㎛ 이내의 위치에 배치되어 있는 것을 특징으로 하는 반도체장치.
  8. 제7항에 있어서,
    상기 집적회로, 콘덴서 또는 코일은 상기 제1 및 제2 카드기판의 중립면에 배치되어 있는 것을 특징으로 하는 반도체장치.
  9. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일은 도전성물질에 의해 서로 전기적으로 접속되어 있는 것을 특징으로 하는 반도체장치.
  10. 제9항에 있어서,
    상기 도전성물질은 도전성 페이스트 또는 이방도전성 접착제인 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서,
    상기 제1 및 제2 카드기판은 도전성을 갖지 않는 접착제층에 의해 서로 접착되고, 상기 집적회로, 콘덴서 또는 코일은 상기 이방도전성 접착제층에 의해 각각 소정의 위치에 고정되어 있는 것을 특징으로 하는 반도체장치.
  12. 제1항에 있어서,
    상기 제1 및 제2 카드기판에는 상기 제1 및 제2 카드기판보다 경질의 재료로 이루어지는 보강용 막이 각각 배치되어 있는 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서,
    상기 보강용 막의 표면과 상기 제1 및 제2 카드기판의 표면 사이에는 실질적으로 단차가 없는 것을 특징으로 하는 반도체장치.
  14. 제1항에 있어서,
    상기 코일은 외부로 부터의 전자파에 의해 유도기전력을 발생시키고, 상기 콘덴서에 에너지를 공급하는 기능을 갖고 있는 것을 특징으로 하는 반도체장치.
  15. 제1항에 있어서,
    상기 코일은 외부로 부터의 정보를 상기 콘덴서에 전달하는 기능을 갖고 있는 것을 특징으로 하는 반도체장치.
  16. 제1항에 있어서,
    상기 코일은 외부로 부터의 정보를 상기 콘덴서로 부터의 전자파로서 외부로 송출하는 기능을 갖고 있는 것을 특징으로 하는 반도체장치.
  17. 제1항에 있어서,
    상기 코일은 인쇄법에 의해 형성된 것인 것을 특징으로 하는 반도체장치.
  18. 제1항에 있어서,
    상기 집적회로, 콘덴서 또는 코일은 상기 제1 및 제2 카드기판의 평면중심점을 중심으로 하고, 상기 제1 및 제2 카드기판의 단변을 직경으로 하는 원내에 배치되어 있는 것을 특징으로 하는 반도체장치.
  19. 제1항에 있어서,
    상기 카드기판의 표면에는 원하는 상이 인쇄되어 있는 것을 특징으로 하는 반도체장치.
  20. 제1항에 있어서,
    비접촉형 카드인 것을 특징으로 하는 반도체장치.
  21. 제1항에 있어서,
    접촉형 카드인 것을 특징으로 하는 반도체장치.
  22. 제1항에 있어서,
    상기 집적회로 및 상기 콘덴서는 하나의 칩내에 형성되어 있는 것을 특징으로 하는 반도체장치.
KR1019970708118A 1995-05-18 1996-05-14 반도체장치 KR100417055B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7120237A JPH08316411A (ja) 1995-05-18 1995-05-18 半導体装置
JP95-120237 1995-05-18

Publications (2)

Publication Number Publication Date
KR19990014775A true KR19990014775A (ko) 1999-02-25
KR100417055B1 KR100417055B1 (ko) 2004-04-29

Family

ID=14781244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970708118A KR100417055B1 (ko) 1995-05-18 1996-05-14 반도체장치

Country Status (10)

Country Link
US (3) US5986341A (ko)
EP (1) EP0870627B1 (ko)
JP (1) JPH08316411A (ko)
KR (1) KR100417055B1 (ko)
CN (1) CN1068546C (ko)
AU (1) AU710390B2 (ko)
DE (1) DE69633737T2 (ko)
ES (1) ES2230563T3 (ko)
TW (1) TW359825B (ko)
WO (1) WO1996036496A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809028B1 (ko) * 2006-06-07 2008-03-03 (주)아이디밸리 교통카드용 알에프 모듈

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
AU1174197A (en) * 1996-12-26 1998-07-31 Hitachi Limited Semiconductor device and method of manufacturing the same
US6255725B1 (en) * 1998-05-28 2001-07-03 Shinko Electric Industries Co., Ltd. IC card and plane coil for IC card
RU2190284C2 (ru) * 1998-07-07 2002-09-27 Закрытое акционерное общество "Техно-ТМ" Двусторонний электронный прибор
US6872187B1 (en) 1998-09-01 2005-03-29 Izex Technologies, Inc. Orthoses for joint rehabilitation
SG80077A1 (en) * 1998-10-19 2001-04-17 Sony Corp Semiconductor integrated circuit card manufacturing method, and semiconductor integrated circuit card
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6542720B1 (en) 1999-03-01 2003-04-01 Micron Technology, Inc. Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices
US7416537B1 (en) 1999-06-23 2008-08-26 Izex Technologies, Inc. Rehabilitative orthoses
FR2806189B1 (fr) * 2000-03-10 2002-05-31 Schlumberger Systems & Service Circuit integre renforce et procede de renforcement de circuits integres
US6977112B2 (en) * 2000-07-10 2005-12-20 Canon Finetech, Inc. Non-contact information recording medium for ink-jet recording and image forming process
DE10045196C2 (de) * 2000-09-13 2002-12-05 Infineon Technologies Ag Maschinenlesbares Etikett
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
FI112550B (fi) * 2001-05-31 2003-12-15 Rafsec Oy Älytarra ja älytarraraina
AU2002337402B2 (en) * 2001-09-18 2007-08-16 Nagravision S.A. Thin electronic label and method for making same
JP4066929B2 (ja) * 2003-10-08 2008-03-26 株式会社日立製作所 電子装置及びその製造方法
JP4256328B2 (ja) * 2003-12-05 2009-04-22 株式会社東芝 電界効果トランジスタ、半導体装置及びフォトリレー
JP2005276176A (ja) * 2004-02-27 2005-10-06 Toshiba Corp 携帯可能電子装置
US7210635B2 (en) * 2004-07-02 2007-05-01 Caterpillar Inc System and method for encapsulation and protection of components
US8308794B2 (en) 2004-11-15 2012-11-13 IZEK Technologies, Inc. Instrumented implantable stents, vascular grafts and other medical devices
EP1819278A4 (en) 2004-11-15 2009-04-08 Izex Technologies Inc INSTRUMENTAL ORTHOPEDIC IMPLANTS AND OTHER MEDICAL IMPLANTS
DE102005058977A1 (de) * 2005-12-09 2007-06-14 Atmel Germany Gmbh Transpondereinrichtung mit Mega-Pads
US7397234B2 (en) * 2005-12-19 2008-07-08 Silicon Laboratories Inc. Current sensor with reset circuit
US7679162B2 (en) * 2005-12-19 2010-03-16 Silicon Laboratories Inc. Integrated current sensor package
US7362086B2 (en) * 2005-12-19 2008-04-22 Silicon Laboratories Inc. Integrated current sensor
US7990132B2 (en) * 2006-06-30 2011-08-02 Silicon Laboratories Inc. Current sensor including an integrated circuit die including a first and second coil
US7821251B2 (en) * 2006-12-12 2010-10-26 Silicon Laboratories Inc. Current sensor
US7728578B2 (en) * 2008-05-15 2010-06-01 Silicon Laboratories Inc. Method and apparatus for high current measurement
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
USD776664S1 (en) * 2015-05-20 2017-01-17 Chaya Coleena Hendrick Smart card

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4825056A (en) * 1985-11-21 1989-04-25 Kabushiki Kaisha Toshiba Thin-film electromagnetic transducer
JPS63149191A (ja) * 1986-12-15 1988-06-21 日立マクセル株式会社 Ｉｃカ−ド
JPH01157896A (ja) * 1987-09-28 1989-06-21 Mitsubishi Electric Corp 非接触型ｉｃカード及び非接触型カードリーダライタ
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
JPH0387299A (ja) * 1989-08-31 1991-04-12 Sharp Corp Ｉｃカード
US5198647A (en) * 1989-11-28 1993-03-30 Mitsubishi Denki Kabushiki Kaisha Plural-coil non-contact ic card having pot cores and shielding walls
JPH0427599A (ja) * 1990-04-09 1992-01-30 Mitsubishi Heavy Ind Ltd Ｉｃタグ及び生産制御システム
JPH04341896A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体装置及びメモリーカード
JPH0664379A (ja) * 1992-08-12 1994-03-08 Oki Electric Ind Co Ltd Ｉｃカードおよびその製造方法
GB9313749D0 (en) * 1993-07-02 1993-08-18 Gec Avery Ltd A device comprising a flexible printed circuit
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
US5480842A (en) * 1994-04-11 1996-01-02 At&T Corp. Method for fabricating thin, strong, and flexible die for smart cards
JPH08316411A (ja) * 1995-05-18 1996-11-29 Hitachi Ltd 半導体装置
JP3735374B2 (ja) * 1995-08-01 2006-01-18 オーストリア カード プラスティッカルテン ウント アウスヴァイスジステーム ゲゼルシャフト ミット ベシュレンクテル ハフツング コンポネントを含むモジュールを持ち且つコイルを持つデータ担体及びその製造方法
US5719437A (en) * 1996-04-19 1998-02-17 Lucent Technologies Inc. Smart cards having thin die
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809028B1 (ko) * 2006-06-07 2008-03-03 (주)아이디밸리 교통카드용 알에프 모듈

Also Published As

Publication number Publication date
WO1996036496A1 (en) 1996-11-21
AU5659996A (en) 1996-11-29
AU710390B2 (en) 1999-09-16
US6140697A (en) 2000-10-31
JPH08316411A (ja) 1996-11-29
EP0870627B1 (en) 2004-10-27
CN1068546C (zh) 2001-07-18
DE69633737T2 (de) 2006-02-09
TW359825B (en) 1999-06-01
DE69633737D1 (de) 2004-12-02
KR100417055B1 (ko) 2004-04-29
CN1188451A (zh) 1998-07-22
EP0870627A4 (en) 2001-02-07
US6239483B1 (en) 2001-05-29
US5986341A (en) 1999-11-16
EP0870627A1 (en) 1998-10-14
ES2230563T3 (es) 2005-05-01

Similar Documents

Publication Publication Date Title
KR100417055B1 (ko) 반도체장치
KR100332285B1 (ko) 반도체장치 및 제조방법
TW502220B (en) IC card
KR20000062329A (ko) 회로칩 탑재 카드 및 회로칩모듈
JPH08310172A (ja) 半導体装置
JP2004310619A (ja) Ｉｃカードの製造方法
JP3878288B2 (ja) 半導体装置及びその製造方法
JP4620836B2 (ja) ウエハーの製造方法
JP2970411B2 (ja) 半導体装置
CA2221315C (en) Semiconductor device
JP4306352B2 (ja) 接触型非接触型ハイブリットｉｃモジュールとそれを使用した接触型非接触型ハイブリットｉｃカード
JP2005202973A (ja) Ｉｃカード
JP3552163B2 (ja) 半導体装置および半導体装置の製造方法、並びに、データキャリア装置およびデータキャリア装置の製造方法
JP2001056850A (ja) 非接触交信機能付きｉｃモジュールと接触型非接触型共用ｉｃカード
WO1997042598A1 (en) Smart card formed with two joined sheets
JP2002207982A (ja) 接触非接触両用ｉｃモジュール及びｉｃカード
JP2003162703A (ja) Ｉｃカードとその製造方法
JP2002049901A (ja) Ｉｃタグ
JP3350405B2 (ja) 半導体装置
JP2001325576A (ja) Ｉｃカード
JP5248518B2 (ja) 電子、特に微細電子機能群とその製造方法
JPH08332792A (ja) Ｉｃカード
JP2001067450A (ja) 接触型非接触型共用ｉｃモジュールとそれを使用した接触型非接触型共用ｉｃカード
JPH08332791A (ja) Ｉｃカード
KR20020009971A (ko) 집적회로카드와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080107

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee