KR19990003904A

KR19990003904A - Charge storage electrode of semiconductor device and forming method thereof

Info

Publication number: KR19990003904A
Application number: KR1019970027867A
Authority: KR
Inventors: 이영철; 황창연
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-26
Filing date: 1997-06-26
Publication date: 1999-01-15

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야.1. The technical field to which the invention described in the claims belongs.

반도체 장치 제조 방법.Semiconductor device manufacturing method.

2. 발명이 해결하고자 하는 기술적 과제.2. The technical problem to be solved by the invention.

커패시터의 전하 저장 전극 형성시 제한된 면적 내에 최대한의 커패시터 용량을 가질 수 있는 전하 저장 전극의 형성 방법을 제공하고자 함.To provide a method of forming a charge storage electrode that can have a maximum capacitor capacity within a limited area when forming a charge storage electrode of the capacitor.

3. 발명의 해결 방법의 요지.3. Summary of the solution of the invention.

전하 저장 전극의 콘택을 이루는 실린더 형상의 제1전도막 패턴, 상기 제1전도막 패턴에 그 일부가 접촉되되, 그 나머지 부분은 상기 제1전도막과 소정 거리만큼 이격되어 상기 제1전도막을 둘러싸도록 배치된 실린더 형상의 제2전도막 패턴을 포함하여 이루어지는 반도체 장치.A portion of the first conductive film pattern having a cylindrical shape forming a contact of the charge storage electrode and the first conductive film pattern is in contact with each other, and the remaining part is spaced apart from the first conductive film by a predetermined distance to surround the first conductive film. A semiconductor device comprising a cylindrical second conductive film pattern disposed so as to be disposed.

4. 발명의 중요한 용도.4. Important uses of the invention.

반도체 장치 제조 공정 중 전하 저장 전극 제조 공정에 이용됨.Used in manufacturing charge storage electrodes in semiconductor device manufacturing processes.

Description

Charge storage electrode of semiconductor device and forming method thereof

본 발명은 반도체 장치의 제조 공정에 관한 것으로서, 특히 커패시터의 면적을 증가시킬 수 있는 전하 저장 전극 및 그 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a charge storage electrode capable of increasing the area of a capacitor and a method of forming the same.

현추세에 따라, 집적회로 제조시 소자가 고집적화되어 가면서 반도체 장치 제조 공정에 여러 가지 문제가 따른다. 일 예로 커패시터의 용량을 전하 저장 전극의 면적에 비례하므로, 소자가 고집적화 되면서 소자가 요구하는 커패시터 용량을 확보하기가 점점 곤란해지고 있는 실정이며, 일반적으로 돌출 부분의 외주만큼의 면적을 확보할 수 있는 실린더형 커패시터를 이용하고 있다.In accordance with the current trend, as semiconductor devices become highly integrated in manufacturing integrated circuits, various problems are encountered in a semiconductor device manufacturing process. As an example, since the capacitance of the capacitor is proportional to the area of the charge storage electrode, as the device is highly integrated, it is increasingly difficult to secure the capacitor capacity required by the device, and in general, an area as large as the outer periphery of the protruding portion can be secured. A cylindrical capacitor is used.

도 1 및 도 2는 종래의 기술에 따른 전하 저장 전극의 형성 공정의 단면도로서, 도면 부호 11은 실리콘 기판, 12는 층간절연막, 13은 전하 저장 전극을 각각 나타낸다.1 and 2 are cross-sectional views of a process of forming a charge storage electrode according to the prior art, reference numeral 11 denotes a silicon substrate, 12 an interlayer insulating film, and 13 a charge storage electrode.

먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(11) 상에 소자들의 절연을 위한 층간절연막(12)을 형성한다. 그리고 콘택홀용 마스크를 이용하여 층간절연막(12)을 식각하여 실리콘 기판(11)이 노출되도록 하는 콘택홀을 형성하고, 전체 구조 상부에 폴리 실리콘막(13)을 형성한다. 그리고 전하 저장 전극용 마스크로 패터닝한다.First, as shown in FIG. 1A, an interlayer insulating film 12 for insulating the devices is formed on the silicon substrate 11. Then, the interlayer insulating layer 12 is etched using a contact hole mask to form a contact hole for exposing the silicon substrate 11, and a polysilicon layer 13 is formed on the entire structure. The pattern is then patterned with a mask for charge storage electrodes.

이와 같이 형성되는 전하 저장 전극은 소자의 고집적화에 따라 요구되는 큰 용량의 커패시터 용량을 얻기가 어려운 문제점이 있다.The charge storage electrode formed as described above has a problem that it is difficult to obtain a capacitor capacity of a large capacity required according to high integration of the device.

이에 좀더 개선된 방안으로, 도 1b에 도시된 바와 같이, 실리콘 기판(11) 상에 소자들의 절연을 위한 층간절연막(12)을 형성한다. 콘택홀용 마스크를 이용한 식각 공정으로 층간절연막(12)을 선택 식각하여 실리콘 기판(11)위에 콘택홀을 형성한다.As a further improved solution, as shown in FIG. 1B, an interlayer insulating film 12 for insulating the devices is formed on the silicon substrate 11. The interlayer insulating layer 12 is selectively etched by an etching process using a contact hole mask to form a contact hole on the silicon substrate 11.

전체 구조 상부에 제1폴리 실리콘층(13)을 형성하고 전체 구조 상부에 희생 산화막(도시되지 않음)을 형성하고, 제1전하 저장 전극용 마스크를 이용하여 희생 산화막과 제1폴리 실리콘층(13)을 식각 한다.A first polysilicon layer 13 is formed on the entire structure, a sacrificial oxide film (not shown) is formed on the entire structure, and the sacrificial oxide film and the first polysilicon layer 13 are formed by using a mask for the first charge storage electrode. Etch).

다음으로 전체 구조 상부에 제2폴리 실리콘층을 형성하고 전면성 식각으로 스페이서를 형성한다. 그리고, 습식 식각을 통해 희생 산화막을 제거하여 실린더형 커패시터의 전하 저장 전극을 형성한다.Next, a second polysilicon layer is formed on the entire structure, and spacers are formed by full etching. The sacrificial oxide film is removed through wet etching to form a charge storage electrode of the cylindrical capacitor.

그런데, 이와 같은 공정에 있어서는 필요한 전하 저장 전극의 전하 저장 용량을 얻기 위해서는 희생 산화막의 두께를 증가시켜 단면적을 증가시켜야 하는데, 반도체 소자가 고집적화 되면서 희생 산화막의 두께 증가에 한계가 있고, 요구되는 커패시터 용량 확보가 어렵다는 문제점이 있었다.However, in such a process, in order to obtain the required charge storage capacity of the charge storage electrode, the thickness of the sacrificial oxide film must be increased to increase the cross-sectional area. As the semiconductor device becomes highly integrated, there is a limitation in increasing the thickness of the sacrificial oxide film. There was a problem that it is difficult to secure.

이에 이를 개선할 수 있는 진보된 전하 저장 전극의 기술 개발이 필요하게 되었다.Therefore, there is a need for an advanced charge storage electrode technology development that can improve this.

전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 전하 저장 전극 형성시, 제한된 면적 내에서 전하 저장 전극의 표면적을 증가시킬 수 있는 전하 저장 전극 및 그 형성 방법을 제공함을 그 목적으로 한다.The present invention devised to solve the above problems is to provide a charge storage electrode and a method of forming the same that can increase the surface area of the charge storage electrode in a limited area when forming the charge storage electrode.

도 1내지 도 2는 종래 기술에 따른 전하 저장 전극의 형성 공정의 단면도,1 to 2 are cross-sectional views of a process of forming a charge storage electrode according to the prior art,

도 3a 내지 도 3g는 본 발명의 일실시예에 따른 전하 저장 전극 형성 공정의 단면도.3A to 3G are cross-sectional views of a charge storage electrode forming process according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

31 : 실리콘 기판 36 : 제1폴리 실리콘막31 silicon substrate 36 first polysilicon film

32 : 제1BPSG막 37 : 질화막 스페이서32: first BPSG film 37: nitride film spacer

33 : 실리콘 나이트 라이드 38 : 제2폴리 실리콘막33 silicon nitride 38 second polysilicon film

34 : 제2BPSG 39 : 제3BPSG34: 2nd BPSG 39: 3rd BPSG

35 : 포토레지스트 패턴 40 : 플레이트 전극35 photoresist pattern 40 plate electrode

상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치는 전하 저장 전극의 콘택을 이루는 실린더 형상의 제1전도막 패턴, 상기 제1전도막 패턴에 그 일부가 접촉되되, 그 나머지 부분은 상기 제1전도막과 소정 거리만큼 이격되어 상기 제1전도막을 둘러싸도록 배치된 실린더 형상의 제2전도막 패턴을 포함하여 이루어진다.In order to achieve the above object, in the semiconductor device of the present invention, a portion of the first conductive film pattern having a cylindrical shape forming a contact of the charge storage electrode and the first conductive film pattern is in contact with the remaining portion of the first conductive film pattern. And a second conductive film pattern having a cylindrical shape spaced apart from the conductive film by a predetermined distance to surround the first conductive film.

그리고, 본 발명의 반도체 장치의 형성 방법은, 반도체 기판상에 제1절연막 및 제2절연막, 제3절연막을 형성하는 단계, 소정의 폭을 갖도록 하는 제1콘택홀을 제2절연막상에 형성하는 단계, 전체 구조 상부에 제1전도막 및 제4절연막을 형성하는 단계, 상기 제4절연막을 전면성 식각하여 상기 제1콘택홀 측벽에 스페이서를 형성하는 단계, 상기 스페이서를 식각 장벽으로 하여 제1전도막, 제2절연막, 제1절연막을 차례로 건식식각하여 상기 반도체 기판이 노출되도록 하는 제2콘택홀을 형성하는 단계, 전체 구조 상부에 제2전도막을 형성하는 단계, 전체 구조 상부를 화학적 물리적 연마방식으로 식각 하여 제3절연막이 노출되도록 하는 단계 및 상기 제2 및 제3절연막과, 스페이서를 제거하는 단계를 포함하여 이루어진다.In the method for forming a semiconductor device of the present invention, forming a first insulating film, a second insulating film, and a third insulating film on a semiconductor substrate, and forming a first contact hole having a predetermined width on the second insulating film. Forming a spacer on the sidewalls of the first contact hole by etching the fourth insulating layer on the entire surface of the entire structure by forming a first conductive layer and a fourth insulating layer on the entire structure; Dry etching the conductive film, the second insulating film, and the first insulating film in order to form a second contact hole for exposing the semiconductor substrate, forming a second conductive film over the entire structure, and chemical physical polishing of the entire structure. Etching to expose the third insulating layer, and removing the second and third insulating layers and the spacers.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 3a 내지 도 3g는 본 발명의 일실시예에 따른 캐패시터의 전하 저장 전극 형성 공정의 단면도이다.3A to 3G are cross-sectional views of a charge storage electrode forming process of a capacitor according to an embodiment of the present invention.

먼저, 도 3a에 도시된 바와 같이, 소정 공정이 완료된 하부층을 구비하는 실리콘 기판(31)상에 제1BPSG막(32)과 실리콘 질화막(33), 제2BPSG막(34)을 차례로 적층한다. 실린더 구조를 제공하기 위한 포토레지스트 패턴(35)을 식각장벽으로하여 제2BPSG막(34)을 식각하여 실리콘 질화막(33)이 노출되도록 한다. 여기서 실리콘 질화막(33)은 제2BPSG막(34)과 고식각선택비를 나타내어 식각되지 않도록 한다.First, as shown in FIG. 3A, a first BSPG film 32, a silicon nitride film 33, and a second BPSG film 34 are sequentially stacked on a silicon substrate 31 having a lower layer having a predetermined process. The second BPSG film 34 is etched using the photoresist pattern 35 for providing a cylinder structure as an etch barrier so that the silicon nitride film 33 is exposed. Here, the silicon nitride film 33 exhibits a high etching selectivity with the second BPSG film 34 so as not to be etched.

다음으로 도 3b에 도시된 바와 같이, 전체 구조 상부에 제1전도막으로 제1폴리 실리콘막(36)을 증착하고, 그 상부에 질화막(37)을 증착한다. 그리고, 질화막(37)을 전면성 식각 하여 패터닝된 제2BPSG막(34)측면에 증착된 폴리 실리콘막(36)의 측면에 질화막 스페이서(37)를 형성한다.Next, as shown in FIG. 3B, a first polysilicon film 36 is deposited on the entire structure as a first conductive film, and a nitride film 37 is deposited thereon. The nitride film 37 is formed by etching the entire surface of the nitride film 37 to form the nitride film spacer 37 on the side surface of the polysilicon film 36 deposited on the patterned side of the second BPSG film 34.

다음으로 도 3c에 도시된 바와 같이, 질화막 스페이서(37)를 식각 장벽으로 하여 제1폴리 실리콘막(36), 실리콘 질화막(33), 제1BPSG막(32)을 차례로 식각 하여 실리콘 기판(31)이 노출되도록 하는 콘택홀을 형성한다.Next, as illustrated in FIG. 3C, the first polysilicon film 36, the silicon nitride film 33, and the first BSPSG film 32 are sequentially etched using the nitride spacer 37 as an etch barrier. A contact hole is formed so that this is exposed.

다음으로 도 3d에 도시된 바와 같이, 콘택홀이 형성된 전체 구조 상부에 제2전도막으로 제2폴리 실리콘막(38)을 형성한다. 이때 콘택홀 측벽 및 콘택홀 바닥에도 증착이 되도록 하며, 콘택홀에 매립이 되지 않도록 한다.Next, as shown in FIG. 3D, a second polysilicon film 38 is formed as a second conductive film over the entire structure in which the contact hole is formed. At this time, the contact hole is deposited on the sidewall and the bottom of the contact hole, and the contact hole is not buried.

다음으로 도 3e에 도시된 바와 같이, 콘택홀을 매립하도록 하는 제3BPSG막(39)을 형성한다.Next, as shown in FIG. 3E, a third BPSG film 39 is formed to fill the contact hole.

다음으로 도 3f에 도시된 바와 같이, CMP(Chemical mechanical polishing)공정으로 제3BPSG막(38)과 제1 및 제2폴리 실리콘막(38,36)을 차례로 깍아내도록 한다. 그리고 노출된 제2BPSG막(34)과 제3BPSG막(39)을 습식 식각방법으로 선택적으로 제거한다. 또한 전술한 공정으로 노출된 질화막 스페이서(37)와 실리콘 질화막(33)을 인산 용액에 딥핑하여 선택적으로 제거하여 더블 실린더형 전하 저장 전극을 형성한다.Next, as illustrated in FIG. 3F, the third BPSG film 38 and the first and second polysilicon films 38 and 36 are sequentially scraped off by a chemical mechanical polishing (CMP) process. The exposed 2BPSG film 34 and the 3BPSG film 39 are selectively removed by a wet etching method. In addition, the nitride film spacer 37 and the silicon nitride film 33 exposed by the above-described process are dipped in a phosphoric acid solution to be selectively removed to form a double cylinder type charge storage electrode.

다음으로 도 3g에 도시된 바와 같이, 기 형성된 실린더형 전하 저장 전극 패턴(38, 36)을 따라 유전체박막 및 플레이트 전극을 증착하여 커패시터를 형성한다.Next, as shown in FIG. 3G, a dielectric thin film and a plate electrode are deposited along the previously formed cylindrical charge storage electrode patterns 38 and 36 to form a capacitor.

이상에서와 같은 방법으로 형성된 반도체 장치의 캐패시터 전하 저장 전극의 형성 방법을 통해 전하 저장 전극의 용량이 확보됨에 따라, 절연막의 두께에 대한 여유를 확보할 수 있어 절연막의 두께 감소에 따른 소자 특성의 열화를 방지할 수 있는 방법을 제시한다.As the capacitance of the charge storage electrode is secured through the method of forming the capacitor charge storage electrode of the semiconductor device formed by the above method, the margin for the thickness of the insulating film can be secured, thereby deteriorating device characteristics due to the decrease in the thickness of the insulating film. It suggests ways to prevent this.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the spirit of the present invention. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은, 커패시터의 전하 저장 전극 형성시, 더블 실린더 구조 형성하여 실린더형 전하 저장 전극의 측면 높이는 증가시키지 않으면서도 그 표면적을 증가시켜 전하 저장 용량을 증가시킴으로써 고집적화된 반도체 메모리 장치의 전하 저장 전극 형성에 적용할 수 있다.According to the present invention, a double-cylindrical structure is formed at the time of forming a charge storage electrode of a capacitor, thereby increasing the surface area without increasing the side height of the cylindrical charge storage electrode, thereby increasing the charge storage capacity of the semiconductor memory device. It can be applied to the formation of charge storage electrodes.

Claims

A portion of the first conductive film pattern having a cylindrical shape forming a contact of the charge storage electrode and the first conductive film pattern is in contact with each other, and the remaining part is spaced apart from the first conductive film by a predetermined distance to surround the first conductive film. A semiconductor device comprising a cylindrical second conductive film pattern disposed so as to be disposed.

Forming a first insulating film, a second insulating film, and a third insulating film on the semiconductor substrate; forming a first contact hole on the second insulating film to have a predetermined width; Forming an insulating layer, forming a spacer on the sidewalls of the first contact hole by etching the fourth insulating layer on the entire surface, and drying the first conductive layer, the second insulating layer, and the first insulating layer in order using the spacer as an etch barrier. Etching to form a second contact hole for exposing the semiconductor substrate, forming a second conductive film over the entire structure, etching the upper part of the entire structure by chemical physical polishing to expose the third insulating layer; And removing the second and third insulating films and the spacers.

The method of claim 2, wherein the fifth insulating film is formed after the second conductive film is formed.

The method of claim 2, wherein the second insulating layer has a high etching selectivity with the first and second conductive layers.

The method of claim 2, wherein the first and second conductive films are polysilicon films.

The method of claim 4, wherein the second insulating layer has a high etching selectivity with the first, third, and fourth insulating layers.

The method of claim 6, wherein the second insulating film is a nitride film or a silicon nitride film.

8. The method of claim 7, wherein the nitride film or silicon nitride film is removed with a phosphoric acid solution.