KR100576467B1

KR100576467B1 - Capacitor Formation Method of Semiconductor Device

Info

Publication number: KR100576467B1
Application number: KR1019980062039A
Authority: KR
Inventors: 안준권; 황영호
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2006-08-21
Also published as: KR20000045481A

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 단위소자가 구비된 하부절연층 상부에 제1저장전극 콘택마스크를 이용하여 제1식각장벽층을 형성하고 그 상부에 층간절연막을 형성한 다음, 그 상부에 제2저장전극 콘택마스크를 이용하여 제2식각장벽층을 형성하고 상기 제1식각장벽층과 제2식각장벽층을 마스크로 하여 상기 층간절연막과 하부절연층을 식각함으로써 저장전극 콘택홀을 형성한 다음, 전체표면 상부에 일정두께 제1도전체를 형성하고 상기 콘택홀을 매립하는 희생 절연막을 형성한 다음, 평탄화식각공정이나 저장전극 마스크를 이용한 패터닝공정으로 실린더형 저장전극을 형성하고 유전체막과 플레이트전극인 제2도전체를 형성함으로써 단순하고 안정된 공정으로 실린더형 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.The present invention relates to a method of forming a capacitor of a semiconductor device, wherein a first etching barrier layer is formed on the lower insulating layer provided with a unit device by using a first storage electrode contact mask, and an interlayer insulating film is formed thereon. A second etching barrier layer is formed on the upper portion of the second electrode layer, and the interlayer insulating layer and the lower insulating layer are etched using the first etching barrier layer and the second etching barrier layer as masks. Form a first conductive material on the entire surface, and then form a sacrificial insulating film filling the contact hole, and then form a cylindrical storage electrode by a planarization etching process or a patterning process using a storage electrode mask. By forming a dielectric film and a second conductor, which is a plate electrode, a cylindrical capacitor is formed in a simple and stable process to achieve high integration of semiconductor devices. It is possible to improve the characteristics and reliability of the semiconductor device accordingly.

Description

Capacitor Formation Method of Semiconductor Device

본 발명은 반도체소자의 캐패시터 형성방법에 관한 것으로, 특히 실린더형 캐패시터를 형성하는 기술에 관한 것으로, 두개의 저장전극 콘택마스크를 이용한 식각공정으로 용이하게 실린더형 저장전극을 형성할 수 있는 기술에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a technique of forming a cylindrical capacitor, and to a technique of easily forming a cylindrical storage electrode by an etching process using two storage electrode contact masks. will be.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell sizes are reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.

특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.

그래서, ( εo × εr × A ) / T ( 단, 상기 εo 는 진공유전율, 상기 εr 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량 C 를 증가시키기 위하여, 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막을 얇게 형성하거나 또는 저장전극의 표면적을 증가시키는 등의 방법을 사용하였다.Thus, εo × εr × A) / T (where, εo is the vacuum dielectric constant, εr is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) of the capacitor C In order to increase, a method of using a material having a high dielectric constant as a dielectric film, forming a thin dielectric film, or increasing the surface area of a storage electrode has been used.

그리고, 상기 저장전극의 표면적을 증가시키기 위하여 삼차원적인 구조를 갖는 저장전극을 형성하였다.In addition, a storage electrode having a three-dimensional structure was formed to increase the surface area of the storage electrode.

그리고, 가장 보편적으로 사용하는 형상이 실린더형 저장전극이다.The most commonly used shape is a cylindrical storage electrode.

도시되지 않았으나, 종래기술에 따른 반도체소자의 캐패시터 형성방법을 설명하면 다음과 같다. Although not shown, a method of forming a capacitor of a semiconductor device according to the prior art will be described.

먼저, 반도체기판 상부에 하부절연층을 형성한다. 이때, 상기 하부절연층은 소자분리막, 워드라인 및 비트라인 등의 단위소자들이 형성된 것이다. First, a lower insulating layer is formed on the semiconductor substrate. In this case, the lower insulating layer is formed of unit devices such as an isolation layer, a word line, and a bit line.

그리고, 상기 하부절연층은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 절연막과 같이 유동성이 우수한 절연물질로 형성한다. The lower insulating layer is made of B.S.G. (Brophospho silicate glass, hereinafter referred to as BPSG) It is formed of an insulating material with excellent fluidity such as an insulating film.

그리고, 상기 반도체기판의 불순물 접합영역에 접속되는 제1도전체를 전체표면상부에 형성하고 그 상부에 희생산화막을 형성한다.A first conductor connected to the impurity junction region of the semiconductor substrate is formed on the entire surface, and a sacrificial oxide film is formed thereon.

그리고, 저장전극 마스크를 이용하여 상기 희생산화막과 제1도전체를 패터닝한다.The sacrificial oxide film and the first conductor are patterned using a storage electrode mask.

그 다음, 상기 희생산화막과 제1도전체의 식각 측벽에 제2도전체로 스페이서를 형성한다. 그리고, 상기 희생산화막을 제거함으로써 실린더형 저장전극을 형성한다. Next, spacers are formed on the etch sidewalls of the sacrificial oxide layer and the first conductor. The cylindrical storage electrode is formed by removing the sacrificial oxide film.

상기한 바와 같이 종래기술에 따른 반도체소자의 캐패시터 형성방법은, 표면적이 증가된 실린더형 저장전극을 형성하였으나, 인접한 실린더와의 브릿지 ( bridge ) 현상이 유발될 수 있으며 실린더 측벽이 손상될 수 있고 실린더의 표면적을 증가시키기 위하여 희생산화막의 패터닝공정시 실린더 형성공정이 불안정하고, 단차가 증가되어 후속 공정이 어려운 문제점이 있다. As described above, in the method of forming a capacitor of a semiconductor device according to the related art, a cylindrical storage electrode having an increased surface area is formed, but a bridge phenomenon with an adjacent cylinder may be caused, the cylinder side wall may be damaged, and the cylinder may be damaged. In order to increase the surface area of the sacrificial oxide film patterning process in the cylinder forming process is unstable, there is a problem that the subsequent step is difficult because the step is increased.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 두개의 저장전극 콘택마스크를 이용하여 단순하고 안정된 공정으로 실린더형 캐패시터를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다. The present invention improves the characteristics and reliability of the semiconductor device by forming a cylindrical capacitor in a simple and stable process using two storage electrode contact masks to solve the above problems of the prior art, thereby increasing the integration of the semiconductor device. It is an object of the present invention to provide a method for forming a capacitor of a semiconductor device.

상기 목적 달성을 위해 본 발명에 따른 반도체소자의 캐패시터 형성방법은,Capacitor forming method of a semiconductor device according to the present invention for achieving the above object,

하부절연층이 형성된 반도체기판 상부에 제1식각장벽층을 형성하고 제1저장전극 콘택마스크를 이용하여 제1식각장벽층을 패터닝하는 공정과,Forming a first etching barrier layer on the semiconductor substrate on which the lower insulating layer is formed, and patterning the first etching barrier layer using the first storage electrode contact mask;

전체표면상부에 층간절연막을 형성하는 공정과,Forming an interlayer insulating film over the entire surface;

상기 층간절연막 상부에 제2식각장벽층을 형성하고 제2저장전극 콘택마스크를 이용하여 패터닝하는 공정과,Forming a second etching barrier layer on the interlayer insulating layer and patterning the second etching barrier layer using a second storage electrode contact mask;

상기 제1식각장벽층과 제2식각장벽층을 마스크로 상기 층간절연막과 하부절연층을 식각하여 상기 반도체기판을 노출시키는 저장전극 콘택홀을 형성하는 공정과,Forming a storage electrode contact hole exposing the semiconductor substrate by etching the interlayer insulating layer and the lower insulating layer using the first etching barrier layer and the second etching barrier layer as a mask;

상기 저장전극 콘택홀을 포함한 전체표면상부에 제1도전체를 형성하는 공정과,Forming a first conductor on the entire surface including the storage electrode contact hole;

상기 저장전극 콘택홀을 매립하는 희생절연막을 전면에 형성하는 공정과,Forming a sacrificial insulating film on the entire surface of the storage electrode contact hole;

상기 제2식각장벽층을 노출시키는 평탄화식각공정을 실시하고, 상기 희생절연막을 제거하여 실린더형 저장전극을 형성하는 공정과,Performing a planar etching process for exposing the second etching barrier layer, and removing the sacrificial insulating layer to form a cylindrical storage electrode;

상기 저장전극 표면에 유전체막과 플레이트전극인 제2도전체를 형성하는 공정을 포함하는 것과,Forming a second conductor, which is a dielectric film and a plate electrode, on the storage electrode surface;

상기 희생절연막은 산화계열의 절연물질일 때, 상기 평탄화식각공정은 전면식각공정으로 실시하는 것과, CMP 공정으로 실시하는 것과,When the sacrificial insulating film is an oxide-based insulating material, the planarization etching process may be performed by a front surface etching process, a CMP process,

상기 희생절연막은 감광막일 때, 저장전극 마스크를 이용한 노광 및 현상공정으로 상기 감광막을 패터닝하고 이를 마스크로 제1도전체를 식각하여 저장전극 형성하는 것과,When the sacrificial insulating film is a photoresist film, patterning the photoresist film by an exposure and development process using a storage electrode mask and etching the first conductor with the mask to form a storage electrode;

상기 제1,2식각장벽층은 질화막으로 형성하는 것과,The first and second etching barrier layer is formed of a nitride film,

상기 제2식각장벽층은 스페이서 식각방법으로 패터닝하는 것을 특징으로 한다. The second etching barrier layer may be patterned by a spacer etching method.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1a 내지 도 1j 는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.1A to 1J are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a first embodiment of the present invention.

먼저, 반도체기판(11) 상부에 하부절연층(13)을 형성한다. 이때, 상기 하부절연층(13)은 소자분리막, 워드라인 및 비트라인 등의 단위소자들이 형성된 것이다. First, a lower insulating layer 13 is formed on the semiconductor substrate 11. In this case, the lower insulating layer 13 is formed of unit devices such as an isolation layer, a word line and a bit line.

그리고, 상기 하부절연층(13)은 비.피.에스.지. ( boro phospho silicate glass, 이하에서 BPSG 라 함 ) 절연막과 같이 유동성이 우수한 절연물질로 형성한다. The lower insulating layer 13 is made of B.S.G. (Brophospho silicate glass, hereinafter referred to as BPSG) It is formed of an insulating material with excellent fluidity such as an insulating film.

그 다음, 상기 하부절연층(13) 상부에 제1질화막(15)을 일정두께 형성하고 제1저장전극 콘택마스크(도시안됨)를 이용한 식각공정으로 패터닝한다. (도 1a, 도 1b)Next, the first nitride layer 15 is formed on the lower insulating layer 13 to have a predetermined thickness and is patterned by an etching process using a first storage electrode contact mask (not shown). (FIG. 1A, FIG. 1B)

그리고, 전체표면상부에 층간절연막(17)을 형성하고 그 상부에 제2질화막(19)을 일정두께 형성한다. (도 1c, 도 1d)Then, an interlayer insulating film 17 is formed on the entire surface, and a second nitride film 19 is formed on the upper part of the film. (FIG. 1C, FIG. 1D)

그 다음, 상기 제2질화막(19) 상부에 감광막패턴(21)을 형성한다. 이때, 상기 감광막패턴(21)은 제2저장전극 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 형성한다. (도 1e)Next, a photoresist pattern 21 is formed on the second nitride film 19. In this case, the photoresist pattern 21 is formed by an exposure and development process using a second storage electrode contact mask (not shown). (FIG. 1E)

그리고, 상기 감광막패턴(21)을 마스크로 상기 제2질화막(19)을 식각하여 패터닝하고 상기 감광막패턴(21)을 제거한다. The second nitride layer 19 is etched and patterned using the photoresist pattern 21 as a mask to remove the photoresist pattern 21.

그 다음, 상기 제2질화막(19)과 제1질화막(15)을 마스크로 상기 층간절연막(17)과 하부절연층(13)을 식각하여 상기 반도체기판(11)을 노출시키는 저장전극 콘택홀(21)을 형성한다. (도 1f, 도 1g)The storage electrode contact hole exposing the semiconductor substrate 11 by etching the interlayer insulating layer 17 and the lower insulating layer 13 using the second nitride layer 19 and the first nitride layer 15 as a mask. 21). (FIG. 1F, FIG. 1G)

그리고, 전체표면상부에 제1도전체(23)를 일정두께 형성한다. 그리고, 전체표면상부에 희생절연막(25)을 형성한다. 상기 희생절연막(25)은 감광막이나 산화막으로 형성할 수도 있다. (도 1h)Then, the first conductor 23 is formed to have a predetermined thickness on the entire surface. A sacrificial insulating film 25 is formed over the entire surface. The sacrificial insulating film 25 may be formed of a photosensitive film or an oxide film. (FIG. 1H)

그 다음, 상기 제2질화막(19)이 노출될 때까지 평탄화식각한다. 이때, 상기 평탄화식각공정은 CMP 방법으로 실시한다. (도 1i)Next, planar etching is performed until the second nitride film 19 is exposed. In this case, the planarization etching process is performed by the CMP method. (FIG. 1i)

그리고, 상기 저장전극 콘택홀(21) 내부의 희생절연막(25)을 제거하고 상기 제1도전체(23) 표면에 유전체막(도시안됨)을 형성한 다음, 상기 저장전극 콘택홀(21)을 매립하는 제2도전체(27)를 형성함으로써 제1도전체(23), 유전체막 및 제2도전체(27)의 적층구조를 갖는 실린더형 캐패시터를 형성한다. (도 1j)The sacrificial insulating layer 25 inside the storage electrode contact hole 21 is removed, a dielectric film (not shown) is formed on the surface of the first conductor 23, and then the storage electrode contact hole 21 is formed. By forming the buried second conductor 27, a cylindrical capacitor having a laminated structure of the first conductor 23, the dielectric film and the second conductor 27 is formed. (FIG. 1J)

도 2a 내지 도 2c 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.2A to 2C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.

먼저, 상기 도 1a 내지 도 1g 까지의 공정을 실시하고 저장전극 콘택홀(21)을 포함한 전체표면상부에 제1도전체(23)를 형성한 다음, 상기 콘택홀(21)을 매립하는 희생절연막(25)을 형성한다. 이때, 상기 희생절연막(25)은 감광막으로 형성한 것이다. (도 2a)First, the process of FIGS. 1A to 1G is performed, and a first conductive layer 23 is formed on the entire surface including the storage electrode contact hole 21. Then, a sacrificial insulating layer filling the contact hole 21 is formed. To form 25. In this case, the sacrificial insulating film 25 is formed of a photosensitive film. (FIG. 2A)

그리고, 저장전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 상기 감광막(25)을 패터닝하여 감광막(25)패턴을 형성한다. (도 2b)The photoresist layer 25 is patterned by an exposure and development process using a storage electrode mask (not shown) to form the photoresist layer 25 pattern. (FIG. 2B)

그 다음, 상기 감광막(25)패턴을 마스크로하여 상기 제1도전체(23)을 식각한다. 그리고, 상기 희생절연막인 상기 감광막(25)패턴을 제거한다.Next, the first conductor 23 is etched using the photosensitive film 25 pattern as a mask. In addition, the photosensitive film 25 pattern, which is the sacrificial insulating film, is removed.

그리고, 후속공정으로 상기 유전체막과 플레이트전극인 제2도전체를 형성하여 실린더형 캐패시터를 형성한다. (도 2c)Subsequently, a second capacitor, which is the dielectric film and the plate electrode, is formed in a subsequent process to form a cylindrical capacitor. (FIG. 2C)

도 3a 내지 도 3e 는 본 발명의 제3실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.3A to 3E are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a third embodiment of the present invention.

먼저, 상기 도 1a 내지 도 1g 까지의 공정을 실시하고 저장전극 콘택홀(21)을 포함한 전체표면상부에 제1도전체(23)를 형성한 다음, 상기 콘택홀(21)을 매립하는 희생절연막(25)을 형성한다. 이때, 상기 희생절연막(25)은 산화막으로 사용된 것이다. (도 3a)First, the process of FIGS. 1A to 1G is performed, and a first conductive layer 23 is formed on the entire surface including the storage electrode contact hole 21. Then, a sacrificial insulating layer filling the contact hole 21 is formed. To form 25. In this case, the sacrificial insulating film 25 is used as an oxide film. (FIG. 3A)

그리고, 상기 희생절연막(25)을 전면식각하여 상기 제1도전체(23)를 노출시킨다. (도 3b)The first conductive layer 23 is exposed by etching the entire sacrificial insulating layer 25. (FIG. 3B)

그리고, 전체표면상부에 감광막(27)을 도포하고 저장전극 마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막(27)패턴을 형성한다. (도 3c)Then, the photosensitive film 27 is coated on the entire surface, and the photosensitive film 27 pattern is formed by an exposure and development process using a storage electrode mask (not shown). (FIG. 3C)

그리고, 상기 감광막(27)패턴을 마스크로 하여 상기 제1도전체(23)를 노출시킨다. Then, the first conductor 23 is exposed using the photosensitive film 27 pattern as a mask.

그리고, 상기 감광막(27)패턴을 제거하고, 상기 저장전극 콘택홀(21) 내부의 희생절연막(25)을 제거한다. (도 3d)The photoresist layer 27 is removed, and the sacrificial insulating layer 25 inside the storage electrode contact hole 21 is removed. (FIG. 3D)

후속공정으로 상기 제1도전체(23)의 표면에 유전체막과 플레이트전극인 제2도전체를 형성하여 실린더형 캐패시터를 형성한다.In a subsequent process, a second capacitor, a dielectric film and a plate electrode, is formed on the surface of the first conductor 23 to form a cylindrical capacitor.

도 4a 내지 도 4d 는 본 발명의 제4실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.4A through 4D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a fourth embodiment of the present invention.

먼저, 상기 도 1a 내지 도 1g 까지의 공정을 실시하고 저장전극 콘택홀(21)을 포함한 전체표면상부에 제1도전체(23)를 형성한 다음, 상기 콘택홀(21)을 매립하는 희생절연막(25)을 형성한다. 이때, 상기 희생절연막(25)은 산화막으로 사용된 것이다. (도 4a)First, the process of FIGS. 1A to 1G is performed, and a first conductive layer 23 is formed on the entire surface including the storage electrode contact hole 21. Then, a sacrificial insulating layer filling the contact hole 21 is formed. To form 25. In this case, the sacrificial insulating film 25 is used as an oxide film. (FIG. 4A)

그리고, 상기 제1도전체(23)를 식각장벽으로 하여 상기 제1도전체(23)가 노출될 때까지 상기 희생절연막(25)을 전면식각한다. (도 4b)Then, the sacrificial insulating layer 25 is etched entirely by using the first conductor 23 as an etch barrier until the first conductor 23 is exposed. (FIG. 4B)

그 다음, 상기 제2질화막(19)을 식각장벽으로 하여 상기 제1도전체(23)를 전면식각한다. (도 4c)Next, the first conductor 23 is entirely etched using the second nitride film 19 as an etch barrier. (FIG. 4C)

그리고, 후속공정으로 희생절연막(25)을 제거하고 유전체막과 플레이트전극인 제2도전체를 형성하여 실린더형 캐패시터를 형성한다.Subsequently, the sacrificial insulating film 25 is removed, and a second capacitor, which is a dielectric film and a plate electrode, is formed to form a cylindrical capacitor.

도 5a 및 도 5b 는 본 발명의 제5실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다. 5A and 5B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a fifth embodiment of the present invention.

그 다음, 상기 하부절연층(13) 상부에 제1질화막(15)을 일정두께 형성하고 제1저장전극 콘택마스크(도시안됨)를 이용한 식각공정으로 패터닝한다.Next, the first nitride layer 15 is formed on the lower insulating layer 13 to have a predetermined thickness and is patterned by an etching process using a first storage electrode contact mask (not shown).

이때, 상기 제1질화막(15)의 패터닝공정은 스페이서 식각하여 반구형 패턴으로 형성한다. In this case, the patterning process of the first nitride film 15 is spacer-etched to form a hemispherical pattern.

그 다음, 전체표면상부를 평탄화시키는 층간절연막(17)을 형성하고 그 상부에 제2질화막(19)을 형성한다. (도 5a)Next, an interlayer insulating film 17 is formed to planarize the entire upper surface, and a second nitride film 19 is formed thereon. (FIG. 5A)

그리고, 제2저장전극 콘택마스크(도시안됨)를 이용한 노광 및 현상공정으로 감광막패턴을 형성하고 이를 이용하여 상기 제2질화막(19)을 식각한다. (도 5b)Then, a photoresist pattern is formed by an exposure and development process using a second storage electrode contact mask (not shown), and the second nitride layer 19 is etched using the photoresist pattern. (FIG. 5B)

그리고, 후속공정으로 상기 제1질화막(15)과 제2질화막(19)을 마스크로 하여 상기 층간절연막(17)과 하부절연층(15)을 식각함으로써 점선과 같은 형상의 저장전극 콘택홀을 형성할 수 있다. Subsequently, the interlayer insulating layer 17 and the lower insulating layer 15 are etched using the first nitride layer 15 and the second nitride layer 19 as a mask to form a storage electrode contact hole having a dotted shape. can do.

그 다음, 후속공정으로 상기 제1실시예 내지 제4실시예에서와 같은 방법으로 실린더형 캐패시터를 형성할 수 있다. Subsequently, a cylindrical capacitor can be formed in a subsequent process in the same manner as in the first to fourth embodiments.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 캐패시터 형성방법은, 두개의 저장전극 콘택마스크를 사용하지만 간단하고 안정된 공정으로 실시할 수 있어 실린더 측벽의 손상을 방지할 수 있으며 단차의 문제점이 없어 후속공정을 용이하게 실시할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다. As described above, the method of forming the capacitor of the semiconductor device according to the present invention uses two storage electrode contact masks, but it can be carried out in a simple and stable process to prevent damage to the side wall of the cylinder, and there is no problem of step difference. Since the process can be easily carried out, there is an effect of improving the characteristics and reliability of the semiconductor device and thereby enabling high integration of the semiconductor device.

도 1a 내지 도 1j 는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.1A to 1J are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a first embodiment of the present invention.

도 2a 내지 도 2c 는 본 발명의 제2실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.2A to 2C are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a second embodiment of the present invention.

도 3a 내지 도 3d 는 본 발명의 제3실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.3A to 3D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a third embodiment of the present invention.

도 4a 내지 도 4d 는 본 발명의 제4실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.4A through 4D are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a fourth embodiment of the present invention.

도 5a 및 도 5b 는 본 발명의 제5실시예에 따른 반도체소자의 캐패시터 형성방법을 나타낸 단면도.5A and 5B are cross-sectional views illustrating a method of forming a capacitor of a semiconductor device in accordance with a fifth embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

11 : 반도체기판 13 : 하부절연층11: semiconductor substrate 13: lower insulating layer

15 : 제1질화막 17 : 층간절연막15: first nitride film 17: interlayer insulating film

19 : 제2질화막 20 : 감광막패턴19: second nitride film 20: photosensitive film pattern

21 : 저장전극 콘택홀 23 : 제1도전체21: storage electrode contact hole 23: the first conductor

25 : 희생절연막, 감광막, 산화막 27 : 제2도전체25: sacrificial insulating film, photosensitive film, oxide film 27: second conductor

Claims

Forming a first etching barrier layer on the semiconductor substrate on which the lower insulating layer is formed, and patterning the first etching barrier layer using the first storage electrode contact mask;

Forming an interlayer insulating film over the entire surface;

Forming a second etching barrier layer on the interlayer insulating layer and patterning the second etching barrier layer using a second storage electrode contact mask;

Forming a storage electrode contact hole exposing the semiconductor substrate by etching the interlayer insulating layer and the lower insulating layer using the first etching barrier layer and the second etching barrier layer as a mask;

Forming a first conductor on the entire surface including the storage electrode contact hole;

Forming a sacrificial insulating film on the entire surface of the storage electrode contact hole;

Performing a planar etching process for exposing the second etching barrier layer, and removing the sacrificial insulating layer to form a cylindrical storage electrode;

And forming a second conductor, which is a dielectric film and a plate electrode, on the surface of the storage electrode.

The method of claim 1,

And the sacrificial insulating layer is an oxide-based insulating material.

The method of claim 2,

The flattening etching process is a capacitor forming method of a semiconductor device, characterized in that to perform a front surface etching process.

The method of claim 2,

The planarization etching process is a capacitor forming method of a semiconductor device, characterized in that the CMP process.

The method of claim 1,

And the sacrificial insulating film is a photosensitive film.

The method of claim 5, wherein

And forming a storage electrode by patterning the photoresist in an exposure and development process using a storage electrode mask and etching the first conductor using the mask as a mask.

The method of claim 1,

And the first and second etching barrier layers are formed of a nitride film.

The method of claim 1,

And the second etching barrier layer is patterned by a spacer etching method.