KR100949869B1 - A method for forming a storage node of a semiconductor device - Google Patents

A method for forming a storage node of a semiconductor device Download PDF

Info

Publication number
KR100949869B1
KR100949869B1 KR1020030043740A KR20030043740A KR100949869B1 KR 100949869 B1 KR100949869 B1 KR 100949869B1 KR 1020030043740 A KR1020030043740 A KR 1020030043740A KR 20030043740 A KR20030043740 A KR 20030043740A KR 100949869 B1 KR100949869 B1 KR 100949869B1
Authority
KR
South Korea
Prior art keywords
storage electrode
forming
semiconductor device
barrier layer
electrode region
Prior art date
Application number
KR1020030043740A
Other languages
Korean (ko)
Other versions
KR20050002363A (en
Inventor
정민철
천영일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043740A priority Critical patent/KR100949869B1/en
Publication of KR20050002363A publication Critical patent/KR20050002363A/en
Application granted granted Critical
Publication of KR100949869B1 publication Critical patent/KR100949869B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, The present invention relates to a method of forming a storage electrode of a semiconductor device,

반도체소자의 고집적화에 따라 정전용량을 확보하기 위하여, In order to secure the capacitance according to the high integration of the semiconductor device,

저장전극 콘택플러그가 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성한 다음, 상기 식각장벽층 상에 저장전극 영역이 정의된 저장전극용 산화막을 형성하고 상기 저장전극 영역의 측벽에 반구형 폴리실리콘을 형성한 다음, 상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극용 산화막을 측면 식각하여 홈을 형성하고 상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극 영역 저부의 상기 식각장벽층을 식각한 다음, 상기 저장전극 영역 및 홈을 포함한 전체표면상부에 저장전극용 도전층을 소정두께 형성하고 상기 저장전극 영역에만 저장전극용 도전층을 남기는 평탄화식각공정을 실시한 다음, 상기 저장전극용 산화막을 제거하여 측벽의 내측 및 외측으로 요철이 구비된 실린더형 저장전극을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있도록 하는 기술이다. A lower insulating layer having a storage electrode contact plug is formed, an etch barrier layer is formed thereon, an oxide film for a storage electrode having a storage electrode region defined thereon is formed on the etch barrier layer, and a sidewall of the storage electrode region is formed. After forming hemispherical polysilicon, the oxide film for the storage electrode is laterally etched using the hemispherical polysilicon as a mask to form a groove, and the etch barrier layer at the bottom of the storage electrode region is etched using the hemispherical polysilicon as a mask. Next, a planar etching process is performed to form a predetermined thickness of the storage electrode conductive layer on the entire surface including the storage electrode region and the groove and to leave the storage electrode conductive layer only in the storage electrode region, and then remove the oxide for the storage electrode. Of the semiconductor device by forming a cylindrical storage electrode having irregularities on the inner side and the outer side of the It is a technology that enables to secure a sufficient capacitance for integration.

Description

반도체소자의 저장전극 형성방법{A method for forming a storage node of a semiconductor device}A method for forming a storage node of a semiconductor device

도 1a 내지 도 1h 는 본 발명의 실시예에 반도체소자의 저장전극 형성방법을 도시한 단면도.1A to 1H are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device in accordance with an embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

11 : 반도체기판 13 : 하부절연층11: semiconductor substrate 13: lower insulating layer

15 : 저장전극 콘택홀 17 : 저장전극 콘택플러그15: storage electrode contact hole 17: storage electrode contact plug

19 : 식각장벽층 21 : 저장전극용 산화막19: etching barrier layer 21: oxide film for storage electrode

23 : 감광막패턴 25 : 저장전극 영역23: photoresist pattern 25: storage electrode region

27 : 폴리실리콘 스페이서 29 : 반구형 폴리실리콘 27 polysilicon spacer 29 hemispherical polysilicon

31 : 홈 33 : 저장전극용 도전층31: groove 33: conductive layer for the storage electrode

35 : 감광막 37 : 저장전극35 photosensitive film 37 storage electrode

39 : 유전체막 41 : 플레이트전극39 dielectric film 41 plate electrode

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 특히 삼차원적 구조를 갖는 캐패시터를 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보하할 수 있도록 하는 기술에 관한 것이다. The present invention relates to a method for forming a storage electrode of a semiconductor device, and more particularly, to a technology for forming a capacitor having a three-dimensional structure to ensure a sufficient capacitance for high integration of the semiconductor device.

반도체소자가 고집적화되어 셀 크기가 감소됨에 따라 저장전극의 표면적에 비례하는 정전용량을 충분히 확보하기가 어려워지고 있다.As semiconductor devices are highly integrated and cell sizes are reduced, it is difficult to secure a capacitance that is proportional to the surface area of the storage electrode.

특히, 단위 셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게 하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.In particular, in a DRAM device having a unit cell composed of one MOS transistor and a capacitor, it is important to reduce the area while increasing the capacitance of a capacitor, which occupies a large area on a chip, which is an important factor for high integration of the DRAM device.

그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하거나, 유전체막의 두께를 감소시켜 캐패시터를 형성하였다.Thus, the capacitance of the capacitor represented by (Eo × Er × A) / T (wherein Eo is the vacuum dielectric constant, Er is the dielectric constant of the dielectric film, A is the area of the capacitor and T is the thickness of the dielectric film) is increased. In order to do this, the surface area of the storage electrode, which is a lower electrode, is increased to form a capacitor, or the thickness of the dielectric film is reduced to form a capacitor.

도시되지 않았으나, 종래기술에 따른 반도체소자의 저장전극 형성방법을 설명하면 다음과 같다. Although not shown, a method of forming a storage electrode of a semiconductor device according to the related art is as follows.

먼저, 소자분리막, 게이트전극 및 비트라인과 같은 하부구조물이 구비되는 반도체기판 상에 하부절연층을 형성한다. First, a lower insulating layer is formed on a semiconductor substrate having lower structures such as an isolation layer, a gate electrode, and a bit line.

상기 하부절연층 상부에 식각장벽층을 증착한다. An etch barrier layer is deposited on the lower insulating layer.

저장전극 콘택마스크를 이용한 사진식각공정으로 상기 식각장벽층 및 하부절연층을 통하여 상기 반도체기판의 활성영역을 노출시키는 저장전극 콘택홀을 형성한다. In the photolithography process using a storage electrode contact mask, a storage electrode contact hole exposing an active region of the semiconductor substrate is formed through the etch barrier layer and the lower insulating layer.                         

상기 저장전극 콘택홀을 통하여 상기 반도체기판에 접속되는 저장전극 콘택플러그를 형성한다. A storage electrode contact plug connected to the semiconductor substrate is formed through the storage electrode contact hole.

전체표면상부에 저장전극용 산화막을 적층하고 저장전극 마스크를 이용한 사진식각공정으로 상기 저장전극용 산화막을 식각하여 저장전극 영역을 형성한다. A storage electrode region is formed by stacking an oxide film for a storage electrode on the entire surface and etching the storage electrode oxide by a photolithography process using a storage electrode mask.

상기 저장전극 영역을 포함한 전체표면상부에 저장전극용 도전층을 일정두께 형성하고 평탄화식각공정으로 상기 저장전극 영역 내에만 저장전극용 도전층을 형성하고 상기 저장전극용 산화막을 제거한다. The conductive layer for the storage electrode is formed to a predetermined thickness on the entire surface including the storage electrode region, the conductive layer for the storage electrode is formed only in the storage electrode region by a planarization etching process, and the oxide for the storage electrode is removed.

상기 저장전극용 도전층 표면에 반구형 폴리실리콘을 형성하여 표면적이 극대화된 저장전극을 형성한다. A hemispherical polysilicon is formed on the surface of the conductive layer for the storage electrode to form a storage electrode having a maximum surface area.

상기한 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법은, 초고집적화되는 반도체소자의 정전용량을 충분히 확보할 수 없어 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.As described above, the method of forming the storage electrode of the semiconductor device according to the related art has a problem in that it is difficult to sufficiently secure the capacitance of the highly integrated semiconductor device, making it difficult to integrate the semiconductor device.

본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위하여, 반도체소자의 고집적화에 따른 정전용량을 확보할 수 있도록 표면적이 증가된 저장전극을 형성할 수 있도록 하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.The present invention provides a method of forming a storage electrode of a semiconductor device to form a storage electrode having an increased surface area to secure the capacitance due to the high integration of the semiconductor device in order to solve the problems according to the prior art. The purpose is.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 저장전극 형성방법은, In order to achieve the above object, a method of forming a storage electrode of a semiconductor device according to the present invention includes:

저장전극 콘택플러그가 구비되는 하부절연층을 형성하고 그 상부에 식각장벽 층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug and forming an etch barrier layer thereon;

상기 식각장벽층 상에 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,Forming an oxide film for a storage electrode having a storage electrode region defined on the etch barrier layer;

상기 저장전극 영역의 측벽에 반구형 폴리실리콘을 형성하는 공정과,Forming hemispherical polysilicon on the sidewalls of the storage electrode region;

상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극용 산화막을 측면 식각하여 홈을 형성하는 공정과,Forming a groove by side etching the oxide film for the storage electrode using the hemispherical polysilicon as a mask;

상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극 영역 저부의 상기 식각장벽층을 식각하는 공정과,Etching the etch barrier layer on the bottom of the storage electrode region using the hemispherical polysilicon as a mask;

상기 저장전극 영역 및 홈을 포함한 전체표면상부에 저장전극용 도전층을 소정두께 형성하는 공정과,Forming a conductive layer for a predetermined thickness on the entire surface including the storage electrode region and the groove;

상기 저장전극 영역에만 저장전극용 도전층을 남기는 평탄화식각공정과,A planarization etching process of leaving a conductive layer for a storage electrode only in the storage electrode region;

상기 저장전극용 산화막을 제거하여 저장전극을 형성하는 공정을 포함하는 것과,Removing the oxide for the storage electrode to form a storage electrode;

상기 식각장벽층은 질화막으로 형성하는 것과,The etching barrier layer is formed of a nitride film,

상기 측면식각 공정은 습식방법으로 실시하는 것과,The side etching process is performed by a wet method,

상기 식각장벽층의 식각공정은 건식방법으로 실시하는 것을 특징으로 한다. The etching process of the etching barrier layer is characterized in that carried out by a dry method.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1h 는 본 발명의 실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다. 1A to 1H are cross-sectional views illustrating a method of forming a storage electrode of a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 소자분리막(도시안됨), 게이트전극(도시안됨) 및 비트라 인(도시안됨)과 같은 하부구조물이 구비되는 반도체기판(11) 상에 하부절연층(13)을 형성한다. Referring to FIG. 1A, a lower insulating layer 13 is formed on a semiconductor substrate 11 having lower structures such as an isolation layer (not shown), a gate electrode (not shown), and a bit line (not shown). .

저장전극 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 하부절연층(13)을 식각하여 저장전극 콘택홀(15)을 형성한다. The lower insulating layer 13 is etched by a photolithography process using a storage electrode contact mask (not shown) to form the storage electrode contact hole 15.

상기 저장전극 콘택홀(15)을 매립하는 저장전극 콘택플러그(17)를 형성한다. A storage electrode contact plug 17 is formed to fill the storage electrode contact hole 15.

상기 하부절연층(13) 및 저장전극 콘택플러그(17) 상부에 식각장벽층(19)을 형성한다. 이때, 상기 식각장벽층(19)은 질화막으로 형성한다.An etch barrier layer 19 is formed on the lower insulating layer 13 and the storage electrode contact plug 17. In this case, the etching barrier layer 19 is formed of a nitride film.

전체표면상부에 저장전극용 산화막(21)을 형성한다. An oxide film 21 for storage electrodes is formed over the entire surface.

도 1b를 참조하면, 상기 저장전극용 산화막(21) 상부에 감광막패턴(23)을 형성한다. 이때, 상기 감광막패턴(23)은 감광막을 전체표면상부에 도포하고 저장전극 마스크(도시안됨)를 이용한 노광 및 현상 공정을 실시하여 형성한 것이다. Referring to FIG. 1B, a photoresist pattern 23 is formed on the storage electrode oxide layer 21. In this case, the photoresist pattern 23 is formed by applying the photoresist over the entire surface and performing an exposure and development process using a storage electrode mask (not shown).

상기 감광막패턴(23)을 마스크로 하여 상기 저장전극용 산화막(21)을 식각함으로써 저장전극 영역(25)을 형성한다. The storage electrode region 25 is formed by etching the storage electrode oxide film 21 using the photoresist pattern 23 as a mask.

도 1c를 참조하면, 상기 감광막패턴(23)을 제거하고, 상기 저장전극 영역(25)의 측벽에 폴리실리콘 스페이서(27)를 소정두께 형성한다. 이때, 상기 폴리실리콘 스페이서(27)는 전체표면상부에 폴리실리콘을 증착하고 이를 이방성 식각하여 형성한 것이다. Referring to FIG. 1C, the photoresist pattern 23 is removed, and a polysilicon spacer 27 is formed on a sidewall of the storage electrode region 25. In this case, the polysilicon spacers 27 are formed by depositing polysilicon on the entire surface and anisotropically etching them.

도 1d를 참조하면, 반구형 폴리실리콘 ( hemispherical grained, HSG ) 을 형성하는 기술을 이용하여 상기 저장전극용 도전층(27)의 실리콘을 이동시킴으로써 상기 저장전극 영역(25)의 저장전극용 산화막(21) 측벽에 반구형 폴리실리콘(29)을 형성한다. Referring to FIG. 1D, the silicon oxide of the storage electrode conductive layer 27 is moved by using a technique of forming hemispherical grained (HSG) oxide oxide 21 for the storage electrode region 25. ) Hemispherical polysilicon 29 is formed on the sidewalls.

도 1e를 참조하면, 상기 반구형 폴리실리콘(29)을 마스크로 하여 상기 저장전극용 산화막(21)을 측면 식각하여 소정깊이의 홈(31)을 형성한다. 이때, 상기 측면 식각공정은 산화막 식각용액을 이용하여 실시한다. Referring to FIG. 1E, the storage electrode oxide layer 21 is laterally etched using the hemispherical polysilicon 29 as a mask to form a groove 31 having a predetermined depth. In this case, the side etching process is performed using an oxide film etching solution.

도 1f를 참조하면, 상기 저장전극용 산화막(21) 및 반구형 폴리실리콘(29)을 마스크로 하여 상기 식각장벽층(19)을 식각한다. Referring to FIG. 1F, the etching barrier layer 19 is etched using the storage electrode oxide layer 21 and the hemispherical polysilicon 29 as a mask.

전체표면상부에 저장전극용 도전층(33)을 형성하고 전체표면상부를 평탄화시키는 감광막(35)을 도포한다. 이때, 상기 저장전극용 도전층(33)은 상기 홈(31)을 매립하여 요철을 갖는 형태로 저장전극 영역(25)의 측벽에 증착된다. A conductive layer 33 for storage electrodes is formed on the entire surface, and a photosensitive film 35 for flattening the entire surface is coated. In this case, the storage electrode conductive layer 33 is deposited on the sidewall of the storage electrode region 25 in the form of recesses and protrusions by filling the groove 31.

도 1g를 참조하면, 상기 저장전극용 산화막(21)을 노출시키는 화학기계연마 공정으로 상기 감광막(35) 및 저장전극용 도전층(33)을 식각하여 상기 저장전극 영역(25)에만 저장전극용 도전층(27)을 남긴다. Referring to FIG. 1G, the photosensitive layer 35 and the conductive layer 33 for the storage electrode are etched by a chemical mechanical polishing process for exposing the oxide layer 21 for the storage electrode, thereby storing the storage electrode 25 only for the storage electrode 25. The conductive layer 27 is left.

상기 노출된 저장전극용 산화막(21)을 제거하여 상기 저장전극용 도전층(33)과 반구형 폴리실리콘(29)으로 구성되는 저장전극(37)을 형성한다. The exposed storage oxide layer 21 is removed to form the storage electrode 37 including the conductive layer 33 and the semispherical polysilicon 29.

이때, 상기 저장전극(37)은 실린더형태로 구비되고, 상기 실린더 형태 측벽의 내측과 외측으로 요철이 구비되어 저장전극의 표면적을 최대화시킨다. In this case, the storage electrode 37 is provided in a cylinder shape, and irregularities are provided inside and outside of the cylindrical sidewall to maximize the surface area of the storage electrode.

도 1h를 참조하면, 상기 저장전극(37)의 표면에 유전체막(39)을 형성하고 그 상부에 플레이트전극(41)을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성한다. Referring to FIG. 1H, a dielectric film 39 is formed on the surface of the storage electrode 37 and a plate electrode 41 is formed on the storage electrode 37 to form a capacitor capable of securing a sufficient capacitance for high integration of the semiconductor device. do.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 실린더 형태의 저장전극을 형성하고 상기 실린더 형태 측벽의 내측와 외측으로 요철이 구비되어 표면적이 극대화된 저장전극을 형성함으로써 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 효과를 제공한다.  As described above, the method of forming a storage electrode of a semiconductor device according to the present invention includes forming a storage electrode having a cylindrical shape and having irregularities provided on the inside and the outside of the sidewall of the cylinder to form a storage electrode having a maximum surface area. Provides the effect of ensuring a sufficient capacitance for high integration.

Claims (4)

저장전극 콘택플러그가 구비되는 하부절연층을 형성하고 그 상부에 식각장벽층을 형성하는 공정과,Forming a lower insulating layer having a storage electrode contact plug and forming an etch barrier layer thereon; 상기 식각장벽층 상에 저장전극 영역이 정의된 저장전극용 산화막을 형성하는 공정과,Forming an oxide film for a storage electrode having a storage electrode region defined on the etch barrier layer; 상기 저장전극 영역의 측벽에 반구형 폴리실리콘을 형성하는 공정과,Forming hemispherical polysilicon on the sidewalls of the storage electrode region; 상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극용 산화막을 측면 식각하여 홈을 형성하는 공정과,Forming a groove by side etching the oxide film for the storage electrode using the hemispherical polysilicon as a mask; 상기 반구형 폴리실리콘을 마스크로 하여 상기 저장전극 영역 저부의 상기 식각장벽층을 식각하는 공정과,Etching the etch barrier layer on the bottom of the storage electrode region using the hemispherical polysilicon as a mask; 상기 저장전극 영역 및 홈을 포함한 전체표면상부에 저장전극용 도전층을 소정두께 형성하는 공정과,Forming a conductive layer for a predetermined thickness on the entire surface including the storage electrode region and the groove; 상기 저장전극 영역에만 저장전극용 도전층을 남기는 평탄화식각공정과,A planarization etching process of leaving a conductive layer for a storage electrode only in the storage electrode region; 상기 저장전극용 산화막을 제거하여 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.Forming a storage electrode by removing the oxide for the storage electrode. 제 1 항에 있어서, The method of claim 1, 상기 식각장벽층은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The etching barrier layer is a storage electrode forming method of a semiconductor device, characterized in that formed by the nitride film. 제 1 항에 있어서, The method of claim 1, 상기 측면식각 공정은 습식방법으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.The method of forming the storage electrode of the semiconductor device, characterized in that the side etching process is performed by a wet method. 제 1 항에 있어서, The method of claim 1, 상기 식각장벽층의 식각공정은 건식방법으로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.And etching the etching barrier layer by a dry method.
KR1020030043740A 2003-06-30 2003-06-30 A method for forming a storage node of a semiconductor device KR100949869B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043740A KR100949869B1 (en) 2003-06-30 2003-06-30 A method for forming a storage node of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043740A KR100949869B1 (en) 2003-06-30 2003-06-30 A method for forming a storage node of a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050002363A KR20050002363A (en) 2005-01-07
KR100949869B1 true KR100949869B1 (en) 2010-03-25

Family

ID=37217895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043740A KR100949869B1 (en) 2003-06-30 2003-06-30 A method for forming a storage node of a semiconductor device

Country Status (1)

Country Link
KR (1) KR100949869B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268663A (en) * 1994-03-30 1995-10-17 Oki Electric Ind Co Ltd Formation of capacitor insulating film, formation of semiconductor memory device and apparatus for producing semiconductor
KR19990057801A (en) * 1997-12-30 1999-07-15 김영환 Semiconductor device manufacturing method
KR20010059997A (en) * 1999-12-31 2001-07-06 박종섭 A method for fabricating a capacitor of a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07268663A (en) * 1994-03-30 1995-10-17 Oki Electric Ind Co Ltd Formation of capacitor insulating film, formation of semiconductor memory device and apparatus for producing semiconductor
KR19990057801A (en) * 1997-12-30 1999-07-15 김영환 Semiconductor device manufacturing method
KR20010059997A (en) * 1999-12-31 2001-07-06 박종섭 A method for fabricating a capacitor of a semiconductor device

Also Published As

Publication number Publication date
KR20050002363A (en) 2005-01-07

Similar Documents

Publication Publication Date Title
KR100334577B1 (en) Method of forming a trench in an insulating layer exceeding the photolithographic resolution in a semiconductor manufacturing
CN111199875B (en) Preparation method of graphical hard mask layer, capacitor array structure and preparation method thereof
KR100949869B1 (en) A method for forming a storage node of a semiconductor device
KR19990003904A (en) Charge storage electrode of semiconductor device and forming method thereof
KR100909778B1 (en) Method of forming a semiconductor device
KR20010016805A (en) Fabrication Method of Double Cylinder Capacitor
KR100238250B1 (en) Manufacturing method for semiconductor memory device having storage node with rugged surface
KR20100002674A (en) Method for manufacturing semiconductor device
KR20040008419A (en) A method for forming a storage node of a semiconductor device
KR100369484B1 (en) Method for manufacturing capacitor of semiconductor device
KR100282485B1 (en) Method for manufacturing DRAM cell capacitor using porous material
KR100228370B1 (en) Method for forming a capacitor in semiconductor device
KR20040001886A (en) Method for making capacitor in semiconductor device
KR0158908B1 (en) Manufacture of semiconductor memory device
KR100401528B1 (en) Method for fabricating capacitor of semiconductor device
CN114823540A (en) Manufacturing method of semiconductor structure and semiconductor structure
KR100576467B1 (en) Capacitor Formation Method of Semiconductor Device
KR960003859B1 (en) Method of making a capacitor for a semiconductor device
KR20100035958A (en) Method for forming semiconductor devices
KR19990075146A (en) Contact hole formation method of storage electrode
KR20040060317A (en) A method for forming a storage node of a semiconductor device
KR20090044569A (en) The method for manufacturing semiconductor device
KR20020042192A (en) Method for forming capacitor
KR20010103978A (en) Method for fabricating capacitor of semiconductor device
KR20020017099A (en) Method for forming a storage node electrode of the memory device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee