KR19980083749A - 반도체장치의 제조방법 - Google Patents

Abstract

본 발명은 게이트폴리 패턴 상부에 형성된 텅스텐실리사이드 패턴이 리프팅(Lifting)되는 것을 방지하는 반도체장치의 제조방법에 관한 것이다.

본 발명은, 반도체장치의 제조방법에 있어서, (1) 게이트폴리 패턴 및 텅스텐실리사이드 패턴이 순차적으로 형성된 반도체 기판 상에 플라즈마를 이용한 PE-산화막을 형성하는 단계; 및 (2) 상기 (1)의 반도체 기판 상에 식각공정을 진행하여 상기 텅스텐실리사이드 패턴 상부에 250 내지 350 Å 정도의 두께를 가지도록 상기 PE-산화막을 식각시키는 식각단계를 포함하여 이루어짐을 특징으로 한다.

따라서, 게이트폴리 패턴의 저항성을 낮추기 위하여 상기 게이트폴리 패턴 상부에 형성된 텅스텐실리사이드 패턴 상에 300Å 정도의 PE-산화막을 형성한 후, 후속되는 고온산화공정을 진행함에 따라 고온에 의해서 상기 텅스텐실리사이드 패턴이 리프팅되는 문제점을 해결할 수 있는 효과가 있다.

Description

반도체장치의 제조방법

본 발명은 반도체장치의 제조방법에 관한 것으로서, 보다 상세하게는 게이트폴리 패턴 상부에 형성된 텅스텐실리사이드 패턴이 리프팅(Lifting)되는 것을 방지하는 반도체장치의 제조방법에 관한 것이다.

통상, 반도체장치 제조공정에서는, 반도체 기판 상에 게이트전극으로 작용하는 게이트폴리 패턴 및 폴리실리콘 패턴을 형성하는 공정이 진행된다.

도1의 (가)를 참조하면, 반도체 기판(10) 상에 폴리실리콘(Polysilicon) 등의 도전성물질을 도포하여 게이트폴리막을 형성하고, 상기 게이트폴리막 상부에 텅스텐실리사이드(WSi)막을 형성한 후, 통상의 사진식각공정을 진행함에 따라 반도체 기판(10) 상에 게이트폴리 패턴(12) 및 텅스텐실리사이드 패턴(14)이 형성된다. 상기 텅스텐실리사이드 패턴(14)을 게이트폴리 패턴(12) 상부에 형성하는 이유는, 상기 게이트폴리 패턴(12)만을 형성하여 반도체장치를 제조하면 게이트폴리 패턴(12)의 저항성이 높아 완성된 반도체장치의 동작속도가 저하되기 때문이다.

이후, 도1의 (나)에 도시된 바와 같이, 상기 텅스텐실리사이드 패턴(14)이 형성된 반도체 기판(10) 상부에 플라즈마 상태의 실란가스(SiH₄) 및 산소(O₂)가스를 공급하여 PE-산화막(Plasma Enhancement- Oxide Layer : 16)을 형성한다.

그리고, 상기 PE-산화막(16)이 형성된 반도체 기판(10)을 약 900℃ 정도의 공정챔버에 투입한 후, 열처리하여 상기 도1의 (가)에 도시된 폴리실리콘 패턴(12) 및 텅스텐실리사이드 패턴(14) 형성을 위해서 수행된 식각공정에 의해서 반도체 기판(10)이 충격받은 것을 완화해주는 재성장(Regrow)공정을 진행한다.

이어서, 도1의 (다)에 도시된 바와 같이 상기 텅스텐실리사이드 패턴(14)이 개방되도록 상기 텅스텐실리사이드 패턴(14) 측벽에 스페이서(18)를 형성한다. 상기 스페이서(18)는 플라즈마를 이용한 건식식각공정에 의해서 형성된다.

마지막으로, 약 850 ℃ 정도의 공정챔버 내부에서 상기 스페이서(18)가 형성된 반도체 기판(10) 상에 열산화막(20)을 형성하는 고온산화공정을 진행한다.

그런데, 상기 약 850 ℃ 정도의 공정챔버 내부에서 상기 반도체 기판(10) 상에 열산화막을 형성하는 고온산화공정을 진행할 때, 상기 텅스텐실리사이드막(14)은 고온에 의한 스트레스(Stress)에 기인하여 리프팅(Lifting)되는 문제점이 있었다.

또한, 상기 문제점을 해결하기 위하여 상기 반도체 기판(10) 상에 열산화막(20)을 형성한 후, 다시 상기 재성장공정을 수행하면, 텅스텐실리사이드 패턴(14)의 실리콘(Si)성분이 산화됨에 따라, 폴리실리콘 패턴(12) 내부에 존재하는 실리콘성분이 상기 텅스텐실리사이드 패턴(14)으로 이동되는 문제점이 발생한다.

본 발명의 목적은, 반도체 기판 상에 형성된 게이트폴리 패턴의 저항성을 낮추기 위하여 상기 게이트폴리 패턴 상부에 형성된 텅스텐실리사이드 패턴이 후속되는 고온산화공정에 의해서 리프팅되는 것을 방지하는 반도체장치의 제조방법을 제공하는 데 있다.

도1은 종래의 반도체장치의 제조방법을 설명하기 위한 공정도들이다.

도2는 본 발명에 따른 반도체장치의 제조방법의 일 실시예를 설명하기 위한 공정도들이다.

※도면의 주요부분에 대한 부호의 설명

10, 30 : 반도체 기판 12, 32 : 게이트폴리 패턴

14, 34 : 텅스텐실리사이드 패턴 16, 36 : PE-산화막

18, 38 : 스페이서 20, 40 : 열산화막

상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은, 반도체장치의 제조방법에 있어서, (1) 게이트폴리 패턴 및 텅스텐실리사이드 패턴이 순차적으로 형성된 반도체 기판 상에 플라즈마를 이용한 PE-산화막을 형성하는 단계; 및 (2) 상기 (1)의 반도체 기판 상에 식각공정을 진행하여 상기 텅스텐실리사이드 패턴 상부에 250 내지 350 Å 정도의 두께를 가지도록 상기 PE-산화막을 식각시키는 식각단계를 포함하여 이루어짐을 특징으로 한다.

상기 (2)의 식각공정은 플라즈마를 이용한 건식식각공정에 의해서 이루어질 수 있다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

도2는 본 발명에 따른 반도체장치 제조방법의 일 실시예를 설명하기 위한 공정도들이다.

도2의 (가)를 참조하면, 반도체 기판(30) 상에 폴리실리콘 등의 도전성물질을 도포하여 게이트폴리막을 형성하고, 화학기상증착공정에 의해서 텅스텐실리사이드막을 형성한 후, 통상의 사진식각공정을 진행하여 게이트폴리 패턴(32) 및 텅스텐실리사이드 패턴(34)을 형성한다.

이어서, 도2의 (나)에 도시된 바와 같이 플라즈마 상태의 실란가스 및 산소가스 등을 사용하여 상기 텅스텐실리사이드 패턴(34)이 형성된 반도체 기판(30) 상에 PE-산화막(36)을 형성한다.

이후, 상기 PE-산화막(36)이 형성된 반도체 기판(30)을 약 900℃ 정도의 공정챔버에 투입한 후, 열처리하여 상기 도2의 (가)에 도시된 폴리실리콘 패턴(32) 및 텅스텐실리사이드 패턴(34) 형성을 위해서 선행된 식각공정에 의해서 반도체 기판(30)이 충격받은 것을 완화해주는 재성장공정을 진행한다.

다음으로, 식각시간을 조절하여 도2의 (다)에 도시된 바와 같이 텅스텐실리사이드 패턴(34) 상부에 250 내지 350 Å, 바람직하게는 약 300 Å 정도의 PE-산화막(36)이 존재하도록 텅스텐실리사이드 패턴(34) 및 게이트폴리 패턴(32) 측벽에 스페이서(38)를 형성한다. 상기 스페이서(38)는 플라즈마를 이용한 건식식각공정에 의해서 형성된다.

마지막으로, 도2의 (라)에 도시된 바와 같이 약 850 ℃ 정도의 고온상태에서 산소가스 등을 이용하여 반도체 기판(30) 상에 열산화막(40)을 형성한다.

따라서, 본 발명에 의하면 게이트폴리 패턴의 저항성을 낮추기 위하여 상기 게이트폴리 패턴 상부에 형성된 텅스텐실리사이드 패턴 상에 300Å 정도의 PE-산화막을 형성한 후, 후속되는 고온산화공정을 진행함에 따라 고온에 의해서 상기 텅스텐실리사이드 패턴이 리프팅되는 문제점을 해결할 수 있는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (2)

1. 반도체장치의 제조방법에 있어서,

   (1) 게이트폴리 패턴 및 텅스텐실리사이드 패턴이 순차적으로 형성된 반도체 기판 상에 플라즈마를 이용한 PE-산화막을 형성하는 단계; 및

   (2) 상기 (1)의 반도체 기판 상에 식각공정을 진행하여 상기 텅스텐실리사이드 패턴 상부에 250 내지 350 Å 정도의 두께를 가지도록 상기 PE-산화막을 식각시키는 식각단계를 포함하여 이루어짐을 특징으로 하는 반도체장치의 제조방법.
2. 제 1 항에 있어서,

   상기 (2)의 식각공정은 플라즈마를 이용한 건식식각공정에 의해서 이루어짐을 특징으로 하는 상기 반도체장치의 제조방법.