KR19980039125A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR19980039125A
KR19980039125A KR1019960058082A KR19960058082A KR19980039125A KR 19980039125 A KR19980039125 A KR 19980039125A KR 1019960058082 A KR1019960058082 A KR 1019960058082A KR 19960058082 A KR19960058082 A KR 19960058082A KR 19980039125 A KR19980039125 A KR 19980039125A
Authority
KR
South Korea
Prior art keywords
impurity region
concentration impurity
substrate
gate
forming
Prior art date
Application number
KR1019960058082A
Other languages
English (en)
Other versions
KR100239707B1 (ko
Inventor
손정환
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960058082A priority Critical patent/KR100239707B1/ko
Priority to CN97117010A priority patent/CN1097304C/zh
Priority to US08/979,172 priority patent/US6010936A/en
Priority to JP09326252A priority patent/JP3079371B2/ja
Publication of KR19980039125A publication Critical patent/KR19980039125A/ko
Priority to US09/438,149 priority patent/US20010016393A1/en
Application granted granted Critical
Publication of KR100239707B1 publication Critical patent/KR100239707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 그 구성은 반도체 기판(21)상에 게이트절연막(23)을 형성하는 공정과, 상기 게이트절연막(23)상에 게이트전극(24)을 형성하는 공정과, 상기 게이트전극(24)상에 게이트캡(Gate cap)(25)을 형성하는 공정과, 상기 게이트전극(24) 양측의 기판(21)내에 고농도 불순물영역(26)을 형성하는 공정과, 상기 게이트캡(25)을 포함한 게이트전극(24)의 양측에 제 1 사이드월(27)을 형성하는 공정과, 상기 고농도 불순물영역(26)의 최고농도영역까지 상기 게이트전극(24) 양측의 기판(21)을 식각하는 공정과, 상기 기판(21)내의 고농도 불순물영역(26)을 감싸도록 저농도 불순물영역(28)을 형성하는 공정과, 상기 제 1 사이드월(27)의 표면에서 상기 식각된 게이트절연막(23)의 측면과 기판(21)의 측면까지 덮는 제2사이드월(29)을 형성하는 공정과, 상기 게이트캡(25)을 제거하는 공정과, 그리고, 상기 게이트전극(24)위와 상기 고농도 불순물영역(26)이 형성된 기판(21)상에 실리사이드층(30)을 형성하는 공정을 포함하여 구성되어, 상기 고농도 불순물영역이 기판의 표면에서 먼 위치에 형성되므로, 핫캐리어가 게이트 옥사이드나 사이드월내로 주입되는 것을 방지하고, 접합 누설전류와 쇼트채널특성의 발생을 감소시키는 효과가 있다.

Description

반도체 소자의 제조방법
도1은 종래의 일반적인 반도체 소자의 구조를 나타내는 종단면도
도2(a)∼(d)는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 종단면도
도3(a)∼(d)는 본 발명의 제2실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 종단면도이다.
*도면이 주요 부분에 대한 부호의 설명
21,41 : 반도체 기판 22,42 : 필드산화 영역
23,43 : 게이트 산화막 24,44 : 게이트전극
25,45 : 게이트 캡
26,46 : 고농도 불순물영역(heavily doped region)
27 : 제1사이드월
28,48 : 저농도 불순물영역(lightly doped region)
29 : 제2사이드월 30,49 : 실리사이드층
47 : 사이드월
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 핫 캐리어(Hot carricr)에 의한 소자 특성의 저하 현상과, 접합 누설전류(juction leakage)를 감소시키는데 적합한 MOSFET 소자의 제조 방법에 관한 것이다.
종래의 MOSFET 소자의 제조 방법에 대하여 도1를 참고하여 설명하면 다음과 같다.
먼저, 반도체 기판(11)상에 게이트산화막(12)과 게이트전극(l3) 및 나트라이드캡(Nitride cap)(14)을 순차적으로 형성한 후, 이온주입공정을 실시하여 저농도 불순물영역(lightly doped region : LDD)(17)을 형성하고, 나트라이드로 사이드월(15)을 형성한 다음, 다시 이온주입공정을 실시하여 고농도 불순물영역(heavily doped region)(16)을 형성하여 완성한다. 상기 캡(14)과 사이드월(15)은 나트라이드 대신 옥사이드(Oxide)를 사용하기도 한다.
그런데, 상기 저농도 불순물영역(LDD)(17)은 전계(electric field)를 감소시켜 핫 캐리어(Hot carrier)의 발생율을 감소시키지만, 그 핫 캐리어가 기판 표면에서 발생되기 때문에 게이트산화막(12)이나 사이드월(15)내로 쉽게 주입(injection)되어 반도체 소자의 특성을 저하시키는 단점이 있다. 또한, 사이드월(15)을 형성한 후, 이온 주입에 의하여 고도핑 영역(heavily doped region)(16)이 형성되는데, 상기 사이드월(15)의 형성을 위한 식각 공정시 필드산화영역(field oxide region)(18)의 에지(edge)에서 접합(junction) 결함이 발생하여 고농도 불순물영역(18)의 누설전류(leakage)가 증가하게 되고, 그 고농도 불순물영역(18)의 활성화(activation)시에 저도핑 영역(17)의 확산이 증가되어 쇼트채널효과(short channel effect)를 증가시키는 단점이 있었다.
본 발명은 상기와 같은 목적을 해결하기 위하여 안출한 것으로서, 그 목적은 고농도 불순물 영역을 기판의 표면에서 먼 위치에 형성하여, 핫 캐리어가 게이트 산화막이나 사이드월내로 주입되는 것을 방지하도록 하고, 접합 누설전류와 쇼트채널특성의 발생을 감소시키도록하는, 반도체 소자의 제조방법을 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 따른 반도체소자의 제조 방법은, 반도체 기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막상에 게이트전극을 형성하는 공정과, 상기 게이트전극상에 게이트캡(Gate cap)을 형성하는 공정과, 상기 게이트전극 양측의 기판내에 고농도 불순물영역을 형성하는공정과, 상기 게이트캡을 포함한 게이트전극의 양측에 제1사이드월을 형성하는공정과, 상기 고농도 불순물영역의 불순물의 최고농도영역까지 상기 게이트전극 양측의 기판을 식각하는 공정과, 상기 기판내의 고농도 불순물 영역을 감싸도록 저농도 불순물 영역을 형성하는 공정을 포함하여 구성된다. 특히, 상기 고농도 불순물영역은 기판의 표면에서 떨어져 안쪽으로 깊숙히 형성되도륵하여야 한다.
또한, 상기 공정들을 수행한 후, 상기 제 1 사이드월의 표면에서 상기 식각된 게이트절연막의 측면과 기판의 측면까지 덮는 제2사이드월을 형성하는 공정과, 상기 게이트캡을 제거하는 공정과, 상기 게이트전극위와 상기 고농도 불순물영역이 형성된 기판상에 실리사이드층을 형성하는공정을 추가로 수행할 수 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 반도체 소자의 제조 방법은, 반도체 기판상에 게이트절연막을 형성하는 공정과, 상기 게이트절연막상에게이트전극을 형성하는공정과, 상기 게이트전극상에 게이트캡(Gate cap)을 형성하는공정과, 상기 게이트전극 양측의 기판내에 고농도 불순물 영역을 형성하는공정과, 상기 고농도 불순물 영역의 불순물의 최고농도 영역까지 상기 게이트 양측의 기판을 식각하는 공정과, 상기 게이트캡과 게이트 절연막을 포함한 게이트 전극의 측면 및 상기 식각된 기판의 측면에 사이드월을 형성하는 공정과, 상기 기판내의 고농도 불순물영역을 감싸도록 저농도 불순물영역을 형성하는 공정을 포함하여 구성된다. 특히, 상기 고농도 불순물영역은 기판의 표면에서 떨어져 안쪽으로 깊숙히 형성되도록 하여야 한다.
또한, 상기 공정들을 모두 수행한 후, 상기 게이트캡을 제거하는 공정과, 상기 게이트전극위와 상기 고농도 불순물영역이 형성된 기판상에 실리사이드층을 형성하는공정을 추가로 수행할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법에 대하여 상세히 설명하기로 한다.
도2(a)∼(d)는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 종단면도이다.
먼저, 도2(a)에 도시된 바와 같이, 반도체 기판(21)에 국부산화법(local oxidation method)에 의한 분리(isolation)구조 즉, 필드산화영역(22)을 형성한 후, 상기 반도체 기판(21)상에 게이트절연막이 되는 산화막(23)을 약 40∼100Å 두께로 성장시키고, 상기 게이트산화막(23)상에 게이트전극이 되는 도핑된 폴리(doped poly) 즉, 폴리실리콘(24)을 약 1000∼3000Å 두께로 증착하고, 상기 폴리실리콘층(24)상에 게이트캡(gate cap)이 되는 산화막(Oxide)(25)을 화학기상증착(CVD)법을 사용하여 약500∼2000Å의 두께로 증착시킨다.
이어, 도2(나)에 도시된 바와 같이, 상기 산화막(25)과 폴리실리콘층(24)을 패터닝(patterning)하여 상기 게이트산화막(23)이 드러날때까지 식각 함으로써 폴리실리콘으로된 게이트전극(24)과 산화막(Oxide)으로된 게이트캡(25)을 형성한 후, 상기 게이트캡(25)을 포함한 게이트전극(24)을 마스크로 하여 상기 기판(21)내에 이온 주입을 실시하여, 상기 게이트전극(24)양측의 상기 기판(21)내에 고농도 불순물영역(26)을 형성한다. 상기 이온주입공정은 As 이온을 에너지50∼200keV, dose 2El5∼5E5cm-2, 경사(tilt)각 0∼10deg의 조건으로 하여 반도체기판(21)내로 주입함이 바람직하다. 즉, 상기와 같은 조건으로 As이온을 주입하게 되면, 도시된 바와 같이, n+형 고농도 불순물영역(26)이 반도체 기판(21)의 표면으로 부터 떨어져 안쪽 깊숙히 형성된다.
이어, 도2(다)에 도시된 바와 같이, 나트라이드(Nitride)를 약 500∼2000Å의 두께로 증착한 후 식각하여, 상기 게이트캡(25)을 포함한 게이트전극(24)의 측면에 나트라이드로된 제 1 사이드월(Sidewall)(27)을 형성한 후, 상기 게이트전극(24)의 양측에 있는 상기 기판(21)을 상기 고농도 불순물영역(26)에서 불순물의 농도가 최고인 영역까지 식각하도록 한다. 이어, 비소(As)이온 또는 인(P)이온을 반도체 기판(21)내로 주입하여 상기 고농도 불순물영역(26)을 감싸도록 하는 n-형 저농도 불순물영역(28)을 형성하는 바, 상기 이온 주입 공정에서, 비소(As)이온을 주입할 경우는 에너지 50∼200keV, dose 1E14∼5E14cm-2, 경사(tilt)각0∼10deg.을 조건으로 하고, 인(P) 이온을 주입할 경우에는 에너지 30∼100kcV, dose 1E14∼5E14cm-2, 경사(tilt)각 0∼10dcg.을 조건으로하여, 상기 이온주입공정을 수행함이 가장 바람직하다.
또한, 상기 공정들을 순차적으로 수행하여 도2(다)와 같은 반도체 소자를 구성한 후에, 도2(라)에 도시된 바와 같이, 상기 제 1 사이드월(27)의 표면에서 상기 식각된 게이트절연막(23)과 기판(21)의 측면까지 덮는 제 2 사이드월(29)을 형성하는 공정과, 상기 게이트캡(25)을 제거하는 공정, 및 상기 게이트전극(24)위와 상기 고농도 불순물영역(26)이 형성된 기판(21)상에 실리사이드층(30)을 형성하는 공정을 추가로 수행할 수 있다. 상기 제 2 사이드월(29)은 나트라이드를 500∼2000Å정도 증착하고 식각하여 형성하고, 상기 실리사이드층(30)은 Ti, Co등의 금속을 증착한 후 급속열처리(Rapid Thermal Annealing : RTA)를 실시하여 그 실리사이드층(30)을 형성한다. 상기 게이트캡(25)을 제거하는 이유는 상기 실리사이드층(30)의 형성시 선택성을 확보하기 위한 것이다. 즉, 상기 게이트전극(24)위와 고농도 불순물영역(26)이 형성된 기판(21)상에만 그 실리사이드층(30)이 선택적으로 형성되도록 하기 위한 것이다.
참고로, 상기 고농도 불순물영역(26)의 형성시 사용된 As 이온을 대신하여 BF2이온을 사용하고, 상기 저농도 불순물영역(28)의 형성시 사용된 As 이온 또는 Phos 이온을 대신하여 BF2이온 또는 B 이온을 사용할 수 있다. 또한, 상기 게이트캡(25)은 산화막(Oxide) 대신에 질화막(Nitride)을 사용하여 형성하고, 상기 제 1 및 제 2 사이드월(27)(29)은 질화막(Nitride) 대신에 산화막(Oxide)을 사용하여 형성할 수 있다.
상기 본 발명의 제 1실시예에 따른 반도체 소자의 제조 방법에 의하면, 상기 고농도 불순물영역(26)이 기판(21)의 표면에서 떨어져 있기 때문에, 캐리어(carrier)가 상기 게이트전극(24)의 에지(edge)에서 기판(21) 방향으로 이동하게 된다. 따라서, 핫캐리어(hot carrier)의 발생이 기판(21)의 표면에서 먼 위치에서 발생하기 때문에, 그 핫캐리어가 상기 게이트산화막(23)이나 사이드월(27)(29)내로 주입(injection)되는 것을 최소화 한다.
도3(a)∼(d)는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 종단면도이다.
먼저, 도3(a)에 도시된 바와 같이, 반도체 기판(41)에 국부산화법(local oxidation method)에 의한 분리(isolation)구조 즉, 필드산화영역(42)을 형성한 후, 상기 반도체 기판(41)상에 게이트절연막이 되는 산화막(43)을 약 40∼100Å 두께로 성장시키고, 상기 게이트산화막(43)상에 게이트전극이 되는 도핑된 폴리(doped poly) 즉, 폴리실리콘(44)을 약 1000∼3000Å 두께로 증착하고, 상기 폴리실리콘층(44)상에 게이트캡(gate cap)이 되는 산화막(Oxide)(45)을 화학기상증착(CVD)법을 사용하여 약500∼2000Å의 두께로 증착시킨다.
이어, 도3(b)에 도시된 바와 같이, 상기 산화막(45)과 폴리실리콘층(44)을 패터닝(patterning)하여 상기 게이트산화막(43)이 드러날때까지 식각 함으로써 폴리실리콘으로된 게이트전극(44)과 산화막(Oxide)으로된 게이트캡(45)을 형성한 후, 상기 게이트캡(45)을 포함한 게이트전극(44)을 마스크로 하여 상기 기판(41)내에 이온 주입을 실시하여, 상기 게이트전극(44) 양측의 상기 기판(41)내에 고농도 불순물영역(46)을 형성한다. 상기 이온주입공정은 As이온을 에너지50∼200keV, dose 2E15∼5E15cm-2, 경사(tilt)각 0∼10deg.의 조건으로 하여 반도체기판(41)내로 주입함이 바람직하다. 즉, 상기와 같은 조건으로 As이온을 주입하게 되면, 도시된 바와 같이, n+형 고농도 불순물영역(46)이 반도체 기판(41)의 표면으로부터 떨어져 안쪽 깊숙히 형성된다.
이어, 도3(c)에 도시된 바와같이, 상기 게이트전극(44)의 양측에 있는 상기 기판(41)을 상기 고농도 불순물영역(46)에서 불순물의 농도가 최고인 영역까지 식각한 후, 나트라이드(Nitride)를 약500∼2000Å의 두께로 증착하고 식각하여, 상기 게이트캡(45)을 포함한 게이트전극(44)의 측면에서 식각된 게이트산화막(43)과 기판(41)의 측면까지 나트라이드로된 사이드월(Sidcwall)(47)을 형성한다. 다음, 비소(As)이온 또는 인(P)이온을 반도체 기판(41)내로 주입하여 상기 고농도 불순물영역(46)을 감싸도록 하는 n-형 저농도 불순물영역(48)을 형성하는 바, 상기 이온 주입 공정에서, 비소(As) 이온을 주입할 경우는 에너지 50∼200keV, dose 1E14∼5E14cm-2, 경사(tilt)각 0∼10deg.을 조건으로 하고, 인(P) 이온을 구입할 경우에는 에너지 30∼100keV, dose 1E14∼5E14cm-2, 경사(tilt)각 0~10deg.을 조건으로 하여, 상기 이온주입공정을 수행함이 가장 바람직하다.
또한, 상기 공정들을 순차적으로 수행하여 도3(c)와 같은 반도체 소자를 구성한 후에, 도3(d)에 도시된 바와 같이, 상기 게이트캡(45)을 제거하는 공정, 및 상기 게이트전극(44)위와 상기 고농도 불순물영역(46)이 형성된 기판(41)상에 실리사이드층(49)을 형성하는 공정을 추가로 수행할 수 있다. 상기 실리사이드층(49)은 Ti, Co 등의 금속을 증착한 후 급속일처리(Rapid Thermal Annealing : RTA)를 실시하여 그 실리사이드층(49)을 형성한다. 상기 게이트캡(45)을 제거하는 이유는 상기 실리사이드층(49)의 형성시 선택성을 확보하기 위한 것이다. 즉, 상기 게이트전극(44)위와 고농도 불순물영역(46)이 형성된 기판(41)상에만 그 실리사이드층(49)이 선택적으로 형성되도록 하기 위한 것이다.
참고로, 상기 고농도 불순물영역(46)의 형성시 사용된 As 이온을 대신하여BF2이온을사용하고, 상기 저농도 불순물영역(48)의 형성시 사용된 As이온 또는 Phos 이온을 대신하여 BF2 이온 또는 B 이온을 사용할 수 있다. 또한, 상기 게이트캡(45)은 산화막(Oxide) 대신에 질화막(Nitride)을 사용하여 형성하고, 상기 사이드월(47)은 질화막(Nitride) 대신에 산화막(Oxide)을 사용하여 형성할 수 있다.
상기 본 발명의 제 2실시예에 따른 반도체 소자의 제조 방법에 의하면, 상기 제 1 실시예의 장점을 가짐은 물론이고, 도2(d)에 도시된 제 1 및 제 2사이드월(27)(29)의 형성 공정을, 도2(c)에 도시된 바와 같이 1회의 사이드월(47) 형성공정으로 단축시키는 잇점이 있다.
이상, 상세히 설명한 바와 같이 본 발명에 따른 반도체 소자의 제조 방법은, 핫캐리어에 의한 소자 특성 저하를 감소시키고, 저농도 불순물영역이 고농도 불순물영역을 충분히 감싸고 있기 때문에, 필드산화영역의 에지에서 발생되는 고농도 불순물영역의 누설전류를 최소화하며, 고농도 불순물영역이 저농도 불순물 영역보다 먼저 형성되기 때문에, 고농도 불순물 영역의 활성화(activation) 시에 저농도 불순물 영역이 확산되는 것을 방지하여 쇼트채널효과(short channel effect)를 감소시키는 효과가 있다.

Claims (22)

  1. 반도체 기판(21)상에 게이트절연막(23)을 형성하는 공정과, 상기 게이트절연막(23)상에 게이트전극(24)을 형성하는 공정과, 상기 게이트전극(24)상에 게이트캡(Gate cap)(25)을 형성하는 공정과, 상기 게이트전극(24) 양측의 기판(21)내에 고농도 불순물영역(26)을 형성하는 공정과, 상기 게이트캡(25)을 포함한 게이트전극(24)의 양측에 제 1 사이드월(27)을 형성하는 공정과, 상기 고농도 불순물영역(26)의 최고농도영역까지 상기 게이트전극(24) 양측의 기판(21)을 식각하는 공정과, 그리고 상기 기판(2l)내의 고농도 불순물영역(26)을 감싸도록 저도핑 영역(28)을 형성하는 공정을 포함하여 구성된 반도체 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 제 1 사이드월(27)의 표면에서 상기 식각된 게이트절연막(23)의 측면과 기판(21)의 측면까지 덮는 제 2 사이드월(29)을 형성하는 공정과, 상기 게이트캡(25)을 제거하는 공정과, 상기 게이트전극(24)위와 상기고농도 불순물영역(26)이 형성된 기판(21)상에 실리사이드층(30)을 형성하는 공정을 부가 구성하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서, 상기 고농도 불순물영역(26)은 반도체 기판(21)의 상부표면에서 하방향으로 떨어지도록 형성하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 게이트절연막(23)은 약 40∼100Å 두께의 산화막으로 형성된 반도체 소자의 제조 방법.
  5. 제 1 항에 있어서, 상기 게이트전극(24)은 약 1000∼3000Å 두께의 폴리실리콘(polysilicon)으로 증착 형성된 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서, 상기 게이트캡(gate cap)(25)은 약 500∼2000Å 두께의 산화막(Oxide)또는 질화막(Nitride)중의 어느 하나로 증착 형성된 반도체 소자의 제조 방법.
  7. 제 1 항에 있어서, 상기 제 1 사이드월(27)과 제 2사이드월(29)은 약 500∼ 2000Å 두께의 산화막(Oxide)또는 질화막(Nitride)중의 어느 하나로 형성된 반도체 소자의 제조 방법.
  8. 제 1 항에 있어서, 상기 고농도 불순물영역(26)과 저농도 불순물영역(28)의 불 순물은 N형 불순물 또는 P형 불순물 중의 어느 하나로 이루어진 반도체 소자의 제조 방법.
  9. 제 1 항에 있어서, 상기 고농도 불순물영역(26)은, As 이온을 에너지 50∼ 200keV, dose 2E15∼5E15cm-2, 경사(tilt)각 0∼10deg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
  10. 제 1항에 있어서, 상기 저농도 불순물영역(28)은, 비소(As) 이온을 에너지 50 ∼200keV, dose 1E14∼5E14cm-2, 경사(tilt)각 0∼10deg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
  11. 제 1 항에 있어서, 상기 저농도 불순물영역(28)은, 인(P) 이온을 에너지 30∼100kcV, dose 1E14~5E14cm-2, 경사(tilt)각 0∼10deg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
  12. 반도체 기판(41)상에 게이트절연막(43)을 형성하는 공정과, 상기 게이트절연막(43)상에 게이트전극(44)을 형성하는 공정과, 상기 게이트전극(44)상에 게이트캡(Gate cap)(45)을 형성하는 공정과, 상기 게이트전극(44) 양측의 기판(41)내에 고농도 불순물영역(46)을 형성하는 공정과, 상기 고농도 불순물영역(46)의 최고농도영역까지 상기 게이트전극(44) 양측의기판(41)을 식각하는 공정과, 상기 게이트캡(45)과 게이트절연막(43)을 포함한게이트전극(44)의 측면 및 상기 식각된 기판(41)의 측면에 사이드월(47)을 형성하는 공정과, 그리고 상기 기판(41)내의 고농도 불순물영역(46)을 감싸도록 저도핑 영역(48)을 형성하는 공정을 포함하여 구성된 반도체 소자의 제조 방법.
  13. 제 12 항에 있어서, 상기 게이트캡(45)을 제거하는 공정과, 상기 게이트전극(44)위와 상기 고농도 불순물영역(46)이 형성된 기판(41)상에 실리사이드층(49)을 형성하는공정이 부가 구성된 반도체 소자의 제조 방법.
  14. 제 12 항에 있어서, 상기 고농도 불순물영역(46)은 반도체 기판(41)의 상부표면에서 하방향으로 떨어지도록 형성하는 반도체 소자의 제조 방법.
  15. 제 12 항에 있어서, 상기 게이트절연막(43)은 약 40∼100Å 두께의 산화막으로 형성된 반도체 소자의 제조 방법.
  16. 제 12 항에 있어서, 상기 게이트전극(44)은 약 1000∼3000Å 두께의 폴리실리콘(polysilicon)으로 증착 형성된 반도체 소자의 제조 방법.
  17. 제 12 항에 있어서, 상기 게이트캡(gate cap)(45)은 약 500∼2000Å 두께의 산화막(Oxide)또는 질화막(Nitride)중의 어느 하나로 증착 형성된 반도체 소자의 제조 방법.
  18. 제 12 항에 있어서, 상기 사이드월(47)은 약 500∼2000Å 두께의 산화막 (Oxide)또는 질화막(Nitride)중의 어느 하나로 형성된 반도체소자의 제조방법
  19. 제 12 항에 있어서, 상기 고농도 불순물영역(46)과 저농도 불순물영역(48)의불순물은 N형 불순물 또는 P형 불순물 중의 어느 하나로 이루어진 반도체 소자의 제조 방법.
  20. 제 12 항에 있어서, 상기 고농도 불순물영역(46)은, As 이온을 에너지 50∼200keV, dose 2E15∼5E15cm-2, 경사(tilt)각 0∼10deg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
  21. 제 12항에 있어서, 상기 저농도 불순물영역(48)은, 비소(As) 이온을 에너지 50∼200keV, dose 1E14∼5E14cm-2, 경사(tilt)각 0∼10deg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
  22. 제 12 항에 있어서, 상기 저농도 불순물영역(48)은, 인(P) 이온을 에너지 30∼100keV, dose 1E14∼5E14cm-2, 경사(tilt)각 0∼10dcg.의 조건으로, 이온주입공정을 수행하여 형성하는 반도체 소자의 제조 방법.
KR1019960058082A 1996-11-27 1996-11-27 반도체 소자의 제조방법 KR100239707B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960058082A KR100239707B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법
CN97117010A CN1097304C (zh) 1996-11-27 1997-09-23 半导体器件的制造方法
US08/979,172 US6010936A (en) 1996-11-27 1997-11-26 Semiconductor device fabrication method
JP09326252A JP3079371B2 (ja) 1996-11-27 1997-11-27 半導体素子の製造方法
US09/438,149 US20010016393A1 (en) 1996-11-27 1999-11-10 Mosfet having doped regions with different impurity concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058082A KR100239707B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19980039125A true KR19980039125A (ko) 1998-08-17
KR100239707B1 KR100239707B1 (ko) 2000-01-15

Family

ID=19483816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058082A KR100239707B1 (ko) 1996-11-27 1996-11-27 반도체 소자의 제조방법

Country Status (4)

Country Link
US (2) US6010936A (ko)
JP (1) JP3079371B2 (ko)
KR (1) KR100239707B1 (ko)
CN (1) CN1097304C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623373B1 (ko) * 2002-07-03 2006-09-11 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 형성 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343135B1 (ko) * 1998-07-24 2002-09-18 삼성전자 주식회사 단채널효과를개선한모스트랜지스터제조방법
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6887762B1 (en) * 1998-11-12 2005-05-03 Intel Corporation Method of fabricating a field effect transistor structure with abrupt source/drain junctions
US6211023B1 (en) * 1998-11-12 2001-04-03 United Microelectronics Corp. Method for fabricating a metal-oxide semiconductor transistor
AU1621700A (en) * 1998-12-16 2000-07-03 Intel Corporation Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor
KR100280809B1 (ko) * 1998-12-30 2001-03-02 김영환 반도체 소자의 접합부 형성 방법
KR20010045138A (ko) * 1999-11-03 2001-06-05 박종섭 반도체 장치 제조방법
US6509241B2 (en) * 2000-12-12 2003-01-21 International Business Machines Corporation Process for fabricating an MOS device having highly-localized halo regions
KR100463953B1 (ko) * 2001-06-25 2004-12-30 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
CN100388441C (zh) * 2001-12-03 2008-05-14 旺宏电子股份有限公司 制作双扩散漏极的方法
KR100546369B1 (ko) * 2003-08-22 2006-01-26 삼성전자주식회사 콘택 마진을 확보할 수 있는 실리사이드막을 구비한고집적 반도체 소자 및 그 제조방법
DE10353772B4 (de) * 2003-11-18 2008-12-18 Austriamicrosystems Ag Verfahren zur Herstellung von Transistorstrukturen mit LDD
KR100520628B1 (ko) * 2003-12-26 2005-10-13 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7259050B2 (en) * 2004-04-29 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of making the same
US20060108651A1 (en) * 2004-11-22 2006-05-25 International Business Machines Corporation Lowered Source/Drain Transistors
KR100679829B1 (ko) 2005-12-29 2007-02-06 동부일렉트로닉스 주식회사 반도체 소자의 트랜지스터 제조방법
DE102006009226B9 (de) * 2006-02-28 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
WO2007100589A1 (en) * 2006-02-28 2007-09-07 Advanced Micro Devices, Inc. Transistor device having an increased threshold stability without drive current degradation
KR100771552B1 (ko) 2006-10-31 2007-10-31 주식회사 하이닉스반도체 숏 채널 효과가 억제되는 모스트랜지스터 및 그 제조방법
WO2009008082A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体デバイス及び半導体デバイスの製造方法
CN101740386B (zh) * 2008-11-25 2011-06-01 上海华虹Nec电子有限公司 闪存存储器的制作方法
US8928094B2 (en) 2010-09-03 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Strained asymmetric source/drain

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390853A (ja) * 1986-10-06 1988-04-21 Hitachi Ltd 半導体装置
US5362982A (en) * 1992-04-03 1994-11-08 Matsushita Electric Industrial Co., Ltd. Insulated gate FET with a particular LDD structure
JPH06140434A (ja) * 1992-10-26 1994-05-20 Mitsubishi Electric Corp 電界効果型トランジスタの製造方法
KR100195333B1 (ko) * 1996-09-02 1999-06-15 구본준 위상반전마스크 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623373B1 (ko) * 2002-07-03 2006-09-11 매그나칩 반도체 유한회사 Ｍｏｓ 트랜지스터 형성 방법

Also Published As

Publication number Publication date
CN1097304C (zh) 2002-12-25
JPH10163491A (ja) 1998-06-19
CN1183638A (zh) 1998-06-03
KR100239707B1 (ko) 2000-01-15
US20010016393A1 (en) 2001-08-23
JP3079371B2 (ja) 2000-08-21
US6010936A (en) 2000-01-04

Similar Documents

Publication Publication Date Title
KR100239707B1 (ko) 반도체 소자의 제조방법
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
KR940006702B1 (ko) 모스패트의 제조방법
KR100199527B1 (ko) 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법
US5770508A (en) Method of forming lightly doped drains in metalic oxide semiconductor components
US5254490A (en) Self-aligned method of fabricating an LDD MOSFET device
JPH04225529A (ja) 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法
KR950007354B1 (ko) 티탄늄 실리사이드 콘택 제조방법
US20050151203A1 (en) Temporary self-aligned stop layer is applied on silicon sidewall
KR20010076661A (ko) 반도체 소자 및 그 제조방법
KR100302941B1 (ko) 기판으로부터돌기한소스/드레인층을갖는반도체장치제조방법
KR950011782B1 (ko) Mos형 반도체장치 및 그 제조방법
US5643810A (en) Methods of forming BiCMOS semiconductor devices
US20010044191A1 (en) Method for manufacturing semiconductor device
US20020013016A1 (en) Method for fabricating semiconductor device
KR0175367B1 (ko) 반도체 장치 및 그 제조 방법
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法
JPS62229880A (ja) 半導体装置及びその製造方法
JP2757491B2 (ja) 半導体装置の製造方法
KR940010543B1 (ko) 모스 트랜지스터의 제조방법
KR100740780B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100613279B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100236265B1 (ko) 반도체장치의 제조방법
KR100226261B1 (ko) 반도체 소자의 제조 방법
KR100254045B1 (ko) 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee