JPS6390853A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＭＯＳ　（メタルオキサイドセミコンダクタ
（Ｍｅｔａｌ　０ｘｉｄｅ　Ｓｅｍ１ｃｏｎｄｕｃｔｏ
ｒ））　　トランジスタを有する半導体装置に係り、特
にソース・ドレイン耐圧の向上およびドレイン近傍で発
生したホットキャリアによる特性変動を抑制するのに好
適な半導体装置に関する。

〔従来の技術〕 従来のＭＯＳトランジスタでは、電源電圧を５■に保ち
つつ微細化を図るために、ドレイン近傍のチャネル領域
の電界を緩和する種々の工夫がなされている。

例えば、アイ・イー・イー・イー　トランザクション　
エレクトロン　デバイスイズ（ＩＥＥＥＴｒａｎｓ、　
Ｅｌｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ）イー０デイー（Ｅ
Ｄ）−２７巻、ナンバー８．第１３５９〜１３６７頁（
１９８０年８月）に示されるライトリ−・ドープト・ド
レイン（Ｌｉｇｈｔｌｙ−Ｄｏｐｅｄ−Ｄｒａｉｎ　：
以下ＬＤＤと記す。）構造のＭＯＳトランジスタが提案
されている。

第２図は、上記文献に示された従来のＬＤＤ型ＭＯＳト
ランジスタの一例の断面図である。図において、１はＳ
ｉ（シリコン）基板、２は素子分離用酸化膜、３はゲー
ト電極、４はＳｉＣ２から成るゲート酸化膜、５はゲー
ト電極被覆絶縁膜、６はゲート電極側壁スペーサ、７は
低濃度ソース・ドレイン領域、８は高感度ソース・ドレ
イン領域、９は低濃度ソース・ドレイン領域７の不純物
濃度のピークの基板表面からの深さを示す一点鎖線であ
る。すなわち、ＬＤＤ構造では、ＭＯＳトランジスタの
ソース・ドレイン領域のうち、少なくともドレイン領域
を、高濃度の不純物ドープ領域と。

該高濃度不純物ドープ領域に隣接し、チャネル領域側（
ゲート電極側）に形成された高濃度不純物ドープ領域と
同一導電型の低濃度の不純物ドープ領域とから構成する
ことを特徴とする。

このＬＤＤ型ＭＯＳトランジスタを製造するには、Ｓｉ
基板１上にゲート酸化膜４を介してゲート電極３を形成
し、まず、ゲート電極３およびゲート電極被覆絶縁膜５
をマスクとしてＳｉ基板１の表面領域に該Ｓｉ基板１と
反対導電型の不純物をドープしてゲート電極３の両側に
低濃度ソース・ドレイン領域７を形成し、次に、ゲート
電極３およびゲート電極被覆絶縁膜５の側壁に絶縁膜か
ら成る側壁スペーサ６を形成した後、この側壁スペーサ
６とゲート電極３およびゲート電極被覆絶縁膜５をマス
クとしてＳｉ基板１中に先程と同じ導電型の不純物をド
ープして高濃度ソース・ドレイン領域８を形成する。

ＬＤＤ型ＭＯＳトランジスタにおける低濃度トレイン領
域は、ドレイン領域端部近傍の電界を緩和し、アバラン
シェ降伏、および電界からエネルギーを得て高エネルギ
ー状態になったキャリア、すなわちホットキャリアの発
生を抑制する効果がある。

ところが、低濃度ドレイン領域の不純物濃度を低くして
いくと、逆に、アバランシェ降伏にょるドレイン耐圧の
低下およびホットキャリアの発生による伝達コンダクタ
ンスの低下、しきい値電圧の変動等の特性劣化が顕著と
なり、素子の信頼性が低下する。特に、ストレス時間の
初期（高電圧印加の初期）に大きな劣化が表われる。こ
れは、ＬＤＤ型ＭＯＳトランジスタの側壁スペーサに注
入されたホットキャリアに起因すると言われている。す
なわち、側壁スペーサに注入、捕獲されたホットキャリ
アが低濃度ドレイン領域をピンチオフさせ、伝達コンダ
クタンスの低下を引き起こす。

この問題に対して、側壁スペーサ直下の不純物濃度を高
くすることにより、捕獲キャリアの影響をシールドする
構造が、昭和６０年春の応用物理学会で提案された。こ
の構造をＰＬＤＤ　（プロファイルド・エル・ディー・
ディー（ＰｒｏｆｉｌｅｄＬＤＤ））構造と呼んでいる
。

しかし、このＰＬＤＤ構造では、根本的に、アバランシ
ェ降伏、およびホットキャリア発生の抑制を行っていな
い。むしろ逆に、低濃度ドレイン領域の不純物濃度が高
くなったことにより、該低濃度ドレイン領域での電界緩
和能力が低下する。

なお、ＬＤＤ型ＭＯＳトランジスタの側壁スペーサは、
例えば、特開昭５７−１０６１６９号公報に記載されて
いるように、半導体基板中にゲート絶縁膜を介してゲー
ト電極が形成されたウェハ全面に例えばＳｉＯ，膜をＣ
ＶＤ　（ケミカル　ヴエイパーデポジション（Ｃｈｅｍ
ｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｊｏｎ）　：
化学気相成長）法によって堆積し、次に、この５ｉｎ２
膜を異方性エツチングしてゲート電極の側壁にのみ残す
ことにより形成する。

ところで従来、側壁スペーサの膜構造についてはあまり
議論されてこなかった。しかし、ＣＶＤ法によって堆積
した５１０２膜は、熱酸化によって形成したＳｉｎ、膜
に比べて１−ラップ密度が大きく。

ホットキャリアが捕獲され易いという問題がある。

特に、前述のとと＜、ＬＤＤＪＷ造における側壁スペー
サ部へのホットキャリアの注入が明らかにされ始めてお
り、側壁スペーサに捕獲されるホットキャリアに起因す
る素子の信頼性の低下が顕著な問題になってきている。

〔発明が解決しようとする問題点〕

従来のＬＤＤ型ＭＯＳトランジスタでは、低濃度ドレイ
ン領域の不純物濃度を厳密に制御しないと、アバランシ
ェ降伏によるドレイン耐圧の低下およびホットキャリア
による伝達コンダクタンスの低下、しきい値電圧の変動
等が顕著となり、素子の信頼性が低下する問題があった
。

また、上記ＰＬＤＤ構造では、側壁スペーサ直下の低濃
度ドレイン領域の不純物濃度が高くなったことにより、
実質的には低濃度トレイン領域の抵抗が減少する。その
結果、低濃度ドレイン領域での電界緩和が小さくなる問
題がある。また、基板表面近傍の不純物濃度が高くなっ
た結果、トランジスタの動作時の電流路が基板表面に引
き上げられる。電流路が基板表面近傍に位置し、かつ基
板表面近傍での電界が強くなると、アバランシェ降伏の
発生点が基板表面近傍に位置することになる。これによ
り、ドレイン端近傍における側壁スペーサおよびゲート
酸化膜へのホットキャリアの注入が多くなり、逆に、上
述したホットキャリアに起因する新たな問題が発生する
。

さらに、従来技術では、側壁スペーサの膜質および膜構
造の点について配慮がされておらず、ドレイン近傍で発
生し、該側壁スペーサに注入されたホットキャリアは捕
獲され易い問題があった。

特に、トラップ準位の生成には、注入された正孔の捕獲
が強く関与しているという報告があり、従来は、正孔の
捕獲を低；賊し得る側壁スペーサ士音造は提案されてい
ない。

本発明の目的は、低；ロ度ドレイン領域の基板表面近傍
の不純物濃度を亮くすることなく、ＬＤＤ固有の側壁ス
ペーサに注入されたホラ１−キャリアに起因する特性劣
化を抑制することができ、また、併せて、アバランシェ
降伏の耐圧向上も図ることができるＭＯＳトランジスタ
を提供することにある。

これに加えて、本発明の別の目的は、ホットキャリアが
捕獲されにくい側壁スペーサを有するＭＯＳトランジス
タを提供することにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明は１次のような特徴
を有する。

まず、本発明の第１の手段は、半導体基板中にゲート絶
縁１漠を介して設けたゲート電極と、上記ゲート電極の
側壁に設けた絶縁膜から成る側壁スペーサと、上記ゲー
ト電極の両側の上記半導体基板中に設けたソース・トレ
イン領域を少なくとも有する半導体装置において、上記
ソース・ドレイン領域のうち少なくともドレイン領域と
、上記ゲート電極との間の」１記半導体基板中にソース
・トレイン領域と同一導電型の低濃度不純物トープ領域
を有し、かつ動作時に電流が流れる、上記低濃度不純物
ドープ領域と上記ソース・ドレイン領域のうち少なくと
もドレイン領域との接合部が、上記半導体基板の表面か
ら離れた深部に形成されていることを特徴とする。

この第１の手段の中の一つの態様としては、上記低濃度
不純物ドープ領域の不純物ａ度のピークが上記半導体基
板の上記深部近傍にある構造も含まれる。

また、第１の手段の別の態様としては、上記ソース・ド
レイン領域は、必ずしも低濃度および高濃度不純物ドー
プ領域から構成される必要はなく、低濃度不純物ドープ
領域と、該低濃度不純物ドープ領域に形成された穴内に
埋め込まれた例えば金属シリサイド等の低抵抗層とによ
ってソース・ドレイン領域を構成する構造も含まれる。

本発明の第２の手段は、半導体基板上にゲート絶縁膜を
介して設けたゲート電極と、上記ゲート電極の側壁に設
けた絶縁膜から成る側壁スペーサと、ゲート電極の両側
の上記半導体基板中に設けたソース・ドレイン領域を少
なくとも有する半導体装置において、上記側壁スペーサ
にドナー型不純物がドープしてあることを特徴とする。

さらに、本発明の第３の手段は、半導体基板上にゲート
絶縁膜を介して設けたゲート電極と、上記ゲート電極の
側壁に設けた絶縁膜から成る側壁スペーサと、ゲート電
極の両側の上記半導体基板中に設けたソース・ドレイン
領域を少なくとも有する半導体装置において、上記側壁
スペーサが。

中空領域を有するブリッジ型絶縁膜から成ることを特徴
とする。

〔作用〕

本発明の上記第１の手段によると、ソース・ドレイン領
域のうち少なくともドレイン領域と、ゲート電極との間
の半導体基板中に低濃度不純物ドープ領域を有するＬＤ
Ｄ型ＭＯＳトランジスタにおいて、動作時に電流が流れ
る、上記低濃度不純物ドープ領域と上記ソース・ドレイ
ン領域のうち少なくともドレイン領域との接合部を、上
記半導体基板の表面から離れた深部に形成することによ
り、側壁スペーサ直下の電流路が基板の深部に位置する
ようになる。さらに、電位の高い高濃度ドレイン領域が
基板の深部に位置するため、横方向電界強度の最大点も
基板深部に位置するようになるという作用も生じる。

このように、電流路が基板深部に位置すると、半導体基
板とゲート絶縁膜の界面（例えば５ｉ−５ｉ○２の界面
）近傍および側壁スペーサに捕獲されたキャリアの影響
を受けにくくなるという効果が生まれる。つまり、捕獲
キャリアにより低濃度不純物ドープ領域の表面近傍はピ
ンチオフするが、電流路が該ピンチオフ領域の下部にあ
れば、捕獲キャリアの影響は受けなくなる。従って、側
壁スペーサに捕獲されたキャリアに起因すると思われる
ＬＤＤ固有の伝達コンダクタンスの劣化を抑えることが
できる。

また、電流路が基板深部に位置し、横方向電界強度の最
大点が基板深部に位置すると、アバランシェ降伏の発生
点が基板深部になる。この結果。

上記５ｉ−８ｉ○２界面および側壁スペーサへのホット
キャリア注入も抑えることができるので、−層ホットキ
ャリアによる特性劣化を生じにくくさせる。

さらに、低濃度不純物ドープ領域の不純物濃度のピーク
を基板深部に設定することにより、電流路を基板深部に
位置させることもできる。

また、本発明の第２の手段によると、側壁スペーサを構
成するＳｉｎ、膜等の絶縁膜に、例えばリンや砒素等の
ドナー型不純物をドープすることにより、これらの不純
物はドナーの役割を果し、注入された正孔と再結合する
ように動作する。それによって、正孔は絶縁膜トラップ
に捕獲されにくくなる。また、例えばリンは、もともと
Ｓｉｏ２膜に存在するトラップにも弱く結合する。これ
により、ＣＶＤ法により形成されたＳｉｏ２膜中に存在
するトラップをリンにより遮蔽する効果も生まれる。

また、本発明の上記第３の手段によると、側壁スペーサ
をブリッジ型側壁スペーサ、すなわち中空の構造にする
ことにより、ゲート絶縁膜およびブリッジ型側壁スペー
サに注入されたキャリアは直ちに中空構造の空気中に脱
出することになる。

従って、側壁スペーサへのホットキャリアの捕獲効果は
無視することができるようになる。

〔実施例〕

実施例　１ 第１図は、本発明の第１の実施例のＬＤＤ型ＭＯＳトラ
ンジスタの断面図である。図において。

１はｐ　（ｎ）型Ｓｉ基板、２は素子分離用酸化膜、３
はゲート電極、４はゲート酸化膜、５はゲート電極被覆
絶縁ＩＦＪ、６はゲート電極３の側壁に形成された側壁
スペーサ、７はｎ　（ｐ）型低濃度ソース・ドレイン領
域、８はｎ　（ｐ）型高港度ソース・ドレイン領域、９
は低感度ソース・ドレイン領域７の不純物濃度のピーク
の基板表面からの深さを示す一点鎖線、１０は低濃度ソ
ース・ドレイン領域７の形成されたＳｉ基板１に形成し
た溝、１１は溝１０の側壁に形成された側゛壁酸化膜、
−１２は溝１０を形成するために、素子分離用酸化膜２
上に形成された絶縁膜で、該絶縁膜１２と側壁スペーサ
６をマスクとするエツチングにより溝１０が形成される
。

本実施例の第１の特徴は、第２図に示した従来のＬＤＤ
型ＭＯ８）−ランリスタでは、高濃度ソース・ドレイン
領域８が、Ｓｉ基板１の表面に形成しであるのに対して
、高濃度ソース・ドレイン領域８がＳｉ基板１の深部に
形成してあり、動作時に電流が流れる、低濃度ソース・
ドレイン領域７と、高濃度ソース・ドレイン領域８との
接合部がＳｉ基板１の深部に形成しである点である。こ
れにより、側壁スペーサ６の直下の電流路がＳｉ基板１
の深部に位置するようになるので、ドレイン端近傍で発
生し、Ｓｉ基板１と、ゲート酸化膜（Ｓｉｏ２膜）の界
面近傍および側壁スペーサに捕獲されたホットキャリア
の影響を受けにくくなり、伝達コンダクタンスの劣化を
抑えることができる。

また、電流路がＳｉ基板１の深部に位置し、かつ横方向
電界強度の最大点もＳｉ基板１の深部に位置することに
より、アバランシェ降伏の発生点がＳｉ基板１の深部に
なるので、上記５ｉ−８ｉｎ、界面および側壁スペーサ
へのホットキャリア注入も抑えることができ、−ｍホッ
トキャリアによる特性劣化を生じにくくさせる。

本実施例の第２の特徴は、従来のＬＤＤ型ＭＯＳトラン
ジスタでは、低濃度ソース・ドレイン領域７の深さ方向
の不純物濃度ピークが、第２図の一点鎖線９で示したよ
うに、Ｓｉ基板１の表面近傍にあるのに対して、第１図
の一点鎖線９で示すように、Ｓｉ基板１の表面から離れ
た深部に設定されていることである。従って、Ｓｉ基板
１深部の不純物濃度のピーク部分で電気抵抗が低くなる
ので、この構成によっても、電流路がＳｉ基板１の深部
に形成される。

本実施例の第３の特徴は、低濃度ソース・ドレイン領域
７に溝１０を掘り、溝１０の直下のＳｉ基板１に高濃度
ソース・ドレイン領域８を形成し、かつ溝１０の側壁に
側壁酸化膜１１を設けた点である。

この側壁酸化膜１１は、溝】０内にソース・ドレイン電
極（図示せず）が形成される際の該ソース・ドレイン電
極と、低濃度ソース・ドレイン領域７との接触バリアと
して作用し、１九により電流路をＳｉ基板１の深部に位
ｔｉさせる。

本実施例のＬＤＤ型ＭＯＳトランジスタでは。

低濃度ソース・ドレイン領域７における抵抗の低い部分
は、不純物濃度ピークである一点鎖線９で示した位置で
あるから、電流路はこの位置に沿うことになり、しかも
、高濃度ソース・ドレイン電極８がＳｉ基板１の深部に
形成されているため、電流路は高濃度ソース・ドレイン
電極８に引き寄せられる形でＳｉ基板１の深部に位置す
ることになる。なお、側壁酸化膜１１は、低感度ソース
・ドレイン領域７と高濃度ソース・ドレイン領域８との
接合部をＳｉ基板１の深部に位置させる効果がある。従
って、この側壁酸化膜１１により電流路がＳｉ基板１の
深部に形成されることがより確実になる。

本実施例の製造方法は、まず、ｐ　（ｎ）型Ｓｉ基板１
上に薄いゲート酸化膜４を形成し、その上にゲート電極
３を形成する。次いで、ゲート電極３およびその上に形
成した被覆絶縁膜５をマスクとして、−点鎖線９で示し
た位置に不純物濃度のピークがくるように、高エネルギ
ーのイオン打ち込みにより、ｎ　（ｐ）型不鈍物を基板
１の表面領域にドープし、低濃度ソース・ドレイン領域
７を形成する。続いて、公知の方法によりゲートな極３
および被覆絶縁膜５の側壁に形成した側壁スペーサ６と
、素子分離用酸化膜２の上に形成した絶ａ　ＩＦＪ　１
２をマスクとするエツチングにより自己整合的に溝１０
を掘るにの後、溝１０内（溝１０の側面および底面）に
薄い酸化膜を形成し、続いて、再び側壁スペーサ６およ
び絶縁膜１２をマスクとして。

自己整合的に溝１０の直下のＳｉ基板１の領域（低濃度
ソース・ドレイン領域７内）にｎ　（ｐ）型の不純物を
高濃度にドープして、高濃度ソース・トレイン領域８を
形成する。その後、高濃度ソース・ドレイン領域８との
電極コンタクトを形成するために、溝１０の底面の酸化
膜を異方性エツチングし。

溝１０の側面のみに側壁酸化膜１１を残す。この後、図
示はしないが、公知の方法を利用して高濃度ソース・ド
レイン領域８上にソース・ドレイン電極を形成する。

なお、上記の製造方法の例では、溝１０を形成するのに
、側壁スペーサ６と、素子分離用酸化膜２上に形成した
絶縁膜１２をマスクとするエツチングにより形成したが
、絶縁膜１２を形成しないで、側壁スペーサ６と、素子
分離用酸化膜２とをマスクとするエツチングにより形成
してもよい。しかし。

絶縁膜１２をマスクとしてエツチングした方が、素子分
離用酸化膜２の膜厚が減少せず、素子分離特性の劣化を
避けることができるので、望ましい。

実施例　２ 第３図は、本発明の第２の実施例のＬＤＤ型Ｍ○Ｓトラ
ンジスタの断面図である。なお、以下のすべての図面に
おいて、第１図と同一符号を付しであるものは、同一の
部材を示す。

本実施例は、第１図の実施例の深い低濃度ソース・ドレ
イン領域の代りに、第２図に示した従来のＬＤＤ構造と
同様の浅い低濃度ソース・ドレイン領域７を形成した実
施例である。従って、本実施例の低濃度ドレイン領域７
の不純物濃度のピークは、−点鎖線９で示すように、Ｓ
ｉ基板１の表面近傍にあるため、電流路は第１図の実施
例に比べて基板１の表面近傍に引き寄せられるが、高１
度ソース・ドレイン領域８はＳｉ基板１の深部に形成さ
れ、かつ電流の流れる。低感度ソース・ドレイン領域７
と、高濃度ソース・ドレイン領域８との接合部がＳｉ基
板１の深部に形成されているので、本実施例においても
低濃度ソース・ドレイン領域７における電流路はＳｉ基
板１の深部に位置することになり、第１の実施例と同様
の効果を有する。

実施例　３ 第４図は、本発明の第３の実施例のＬＤＤ型ＭＯＳトラ
ンジスタの断面図である。本実施例は、第３図の実施例
と比べて高１度ソース・ドレイン領域８が浅い位置に形
成してあり、低濃度ソース・ドレイン領域７と重なり合
う部分を有する実施例である。このような構造にするこ
とにより、低應度ソース・ドレイン領域７と、高濃度ソ
ース・ドレイン領域８とが確実に接続されるので、該接
続部分の抵抗が大きくなる問題点を防止できる効果があ
る。

実施例　４ 第５図は、本発明の第４の実施例のＬＤＤ型ＭＯＳトラ
ンジスタの断面図である。本実施例は、第１図の実施例
のように、深い低濃度ソース・ドレイン領域７を形成し
、かつ高濃度ソース・トレイン領域８を第１図の実施例
よりも深く形成した場合の実施例である。本実施例によ
れば、高濃度ソース・ドレイン領域８の電気抵抗を低く
することができる。また、高濃度ソース・トレイン領域
８の深さ方向の不純物濃度勾配を緩やかに設定すること
ができ、かつ、この不純物濃度の緩やかな層がＳｉ基板
１の深部に位置する結果、８１基板１内のｐｎ接合部に
おける不純物８度を低い値に設定できる。この結果、高
１度ソース・ドレイン領域８における接合耐圧を向上で
きる。

実施例　５ 第６図は、本発明の第５の実施例のＬＤｒ）型Ｍ○Ｓト
ランジスタの断面図である。本実施例は、高濃度ソース
・ドレイン領域を、低濃度ソース・ドレイン領域７のＳ
ｉ基板１に形成した溝１０内に形成した場合の実施例で
ある。すなわち、本実施例の高濃度ソース・ドレイン領
域８０は、例えば、溝１０内にＣＶＤ法により多結晶Ｓ
ｉ層を埋め込み、ｎ　（ｐ）型不純物を高濃度にドープ
することにより形成した。この構造では、電流が流れる
低濃度ドレイン領域７と高濃度ドレイン領域８０との接
合部は、Ｓｉ基板１の深部に位置したままで、高濃度ソ
ース・ドレイン領域８０の厚さを厚くすることができる
６また、高濃度ソース・ドレイン領域８０を低抵抗にす
ることができる。さらに１本構造にすると、高濃度ソー
ス・ドレイン領域８０の上面をＳｉ基板１の表面に位置
させることができ、Ｓｉ基板１の表面を平坦にできるの
で、段差が生じず、またソース・ドレイン電極の引き出
し等が容易になるという効果がある。

なお、高濃度ソース・ドレイン領域８０を上記のように
ＣＶＤ法によって形成した多結晶Ｓｉ層で構成する代わ
りに、エピタキシャル法によって形成した単結晶Ｓｉ層
によって形成し、高濃度に不純物をドープして形成して
もよい。

実施例　６ 第７図は１本発明の第６の実施例のＬＤＤ型Ｍ○Ｓトラ
ンジスタの断面図である。本実施例は。

第６図における高濃度ソース・ドレイン領域８０の下面
に例えばＣＶＤ法により形成された金属のシリサイド等
から成る低抵抗層１３を設けた場合の実施例である。低
抵抗層１３は、高濃度ソース・ドレイン領域８０の不純
物が低濃度ソース・ドレイン領域７にしみ出すのを抑え
る働きをする。低抵抗層１３は、例えば金属のシリサイ
ド等を用いてＣＶ　Ｄ法により形成することができる。

実施例　７ 第８図は、本発明の第７の実施例のＬＤＤ型ＭＯＳトラ
ンジスタの断面図である。本実施例は、第４図の実施例
の高濃度ソース・ドレイン領域８の上面を、第６図の実
施例を応用してＳｉ基板１の表面位置まで積み上げた場
合の実施例である。

すなわち、第４図の実施例における溝１０内をｎ（ｐ）
型不純物がドープされた多結晶もしくは単結晶Ｓｉ層で
埋め込んだ構造であり、本実施例の高濃度ソース・ドレ
イン領域８００は、Ｓｉ基板１に不純物をドープして形
成された領域と、Ｓｉ基板１の溝１０を埋め込み、不純
物がドープされたＳｉ層から成っている。このような構
造にすることにより、低濃度ソース・ドレイン領域７と
高濃度ソース・ドレイン領域８００との接合部をＳｉ基
板１の深部に位置させた状態で、Ｓｉ基板１の表面を平
坦にでき、ソース・ドレイン電極（図示せず。）の形成
が容易である。

実施例　８ 第９図は、本発明の第８の実施例のＬＤＤ型Ｍ○Ｓトラ
ンジスタの断面図である。本実施例では、低濃度ソース
・ドレイン領域７を二段に不純物ドープすることにより
形成する。すなわち、まず、第３図の実施例と同様に、
　ｐ　（ｎ）型Ｓｉ基板１の表面領域に、ｎ　（ｐ）型
不純物をドープして浅い低濃度ソース・ドレイン領域を
形成した後、深い溝１０を形成し、次いで、溝１０の側
面および底面からｎ　（ｐ）型の不純物を低Ｊ、１度に
ドープして図示のような低濃度ソース・トレイン領域７
を形成する。次に、溝１０の直下の８１基板１にｎ　（
ｐ）型の不純物を高濃度にドープして高濃度ソース・ド
レイン領域を形成し、さらに、溝１０内にＣＶＤ法によ
り多結晶Ｓｉ層を埋め込み、同一導電型の不純物を高濃
度にドープして高濃度ソース・ドレイン領域８００を形
成する。すなわち１本実施例では、低濃度ソース・ドレ
イン領域７と、高濃度ソース・ドレイン領域８００との
接合部をＳｉ基板１の深部に位置させる目的で、低濃度
ソース・ドレイン領域７を深さ方向に伸ばした構造とな
っている。

本構造によると、低濃度ソース・ドレイン領域７内の電
流路が、Ｓｉ基板１の深部に位置するという効果の他に
、該電流路の長さが長くなったことによる電界緩和の効
果も有する。

実施例　９ 第１０図は、本発明の第９の実施例のＬＤＤ型ＭＯＳト
ランジスタの断面図である。本実施例では、浅い低濃度
ソース・ドレイン領域７を形成した後、該低濃度ソース
・ドレイン領域７のＳ１基板１の表面に溝１０を形成し
、次いで、該溝１０の直下のＳｉ基板１に低濃度ソース
・ドレイン領域７と同−導電型の不純物を高濃度にドー
プして高濃度ソース・ドレイン領域８を形成する。次に
、溝１０内を、ＣＶＤ法により金属のシリサイド等から
成る低抵抗層１３で埋め込む（第７図の実施例を参照。

）。

この低抵抗層１３は、高濃度ソース・ドレイン領域とし
て働く。本実施例では、Ｓｉ基板１の深部まで均一な濃
度分布の高濃度ソース・ドレイン領域を形成できるので
、Ｓｉ基板１内に不純物をドープして形成した不純物濃
度勾配を有する高濃度ソース・ドレイン領域８のみを形
成した場合と比べて、電流路をＳｉ基板の深部に位置さ
せることができる。また、高濃度ソース・ドレイン領域
として働く低抵抗層１３を設けたことにより、高濃度ソ
ース・ドレイン領域８にドープされた不純物が低濃度不
純物ドープ領域７に与える影響が少ないという利点を有
する。さらに、この構造によれば、高濃度ソース・ドレ
イン領域８が電界緩和層の働きをし、高濃度ソース・ド
レイン領域１３とＳｉ基板１との間の接合耐圧の改善に
寄与する。

実施例　１０ 第１１図は、本発明の第１０の実施例のＬＤＤ型Ｍ○Ｓ
トランジスタの断面図である６本実施例は、第１図の実
施例と同様の、Ｓｉ基板１の深部に不純物濃度のピーク
値を持つ低濃度ソース・ドレイン領域７と、第１０図の
実施例と同様の、高濃度ソース・ドレイン領域として働
く低抵抗層１３を設けた場合の実施例である。本実施例
では、Ｓｉ基板１への不純物ドープによる高濃度ソース
・ドレイン領域を有さない。

本実施例の第１の特徴は、高濃度ソース・ドレイン領域
をＳｉ基板１に形成した溝１０内に埋め込んだ金属のシ
リサイド等から成る低抵抗層１３によって形成したこと
により、Ｓｉ基板１に不純物をドープして高濃度ソース
・ドレイン領域を形成する場合と比べて、高濃度ソース
・ドレイン領域の拡散による横方向の不純物の広がりを
抑えることができる点にある。このため、実効的な低濃
度ソース・ドレイン領域７の領域が長くなる。

また、本実施例の第２の特徴は、高濃度ソース・ドレイ
ン領域（低抵抗層１３）の深さを低濃度ソース・ドレイ
ン領域７の不純物濃度ピーク位置９とほぼ等しくした点
にある。このことにより、低濃度ソース・ドレイン領域
７の深部を流れる電流路がその位置を保った状態で、電
流が高濃度ソース・ドレイン領域（低抵抗層１３）に流
れることができる。

実施例　１１ 第１２図は、本発明の第１１の実施例のＬＤＤ型Ｍ○Ｓ
トランジスタの断面図である。本実施例は、高濃度ソー
ス・ドレイン領域８を、低濃度ソース・ドレイン領域７
の直下に形成し、さらに、低濃度および高濃度ソース・
ドレイン領域７，８のチャネル側に、該低濃度および高
濃度ソース・ドレイン領域７．８とは反対の導電型（す
なわち、Ｓｉ基板１と同一導電型）の、ポケット型不純
物ドープ領域１４を設けた構造になっている。このポケ
ット型不純物ドープ領域１４は、Ｓｉ基板１より高１度
であり、従って、低濃度および高：濃度ソース・ドレイ
ン領域７，８がら空乏層が拡がるのを抑える効果がある
。特に、高濃度ソース・ドレイン領域がＳｉ基板１の深
部に位置する場合は、Ｓｉ基板１の深部の不純物濃度が
低いことに伴って空乏層の拡がりはより大きくなるが、
本実施例では、ポケット型不純物ドープ領域１４により
、この問題の発生を抑える効果を有する。

上記の実施例３〜１１の実施例においても、電流が流れ
る低濃度ソース・ドレイン領域と高濃度ソース・ドレイ
ン領域との接合部が、Ｓｉ基板１の深部に形成されてい
るので、第１の実施例の場合と同様に、ホットキャリア
による特性劣化の抑制効果を有する。なお、ホットキャ
リアは主にドレイン近傍で発生するので、上記第１〜第
１１の実施例においては、ソース・ドレインのうちトレ
イン側のみで、電流が流れる低幾度領域と高濃度領域と
の接合部がＳｉ基板１の深部に設定されていれば、本発
明による効果が得られる。従って、電流が流れる低濃度
ドレイン領域と高濃度ドレイン領域との接合部のみを基
板の深部に形成してもよい。

実施例　１２ 第１３図は、本発明の第１２の実施例のＬＤＤ型ＭＯＳ
トランジスタの断面図である。図において、１はｐ　（
ｎ）型Ｓｉ基板、３はゲート電極、４はゲート酸化膜、
６０はゲート電極３の側壁に形成されたＳｉｎ、膜から
成る側壁スペーサ、７はｎ　（ｐ）型低濃度ソース・ド
レイン領域、８はｎ　（ｐ）型高濃度ソース・ドレイン
領域である。低濃度ソース・ドレイン領域７は、ゲート
電極３をマスクとして不純物をドープすることにより自
己整合に形成され、また、高濃度ソース・ドレイン領域
８は。

ゲート電極３および側壁スペーサ６０をマスクとして不
純物をドープすることにより自己整合に形成される。

ここで、側壁スペーサ６０は、従来、不純物を混入しな
いＳｉＯ□等から成る絶縁膜によりＣＶＤ法によって形
成していた。これに対して、本実施例は、ＬＤＤ構造の
側壁スペーサ６０に例えばリン（Ｐ）等のドナー型不純
物がドープしてあることを特徴とする。従って、本実施
例によれば、側壁スペーサ６０中のリンが、注入された
ホットホールに対して電子を供給する働きをする。この
結果、トラップ準位形成の引き金となるホットホールが
Ｓｉｏ２膜中で捕獲される前に、供給された電子によっ
て消滅するため、側壁スペーサ６０へのホットキャリア
の注入、捕獲による特性劣化を抑制することができる。

また、リンは、ＣＶＤ法により形成した酸化膜中のトラ
ップと弱く結合するので、トラップを遮蔽する効果も生
まれる。

なお、側壁スペーサ６０にドープする不純物としては、
ドナーとなる元素であればよく、リン以外には砒素（Ａ
　ｓ　）などを用いることができる。また、ＮＭＯ５，
ＰＭＯ８のどちらに対しても、ドナー型不純物を側壁ス
ペーサ６０にドープする。

実施例　１３ 第１４図は、本発明の第１３の実施例のＬＤＤ型Ｍ○Ｓ
トランジスタの断面図である。図において、５はゲート
電極３上に形成されたゲート電（罎被覆絶縁膜、１５は
ブリッジ型側壁スペーサ、１６はブリッ・ジ型側壁スペ
ーサ１５の中空領域である。すなわち、本実施例は、第
１３図の側壁スペーサをブリッジ型に形成した場合の実
施例である。本実施例によるブリッジ型側壁スペーサ１
５と、ゲート酸化膜４との間には、中空領域１６が存在
する。従って、本実施例によれば、低濃度ソース・ドレ
イン領域７で発生し、ゲート酸化膜４へ注入されたホッ
トキャリアは、ゲート酸化膜４をつき抜けて中空領域１
６へ飛び出す。この結果、本来は、中空領域１６の代わ
りに存在する側壁スペーサの絶縁膜によって捕獲される
はずのホットキャリアが捕獲されないことになる。従っ
て、本実施例によれば、ホットキャリアの注入に起因す
る特性劣化が抑制できる効果がある。

次に、本実施例のＬＤＤ型ＭＯＳトランジスタの製造方
法を第１４図および第１５図を用いて説明する。

まず、ｐ　（ｎ）型Ｓｉ基板１上に形成したゲート酸化
膜４上にゲート電極３およびゲート電極被覆絶縁膜５を
形成した後、該ゲート電極３およびゲート電極被覆絶縁
膜５をマスクとしてｎ　（ｐ）型不純物をドープして、
自己整合にｎ　（ｐ）型低濃度ソース・ドレイン領域７
を形成する。

次に、ブリッジ型側壁スペーサを形成するが、まず、ウ
ェハ全面にＳｉ、Ｎ４膜等の絶縁膜（後で形成するブリ
ッジ型側壁スペーサを構成する絶縁膜とエツチング選択
性のある絶縁膜）をＬＰＧＶＤ（ロープレッシャーシー
　ヴイ　ディー（ＬｏｗＰｒｅｓｓｕｒｅ　ＣＶ　Ｄ　
）　：低圧ＣＶＤ）法を用いて堆積する。続いて、該Ｓ
ｉ、Ｎ４膜を異方性エツチングし、ゲート電極３の側壁
に、後で形成すべき中空領域１６の形状に対応させて該
Ｓｉ、Ｎ４膜を残す（第１５図のＳｉ、Ｎ４膜１６０）
　。

次に、ゲート電極被覆絶縁膜５、ゲート電極３およびＳ
ｉ、Ｎ４膜１６０上に、ＣＶＤ法により絶縁膜（Ｓｉｎ
２膜）１５′を堆積する。

次に、この状態で、ｎ　（ｐ）型不純物を高濃度にドー
プして、自己整合的にｎ　（ｐ）型高濃度ソース・ドレ
イン領域８を形成する。

次に、ゲート電極３の側壁に残ったＳｉ、Ｎ４膜１６０
をエツチング除去して中空領域１６を形成するために、
素子分離用酸化膜（図示せず。）上に形成された絶縁膜
１５′の一部を、ホトマスクを用いてエツチングし、第
１５図に示すように、ブリッジ型側壁スペーサ１５を形
成する。この結果、ゲート電極３の側壁に形成されたＳ
ｉ、Ｎ４膜１６０が露出するので、ウェットエツチング
により該Ｓｉ、Ｎ、膜１６０をブリッジ型側壁スペーサ
１５によって覆われ゛た部分まで除去刷ることができ、
従って、ブリッジ型側壁スペーサ１５の下部に中空領域
１６を形成できる。

実施例　１４ 第１６図は、本発明の第１４の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、第１３図の実施例に
示すＬＤＤ構造の代りに、ＧＬＤＤ　（グレイディト　
エル・ディー・ディー（Ｇｒａｄｅｄ　Ｌ　ＤＤ））構
造に適用した場合の実施例である。図において、１７は
緩傾斜型ソース・ドレイン領域である。

まず、ゲート電極３をマスクとして自己整合的に、緩傾
斜型ソース・ドレイン領域１７を形成し、続いて、第１
３図の実施例のように、ゲート化４＠３の側壁にリンあ
るいは砒素をドープした側壁スペーサ６０を形成する。

次に、側壁スペーサ６０およびゲート電極３をマスクと
して不純物をドープし、高濃度ソース・ドレイン領域８
を自己整合的に形成する。

本実施例によれば、緩傾斜型ソース・ドレイン領域１７
で発生し、側壁スペーサ６０に注入されるホットキャリ
アが捕獲されるのを抑制する。

実施例　１５ 第１７図は、本発明の第１５の実施例のＭＯＳトランジ
スタの断面図である。第１６図のＧＬＤＤ構造の実施例
では、ゲート電極をマスクとする不純物ドープにより緩
傾斜型ソース・ドレイン領域１７を形成したが、本実施
例は、緩傾斜型ソース・トレイン領域１７を、リンある
いは砒素をドープした側壁スペーサ６０をマスクにして
不純物をドープすることにより自己整合的に形成したＤ
ＤＤ　（ダブルディフユーズド　ドレイン：　Ｄｏｕｂ
ｌｅ　ＤｉｆｆｕｓｅｄＤｒａｉｎ）構造に適用した場
合の実施例である。本構造では、高濃度ソース・ドレイ
ン領域８も側壁スペーサ６０をマスクとする不純物ドー
プによって形成する。

本実施例によっても、側壁スペーサ６０にリンあるいは
砒素がドープされているので、側壁スペーサ６０におけ
るポットキャリアの捕獲を抑制することができる。

実施例　１６ 第１８図は１本発明の第１６の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、リンあるいは砒素を
ドープした側壁スペーサ６０をマスクにして、高濃度ソ
ース・ドレイン領域８をオフセット型に、すなわちゲー
ト電極３と重ならないように形成したＳＤ（シングル　
ドレイン（ＳｉｎｇｌｅＤｒａｉｎ））構造に適用した
場合の実施例である。オフセット型のＳＤ溝構造したこ
とにより、ドレイン領域端で発生したホットキャリアは
、側壁スペーサ６０に注入され易くなるが、側壁スペー
サ中６０にリンあるいは砒素がドープしであるため、ホ
ットキャリアが捕獲されにくく、従って、ホットキャリ
アの注入による特性劣化を抑制できる。

実施例　１７ 第１９図は、本発明の第１７の実施例のＬＤＤ型ＭＯＳ
トランジスタの断面図である。本実施例は。

第１８図の実施例の場合より、さらにオフセット構造に
した。すなわち高濃度ソース・ドレイン領域８をゲート
電極３から離して形成した場合である。

このため、チャネル部には、高濃度ソース・ドレイン領
域８と同一導電型の不純物をドープして埋め込みチャネ
ル層１８を形成し、伝達コンダクタンスの低下を抑えて
いる。本実施例によっても、側壁スペーサ６０にリンあ
るいは砒素がドープしであるため、ホットキャリアが側
壁スペーサ６０に捕獲されにくい効果がある。

実施例　１８ 第２０図は、本発明の第１８の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、第１４図に示したブ
リッジ型側壁スペーサ１５を有する実施例において、ド
レイン構造をＬＤＤ構造から、第１６図に示したＧＬＤ
Ｄ型の構造にした場合の実施例である。

実施例　１９ 第２１図は、本発明の第１９の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、第１７図に示した実
施例と同様に、第１４図の実施例におけるドレイン構造
の代りに、ＤＤＤ型の構造にした場合の実施例である。

実施例　２０ 第２２図は１本発明の第２０の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、第１４図に示した実
施例において、ドレイン構造を第１８図に示したＳＤ溝
構造した場合の実施例である。

実施例　２１ 第２３図は、本発明の第２１の実施例のＭＯＳトランジ
スタの断面図である。本実施例は、第１４図に示した実
施例において、第１９図に示した実施例と同様に、ＳＤ
稙造（第２２図）をさらにオフセット構造にし、かつ埋
め込みチャネル層１８を設けた場合の実施例である。

なお、第２０図から第２３図に示した実施例】８〜２１
では、第１４図に示した実施例の場合と同様の効果が得
られる。

実施例　２２ 第２４図は、本発明の第２２の実施例のＬＤＤ型ＭＯＳ
トランジスタの断面図である。本実施例は、第１４図の
実施例に示したゲート電極被覆絶縁膜５を除いた場合の
実施例である６本構造によっても、第１４図の実施例の
場合と同様の効果が得られる。

実施例　２３ 第２５図は、本発明の第２３の実施例のＬＤＤ型ＭＯＳ
トランジスタの断面図である。本実施例は。

第１図に示した実施例のように、動作時に電流が流れ込
む低濃度ソース・ドレイン領域７と高濃度ソース・ドレ
イン領域８との接合部をＳｉ基板１の深部に形成し、か
つ側壁スペーサ６の代わりに、第１４図に示した実施例
のように、中空領域１６を有するブリッジ型側壁スペー
サ１５を形成した場合の実施例である。

本実施例によれば、側壁スペーサ１５の直下において、
動作時に電流路がＳｉ基板１の深部に形成されるので、
ゲート酸化膜４あるいは側壁スペーサ１５に捕獲された
キャリアの影響を受けにくく、かつアバランシェ降伏の
発生点もＳｉ基板１の深部になるので、ゲート酸化膜４
あるいは側壁スペーサ１５へのホットキャリアの注入も
抑えることができる。また、高濃度ソース・ドレイン領
域がＳｉ基板１の深部に位置するため、横方向電界強度
の最大点も基板深部に位置する。

加えて、本実施例の側壁スペーサは、ブリッジ型側壁ス
ペーサ１５で構成され、中空領域１６を有するので、ゲ
ート酸化膜４へ注入されたホットキャリアは、ゲート酸
化膜４をつき抜けて中空領域１６へ飛び出し、ホットキ
ャリアが捕獲されない。従って、本実施例では、ホット
キャリアに起因する特性劣化を極めて効果的に抑制でき
る効果がある。

ところで、第１図、第３〜第１２図の実施例の側壁スペ
ーサ６、並びに第１４図、第２０〜２５図に示したブリ
ッジ型側壁スペーサ１５にリンあるいは砒素等のドナー
型不純物をドープしてもよい。このような構造にすると
、低濃度ソース・トレイン領域および高濃度ソース・ト
レイン領域の接合部をＳｉ基板１の深部に形成したこと
により側壁スペーサに注入されたホットキャリアの悪影
響を回避する効果、あるいは側壁スペーサをブリッジ型
側壁スペーサにし、中空領域１６を設けたことによる側
壁スペーサへのホットキャリアの捕獲防止効果に加えて
、側壁スペーサ６あるいは１５中にドープされたリンあ
るいは砒素等のドナー型不純物によってもホットキャリ
アの捕獲現象が抑制されるので、より一層ホットキャリ
アによる特性劣化の抑制ができる。

以上本発明の実施例について説明したが、本発明は、上
記実施例に限定されないことはもちろんである。また、
本発明は、ＮＭＯＳ、ＰＭＯ３どちらに対しても適用で
きる。さらに、上記実施例を種々組み合わせることが可
能であり、本発明の思想の範囲内で様々な変形、改良が
あり得ることは、いうまでもない。

〔発明の効果〕

以上説明したように、本発明によれば、側壁スペーサに
注入、捕獲されたホットキャリアの影響、あるいは側壁
スペーサに注入されたホットキャリアが捕獲される現象
を抑制できるので、側壁スペーサへのホットキャリアの
注入による伝達コンダクタンスの劣化、しきい電圧の変
動等のＭＯＳトランジスタの特性劣化を抑制できる。こ
の結果、高信頼性のデバイスが実現でき、素子の寿命は
２倍程向上する。

さらに、電流が流れる低濃度不純物ドープ領域と高濃度
不純物ドープ領域との接合部を基板深部に設ける構成で
は、横方向電界強度の最大点が基板深部に位置するため
、アバランシェ降伏の発生点も基板深部に位置するよう
になり、ゲート絶縁膜へのホットキャリアの注入が抑制
でき、この点においてもホットキャリアによる特性劣化
に対する高信頼性を達成できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のＬＤＤ型ＭＯＳトラン
ジスタの断面図、第２図は従来のＬＤＤ型ＭＯＳトラン
ジスタの断面図、第３図〜第１４図は本発明の第２〜１
３の実施例のＭＯＳトランジスタの断面図、第１５図は
第１４図の構造を製造する過程で表われる部分構造図、
第１６図〜第２５図は本発明の第１４〜２３の実施例の
ＭＯＳトランジスタの断面図である。 １・・・ｐ　（ｎ）型Ｓｉ基板 ２・・・素子分離用酸化膜 ３・・・ゲート電極 ４・・・ゲート酸化膜 ５・・・ゲート電極被覆絶縁膜 ６．６０・・・側壁スペーサ ７・・・ｎ　（ｐ）型低濃度ソース・ドレイン領域８．
８０．８００−　ｎ　　（ｐ　）型高濃度ソース、ドレ
イン領域 ９・・・低濃度ソース・ドレイン領域の不純物濃度ピー
クの基板表面からの位置 １０・・・溝 １１・・・側壁酸化膜 １２・・・絶縁膜 １３・・・低抵抗層 １４・・・ポケット型不純物ドープ領域１５・・・ブリ
ッジ型側壁スペーサ １６・・・中空領域 １７・・・緩傾斜型ソース・ドレイン領域１８・・・埋
め込みチャネル層 代理人弁理士　　中　村　純之助 ２５図 夛６郭 ６１輿ｊ望スヘ’−Ｗ ８．８０　寂（ｐ）♂Ｌ山〕乳襞ソース　とロン願Ｊへ
゛２７図 １２８図 卆９関 才１０シｉ チ１１　図 矛１２図 ６４則ちチ又へ０−７ 矛」３図 才１４図 如 才１８真 を１９閥 ６０　　：ｉ！’ｌ仝Ｉス八６−ｔ？ へ８−Ｌ灼込Ｊす午りン１し、書 才２３図 矛２４図 令　　　　　　　　　伽 Ｃｑ 獅

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上にゲート絶縁膜を介して設けたゲート
   電極と、上記ゲート電極の側壁に設けた絶縁膜から成る
   側壁スペーサと、上記ゲート電極の両側の上記半導体基
   板中に設けたソース、ドレイン領域を少なくとも有する
   半導体装置において、上記ソース、ドレイン領域のうち
   少なくともドレイン領域と、上記ゲート電極との間の上
   記半導体基板中に低濃度不純物ドープ領域を有し、かつ
   動作時に電流が流れる、上記低濃度不純物ドープ領域と
   上記ソース、ドレイン領域のうち少なくともドレイン領
   域との接合部が、上記半導体基板の表面から離れた深部
   に形成されていることを特徴とする半導体装置。 ２、上記低濃度不純物ドープ領域の内部、あるいはその
   下面に上記ソース、ドレイン領域が設けてあることを特
   徴とする特許請求の範囲第１項記載の半導体装置。 ３、上記低濃度不純物ドープ領域の不純物濃度のピーク
   が上記半導体基板の上記深部近傍にあることを特徴とす
   る特許請求の範囲第１項または第２項記載の半導体装置
   。 ４、上記ソース、ドレイン領域が、上記低濃度不純物ド
   ープ領域に形成された穴内に埋め込められ、かつ高濃度
   に不純物がドープされた半導体層によって形成されてい
   ることを特徴とする特許請求の範囲第１項記載の半導体
   装置。 ５、上記ソース、ドレイン領域が、上記低濃度不純物ド
   ープ領域に形成された穴内に埋め込められた低抵抗層に
   よって形成されていることを特徴とする特許請求の範囲
   第１項記載の半導体装置。 ６、半導体基板上にゲート絶縁膜を介して設けたゲート
   電極と、上記ゲート電極の側壁に設けた絶縁膜から成る
   側壁スペーサと、ゲート電極の両側の上記半導体基板中
   に設けたソース、ドレイン領域を少なくとも有する半導
   体装置において、上記側壁スペーサにドナー型不純物が
   ドープしてあることを特徴とする半導体装置。 ７、半導体基板上にゲート絶縁膜を介して設けたゲート
   電極と、上記ゲート電極の側壁に設けた絶縁膜から成る
   側壁スペーサと、ゲート電極の両側の上記半導体基板中
   に設けたソース、ドレイン領域を少なくとも有する半導
   体装置において、上記側壁スペーサが、中空領域を有す
   るブリッジ型絶縁膜から成ることを特徴とする半導体装
   置。