KR19980032036A - 반도체 제조 시스템 - Google Patents
반도체 제조 시스템 Download PDFInfo
- Publication number
- KR19980032036A KR19980032036A KR1019970005094A KR19970005094A KR19980032036A KR 19980032036 A KR19980032036 A KR 19980032036A KR 1019970005094 A KR1019970005094 A KR 1019970005094A KR 19970005094 A KR19970005094 A KR 19970005094A KR 19980032036 A KR19980032036 A KR 19980032036A
- Authority
- KR
- South Korea
- Prior art keywords
- lot
- storage device
- processing
- inspection
- time
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- General Factory Administration (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
저장장치에서의 로트의 대기시간을 효율적으로 이용하여, 반도체 제조에 필요한 기간을 보다 한층 단축시킬 수 있는 반도체 제조시스템을 제공한다.
복수의 반도체 웨이퍼를 포함하는 로트(5)가 저장장치(4)에 보관되어 있는 동안에, 측정장치(2a∼2c), 검사장치(3a∼3c) 및 이물질제거 장치(6a, 6b) 등의 비가공처리 장치에 의해 로트(5)내의 반도체 웨이퍼를 비가공 처리한다.
Description
본 발명은 반도체 제조시스템에 관한 것으로, 특히, 각각이 복수개의 반도체 웨이퍼를 가지는 로트(lot) 단위로 반도체 웨이퍼를 처리하는 반도체 제조시스템에 관한 것이다.
도 11은, 종래의 반도체 제조라인의 구성을 도시한 개략도이다. 도 11에 도시한 바와 같이, 종래의 반도체 제조라인에서는 처리장치(1a∼1g), 측정장치(2a∼2c), 검사장치(3a) 및 저장장치(4)가 개별적으로 배치되어 있다. 통상, 반도체 제조라인에 있어서는, 24장 정도의 반도체 웨이퍼를 하나의 로트(5)로 설정하고, 각 로트(5)에 대응하여 각 처리장치(1a∼1g), 측정장치(2a∼2c) 및 검사장치(3a)의 동작이 행해진다. 각 로트(5)는 처리장치(1a∼1g), 측정장치(2a∼2c) 및 검사장치(3a)가 동작하기 전에는 저장장치(4)에 저장된다.
도 12에는, 종래의 반도체 제조라인의 제조과정의 일례를 설명하기 위한 개략적인 흐름도가 도시되어 있다. 도 12에 도시한 바와 같이, 로트(5)(도 11 참조)는 처리장치(1a)에 의해 처리된 후, 저장장치(4)에 반송되어 저장장치(4)내에서 대기한다. 이 저장장치(4)에서 대기한 후, 로트(5)는 처리장치(1b)에 의해 처리되고, 계속해서 측정장치(2a)에 의해 로트(5)를 측정한 다음 저장장치(4)내에서 대기한다. 저장장치(4)내에서 대기한 후, 로트(5)는 처리장치(1c)에 의해 처리됨과 동시에, 저장장치(4)내에서 대기한다. 저장장치(4)내에서 대기한 후, 저장장치(4)의 외부로 반출된 로트(5)는 검사장치(3a)에 의해 검사된다. 종래의 제조방법에 있어서는, 전술한 바와 같이, 처리장치, 측정장치 및 검사장치에 의해 로트(5)가 처리되는 동안을 제외하고는, 로트(5)는 저장장치(4)내에 보관되어 있었다.
도 13은, 종래의 일반적인 분리산화막을 형성하는 제조과정의 처리조건을 도시한 개략도이다. 도 13에 도시한 바와 같이, 우선 레서피(recipe)(처리조건) 1에 따라 산화막을 200Å의 두께로 형성한다. 이렇게 형성된 산화막의 두께는 레서피 1의 조건1 에서 측정된다. 그 다음, 질화막이 레서피 1에 따라 1000Å의 두께로 형성된 후, 질화막의 두께가 레서피2의 조건2에서 측정된다. 다음에, 포토리소그래피공정이 레서피1의 조건1 에서 행해진다.
종래의 반도체 제조라인에서는 도 14에 도시한 바와 같이, 반도체 장치가 완성될 때까지의 제조시간 중, 30%의 시간이 실제 제조공정에 필요한 시간이지만, 60%의 시간은 로트(5)가 저장장치(4)내에 방치되어 있는 시간이다. 이 경우, 다음과 같은 문제가 발생한다.
반도체 제조라인에 있어서는, 세정실(clean room)을 유지하기 위한 비용이 상당히 들기 때문에, 가공되지 않은 웨이퍼가 디바이스로서 완성될 때까지의 세정실에 남아 있는 시간을 단축할 필요가 있다. 그러나, 상기와 같이 종래의 반도체 제조라인에서는, 반도체 장치가 완성될 때까지 소요되는 시간중에서 60%는 로트(5)는 실제로 제조되지 않고 저장장치에 보관된 상태이다. 따라서, 로트가 세정실에 머무는 시간을 효율적으로 단축하기가 곤란하여, 세정실의 유지비를 절감하는 데에 문제점이 있었다.
또한, 디바이스의 생산성(품질양호율)을 향상시키기 위해서는, 검사공정이나 측정공정을 행해야만 하는데, 이들 공정에는 시간이 걸리고, 상기한 바와 같이 저장장치 내에서 대기하는 시간이 소요되기 떼문에, 실제의 제품생산시에는 검사공정과 측정공정을 생략하거나 공정시간을 단축하게 된다. 이 때문에, 디바이스의 생산성을 더욱 향상시키는 데에 한계가 있었다. 한편, 디바이스의 생산성을 향상시키기 위해서 검사공정과 측정공정을 마련할 경우에는, 검사공정과 측정공정에 소요되는 시간을 단축할 필요가 있다. 이를 위해, 예를들면 검사장치에 고속의 화상처리시스템과 로보트를 구비할 필요가 있고, 그 결과 검사장치에 필요로 하는 비용이 상승되는 문제점이 발생된다. 이와 같이 설비비용이 상승함에 따라 반도체 디바이스의 가격이 고가로 되는 단점이 있었다.
또한, 웨이퍼를 가공한 후의 웨이퍼의 표리면(表裏面), 특히 뒷면에는 가공에 따른 부생성물 등의 이물질이 대량으로 부착되는 현상이 알려져 있다. 제조과정 중에서, 다음공정의 전처리로서 습식세정(wet cleaning)을 웨이퍼에 대해 일괄처리할 때, 인접하는 웨이퍼 표면에 전술한 이물질이 부착된다. 이와 같은 상태를 방지하기 위해서는 이물질 제거공정이 필요하지만, 종래의 제조시스템에서는, 상기한 바와 같이 제조시간 전체를 단축해야 하기 때문에 제품의 생산성을 저하시키더라도 이물질제거 공정을 부득이 생략해야만 하는 경우가 있었다. 이 때문에, 제품의 생산성을 향상시키는 데에 어려운 점이 있었다.
따라서, 본 발명의 목적은 반도체 장치의 제조시간을 단축시킬 수 있는 반도체 제조시스템을 제공하는 데에 있다.
본 발명의 다른 목적은, 반도체 장치의 제조시간을 단축시키고, 제품의 생산성을 향상시키는 데에 필요한 검사공정과 측정공정을 마련할 수 있는 반도체 제조시스템 제공하는 데에 있다.
과제를해결하기위한수단
본 발명의 청구항 1에 따른 반도체 제조시스템은, 복수의 반도체 웨이퍼를 가지는 로트마다 반도체 웨이퍼를 가공하는 반도체 제조시스템으로서, 복수의 가공처리 장치와, 저장장치와, 복수의 비가공 처리장치를 구비하고 있다. 각 처리장치는 로트내의 반도체 웨이퍼를 가공하며, 저장장치는 가공처리 장치에 의한 로트내의 반도체 웨이퍼를 가공처리하지 않는 동안, 반도체 웨이퍼를 보관해 두기 위한 것이다. 비가공처리 장치는, 저장장치와 연휴하여 설치되어 있고, 로트내의 반도체 가공이외의 검사, 측정 및 이물질제거의 어느 한 공정을 실행한다. 그리고, 로트가 저장장치에 보관되어 있는 동안에, 비가공처리 장치에 의해 로트내의 반도체 웨이퍼의 비가공처리를 행한다. 이와 같이 청구항 1에 따른 발명에서는 로트가 저장장치에 보관되어 있는 동안 검사, 측정 및 이물질제거의 어느 한 공정을 실행하는 비가공처리 장치에 의해 로트내의 반도체 웨이퍼를 비가공처리함으로써, 로트가 저장장치에 보관되어 있는 시간을 효율적으로 이용하여 검사 및 측정 등을 행한다. 따라서, 저장장치내에서의 대기시간과는 별도로 검사공정 및 측정공정을 위한 시간을 필요로 하는 경우에 비하여 그 검사공정 및 측정공정의 시간만큼 반도체 제조시간을 단축할 수 있게 된다. 또한, 이와 같이 저장장치의 대기시간내에서 검사, 측정 및 이물질 제거 등을 행함으로써, 저장장치의 대기시간내라면 검사, 측정 및 이물질 제거를 가능한 한 행할 수 있고, 따라서, 제조시간을 단축하면서 디바이스 정체를 향상시킬 수 있다.
청구항 2에 따른 발명에서는, 상기 청구항 1의 구성에 있어서, 저장장치가, 로트를 보관하는 보관영역과, 적어도 하나의 비가공처리 장치를 수납하는 부가기능 영역을 포함하도록 구성한다. 이와 같이 구성하면, 저장장치내에서의 로트가 대기할 때에 용이하게 그 로트를 검사하거나 측정할 수 있다.
청구항 3에 따른 발명은, 상기 청구항 1의 구성에 있어서, 검출수단과 표시수단을 재차 구비한다. 검출수단은, 비가공처리에 따른 검사·측정결과에 기초하여 로트 마다 디바이스 특성을 지닐 때 계열적인 변동을 검출한다. 표시수단에서는, 검출수단에 따른 결과를 표시한다. 이와 같이 로트 마다 디바이스 특성을 지닐 때 계열적인 변동을 표시수단에 의해 표시시킴으로써, 제조공정 관리자가 용이하게 각 제조공정상태를 파악할 수 있게 된다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 제조시스템을 도시한 개략도.
도 2는 도 1에 도시한 반도체 웨이퍼를 수납하기 위한 케이스와 기억매체를 도시한 부분확대도.
도 3은 반도체 웨이퍼를 보존하는 카세트에 기억매체가 직접 장착될 경우의 구성을 도시한 개략도.
도 4는 제 1 실시예에 따른 제조과정의 조건을 도시한 도면.
도 5는 도 12에 도시한 종래의 제조과정에 대응하는 제 1 실시예에 따른 제조과정을 설명하기 위한 흐름도.
도 6은 본 발명의 제 3 실시예에 따른 반도체 제조 시스템을 도시한 개략도.
도 7은 본 발명의 제 4 실시예에 따른 반도체 제조시스템을 도시한 개략도.
도 8은 본 발명의 제 5 실시예에 따른 반도체 제조시스템의 제조 순서를 도시한 도면.
도 9는 도 8에 대응한 흐름도.
도 10은 본 발명의 제 6 실시예에 따른 반도체 제조 시스템의 제어를 설명하기 위한 흐름도.
도 11은 종래의 반도체 제조 시스템을 도시한 개략도.
도 12는 도 11에 도시한 종래의 반도체 제조 시스템을 이용한 제조 과정을 도시한 도면.
도 13은 종래의 일반적인 분리산화막을 형성할 때의 제조 순서를 도시한 도면.
도 14는 종래의 반도체 제조기간의 내역을 설명하기 위한 그래프.
*도면의 주요부분에 대한 부호의 설명*
1a∼1g: 처리장치2a∼2c: 측정장치
3a∼3c: 검사장치4: 저장장치
4a: 보관 영역4b: 부가기능 영역
5: 로트(lot)6a, 6b: 이물질 제거장치
7a: 컴퓨터 7b: 호스트 컴퓨터
11, 11a, 11b: 테이타 기록 판독기17: 기억매체
20: 네트워크22: 표시 시스템
23: 퍼지 라인24: 퍼지 플러그
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
(제 1 실시예)
본 발명의 제 1 실시예에 따른 반도체 제조 시스템은, 도 1에 도시한 바와 같이, 종래와 마찬가지로 로트(5)내의 반도체 웨이퍼에 대하여 가공처리를 행하는 처리장치(1a∼1g), 반도체 웨이퍼를 측정하는 측정장치(2a∼2c) 및 반도체 웨이퍼를 검사하는 검사장치(3a∼3c)로 구성되어 있다. 제 1 실시예에서는, 저장장치(4)가 각 로트(5)를 보관하기 위한 보관영역(4a)와 각 로트의 검사 및 측정을 위한 부가기능영역(4b)을 포함하고 있다. 부가기능영역(4b)에는 측정장치(2a∼2c), 검사장치(3a,3c) 및 이물질 제거장치(6a, 6b)가 마련되어 있다. 도 1에 도시한 바와 같이, 부가기능영역(4b)은 저장장치(4) 내부에 마련해도 무방하고, 저장장치(4)의 측면에 밀착하여 설치하는 밀착설치형 또는 저장장치(4)에 인접하여 설치하는 인접설치형으로 설치해도 무방하다. 경우에 따라서는, 이들 3종류를 혼합하여 설치하여도 무방하다.
저장장치(4)에는 내부의 정보관리수단으로서의 컴퓨터(7a)가 설치되어 있다. 이 컴퓨터(7a)는 각 장치(1a∼1g, 2a∼2c, 3a∼3c, 6a, 6b)와 접속되어 있는 네트웍(20)을 이용하여 데이타를 교환한다. 또한, 1로트 분량의 웨이퍼가 보관되는 카세트를 수납하기 위한 케이스(10)에는, 기억매체(17)가 각각 마련되어 있고, 각 장치 (1a∼1g, 2a∼2c, 3a∼3c, 6a, 6b)에 대응하여 기억매체(17)의 정보를 판독함과 동시에, 기억매체(17)에 정보를 기록하기 위한 데이타 기록판독기(11)가 마련되어 있다. 이 데이타 기록판독기(11)는 네트워크(20)에 접속되어 있다. 또한, 저장장치(4)내의 보관영역(4a)에는 보관 영역(4a)에 보관되어 있는 로트(5)의 기억매체(17)의 정보를 판독함과 동시에 기억매체(17) 상에 정보를 기록하기 위한 데이타 기록판독기(11a)가 설치되어 있다. 이 데이타 기록판독기(11a)는 컴퓨터(7a)에 접속되어 있다.
도 2에는 웨이퍼가 보관되어 있는 카세트(8)가 수납되는 케이스(10)와 기억매체(17)가 도시되어 있다. 도 2에 도시한 바와 같이, 1로트 분량의 웨이퍼(9)가 카세트(8)에 보관되어 있고, 카세트(8)를 카바하도록 케이스(10)가 마련되어 있다. 기억매체(17)는 케이스(10)의 외부에 설치되어 있다. 기억매체(17)는 카드식 또는 그와 유사한 것을 사용하고, 전후의 하나의 공정 혹은 복수의 공정이 기억되어 있다. 도 3에 도시한 예에서는, 케이스(10)가 설치되어 있지 않고, 카세트(8)에 직접 기억매체(17)가 장착되어 있다. 데이타 기록판독기(11)는 도 3에 도시한 바와 같은 비접촉형을 사용해도 무방하고, 도 1에 도시한 바와 같은 접촉형을 사용해도 무방하다.
도 1에 도시한 제 1 실시예에서는, 로트(5)가 저장장치(4)내에 대기하고 있는 동안 로트(5)에 대하여 측정장치(2a∼2c), 검사장치(3a∼3c) 및 이물질 제거장치(6a, 6b)를 이용하여 가공처리 뿐만아니라 측정, 검사 및 이물질제거 등의 비가공처리를 행한다. 이와 같이 구성함으로써, 도 14에 도시한 바와 같이, 전체 제조시간의 60%를 차지하는 저장시간을 효율적으로 이용하여 측정, 검사 등의 비가공 처리를 할 수 있다. 그 결과, 저장장치(4)에서의 대기시간과는 별도로 측정 및 검사등의 비가공처리를 행했던 종래기술에 비하여 제조시간을 단축시킬 수 있다. 또한, 이와 같이 제조시간 전체를 단축할 수 있기 때문에, 종래기술에서 부득이 생략해야만 했던 검사공정과 측정공정도 마련할 수 있어, 제품의 생산성을 효율적으로 향상시킬 수 있었다. 이하, 본 발명의 제조 시스템의 작동에 대하여 상세하게 설명한다.
도 1을 참조하면, 우선, 로트(5)는 처리장치(1a)에 의해 가공처리된 후, 저장장치(4)에 송출되어, 저장장치(4)내의 보관영역(4a)에 보관된다. 이 때, 케이스(10)에 접속된 기억매체(17)에 기록되어 있는 다음공정을 데이타 기록판독기(11a)를 이용하여 확인한다. 이 다음공정을 확인할 때에 후속하는 다음공정을 더 확인 해도 무방하다.
다음공정이 확인된 시점에서, 다음공정을 처리할 수 있는 처리장치(1a∼1g)의 가동상황 및 준비상황을 저장장치(4)내의 컴퓨터(7a)를 이용하여 확인한다. 다음공정이 즉시 처리가능하면, 로트(5)는 처리장치(1b)에 보내져 처리된다. 데이타 기록판독기(11)가 처리장치(1a) 바로 다음에 있을 경우에는, 경우에 따라서는, 로트(5)는 직접 처리장치(1b)에 보내지는 경우도 있다.
로트(5)는 처리장치(1b)에서 처리된 후, 저장장치(4)에 다시 보내진다. 그 후, 유사한 방법으로 다음공정을 확인해서, 충분한 대기시간이 확보되어 있을 경우에는, 기억매체(17)등에 지정되어 있는 비가공 처리공정(예를들면, 검사공정)에 보낸다. 저장장치(4)의 부가기능영역(4b)에는 검사장치(3a∼3c)가 설치되어 있으므로, 그 내부로부터 준비상황 등을 고려하여 가장 적당한 검사장치를 선택하여 검사한다. 이 경우, 어느 공정과 장치를 선택할지에 대한 방법을 이하에 설명한다.
본 발명의 제 1 실시예에서는, 저장장치(4)내의 다음공정까지의 대기시간에 행하는 측정공정과 검사공정 등의 비가공처리에 대하여 우선순위를 미리 설정하여 둔다. 이 우선순위는, 예를들면 하기와 같이 설정한다.
a: 반드시 처리한다
b: 대기시간이 설정시간을 초과하지 않으면 처리한다
c: 저장이 시작되었을 때 처리장치가 비어 있으면 처리한다
도 4는 이러한 우선순위를 미리 설정한 예를 도시한다. 또한, 도 5는 도 12에 도시한 종래의 제조 시스템의 흐름도에 대응하는 제 1 실시예의 흐름도를 도시한다.
도 4를 참조하면, 여기에서는 측정공정 및 검사공정이 우선순위가 매겨져 기록되어 있고, 프로세스 제어에 필수적인 것은 a, 생산성 향상을 위해 있었던 쪽이 보다 바람직한 것은 b, 생산성 향상을 위해 있었던 쪽이 바람직한 것은 c로 위치가 설정되어 있다. 따라서, 도 13에 도시한 종래의 제조과정에서 행해졌던 공정은 우선순위 a로 설정해 둠으로써 반드시 처리된다.
또한, 질화막이 생성될 경우에는 먼지가 일어나는 경우가 많으므로, 생산성이 저하되거나 포토리소그래피공정시 프로세스에 이상이 발생하는 원인이 되는 경우가 많다. 따라서, 본 실시예의 경우, 도 4에 도시한 바와 같이, 질화막이 퇴적되고 이 질화막의 두께를 측정한 후, 이물질 처리공정을 예를들면, 한번은 물리적으로 다음은 화학적으로 2회 실행한다. 이러한 이물질 제거공정은 레서피1 및 조건1, 레서피2 및 조건2에 따라서 처리된다. 또, 포토리소그래피공정후에는, 정확하게 사진제판되어 있고 결함은 없는지에 대한 검사도 레서피1 및 조건1에 따라 행해진다. 이 이물질 제거공정 및 검사공정의 설정시간은, 예를들면 일률적으로 45분으로 해도 무방하고, 이물질 제거 레서피1에 대하여 30분, 레서피2에 대하여 45분, 검사공정에 대하여 90분과 같이 개별적으로 미리 설정해도 무방하다. 또한, 독립적으로 기억매체(17)에 각 공정시간을 설정하는 공간을 마련해도 무방하다.
도 4에 도시한 제조과정에서는, 생산성 향상을 위해 추가한 이물질제거 레서피1 ·레서피2와 포토리소그래피공정후의 검사공정의 우선순위를 순차적으로 b, c, b로 설정하여 두고, 저장장치(4)에 저장되는 로트(5)의 저장장치(4)내에서의 대기시간에 기초하여 처리된다.
구체적으로는, 산화막을 퇴적한 후, 저장장치의 대기시에 산화막의 두께를 측정한다. 그후, 질화막을 퇴적한 후, 저장장치의 대기시에 질화막의 두께를 측정한다.
각 처리공정의 전후에서는, 기억매체(17)에 전후의 하나 또는 복수의 공정을 기억시키기 위해서, 기억매체(17)를 각 처리장치에 대응해서 설치된 카드 기록판독기(11)의 전방에 설치한다. 이 때, 로트(5)의 위치를 컴퓨터(7a)에 전달함과 동시에, 후속하는 프로세스 공정에 적용할 장치의 준비상황 등을 확인한다.
본 발명의 제 1 실시예에서는, 막두께 측정은 레서피1 및 레서피2 가 우선 도a로 설정되어 있으므로 무조건 막두께 측정기에서 행해진다. 후속하는 이물질제거의 레서피1는, 우선순위b로 설정되어 있으므로, 포토리소그래피공정까지의 대기시간이 예를들면, 45분 이상 걸릴 경우에는, 이물질 제거장치에서 레서피1을 처리한다. 후속하는 이물질제거 레서피2는 우선순위가 c로 설정되어 있으므로, 이물질제거 레서피2를 적용할 수 있는 장치가 비어 있으면, 부가적 이물질 제거처리인 레서피2에 기초하여 처리된 후, 다음공정으로 진행되는데, 만일, 비어있지 않을 경우에는 저장장치내에서 다음공정인 포토리소그래피공정을 기다린다. 포토리소그래피공정이 완료된 후, 로트(5)는 저장장치(4)에 보내진다. 이 경우, 다음에 기억된 검사공정은 우선순위b로 설정되어 있으므로, 전술한 이물질제거 레서피1와 마찬가지로, 저장장치(4)내의 대기시간에 기초하여 처리가 이루지고 있는지의 여부를 판단한다.
(제 2 실시예)
본 발명의 제 2 실시예에서는, 데이타의 업로드(upload)와 다운로드(download)가 각 가공처리 공정의 전후에서 행해진다. 이 경우, 공정전체의 데이타를 다시 기록할 경우는 10분이상의 시간이 소요된다. 따라서, 로트의 원활한 운영이 어려워 전체 처리시간이 지연되는 원인이 된다. 이것은, 웨이퍼가 세정실에 머무는 시간이 길어지는 것을 의미하고, 이로 인하여, 칩의 비용이 비싸지게 된다.
본 발명의 제 2 실시예에서는, 저장장치(4)내에 컴퓨터(7a)를 설치하였으므로, 저장장치(4)내에 배치된 데이타 기록판독기(11a)를 이용하여 다음공정까지의 대기시간 중에 데이터의 업로드 및 다운로드 또는 데이타의 재기록을 할 수 있게 된다. 따라서, 디바이스 제조시간이 단축됨으로써, 칩의 단가를 저렴하게 할 수 있다.
(제 3 실시예)
도 1에 도시한 제 1 실시예에서는, 저장장치(4)내에 컴퓨터(7a)를 설치하여 네트워크(20)를 구축한 예를 도시하였다. 이 제 3 실시예에서는, 도 6에 도시한 바와 같이, 저장장치(4)의 외부에 정보관리수단으로서의 호스트 컴퓨터(7b)를 설치하여 네트워크(20)를 구축한다. 통상, 호스트 컴퓨터(7b)는 저장장치(4)와 그와 관련된 장치뿐만 아니라, 제조라인의 작업자의 상황 등을 파악하고 있는 경우가 통상이므로, 본 실시예의 경우에 보다 광범위한 정보를 관리할 수 있다. 따라서, 제조라인을 마치 하나의 장치처럼 용이하게 제어할 수 있게 된다.
(제 4 실시예)
본 발명의 제 4 실시예에서는, 저장장치(4)내에서의 로트(5)를 원활하게 이동하기 위한 제조 시스템의 예가 도시되어 있다. 또한, 저장장치에서의 대기시간을 이용하여 로트(5)에 부속된 기억매체(17)에 프로세스 결과 등의 데이타를 다운로드하는 예를 서술한다.
구체적으로는, 도 7에 도시한 바와 같이, 저장장치(4)내에 저장장치 턴테이블(turntable)(21a)을 마련한다. 또, 저장장치 턴테이블(21a)상에는 저장된 로트(500)가 보관된다. 저장장치 턴테이블(21a)과 대향하는 데이타 기록판독기(11b)가 설치되어 있고, 데이타 기록판독기(11b)는 저장장치(4)의 외부에 설치된 호스트 컴퓨터(7b)와 접속되어 있다. 또한, 저장장치(4)의 보관영역(4a)는 측정공정에 대응하는 존(zone)(4aa)과, 검사공정에 대응하는 존(4ab) 및 이물질 제거공정에 대응하는 존(4ac)으로 구분되어 있다. 또한, 처리장치(1a∼1c)와 호스트 컴퓨터(7b)에는 각각 표시장치(22)가 설치되어 있다. 또한, 저장장치(4)내에는 한 쌍의 콘베어(21b, 21c)가 마련되어 있다.
다음은, 도 7에 도시한 바와 같이 구성된 반도체 제조 시스템의 작동에 대하여 이하에 설명한다. 저장장치 턴테이블(21a)을 회전시켜, 데이타 기록판독기(11b) 앞에 소정의 저장된 로트(500)를 배치시킨다. 데이타 기록판독기(11b)를 이용하여 기억매체(17)와 호스트 컴퓨터(7b) 사이의 통신용 네트워크(20)를 경유하여 행한다. 이 때, 호스트 컴퓨터(7b)에 축적된 제조라인 등에 관한 데이타는 기억매체(17) 상에 판독되고, 기억매체(17)에 기록된 데이타를 호스트 컴퓨터(7b)에 기록한다. 호스트 컴퓨터(7b)에 기록된 데이타는, 네트워크(20)를 통하여 각 장치(1a∼1c, 2a, 2b, 3a, 3b, 6a, 6b)에 반영된다. 이와 동시에, 호스트 컴퓨터(7b)와 각 장치의 데이타를 데이타 기록판독 중인 로트(501)에 반영한다. 이와 같이 해서, 저장장치(4)에 축적된 모든 저장된 로트(500)에는, 유효한 시간을 이용하여 데이타가 순차적으로 다운로드된다. 그와 동시에, 다음공정, 다음장치 및 다음로트를 조사하여, 이후에 처리될 장치의 준비상황을 조사한다.
도 7에 도시한 예에서는, 처리장치(1a)는 로트(510a)를 처리하고 있다. 저장된 로트(500) 중에서, 다음공정을 처리장치(1a)에서 행해야 할 로트가 저장장치 턴테이블(21a), 데이타 기록판독기(11b), 네트워크(20) 및 호스트 컴퓨터(7b)를 이용하여 결정된다. 그후, 로트(500)는 저장장치(4)내의 콘베어(21b, 21c)를 이용하여 저장장치(4)내의 처리장치(1a)에 가장 가까운 위치 또는 처리장치(1a)의 전방으로 반송된다.
마찬가지로, 이와 같은 동작이 다른 장치(1a∼1c, 2a, 2b, 3a, 3b, 6a, 6b)에도 적용된다. 도 7에 도시한 경우는, 검사장치에서 준비대기중인 로트(531a)를 보관하고 있는 검사공정에 대응하는 존(4ab)의 공간이 비어 있기 때문에, 후속하는 검사공정에 처리될 로트가 저장된 로트(500) 중에서 호스트 컴퓨터(7b)에 의해 검출된다. 다음에, 저장장치 턴테이블(21a)을 회전시켜서 저장장치내의 콘베어(21b)를 이용하여, 해당하는 로트(500)는 검사공정에 대응하는 존(4ab)의 빈 공간으로 반송된다. 이와 같은 방법으로, 이후 처리될 로트는 저장장치(4)내에서의 검사공정과 측정공정을 위해 저장장치(4) 내로 원활하게 이동될 수 있다. 즉, 도 7에 도시한 바와 같이, 저장장치(4)내의 보관영역(4a)은 측정공정에 대응하는 존(4aa), 검사공정에 대응하는 존(4ab), 이물질 제거공정에 대응하는 존(4ac)으로 분할되어 있고, 저장장치 턴테이블(21a)에 보관된 저장된 로트(500)는 존(4aa, 4ab 및 4ac)에 순차적으로 반송됨으로써, 저장된 로트(500)는 저장장치(4)내에서 이후의 공정이 원할하게 처리될 수 있게 된다. 저장장치(4) 외측의 처리장치(1a, 1b, 1c)로 이동될 저장된 로트(500)를 분류하는 경우도 마찬가지로 적용된다.
또한, 처리장치(1a, 1b 및 1c)에는 각각 처리중인 로트(510a, 510b 및 510c)가 근접하여 설치되어 있고, 저장장치내의 콘베어(21c)상에는 처리장치(1a, 1b 및 1c)에 대응하는 위치에 각각 처리대기중인 로트(511a, 511b 및 511c)가 대기하고 있다. 저장장치(4)내의 측정장치(2a, 2b)에는 처리중인 로트(520a, 520b)가 각각 준비된 상태이다. 측정공정에 대응하는 존(4aa)은 처리대기중인 로트(521a, 522a)가 대기하고 있다. 검사장치(3a, 3b)에는 처리중인 로트(530a, 530b)가 준비된 상태이고, 검사공정에 대응하는 존(4ab)에는 처리대기중인 로트(531a)가 대기하고 있다. 또한 이물질 제거장치(6a, 6b)에는 처리중인 로트(560a, 560b)가 준비된 상태이고, 이물질 제거공정에 대응하는 존(4ac)에는 로트(561a, 562a)가 이물질제거 공정을 위해 대기하고 있다. 또한, 표시장치(22)는 장치와 프로세스 상황 등을 표시한다.
(제 5 실시예)
본 발명의 제 5 실시예에서는, 검사결과와 측정결과에 기초하여 로트의 생산성(품질양호율)와 상태를 파악함으로써, 우선순위를 변경하거나 로트 아웃(lot out) 등의 후속처리를 결정하는 반도체 제조시스템의 예가 설명된다. 도 8은 제 5 실시예에 따른 디바이스를 제작하는 제조과정의 일부를 도시한 개략도이고, 도 9는 도 8에 도시한 제조과정을 설명하기 위한 흐름도이다.
도 8 및 도 9를 참조하면, 우선, 200Å의 두께를 가지는 산화막이 레서피1에 따라 퇴적된다. 이 경우, 퇴적시간의 규격은 1200±60초이고, 스텝(S1)에서, 산화막의 퇴적시간이 규격시간을 초과했는지 여부를 판단한다.
규격시간에 대응할 경우에는, 로트는 다음스텝으로 진행된다. 규격시간에 만족하지 않을 경우에는, 스텝(S7)로 진행하여 장치의 이상유무를 확인한다. 장치에 이상이 발생했을 경우에는 스텝(S10)으로 진행하여, 호스트 컴퓨터에 장치이상정보를 전달하여, 통상의 프로세스 파라미터의 변동 및 과거의 장치이상사례를 비교한다. 그리고, 스텝(S11)에서 필요한 경우에는 장치이상 경보신호를 발생한다. 다음에, 스텝(S12)에서 장치의 프로세스 파라미터(제조조건)를 피드백하여 보정한다.
그와 동시에, 스텝(S13)에서 웨이퍼 또는 로트의 생산성을 계산한다. 그후, 스텝(S14)으로 진행하여, 적당한 비용으로 제조되었는지 여부를 판단한다. 제조비용이 고가로 될 경우에는, 스텝(S15)에서 웨이퍼가 제거되거나 또는 로트아웃(제조중지)된다. 웨이퍼 또는 로트에 대해서 생산성을 계산할 것인가는, 단일 웨이퍼처리인지 일괄처리인지에 따라서 결정된다. 또한, 스텝(S14)에서 생산성이 비용면에서 적합한지 여부에 대해 판단하는 과정을 이하에 설명한다. 디바이스 제조공정중의 어떤 공정에서 웨이퍼가 어떤 일정 이상의 결함을 지니고 있을 때의, 웨이퍼당 칩의 품질양호율을 산출할 수 있다. 이 경우, 다음공정에서 결함사항을 해결하지 않으면 품질양호율은 향상되지 않는다.
여기서, 웨이퍼가 n번째의 공정까지 처리되었을 경우, 웨이퍼당 칩의 갯수를 N, 판매가격을 P, n번째 공정까지의 품질양호율을 Yn, 각 공정의 비용을 Cp라고 가정하여, 이하의 식(1)이 성립하지 않으면, (n+1)번째 이후 공정을 행하더라도 이익이 있는 제품이라고는 말할 수 없다. 따라서, 그런 경우에는 그 단계에서 처리를 중지해야야만 한다.
N×PN×Y×ΣCp …(1)
이와 같은 판단을 대기시간 동안에 가능한 한 많이 행함으로써, 손익이 발생하는 제조를 중지할 수 있게 된다. 또한, 본 실시예와 같이 각 공정의 품질양호율을 보다 정확하게 파악함으로써, 제조라인에 대한 로트 투입계획, 즉 어느 정도의 양의 로트를 투입해야할 것인지에 대한 계획을 최적화할 수 있다.
한편, 도 9에 도시한 스텝(S7)에 있어서, 장치에 이상이 없다고 판단된 경우, 스텝(S8)에 의해 NG웨이퍼의 존재유뮤를 확인한다. NG웨이퍼의 기준은 공정마다 다른데, 예를들면 웨이퍼를 눈으로 직접 확인하는 방법 등이 있다. NG웨이퍼가 없을 경우에는, 스텝(S9)에서 로트를 다음공정으로 진행시킨다. NG웨이퍼가 있을 경우에는, 스텝(S10)으로 리턴하여 그 정보를 호스트 컴퓨터에 보내 호스트 컴퓨터의 판단을 기다린다.
상기와 마찬가지로, 순차적으로 퇴적된 막의 두께(스텝S2), 퇴적된 시간(스텝S3), 퇴적된 막의 두께(스텝S4) 및 이물질 제거시간(스텝S5)에 대해서도, 스텝(S1)과 동일한 과정을 거쳐 판단한다. 또한, 스텝(S6)의 검사공정은 1웨이퍼당 이물질의 갯수가 30 이하인지 여부를 판단한다. 만일, 30 이하인 경우에는, 로트는 다음공정(포토리소그래피공정)으로 진행되고, 30 이상인 경우에는, 스텝(S16)에서 이물질 측정기의 이상유무를 판단한다. 이물질 측정기가 이상이 있을 경우에는, 스텝(S12)에서 장치의 프로세스 파라미터를 피드백하여 보정한다. 이물질 측정기가 정상일 경우에는, 스텝(S14)에서 생산성이 비용면에서 적합한지 여부를 판단하고, 만일 적합하지 않을 경우에는, 스텝(S15)에서 웨이퍼를 제거하거나 또는 로트아웃한다.
일반적으로, 디바이스 제조라인에서는 생산성이 높다고 예상되는 로트를 우선적으로 처리하는 것이 효율적이다. 즉, 생산성이 높다고 예상되는 로트는 우선순위가 높다. 또, 생산성과는 관계없이 고객의 필요성에 따라 우선순위가 결정되는 경우도 있다. 종래에서는, 로트의 우선순위를 로트의 투입시에 결정해 두고, 로트의 공정이 완료될 때까지 우선순위는 고정해 두었다. 이 경우, 로트가 빠른 제조단계에서 프로세스의 에러와 이상으로 인해 손상을 입게 되어, 생산성이 0%로 되는 경우도 있다. 그와 같은 경우에도, 종래에는 우선적으로 로트를 처리했기 때문에, 제조라인 운영면이나 비용면에서 상당히 낭비가 많았다.
본 발명의 실시예에서는, 공정간에서 로트가 저장장치에 대기하는 동안에, 생산성에 관한 정보를 얻을 수 있으므로, 각 공정처리에 필요한 시간을 낭비하지 않고 공정마다 로트의 우선도를 변경할 수 있다. 이들 생산성 및 장치 및 프로세스 상태를 호스트 컴퓨터(7b)에서 분석한 후, 네트워크(20)를 통해서 도 7에 도시한 표시 시스템(22) 상에 표시한다. 이 표시시스템(22)은 CRT(음극선관)로서 도시되어 있는데, PDP(Plasma Display Panel) 또는 LD(Liquid Display)를 이용해도 무방하다.
(제 6 실시예)
본 발명의 제 6 실시예에서는, 데이타는 저장장치내에서의 유효시간 동안에 전송되고 수신되며, 이 데이타에 기초하여 생산성이 계산된다. 그리고, 계산된 생산성에 기초하여 제조라인에 투입될 로트의 갯수 등이 조정된다. 상기한 제 5 실시예에서는, n번째 공정까지의 생산성Yn이 호스트 컴퓨터(7a)에 의해 보관된다. 디바이스가 m 번째 공정에서 완료되었다고 가정할 경우, 전체 공정수는 m개의 공정이 된다. 여기서, 로트가 n번째 공정으로 진행된다고 가정하고, 전체 공정수m의 로트가 n번째 공정에서의 생산성의 실제 측정값을 통계적으로 처리한 평균치를 Y(m, n)로 설정하고, n번째 공정에서의 생산성의 실제 측정값을 Yn(m, n)으로 설정하고, 전체 공정수m의 로트가 n번째 공정으로 준비되어 있을 때, n번째 까지의 공정을 종료했을 때의 생산성의 실제의 측정값을 Yn(m, n)로 하고, 남은 공정의 생산성의 값으로부터 계산한 최종 생산성의 예상값을 Ym(m, n)으로 설정한다. 남은 공정의 생산성의 값은 호스트 컴퓨터에 업로드된 각 장치의 상태로부터 산출된다. 상기한 Yn(m, n), Yn(m, n)을 이용하여, m개의 공정을 통해서 왼료되어 마무리되었을 때의 로트의 예측된 생산성은 다음 식과 같이 표현된다.
[수학식1]
제조라인에 흐르는 어떤 종류의 디바이스의 로트의 갯수가 la 라고 하면, 각 로트에 l 부터 la 번째까지의 번호를 붙여, 각각의 로트 번호를 l 번으로 한다. 이 경우, 각 개별 로트의 생산성은 다음 식과 같이 주어진다.
[수학식2]
목표 기일(deadline)까지 필요한 품질이 양호한 칩의 갯수를 Nn 이라 하고, 로트당 전체 칩의 갯수를 Nl이라 하면, 이윤을 증대시키기 위해서는 필수적으로 다음 다음 식을 만족해야 한다.
[수학식3]
도 10에는, 상기 수학식 3을 이용한 판단 과정을 설명하기 위한 흐름도가 도시되어 있다. 스텝(S17)에서 수학식 3을 이용하여, 양호한 칩의 갯수가 필요로 하는 양호한 품질의 칩의 갯수 Nn 이상일 경우에는, 스텝(S20)에서 양호하다는 판단을 내린다. 양호한 품질의 칩의 갯수가 Nn 이하일 경우에는, 스텝(S18)에서 프로세스를 개선해서 개별적 로트의 생산성Ym(m, n)l 을 향상시킬 수 있을지 여부에 대해서 판단한다. 만일 향상이 가능한 경우에는, 스텝(S21)에서 프로세스를 개선하고, 만일, 향상이 어려울 경우에는, 스텝(S19)에서 제조라인에 투입될 로트의 갯수를 증가시킬 수 있는지 여부를 판단한다. 만일 증가시킬 수 있는 경우에는, 스텝(S22)에서 투입될 로트의 갯수를 증가시켜 전체 칩의 갯수Nl를 증가시킨다. 투입될 로트의 갯수를 증가시킬 수 없다고 판단되었을 경우에는, 스텝(S23)에서 제조라인에 투입될 로트의 갯수를 재검토한다.
(제 7 실시예)
본 발명의 제 7 실시예에서는, 저장장치(4)내에서 대기중인 로트의 웨이퍼 표면을 세정하는 과정을 도 2 및 도 7을 참조하여 설명한다. 도 2에 도시한 바와 같이, 웨이퍼(9)를 보관하는 카세트(8)를 둘러싸는 케이스(10)에 깨끗한 질소와 건조한 공기를 주입하기 위한 퍼지 플러그(purge plug)(24)를 설치한다. 또한, 도 7에 도시한 바와 같이, 저장장치(4)에 깨끗한 질소와 건조한 공기를 투입하기 위한 퍼지 라인(23)을 설치한다. 도 7의 예에서는, 턴테이블(21a) 근방에 퍼지 라인(23)를 설치한다. 구체적인 동작에 대해서 상술하면, 텐테이블(21a)를 회전시켜서 로트(500)를 저장장치(4)에 내장된 데이타 기록판독기(11b) 근방에 위치시킨다. 그리고, 호스트 컴퓨터(7b)와 데이터를 통신할 때, 퍼지 라인(23)을 케이스(10)의 퍼지 플러그(24)에 동시에 접속한다. 그리고, 퍼지 라인(23)으로부터 퍼지 플러그(24)를 통하여 케이스(10) 안으로 깨끗한 질소와 건조한 공기를 주입함으로써, 케이스(10) 내부의 분위기를 바꾼다. 그 결과, 카세트(8)에 보관되어 있는 웨이퍼 주위의 분위기를 깨끗하게 유지할 수 있어, 웨이퍼 표면 상에 자연산화막이 성장되거나, 웨이퍼 표면 상에 이물질 또는 오염물이 부착되는 것을 방지할 수 있다. 따라서, 케이스(10) 내부의 전환된 분위기에서의 로트(5)는 저장장치(4)로부터 전송됨으로써, 종래예 보다도 깨끗한 웨이퍼 표면을 가지는 로트(5)가 후속공정으로 보내진다. 이렇게 하여, 예를 들면, 접촉저항을 직접 줄일 수 있는 디바이스 특성을 향상시킬 수 있고, 또한 막이 벗겨지는 것을 방지할 수 있어, 생산성을 한층 향상시킬 수 있다. 여기서, 웨이퍼(9)를 보존하는 카세트(8)가 케이스(10)에 의해 둘러싸여 있지 않은 경우에서는, 카세트(8)가 저장장치(4)내에 수납되었을 때에, 저장장치(4) 내부에 불순물이 들어있지 않은 기체를 퍼지 라인(23) 등을 이용하여 공급하는 것에 주목하길 바란다. 따라서, 저장장치(4) 내부를 깨끗한 분위기로 치환하여, 저장장치(4)내의 카세트(8)에 보관되어 있는 웨이퍼(9) 표면을 깨끗하게 할 수 있다.
상기에 있어서, 본 발명의 특정한 실시예에 대하여 설명하였는데, 본 특허명세서에 기재한 특허청구의 범위를 일탈하지 않고 당업자는 다양한 변경을 할 수 있는 것은 물론이다.
따라서, 청구항 1, 2, 3의 발명에 따르면, 반도체 웨이퍼가 저장장치에 보관되어 있는 동안 검사공정, 측정공정 및 이물질 제거공정 중의 어느 한 공정을 실행하는 비가공처리 장치를 이용하여, 반도체 웨이퍼를 비가공처리함으로써 저장장치에 보관되어 있는 대기시간과는 별도로 비가공 처리를 하는 경우에 비하여, 비가공처리시에 소요되는 시간 만큼 제조기간을 단축시킬 수 있고, 통상, 제조기간의 60%를 차지하는 저장장치에서의 보관기간을 효율적으로 이용함으로써, 반도체제조의 효율을 현저하게 향상시킬 수 있는 효과를 가진다.
Claims (3)
- 복수매(複數枚)의 반도체 웨이퍼를 포함하는 로트 마다, 상기 반도체 웨이퍼를 가공하는 반도체 제조 시스템에 있어서,상기 로트 내의 반도체 웨이퍼를 가공하는 복수의 가공처리장치와,상기 로트가 상기 가공처리장치에 의해 가공처리되지 않는 동안에, 상기 로트를 보관해 두기 위한 저장장치와,상기 저장장치와 결합되어 설치되어 있고, 상기 로트내의 반도체 웨이퍼에 대해서 상기 가공처리 이외에 검사공정, 측정공정 및 이물질 제거공정 중의 어느 한 공정을 실행하는 복수의 비가공처리장치를 포함하며,상기 로트가 상기 저장장치에 보관되어 있는 동안, 상기 비가공 처리장치에 의해 상기 로트내의 상기 반도체 웨이퍼를 비가공처리하는 반도체 제조 시스템.
- 제 1 항에 있어서,상기 저장장치는, 상기 로트를 보관하는 보관영역과, 적어도 하나의 상기 비가공처리 장치를 수납하는 부가기능영역을 포함하는 반도체 제조 시스템.
- 제 1 항에 있어서,상기 비가공처리공정에 의한 상기 로트의 검사 및 측정결과에 기초하여, 상기 로트 각각의 디바이스 특성의 시계열적(時系列的)인 변동을 검출하는 검출수단과,상기 검출수단에 의한 결과를 표시하는 표시수단을 더 포함하는 반도체 제조 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP96-267022 | 1996-10-08 | ||
JP8267022A JPH10116875A (ja) | 1996-10-08 | 1996-10-08 | 半導体製造システム |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980032036A true KR19980032036A (ko) | 1998-07-25 |
KR100299802B1 KR100299802B1 (ko) | 2001-09-03 |
Family
ID=17438976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970005094A KR100299802B1 (ko) | 1996-10-08 | 1997-02-20 | 반도체제조시스템 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6131052A (ko) |
JP (1) | JPH10116875A (ko) |
KR (1) | KR100299802B1 (ko) |
CN (1) | CN1104047C (ko) |
DE (1) | DE19706990C2 (ko) |
TW (1) | TW319894B (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10326729A (ja) * | 1997-05-26 | 1998-12-08 | Toshiba Corp | 製造システム |
JPH118170A (ja) * | 1997-06-13 | 1999-01-12 | Canon Inc | 半導体処理システムおよびデバイス製造方法 |
US6405094B1 (en) * | 1998-07-10 | 2002-06-11 | Tokyo Electron Limited | Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing |
US6411859B1 (en) * | 1998-08-28 | 2002-06-25 | Advanced Micro Devices, Inc. | Flow control in a semiconductor fabrication facility |
US6662076B1 (en) * | 1999-02-10 | 2003-12-09 | Advanced Micro Devices, Inc. | Management of move requests from a factory system to an automated material handling system |
JP3365551B2 (ja) | 1999-05-20 | 2003-01-14 | 日本電気株式会社 | ロット供給システム及びロット供給方法 |
KR100311077B1 (ko) * | 1999-10-23 | 2001-11-02 | 윤종용 | 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템 |
DE19952194A1 (de) * | 1999-10-29 | 2001-05-17 | Infineon Technologies Ag | Anlage zur Bearbeitung von Wafern |
JP3515724B2 (ja) * | 2000-01-13 | 2004-04-05 | Necエレクトロニクス株式会社 | 製品の製造管理方法及び製造管理システム |
JP3555859B2 (ja) * | 2000-03-27 | 2004-08-18 | 広島日本電気株式会社 | 半導体生産システム及び半導体装置の生産方法 |
JP2002075820A (ja) * | 2000-08-24 | 2002-03-15 | Hitachi Ltd | 半導体製造装置の使用許諾システムおよび使用許諾方法 |
JP2002076087A (ja) * | 2000-08-31 | 2002-03-15 | Mitsubishi Electric Corp | 抜き取り検査管理システム |
JP2002252161A (ja) * | 2001-02-23 | 2002-09-06 | Hitachi Ltd | 半導体製造システム |
JP4592235B2 (ja) * | 2001-08-31 | 2010-12-01 | 株式会社東芝 | 生産装置の故障診断方法及び生産装置の故障診断システム |
US7016753B2 (en) * | 2001-10-30 | 2006-03-21 | Semiconductor Energy Laboratory Co., Ltd. | Management system for production line and management method for production line |
JP4025096B2 (ja) * | 2002-03-08 | 2007-12-19 | 株式会社荏原製作所 | 基板処理方法 |
JP3866143B2 (ja) * | 2002-04-26 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US7117057B1 (en) * | 2002-09-10 | 2006-10-03 | Taiwan Semiconductor Manufacturing Co. Ltd. | Yield patrolling system |
US7151367B2 (en) * | 2004-03-31 | 2006-12-19 | Teradyne, Inc. | Method of measuring duty cycle |
US20060215347A1 (en) * | 2005-03-28 | 2006-09-28 | Tokyo Electron Limited | Processing apparatus and recording medium |
US7477958B2 (en) * | 2005-05-11 | 2009-01-13 | International Business Machines Corporation | Method of release and product flow management for a manufacturing facility |
JP4877075B2 (ja) * | 2007-05-29 | 2012-02-15 | 東京エレクトロン株式会社 | 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体 |
JP5421043B2 (ja) * | 2009-09-29 | 2014-02-19 | 大日本スクリーン製造株式会社 | 基板処理装置及びこれを備えた基板処理システム |
JP7349240B2 (ja) * | 2018-10-05 | 2023-09-22 | 東京エレクトロン株式会社 | 基板倉庫及び基板検査方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3976330A (en) * | 1975-10-01 | 1976-08-24 | International Business Machines Corporation | Transport system for semiconductor wafer multiprocessing station system |
US4027246A (en) * | 1976-03-26 | 1977-05-31 | International Business Machines Corporation | Automated integrated circuit manufacturing system |
US5166884A (en) * | 1984-12-24 | 1992-11-24 | Asyst Technologies, Inc. | Intelligent system for processing and storing articles |
JPH067567B2 (ja) * | 1985-12-18 | 1994-01-26 | 株式会社日立製作所 | 分散型作業進行管理方法 |
US5164905A (en) * | 1987-08-12 | 1992-11-17 | Hitachi, Ltd. | Production system with order of processing determination |
JPH01125844A (ja) * | 1987-11-10 | 1989-05-18 | Tokyo Electron Ltd | プローブ装置 |
JPH0722490A (ja) * | 1993-06-30 | 1995-01-24 | Mitsubishi Electric Corp | ロット自動編成装置及び方法 |
JPH0729958A (ja) * | 1993-07-14 | 1995-01-31 | Hitachi Ltd | 半導体製造装置 |
WO1995017993A1 (fr) * | 1993-12-27 | 1995-07-06 | Hitachi, Ltd. | Procede et appareil de production continue d'une multiplicite de types d'articles |
-
1996
- 1996-10-08 JP JP8267022A patent/JPH10116875A/ja active Pending
- 1996-12-27 TW TW085116180A patent/TW319894B/zh active
-
1997
- 1997-01-28 US US08/789,243 patent/US6131052A/en not_active Expired - Fee Related
- 1997-02-20 KR KR1019970005094A patent/KR100299802B1/ko not_active IP Right Cessation
- 1997-02-21 DE DE19706990A patent/DE19706990C2/de not_active Expired - Fee Related
- 1997-04-24 CN CN97110595A patent/CN1104047C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10116875A (ja) | 1998-05-06 |
TW319894B (en) | 1997-11-11 |
CN1179005A (zh) | 1998-04-15 |
DE19706990C2 (de) | 2000-10-26 |
DE19706990A1 (de) | 1998-04-09 |
US6131052A (en) | 2000-10-10 |
KR100299802B1 (ko) | 2001-09-03 |
CN1104047C (zh) | 2003-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100299802B1 (ko) | 반도체제조시스템 | |
US7818085B1 (en) | System for controlling the processing of an integrated circuit chip assembly line | |
EP1300874B1 (en) | Method for maintaining a processor | |
JP4094233B2 (ja) | ウェーハ加工装置 | |
US7698015B1 (en) | Integrated back-end integrated circuit manufacturing assembly | |
US6577972B2 (en) | Sampling inspection managing system | |
US7031791B1 (en) | Method and system for a reject management protocol within a back-end integrated circuit manufacturing process | |
US7045387B1 (en) | Method of performing back-end manufacturing of an integrated circuit device | |
KR101187844B1 (ko) | 작은 랏 크기 리소그래피 베이 | |
US7105377B1 (en) | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process | |
JP2001196283A (ja) | 半導体製造装置及びその製造方法 | |
JP2005286102A (ja) | 真空処理装置および真空処理方法 | |
JP3300816B2 (ja) | 半導体製造装置管理方法及びその装置 | |
KR101074685B1 (ko) | 기판 처리 장치 | |
JPH11220004A (ja) | 基板処理装置 | |
JP3726975B2 (ja) | 半導体製品の製造方法 | |
JPH11220005A (ja) | 基板処理装置 | |
JPH08328608A (ja) | 加工品の測定データ処理方法 | |
US6730532B1 (en) | Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process | |
JP2001338964A (ja) | 試料処理装置および処理方法 | |
JPH1049585A (ja) | 製品の品質管理方法 | |
JP2969822B2 (ja) | 半導体装置の製造管理システム | |
JPH1041203A (ja) | 半導体装置の製造システムおよびそれを用いた半導体装置の製造方法 | |
JP2001335931A (ja) | 真空処理装置および処理方法 | |
JP2010166082A (ja) | 基板処理装置、基板処理装置の表示方法、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070608 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |