CN1104047C - 半导体制造系统 - Google Patents

半导体制造系统 Download PDF

Info

Publication number
CN1104047C
CN1104047C CN97110595A CN97110595A CN1104047C CN 1104047 C CN1104047 C CN 1104047C CN 97110595 A CN97110595 A CN 97110595A CN 97110595 A CN97110595 A CN 97110595A CN 1104047 C CN1104047 C CN 1104047C
Authority
CN
China
Prior art keywords
thin piece
processing
holder
semiconductor slice
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97110595A
Other languages
English (en)
Other versions
CN1179005A (zh
Inventor
伴功二
出水清史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1179005A publication Critical patent/CN1179005A/zh
Application granted granted Critical
Publication of CN1104047C publication Critical patent/CN1104047C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供有效利用批在储存器中的待机时间、可缩短半导体制造所要期间的半导体制造系统。在含有多个半导体片子的批5保存在存储器4期间,利用测量装置2a~2c、检查装置3a~3c和异物除去装置6a、6b等非加工处理装置进行批5中的半导体片子的非加工处理。

Description

半导体制造系统
本发明涉及半导体制造系统,特别涉及成批(批是由多片半导体片子构成的处理单位)加工半导体片子的半导体制造系统。
图11是表示先有半导体生产线的结构的概略图。参照图11,在先有的半导体生产线中,分立地配置了处理装置1a~1g、测量装置2a~2c、检查装置3a及储存器4。通常,在半导体产生线中,将24片左右的半导体片子作为一批5,根据该批5在各个处理装置1a~1g、测量装置2a~2c和检查装置3a中成批进行处理。在处理装置1a~1g、测量装置2a~2c及检查装置3a中不对批5进行处理时,将其存放在储存器4中。
图12是表示先有半导体生产线的生产流程的一例。参照图12,在该生产流程中,用处理装置1a处理批5(参照图11)后,将批5传送到储存器4,在储存器4中等待。在储存器4中等待后,用处理装置16对该批5进行处理,接着,用测量装置2a测量批5,随后在储存器4中等待。在储存器4中等待后,用处理装置1c对批5进行处理,然后再次在储存器4中等待。在储存器4中等待后,送出到存储器4外,由检查装置3a检查。先前,在这样不处于用处理装置、测量装置和检查装置对批5处理的期间时,将批5保存在储存器4中。
图13表示先有的形成普通分离氧化膜的生产流程的处理条件的概略图。参照图13,在该生产流程中,首先用方法(处理条件)1形成200厚度的氧化膜。之后,用方法1的条件1测量形成的氧化膜的厚度。之后,根据方法1形成1000厚度的氮化膜,随后用方法2的条件2测量氮化膜的厚度。接着,用方法1的条件1进行照像制板工序。
在先有的半导体生产线中,如图14所示,在到半导体装置制成的生产时间中,30%是实际的制造工序所需的时间,60%是将批5放置在储存器4中的时间。此时,产生如下的问题。
由于在半导体生产线中的洁净室需要花费维持费用,所以,有必要缩短未加工的片子到作为制作成装置为止期间的洁净室滞留时间。然而,在上述那样的先有半导体制造系统中,到将半导体装置制成为止所花费的时间中的60%的时间是实际上不制造批5、保存在储存器中的状态。因此,难以有效地缩短批的洁净室滞留时间,结果,存在着降低洁净室的维持费用很困难的问题。
另外知道,为提高装置的成品率(良品率),检查和测量工序必不可少。尽管如此,由于检查工序和测量工序消耗时间,而且上述储存器中的等待时间很多,所以,当前在实际批量生产时必须省略或减少检查工序和测量工序。因此,存在着进一步提高设备成品率很困难的问题。另一方面,为提高设备成品率而设置检查工序和测量工序时,需要缩短检查工序和测量工序的时间。为缩短该时间,例如在检查装置中需要包括最高速度的图像处理系统和机器人,结果导致检查装置所需费用上升,这样,产生设备费用上升的缺点。结果,存在着半导体装置价格上升的问题。
另外,知道在加工了片子后的片子的表面和里面,尤其是在里面大量粘附着加工产生的副生成物等异物。在生产流程中,作为下一工序的前处理用批处理对片子进行湿冼净时,将上述异物复制在相邻片子的表面上。为防止出现这样的状态,需要异物除去工序,但先前为缩短上述那样的整个制造时间,只能牺牲产品的成品率,省去异物除去工序。因此,存在着提高产品的成品率很困难的问题。
本发明系为解决上述问题而做。
本发明的一个目的在于提供可谋求缩短半导体装置的制造时间的半导体制造系统。
本发明的另一个目的在于提供缩短半导体装置的制造时间且可设置提高成品率所需的检查工序和测量工序的半导体制造系统。
有关本发明第一方面的半导体制造系统是按包括多片半导体片子的批加工半导体片子的半导体制造系统,包括多个加工处理装置、储存器和多个非加工处理装置。各个处理装置进行批内的半导体片子的加工。储存器用于在加工处理装置不进行批中的半导体片子的加工处理时储存半导体片子。非加工处理装置设置为与储存器相连,在不进行批内的半导体片子加工时用于检查、测量或异物除去。并且,在批保存在储存器中时,用非加工处理装置进行批中的半导体片子的非加工处理。这样,在有关本发明的第一方面中,通过将批保存在储存器时进行检查、测量和异物除去任一的非加工处理装置进行批内的半导体片子的非加工处理,这样,有效地利用将批保存在储存器中的时间来进行检查和测量等。这样,与在储存器中的待机时间以外的时间进行检查工序和测量工序相比,可以节省检查工序和测量工序所用时间,由此缩短半导体制造时间。另外,通过在这样的储存器的待机时间内进行检查、测量及异物除去等,只要在储存器的待机时间内,就能够尽可能地检查、测量及异物除去。由此,能够缩短制造时间且提高装置的成品率。
有关本发明的第二方面,在有关本发明的第一方面的构成中,储存器构成为包含保存批的保存区和至少一个能存放非加工处理装置的附加功能区。根据这样构成,在储存器内的批待机时容易地进行该批的检查和测量。
有关本发明的第三方面,在有关本发明的第一或第二方面的结构中,还包括信息管理装置,它与加工处理装置和非加工处理装置相连,用于管理该加工处理装置和非加工处理装置的信息。作为信息管理装置,考虑例如设置在储存器内的计算机和设置在储存器外部的主计算机等。如果使用这样的信息管理装置,就能够容易地把握加工处理装置及非加工处理装置的在制状况。
有关本发明的第四方面,在本发明第一方面的结构中,还包括存储介质、信息读出装置和控制装置。存储介质设置在每一批中,存储该处理工序前后的处理工序的内容。读出装置用于读出存储在存储介质中的信息。控制装置根据存储介质中存储的信息控制批的移动。这样,通过在每一批中设置存储介质、根据存储介质中存储的信息控制批的移动,能够考虑各制造装置的在制状况等,进行效率高的半导体装置的制造。
有关本发明的第五方面,在本发明第一方面的结构中,还包括优先级设定装置,它设定进行检查、测量和异物除去中任一的各非加工处理工序间的优先级。并且,根据该优先级设定装置的设定内容进行批内的半导体片子的非加工处理。如果这样来构成,批在储存器中待机时,能够从有助于提高成品率的顺序(优先级)高的工序开始、在该批的待机时间的范围内顺序地进行检查等的非加工处理。
有关本发明的第六方面,在本发明第一方面的结构中,构成为还包括调查装置、待机时间计算装置和处理顺序确定装置。调查装置调查非加工处理工序的后工序的工作状况。待机时间计算装置根据调查装置的调查结果,计算批内的待机时间。处理顺序确定装置根据上述计算的待机时间,确定非加工处理的处理顺序。如果是这样来构成,就根据储存器中的待机时间适当地进行非加工处理。
有关本发明的第七方面,在本发明第一方面的结构中,还包括合格率计算装置和处理内容确定装置。合格率计算装置根据利用批的非加工处理的检查·测量结果计算批的合格率。处理内容确定装置根据合格率计算装置的计算结果来确定批的之后的处理。这样,通过在批制造过程中选出合格率、根据该结果确定批的之后的处理,例如在合格率低时可中断该批的处理,这样,能够减少不需要的制造,可提高制造效率。
有关本发明的第八方面,在本发明第一方面的结构中,还包括处理条件确定装置和改变装置。处理条件确定装置根据非加工处理的检查·测量结果,确定非加工处理工序之后工序的处理条件。改变装置根据上述处理条件确定装置的结果进行处理条件数据的改变。这样,通过根据检查和测量等非加工处理的结果来确定该批的之后工序的处理条件,例如能够改变批的优先顺序,能够更有效地进行制造。
有关本发明的第九方面,在本发明第一方面的结构中,还包括写入装置,写入装置把批在储存器中待机期间的加工处理装置和非加工处理装置的处理结果数据写入批的存储介质中。通过这样来构成,可高效率地进行需要长时间写入各存储介质的操作。
有关本发明的第十方面,在本发明第一方面的结构中,还包括检测装置和显示装置。检测装置根据非加工处理的检查·测量结果检测每个批的装置特性的时间序列的变化。在显示装置中显示检测装置的结果。这样,通过用显示装置显示每个批的设备特性的时序序列的变化,制造工序管理者可以容易地把握各个制造工序的状态。
有关本发明的第十一方面,在本发明第十方面的结构中,还包括异常判断装置和发出装置。异常判断装置根据上述检测装置的结果判断加工处理装置是否异常。发出装置在异常判断装置判断为异常时向加工处理装置发出警告信号。这样,通过设置发出警告信号的装置,可以容易地把发生异常反馈给加工处理装置。
有关本发明的第十二方面,在本发明第一方面的结构中,还包括壳体、气体注入部和置换装置。壳体存放一批的半导体片子,气体注入部设置在壳体中。置换装置设置在储存器中,在存放片子的壳体在存储器中待机期间,从壳体的气体注入部注入纯净的气体、置换壳体的气氛。这样,通过设置在存储器中的、在待机期间置换批的气氛的装置,可缩短制造时间,并且可在更好的气氛中进行制造。结果,既缩短制造时间,又能够提高成品率。
有关本发明的第十三方面,在本发明第一方面的结构中,还包括向储存半导体片子的储存器中供给不含杂质的纯净气体、将储存器内部置换成清净气氛的装置。这样做的话,与权利要求12相同,既能够缩短制造时间,又能够在良好的气氛中进行半导体片子的制造。
图1表示根据本发明的实施方案1的半导体制造系统的概略图;
图2表示用于存储图1所示的半导体片子的壳体和存储介质的部分放大图;
图3是表示向保持半导体片子的盒安装直接存储介质时的结构的概略图;
图4是表示利用实施方案1的制造流程的条件的图;
图5是表示与图12所示的先有制造流程对应的、根据实施方案1的制造流程图;
图6是表示根据本发明的实施方案3的半导体制造系统的概略图;
图7是表示根据本发明的实施方案4的半导体制造系统的概略图;
图8是表示根据本发明的实施方案5的半导体制造系统的制造顺序的图;
图9是与图8对应的流程图;
图10是用于说明根据本发明的实施方案6的半导体制造系统的控制的流程图;
图11是表示先有的半导体制造系统的概略图;
图12是表示使用图11所示的先有半导体制造系统的制造流程图;
图13是表示形成先有的普通分离氧化膜时的制造顺序的图;
图14是用于说明先有的半导体制造期间的细分的图。
下面,根据附图说明本发明的实施方案。
(实施方案1)
如图1所示,在根据本发明的实施方案1的半导体制造系统中,设置了:与先有系统相同的、对批5中的半导体片子进行加工的处理装置1a~1g;进行半导体片子的测量的测量装置2a~2c;进行半导体片子的检查的检查装置3a~3c。在本实施方案1中,储存器4包括用于存放各批5的储存区4a和用于进行各批的检查和测量的附加功能区4b,在附加功能区4b中设置了测量装置2a~2c、检查装置3b和3c、异物除去装置6a和6b。附加功能区4b可以如图1所示的那样地设置在储存器4的内部,也可以采用设置在储存器4的正侧面的密集设置型,也可以设置在附近的附近设置型。另外,也可以根据情况对这三种混用。
在储存器4中,在其内部,设有计算机7a作为信息管理装置。并且,计算机7a通过网络20与各装置(1a~1g、2a~2c、3a~3c、6a、6b)相连,与这些装置进行数据交换。另外,在用于存储存放一批片子的盒子的壳体10中设有各存储介质17,还设有数据读写器11,它用于对应于各装置(1a~1g、2a~2c、3a~3c、6a、6b)读取存储媒介17的信息,同时向存储介质17中写入信息。数据读写器11与网络20相连。另外,在储存器4内的储存区4a中设有数据读写器11a,它读出在储存区4a储存的批5的存储介质17的信息,同时对存储介质17写入信息。数据读写器11a与计算机7a相连。
图2示出了储存保持片子的盒子8的壳体10和存储介质17。参照图2,在该例中,在盒子8中保存一批片子9,设置壳体10使其覆盖盒子8。存储介质17设置在壳体10的外部。存储介质17使用卡式或类似的介质,存储前后的单个或多个工序。在图3所示的例子中,没有设置壳体18,存储介质17直接安装在盒子8上。数据读写器11可使用图3所示的非接触型数据读写器,也可以使用图9所示的接触型数据读写器。
在图1所示的实施形态1中,在批5在储存器4中的待机期间,使用测量装置2a~2c、检查装置3a~3c、异物除去装置6a及6b对批5进行加工处理之外的测量、检查及异物除去等非加工处理。通过这样来构成,能够有效地利用占图14所示的全部制造时间六成的存储时间进行测量、检查等非加工处理。结果,与利用储存器4中的待机时间以外的时间来进行测量和检测等非加工处理的先有制造时间相比,能够缩短制造时间。另外,由于能够这样缩短整个制造时间,所以,能够设置原先不得不省略的检查工序和测量工序,这样,能够有效地提高产品的成品率。下面,对该操作的细节进行说明。
参照图1,首先,利用处理装置1a对批5进行加工处理,之后送到储存器4中。并且,把批5保存在储存器4中的保存区4a。此时,使用数据读写器11a确认向保存在壳体中10的存储介质17中写入的下一工序。在确认下一工序时,可以进一步确认之后的工序。
在确认下一工序的时刻,用储存器4中的计算机7a确认可能处理下一工序的处理装置1a~1g的工作状况和开始状况,如果下一工序可立即处理,就把该批5送处理装置1b处理。当数据读写器11a处紧接着在处理装置1a之后时,有可能根据情况将批5直接送到处理装置1b。
批5在处理装置1b处理后,再次送到存储器4中。接着,在同样确认下一工序时确保了足够待机时间的情况下,将批5送到在存储介质17等中指定的非加工处理工序,比如检查工序。由于在储存器4的附加功能区4b中设有检查装置3a~3c,所以,从其中考虑开始等,选择最适当的检查装置进行检查。下面,对在这种情况下选择哪一个工序和装置的方法进行说明。
在本实施形态中,对在到储存器4内的下一工序为止的待机时间中进行的测量工序和检查工序等非加工处理,预先确定优先顺序。例如该优先顺序设定为:a:必须进行处理;b:如果待机时间在设定时间内,就进行处理,c:在储存器中在制时,如果处理装置空就进行处理。图4示出了预先确定该优先级的例子。另外,图5示出了与先有的图12所示的流程图对应的、实施形态1的流程图。
参照图4,这里,带有优先顺序写入测量工序和检查工序,处理控制所需的工序位置记为a,更利于提高成品率的工序位置记为b,利于提高成品率的工序设置记为c。因此,通过使图13所示先有制造流中的工序是优先级a,必然进行处理。
另外,存在着在氧化膜时产生灰尘多的情况,结果,成品率降低、成为照像制版时处理异常原因的情况很多。因此,在本实施方案的情况下,如图4所示,在接着氧化膜的沉积进行膜厚测量后,改变例如是异物除去工序的方法,物理、化学地分两次来进行。这些通过异物除去工序中的方法1条件1和方法2条件2来进行。在照像制板后,在检查正确地照像制板时是否有缺陷的检查也是利用方法1条件1进行。该异物除去工序及检查工序的设定时间例如可以一律地设定为45分钟,也可以分别将异物除去方法1设定为30分钟,对方法2设定为45分钟,对检查工序可以预先个别地设定为90分钟。另外,也可以独立地在存储介质17中设置设定各工序的时间的栏。
在图4所示的制造流程中,为提高成品率而添加的异物除去方法1、方法2和照像制板后的检查工序的优先顺序依次为b、c、b时,根据存储在储存器4中的批5在储存器4中的待机时间来处理。
具体地说,在沉积后氧化膜、在储存器待机时进行膜厚测量,并且在沉积氧化膜后,在储存器待机时进行该氧化膜的膜厚测量。
在各处理工序的前后,为在存储介质17中存储前后的一个或多个工序,使存储介质17通过与各处理装置对应设置的卡读写器11的前方。此时,将批5的位置传送给计算机7a,同时确认适用于后续处理工序的装置的工作状况等。
在本实施方案中,由于膜厚测量不管是方法1还是方法2都设定为优先级a,所以,无条件地用膜厚测量器进行测量。由于将接着的异物除去的方法1设定为优先顺序b,所以,在到照像制版处理为止的待机时间例如大于45分钟时,由异物除去装置进行方法1的处理。由于接着的异物除去的方法2是优先顺序c,所以,如果可适用异物方法2的装置为空时,根据添加异物除去处理中的方法2进行处理后,流向下一工序,但在不空时,在储存器中等待下一工序即照像制板处理。照像制板处理结束后,批5送到储存器4中。由于这种情况下将下一个存储的检查工序设定为优先顺序b,所以,与上述的异物除去方法1相同,根据储存器4中的待机时间来判断是否进行处理。
(实施方案2)
在实施方案1中,在各加工处理工序前后进行数据的上载和下载。在这种情况下,全部工序的数据的重写等要花费10分钟以上。因此,妨碍了批的平滑的管理,成为整个处理时间变长的原因。这意味着片子在清除室滞留的时间变长,这成为提高芯片成本的主要原因。
在本实施方案2中,由于在储存器4中设有计算机7a,所以,使用配置在储存器4中的数据读写器11a,在直到下一工序为止的待机时间中间,可进行数据的上载、下载或工序用的重写。这样,可缩短装置制造时间,结果可降低芯片成本。
(实施方案3)
在图1所示的实施方案1中,示出了在储存器4中设置计算机7a组成网络20的例子,但在本实施方案3中,如图6所示,在储存器4的外部设置作为信息管理装置的主计算机7b组成网络20。由于主计算机7b通常不仅把握与储存器4关连的装置的状况,而且把握生产线操作者的状况等,所以,在本实施方案的情况下,能够管理更广范围的信息。结果,可以如控制一台装置那样地控制生产线。
(实施方案4)
在本实施方案4中,是使储存器4中的批5平滑地移动的制造系统的例子。利用储存器待机时将处理结果等数据下载到附属于批5的存储介质17为例来说明。
具体地说,如图7所述,在储存器4中设有储存器转盘21a。在该存储器转盘21a上有存储的批500。设置数据读写器11b,使其与存储器转盘21a对置,该数据读写器11b与设在储存器4外部的主计算机7b相连。另外,将储存器4的储存区4a区分成测量工序对应区4aa,检查工序对应区4ab和异物除去工序对应区4ac。另外,在处理装置1a~1c和主计算机7b中分别设有显示装置22。另外,在储存器4中设有储存器传送带21b和21c。
下面,对具有图7所示结构的半导体制造系统的操作进行说明。使储存器转盘21a旋转,在数据读写器11b前配置规定的存储的批500。使用数据读写器11b通过存储介质17和主计算机7b的通信用网络20来进行。此时,把与存储在主计算机7b中的生产线等有关的数据读取到存储介质17上,把写入到存储介质17的数据写入到主计算机7b中。写入到主计算机7b中的数据通过网络20反映到各装置(1a~1c、2a、2b、3a、3b、6a、6b)中。同时,主计算机7b和各装置的数据反映在数据读写器中的批501中。这样,在存储在储存器4中的储存器批500中,依次利用空余时间集中下载数据。同时,调查下一工序、下一装置及下一批,调查下一处理装置的工作状况。
在图7所示的例中,处理装置1a处理批510a。在储存器500中,使用储存器转盘21a、数据读写器11b、网络20和主计算机7b判断应该用处理装置1a进行下一工序的批。并且,使用储存器中的传送带21b、21c将该批500传送到最靠近存储器4内的处理装置1a或处理装置1a前的位置上。
这样的操作对其他装置(1b、1c、2a、2b,3a、3b、6a、6b)也同样进行。在图7所示的情况下,由于储存检查装置的待制批531a的检查工序对应区4ab的空间为空,所以,在存储的批500中,通过主计算机7b找到下一工序处理为检查的批。并且,使存储器转盘21a旋转,使用储存器中的传送带21b把该批500传送到检查工序对应区4ab空的空间中。通过这样应用,能够平滑地进行为了进行储存器4的检查工序和测量工序的移动。即,如图7所示,将储存器4中的储存区4a区分为测量工序对应区4aa、检查工序对应区4ab、异物除去工序对应区4ac,通过把保存在存储器转盘21a上的存储批500依次传送到上述4aa、4ab和4ac上,存储的批500可以不停顿地进行存储器4中的处理。对于在存储器4之外的处理装置(1a、1b、1c)中对在制的存储的批500分类的情况,也是相同的。
在处理装置1a、1b和1c中分别邻近设置了处理中的批510a、510b和510c,待处理的批511a、511b和511c分别在储存器内的传送带21c上的对应于处理装置1a、1b和1c的位置上待机。在储存器4内的测量装置2a和2b中,处理中的批520a和520b分别成为在制状态。在测量工序对应区4aa,有待处理的批521和522待机。在检查装置3a和3b中,处理中的批530a和530b是在制状态,在检查工序对应区4ab中,有待处理的批531待机。另外,在异物除去装置6a和6b中,处理中的批560a和560b是在制状态,在异物除去工序对应区4ac中,批561a和562a是为了异物除去工序的待机。另外,显示装置22显示装置和处理的状态等。
(实施方案5)
该实施方案5是通过根据检查结果和测量结果来把握批的成品率(合格率)和状况、改变优先顺序、确定批结束等之后的处理的半导体制造系统的例子。图8是示出了根据该实施方案5制作器件的生产流程的一部分的概略图,图9是图8所示生产流程的流程图。
参照图8及图9,在该实施方案5中,首先根据方法1沉积氧化膜,使其膜厚度为200。此时沉积时间的标准是1200±60秒,由步骤1(s1)判断氧化膜的沉积时间是否满足这一标准。
满足时,在下一工序中推进批。在不满足标准时,用S7确认装置是否有异常。装置有异常时,用步骤S10将该信息传给主计算机,与通常的处理参数变化和过去的异常事例进行比较。在必要的情况下,装置由S11发出报警(异常信号)。进而用步骤S12反馈、校正装置的处理参数(制造条件)。
此时,同时利用S13计算片子或批的成品率。之后,利用S14判断成本是否相称。判断为成本不相称时,用S15取出片子或批结束(制造中止)。用片子计算成品率还是用批计算成品率是由个别处理还是批处理来确定。另外,下面对判断S14中的成品率是否与成本相称的式子进行说明。在器件制造工序的某一工序中,能够计算出每个片子具有一定量以上的缺陷时的芯片的成品率。此时,不在后面的工序中采取补救措施就不能提高合格率。
处理到第n工序时,设每个片子的芯片数N,销售价格为P,到第n工序为止的合格率为Yn,各工序的成本为Cp。如果下式(1)不成立,那么,即使进行第n+1工序后的工序,也不会有能获利的产品。因此,在这种情况下,处理应在该阶段停止。
N×P>N×Y×∑Cp…(1)
通过尽可能地在待机时间中进行这样的判断,就可能停止造成损失的制造。进而,如本实施方案那样,通过更正确地把握各工序的合格率,使投入到生产线的批投入计划即应投入多大量的批的计划能够达到最优化。
另一方面,如图9所示,在S7中判断出装置未发产生异常的情况下,由S8确认NG片子是否存在。NG片子的基准因工序而异,例如有目视确认片子的方法等。没有NG片子时,用S9使片子进入下一工序。有NG片子时,返回S1,将该信息发送给主计算机,请求主计算机判断。
与上述相同,依次对沉积膜厚(S2)、沉积时间(S3)、沉积膜厚(S4)及异物除去时间(S5)进行与S1相同的判断。另外,S6的检查工序判断一批中的异物数是否少于30,少于30时进入下一工序(照像制版处理),多于30时用S16判断异物测量仪是否异常。异物测量仪异常时,用S12反馈、校正装置的处理参数。异物测量仪正常时,用S14判断成品率是否与成本相抵,不相抵时,用S15取出片子或使批处理结束。
一般地,在器件生产线中,优先处理预想成品率高的批,效率较高。也就是说,预想成品率高的片子优先顺序高。另外,也有与成本品率无关而按客户的需要性确定优先顺序的情况。以前,在批的投入时确定批的优先顺序,直到该批的工序结束为止,该优先顺序都固定不变。这种情况下,存在着批由于早期制造阶段的处理错误和异常而受损、结果成品率为0%的情况。即使在那样的情况下,由于以前优先地进行处理,所以,从成本上看,在生产线管理上也有相当多的浪费。
在本实施形态中,由于在工序间待机时间中得到了与成品率有关的信息,所以不浪费各工序处理所要时间、在每个工序都可改变批的优先级。由主计算机7b分析这些成品率、装置和处理状态后,通过网络20用图7所示的显示系统22显示。该显示系统22虽图示了阴极射线管(CRT)系统,但也可用等离子体显示板(PDP)和液晶显示(LD)。
(实施方案6)
本实施方案在储存器中的空闲时间中交换数据、根据该数据计算成品率。另外,根据该成品率调整投入到生产线的计划等。在上述实施方案5中,到第n工序为止的合格率Yn用主计算机7a来保持。如果该器件用m个工序来结束制造,那么,全部工序数是m个工序,在第n工序的开始。因此,对全部工序数为m的批在第n工序开始时,该工序成品率的实际测量值进行统计处理的平均值是Y(m,n)。另外,全部工序数为m的批在第n工序开始时,结束了到第n工序为止的工序时的成品率为Yn(m,n),全部工序数为m的批在第n工序开始时,从结束了直到第n工序为止的工序时的成品率的实际测量值Yn(m,n)和其余工序的成品率的值计算的最终成品率预计值为Ym(m,n)。其余工序的成品率的值由上载到主计算机的各装置的状态来计算。第m工序结束在制时批的预计成品率使用上述Yn(m,n)、Yn(m,n)用下式(2)表示。
Ym(m,n)
  =Ym(m,n)×[Y(m,n+1)×Y(m,n+2)×…×Y(m,m)]
                                             …(2)
流到生产线的某种器件的批数为1a,在批数上添加从1到Ia的序号,各个批的序号成为1。这种情况下的个别批的成品率用下式(3)表示。
Ym(m,n)l
  =Yn(m,n)×[Y(m,n+1)× Y(m,n+2)l×…×Y(m,m)l]
                                               …(3)
如果将期望日期为止所需的合格品芯片数作为Nn,将每批的全部芯片数作为N1,那么,下式(4)成立是为提高利润所必须的。 N n ≤ Σ l = 1 la N l × Y m ( m , n ) l … ( 4 )
使用图10来说明对用式(4)判断的流程。在S17中用式(4)判断为比所需的合格芯片数Nn还多时,用S20进行称为良好的判断。在判断为合格品少于Nn时,用S18判断是否可能通过改善处理来提高个别批的成品率Ym(m,n)1,在可提高时,用S21改善处理。判断为不可能提高Y(m,n)1时,由S19判断是否可能增加批投入数,可增加时,就用S22增加投入批数,使全部芯片数N1增加。判断为不可能增加投入批数时,用S23再次考虑批投入计划。
(实施方案7)
在本实施方案7中,使用图2和图7对在储存器4中待机的批的片子表面进行清洁的例子进行说明。如图2所示,在包围保持片子9的盒子8的壳体10上,设有用于注入清净的氧气和干燥空气的清洗栓24。而且,如图7所示,在储存器4中设有用于导入清净的氧气和干燥空气的清洗栓23。在图7的例子中,在转盘21a附近设有清洗栓23。作为具体的操作,使转盘21a旋转,使批500在附加到储存器4中的数据读写器11b的附近。并且,在向主计算机7b进行数据通信时,同时把清洗栓23与壳体10的清洗栓24相连。然后,通过从清洗栓23经清洗栓24向壳体10内传送清净的氮气和干燥空气来对壳体10内置换。这样,能够使储存在壳体10的盒子8中的片子周围的气氛保持清净,结果,能够使片子表面的氧化膜自然成长,防止向片子表面附着异物及污染物。结果,在置换该壳体10中的气氛的批5从储存器4搬出送到下一工序中处理时,以具有比原来干净的片子表面的状态来处理。这样,能够谋求提高降低直接接触电阻等的器件特性,同时能够防止膜脱落,结果可以提高成品率。另外,在壳体10没有覆盖储存片子9的盒子8的类型中,在盒子8储存在储存器4中时,使用清洗栓23等向储存器4内部提供不含杂质的气体。这样,把储存器4内部置换成清净的气氛,能够使储存在储存器4的盒子8中的片子9的表面干净。
另外,应该认为这次公开的实施方案的所有方面并不限于例示的情形。也就是说,本发明范围不仅限于上述实施方案的说明,还包含权利要求范围、进而是与权利要求范围的同等含意及范围内进行的所有变更。
本发明中的半导体制造系统,是一种将规定校数的半导体片子作为处理单位加工的半导体制造系统,其特征在于,包括多个加工处理装置、储存器和多个非加工处理装置,多个处理装置对每个处理单位进行所述半导体片子的加工,储存器用于在所述加工处理装置不进行所述半导体片子的加工处理时储存所述半导体片子,非加工处理装置设置为与所述储存器相连,在不进行所述半导体片子加工时用于检查、测量或异物除去;所述储存器具有对每个处理单位保存所述半导体片子的保存区和至少一个存放所述非加工处理装置的附加功能区;而且在所述半导体片子保存在所述储存器中时,用所述非加工处理装置进行所述半导体片子的非加工处理。
通过使用在储存器储存半导体片子期间进行检查、测量及异物除去中任一的非加工处理装置进行半导体片子的非加工处理,与在保存在储存器中之外的期间进行非加工处理的情况相比,能够缩短与该非加工处理所要的时间同样大小的制造时间,通过有效地利用占常规制造时间的60%的储存器中的储存时间,能够显著提高半导体制造的效率。

Claims (12)

1.一种将规定片数的半导体片子作为处理单位加工的半导体制造系统,其特征在于,包括多个加工处理装置、储存器和多个非加工处理装置,多个处理装置对每个处理单位进行所述半导体片子的加工,储存器用于在所述加工处理装置不进行所述半导体片子的加工处理时储存所述半导体片子,非加工处理装置设置为与所述储存器相连,在不进行所述半导体片子加工时用于检查、测量或异物除去;所述储存器具有对每个处理单位保存所述半导体片子的保存区和至少一个存放所述非加工处理装置的附加功能区;而且在所述半导体片子保存在所述储存器中时,用所述非加工处理装置进行所述半导体片子的非加工处理。
2.权利要求1记载的半导体制造系统,其特征在于,还包括信息管理装置,它与所述加工处理装置和非加工处理装置相连,用于管理所述加工处理装置和非加工处理装置的信息。
3.权利要求1记载的半导体制造系统,其特征在于,还包括存储介质、读出装置和控制装置,存储介质对每一半导体片子的处理单位设置、用以存储其处理工序的前后处理工序的内容,读出装置用于读出存储在所述存储介质中的信息,控制装置根据从所述存储介质中读出的信息对每个处理单位控制所述半导体片子的移动。
4.权利要求1记载的半导体制造系统,其特征在于,还包括优先级设定装置,设定进行所述检查、测量和异物除去中的各非加工处理工序间的优先级,根据所述优先级设定装置的设定内容对每个处理单位进行所述半导体片子的非加工处理。
5.权利要求1记载的半导体制造系统,其特征在于,还包括调查装置、待机时间计算装置和处理顺序确定装置,调查装置调查所述非加工处理工序的后工序的工作状况,待机时间计算装置根据所述后工序的运行状况,对每个处理单位计算所述半导体片子的所述储存器中的待机时间,处理顺序确定装置根据所述计算的待机时间,确定所述非加工处理的处理顺序。
6.权利要求1记载的半导体制造系统,其特征在于,还包括合格率计算装置和处理内容确定装置,合格率计算装置根据利用所述半导体片子的非加工处理的检查和测量结果对每个处理单位计算半导体片子的合格率,处理内容确定装置根据所述合格率计算装置的计算结果来对每个处理单位确定所述半导体片子的之后的处理。
7.权利要求1记载的半导体制造系统,其特征在于,还包括处理条件确定装置和改变装置,处理条件确定装置根据所述半导体片子的非加工处理的检查和测量结果,对每个处理单位,确定后工序的处理条件,改变装置根据所述确定的处理条件进行所述后工序的处理条件数据的改变。
8.权利要求1记载的半导体制造系统,其特征在于,还包括写入装置,对每个处理单位,写入装置在所述半导体片子在所述储存器中待机期间把所述加工处理装置和非加工处理装置的处理结果数据写入所述半导体片子存储介质中。
9.权利要求1记载的半导体制造系统,其特征在于,还包括检测装置和显示装置,检测装置根据所述半导体片子的非加工处理的检查和测量结果,对每个处理单位,检测设备特性的时间序列的变化,显示装置显示所述检测装置的结果。
10.权利要求9记载的半导体制造系统,其特征在于,还包括异常判断装置和发出装置,异常判断装置根据所述检测装置的结果判断所述加工处理装置是否异常,发出装置在所述异常判断装置判断为异常时,向所述加工处理装置发出警告信号。
11.权利要求1记载的半导体制造系统,其特征在于,还包括壳体、气体注入部和置换装置,壳体存放1处理单位份儿的多片的半导体片子,气体注入部设置在所述壳体中,置换装置设置在所述储存器中,所述半导体片子的壳体在存储器中待机期间,从所述壳体的气体注入部注入纯净的气体,以置换所述壳体内部的气氛。
12.权利要求1记载的半导体制造系统,其特征在于,还包括向存放所述半导体片子的所述储存器中供给不含杂质的纯净气体、将储存器内部置换成纯净气氛的装置。
CN97110595A 1996-10-08 1997-04-24 半导体制造系统 Expired - Fee Related CN1104047C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8267022A JPH10116875A (ja) 1996-10-08 1996-10-08 半導体製造システム
JP267022/96 1996-10-08
JP267022/1996 1996-10-08

Publications (2)

Publication Number Publication Date
CN1179005A CN1179005A (zh) 1998-04-15
CN1104047C true CN1104047C (zh) 2003-03-26

Family

ID=17438976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97110595A Expired - Fee Related CN1104047C (zh) 1996-10-08 1997-04-24 半导体制造系统

Country Status (6)

Country Link
US (1) US6131052A (zh)
JP (1) JPH10116875A (zh)
KR (1) KR100299802B1 (zh)
CN (1) CN1104047C (zh)
DE (1) DE19706990C2 (zh)
TW (1) TW319894B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326729A (ja) * 1997-05-26 1998-12-08 Toshiba Corp 製造システム
JPH118170A (ja) * 1997-06-13 1999-01-12 Canon Inc 半導体処理システムおよびデバイス製造方法
US6405094B1 (en) * 1998-07-10 2002-06-11 Tokyo Electron Limited Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing
US6411859B1 (en) * 1998-08-28 2002-06-25 Advanced Micro Devices, Inc. Flow control in a semiconductor fabrication facility
US6662076B1 (en) * 1999-02-10 2003-12-09 Advanced Micro Devices, Inc. Management of move requests from a factory system to an automated material handling system
JP3365551B2 (ja) 1999-05-20 2003-01-14 日本電気株式会社 ロット供給システム及びロット供給方法
KR100311077B1 (ko) * 1999-10-23 2001-11-02 윤종용 선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템
DE19952194A1 (de) 1999-10-29 2001-05-17 Infineon Technologies Ag Anlage zur Bearbeitung von Wafern
JP3515724B2 (ja) * 2000-01-13 2004-04-05 Necエレクトロニクス株式会社 製品の製造管理方法及び製造管理システム
JP3555859B2 (ja) * 2000-03-27 2004-08-18 広島日本電気株式会社 半導体生産システム及び半導体装置の生産方法
JP2002075820A (ja) * 2000-08-24 2002-03-15 Hitachi Ltd 半導体製造装置の使用許諾システムおよび使用許諾方法
JP2002076087A (ja) * 2000-08-31 2002-03-15 Mitsubishi Electric Corp 抜き取り検査管理システム
JP2002252161A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 半導体製造システム
JP4592235B2 (ja) * 2001-08-31 2010-12-01 株式会社東芝 生産装置の故障診断方法及び生産装置の故障診断システム
US7016753B2 (en) * 2001-10-30 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Management system for production line and management method for production line
JP4025096B2 (ja) * 2002-03-08 2007-12-19 株式会社荏原製作所 基板処理方法
JP3866143B2 (ja) * 2002-04-26 2007-01-10 株式会社ルネサステクノロジ 半導体装置の製造方法
US7117057B1 (en) * 2002-09-10 2006-10-03 Taiwan Semiconductor Manufacturing Co. Ltd. Yield patrolling system
US7151367B2 (en) * 2004-03-31 2006-12-19 Teradyne, Inc. Method of measuring duty cycle
US20060215347A1 (en) * 2005-03-28 2006-09-28 Tokyo Electron Limited Processing apparatus and recording medium
US7477958B2 (en) * 2005-05-11 2009-01-13 International Business Machines Corporation Method of release and product flow management for a manufacturing facility
JP4877075B2 (ja) * 2007-05-29 2012-02-15 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体
JP5421043B2 (ja) * 2009-09-29 2014-02-19 大日本スクリーン製造株式会社 基板処理装置及びこれを備えた基板処理システム
JP7349240B2 (ja) * 2018-10-05 2023-09-22 東京エレクトロン株式会社 基板倉庫及び基板検査方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976330A (en) * 1975-10-01 1976-08-24 International Business Machines Corporation Transport system for semiconductor wafer multiprocessing station system
US4027246A (en) * 1976-03-26 1977-05-31 International Business Machines Corporation Automated integrated circuit manufacturing system
US5166884A (en) * 1984-12-24 1992-11-24 Asyst Technologies, Inc. Intelligent system for processing and storing articles
JPH067567B2 (ja) * 1985-12-18 1994-01-26 株式会社日立製作所 分散型作業進行管理方法
US5164905A (en) * 1987-08-12 1992-11-17 Hitachi, Ltd. Production system with order of processing determination
JPH01125844A (ja) * 1987-11-10 1989-05-18 Tokyo Electron Ltd プローブ装置
JPH0722490A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp ロット自動編成装置及び方法
JPH0729958A (ja) * 1993-07-14 1995-01-31 Hitachi Ltd 半導体製造装置
WO1995017993A1 (fr) * 1993-12-27 1995-07-06 Hitachi, Ltd. Procede et appareil de production continue d'une multiplicite de types d'articles

Also Published As

Publication number Publication date
KR100299802B1 (ko) 2001-09-03
JPH10116875A (ja) 1998-05-06
US6131052A (en) 2000-10-10
TW319894B (en) 1997-11-11
KR19980032036A (ko) 1998-07-25
DE19706990A1 (de) 1998-04-09
DE19706990C2 (de) 2000-10-26
CN1179005A (zh) 1998-04-15

Similar Documents

Publication Publication Date Title
CN1104047C (zh) 半导体制造系统
US7364922B2 (en) Automated semiconductor wafer salvage during processing
EP0898300B1 (en) Method for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection
TW486770B (en) Distributed control system for a semiconductor wafer processing machine
JP4760919B2 (ja) 塗布、現像装置
EP1640832A2 (en) Process-state management system, management server and control server adapted for the system, method for managing process-states, method for manufacturing a product, and computer program product for the management server
WO1998044330A2 (en) Optical inspection module and method for detecting particles and defects on substrates in integrated process tools
JP2003324139A (ja) 基板処理装置
US20080031510A1 (en) Method of and apparatus for inspecting wafers in chemical mechanical polishing equipment
CN1672252A (zh) 等离子体处理系统中的整合阶梯式统计过程控制
CN101632080A (zh) 具有缺陷和污染物的衬底的再生
CN1369901A (zh) 半导体装置的制造方法
TW580737B (en) Semiconductor wafer edge grinding system
CN114846581A (zh) 基板清洗装置、研磨装置、抛光处理装置、基板清洗方法、基板处理装置及机械学习器
US20070076942A1 (en) Semiconductor device manufacturing system
CN1417725A (zh) 用于生产线的管理系统和管理方法
JP2001196283A (ja) 半導体製造装置及びその製造方法
CN1166633A (zh) 成像设备
CN1416553A (zh) 生产管理系统及用于该系统的主机和记录媒体
JP4769105B2 (ja) ディスクの表面欠陥検査方法および検査装置
CN1196044C (zh) 处理半导体晶片盒的半导体工厂自动化系统和方法
US6823229B2 (en) Substrate carrier management system and program
JP6710582B2 (ja) 基板液処理装置、基板液処理方法及び記憶媒体
EP3783450A1 (en) Method for applying an optimized processing treatment to items in an industrial treatment line and associated system
TW316292B (zh)

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee