KR100567623B1 - 반도체 기판 가공 방법 및 반도체 기판 가공 장비 - Google Patents

반도체 기판 가공 방법 및 반도체 기판 가공 장비 Download PDF

Info

Publication number
KR100567623B1
KR100567623B1 KR1020040042021A KR20040042021A KR100567623B1 KR 100567623 B1 KR100567623 B1 KR 100567623B1 KR 1020040042021 A KR1020040042021 A KR 1020040042021A KR 20040042021 A KR20040042021 A KR 20040042021A KR 100567623 B1 KR100567623 B1 KR 100567623B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
inspection
sample
processing
test
Prior art date
Application number
KR1020040042021A
Other languages
English (en)
Other versions
KR20050116912A (ko
Inventor
정영재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040042021A priority Critical patent/KR100567623B1/ko
Publication of KR20050116912A publication Critical patent/KR20050116912A/ko
Application granted granted Critical
Publication of KR100567623B1 publication Critical patent/KR100567623B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber

Abstract

반도체 기판을 신속하게 검사하여 이를 가공 공정에 바로 적용하기 위한 가공 방법 및 가공 장비에 있어서, 반도체 기판들을 해당 가공 장비에 로딩 후, 샘플링 검사의 필요여부를 판단한다. 샘플링 검사가 필요 시, 샘플 반도체 기판을 선택하여 초기 상태를 측정한 후, 시험 가공 공정을 수행한다. 이후, 해당 가공 장비 내부에 배치된 검사 장치에서 샘플 반도체 기판을 검사하고, 검사 결과를 실시간으로 제어부에 제공하여 주 가공 공정의 진행 여부 및 추가 검사 공정의 진행 여부를 판단한다. 이 경우, 검사 유닛은 프로세스 챔버와 선택적으로 연통되며, 제어부는 검사 유닛으로부터 검사 결과를 실시간으로 제공받아 가공 공정을 제어한다. 본 발명에 의하면, 검사소요 시간을 최대한 단축할 수 있으며, 검사 결과를 바로 가공 공정에 반영함으로써 생산수율을 극대화할 수 있다.

Description

반도체 기판 가공 방법 및 반도체 기판 가공 장비{METHOD AND EQUIPMENT FOR MANUFACTURING A SEMICONDUCTOR SUBSTRATE}
도 1은 종래의 샘플링 검사 방식을 설명하기 위한 공정 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 방법을 설명하기 위한 공정 흐름도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 기판 가공 장비를 설명하기 위한 개략적인 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
210：프로세스 챔버 220：검사 유닛
230：이송 유닛 240：제어부
250：플랫존 260：로드락 챔버
W：반도체 기판
본 발명은 반도체 기판 가공 방법 및 이를 수행하기 위한 장비에 관한 것이다. 보다 상세하게는, 로트(lot) 단위의 웨이퍼들 중에서 일 웨이퍼를 임의로 선택 하여 시험적으로 공정을 진행 한 후, 그 결과를 검사하여 이후 해당 공정의 진행 여부를 결정하는 반도체 기판 가공 방법 및 이를 수행하기 위한 장비에 관한 것이다.
현재 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치를 제조하기 위해서는 막 형성, 패턴 형성, 금속 배선 형성 등과 같은 일련의 단위 공정을 수행한다.
일반적으로 상기 단위 공정들은 일정양의 웨이퍼를 모아 로트 단위로 해당 공정을 진행한다. 매엽식 공정에도, 비록 실제 가공 공정은 1매 단위로 진행하나 관리는 로트 단위로 하고 있다.
매엽식 가공 장비에서, 아이들 타임(idle time)이 길거나 설비의 클리닝을 진행한 경우, 또는 바로 전에 진행된 프로세스가 후속 로트에 영향을 줄 것으로 예상되는 경우에는 1매를 먼저 진행하여 공정의 이상여부를 확인한 후 후속 공정을 진행하게 된다.
도 1은 종래의 샘플링 검사 방식을 설명하기 위한 공정 흐름도이다.
도 1을 참조하면, 제일 먼저, 일 로트에 대한 가공 공정을 수행하기 전에 샘플링 공정의 필요여부를 판단한다(S11). 해당 가공 장비에서 아이들 타임이 길었다거나 클리닝을 수행한 경우, 로트 단위의 웨이퍼들 중에서 샘플 웨이퍼를 분리한다(S13). 샘플 웨이퍼의 초기 상태를 측정한 후(S15), 해당 가공 장비에 로딩한다(S17). 샘플 웨이퍼에 대하여 가공 공정을 수행한 후(S19), 해당 가공 장비 로부터 언로딩한다(S21). 상기 가공 공정의 결과를 보다 정확하게 확인하기 위하여 샘플 웨이퍼에 대한 후속 공정을 더 진행한다(S23). 샘플 웨이퍼를 측정 장치로 반송한 후 상기 가공 공정에 대한 결과를 측정 및 검사한다(S25). 측정 및 검사 결과가 불량할 경우, 추가 샘플 웨이퍼에 대하여 상기 S13 내지 S25 단계를 반복 수행한다(S27). 상기 결과가 양호할 경우, 상기 로트에 대한 가공 공정을 본격적으로 진행한다(S29). 이후, 상기 샘플 웨이퍼를 측정 장치로부터 언로딩하여 다시 해당 가공 장비에 로딩한다. 상기 샘플 웨이퍼를 해당 로트에 복귀시켜(S31) 일 로트에 대한 가공 공정을 완료한다.
웨이퍼 가공 공정을 로트 단위로 진행하는 가장 큰 이유는 단시간에 다량의 웨이퍼를 가공하기 위함이다. 즉, 생산율 향상이 가장 큰 목표이다. 하지만, 전술한 바와 같은 샘플링 방식에 따르면, 샘플 웨이퍼를 측정 장치로 반송하기 위해서는 해당 가공 장비 내부의 공정 분위기를 해제하여야 한다. 따라서 일정하게 유지하던 공장 장비 내부의 온도, 압력, 습도 등이 모두 변화하게 된다. 이후, 검사 공정이 완료 후 주 가공 공정을 수행하기 위해서는 해당 가공 장비 내부의 공정 환경을 재 조성하여야 한다.
또한, 측정 설비에서 샘플 웨이퍼에 대한 검사 공정이 완료될 때까지 해당 가공 장비도 사용하지 못한다. 그리고 샘플 웨이퍼를 측정 설비로 이송하거나 측정 설비로부터 반송 받을 경우에도 상당한 시간이 소요된다.
전술한 바와 같은 종래의 샘플링 방식은 많은 시간이 소요되는 문제뿐만 아니라 작업자의 개입도 상당부분 필요로 하여 인력 소모의 문제까지도 갖고 있다.
상술한 바와 같은 문제점들을 현재 반도체 장치에 대한 연구 추세에 비추어볼 때 상술한 문제들은 매우 심각한 제한 요인이 되고 있으며, 이는 반드시 해결해야할 과제로 부각되고 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 일 목적은 샘플링 검사 공정을 신속하게 수행할 수 있으며, 이를 가공 공정에 바로 적용할 수 있는 반도체 기판 가공 방법을 제공하는 것이다.
본 발명의 다른 목적은, 샘플링 검사 공정을 신속할 수 있으며, 이를 가공 공정에 바로 적용할 수 있는 반도체 기판 가공 장비를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 가공 방법에 따르면, 로트 단위의 반도체 기판들을 가공 장비 내부로 로딩한 후, 샘플링 검사의 필요여부를 판단한다. 샘플링 검사가 필요 시, 상기 반도체 기판들 중에서 샘플 반도체 기판을 분리한 후, 샘플 반도체 기판의 초기 상태를 측정한다. 샘플 반도체 기판에 대하여 시험 가공 공정을 수행한 후, 상기 가공 장비 내부에 배치된 검사 유닛에서 상기 샘플 반도체 기판을 검사한다. 상기 검사 유닛으로부터 샘플 반도체 기판에 대한 검사 결과를 실시간으로 제공받아 주 가공 공정의 진행 여부 및 추가 검사 공정의 진행 여부를 판단한다. 상기 결과가 양호할 경우, 나머지 반도체 기판들에 대하여 주 가공 공정을 수행한다. 이후, 상기 샘플 반도체 기판을 해당 로트에 복귀시켜, 로트 단위의 반도체 기판들을 상기 가공 장비로부터 언로딩한다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 바람직한 일 실시예에 따른 반도체 기판 가공 장비는 시험 및 주 가공 공정을 수행하기 위한 프로세스 챔버, 상기 프로세스 챔버와 선택적으로 연통되며 반도체 기판에 대한 검사 공정을 수행하기 위한 검사 유닛, 프로세스 챔버와 검사 유닛 사이에서 반도체 기판을 반송하는 이송 유닛, 및 검사 유닛으로부터 검사 결과를 실시간으로 제공받아 반도체 기판 가공 공정을 제어하기 위한 제어부를 포함한다. 상기 검사 유닛은 상기 프로세스 챔버 내부로 반도체 기판을 제공하기 위하여 선택적으로 연통되는 로드락 챔버 내부에 배치하는 것이 바람직하다.
본 발명에 따르면, 반도체 기판 가공 장비 내에 검사 유닛을 설치하여, 가공 장비 내부의 분위기를 해제하지 않더라도 샘플 반도체 기판을 검사할 수 있다. 또한, 검사 결과를 반도체 기판 가공 공정에 실시간으로 적용함으로써 생산률을 극대화시킬 수 있을 뿐만 아니라, 생산비용도 크게 감소시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 기판 가공 방법 및 반도체 기판 가공 장비에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되거나 한정되는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 방법을 설명하기 위한 공정 흐름도이다.
도 2를 참조하면, 로트 단위의 반도체 기판들을 가공 장비로 로딩한 후(S110), 본 로트에서 샘플링 검사의 필요여부를 판단한다(S120). 샘플링 검사가 필요시, 상기 반도체 기판들 중에서 샘플 반도체 기판을 선택한 후(S130), 샘플 반도체 기판의 초기 상태를 측정한다(S140). 이어서, 샘플 반도체 기판에 대하여 시험 가공 공정을 수행하고(S150), 가공 장비 내부에 설치된 검사 유닛에서 상기 샘플 반도체 기판을 검사한다(S160). 이후, 검사 유닛로부터 샘플 반도체 기판에 대한 검사 결과를 실시간으로 제공받아 시험 가공 공정의 이상 여부를 판단한다(S170). 검사 결과가 양호할 경우, 나머지 반도체 기판들에 대하여 주 가공 공정을 진행한다(S182). 마지막으로 나머지 반도체 기판들에 샘플 반도체 기판을 복귀시킨 후 로트 단위로 매엽식 가공 장비로부터 언로딩한다(S190). 하지만, 검사 결과가 불량할 경우, 추가 샘플링 검사의 필요 여부를 판단한다(S184). 추가 샘플링 검사가 필요할 경우, 나머지 반도체 기판들 중에서 추가로 샘플 반도체 기판을 선택한 후(S130), S140 내지 S170 단계를 반복 수행한다. 추가로 샘플 반도체 기판의 검사 결과도 불량할 경우, 모든 공정을 중지하고 매엽식 가공 장비가 조치되도록 한다(S200).
로트 단위의 반도체 기판들의 수는 약 25매인 것이 바람직하다. 따라서 가공 장비는 매엽식인 것이 바람직하다. 또한, 상기 반도체 기판들을 가공 장비로 로딩 시(S110), 로드락 챔버를 이용하는 것이 바람직하다. 로드락 챔버는 프로세스 챔버와 선택적으로 연통되지만, 실질적으로 프로세스 챔버 내부 분위기를 저해하지 않는다. 이는 로드락 챔버와 프로세스 챔버 사이에 플랫존이 존재하기 때문이다. 하지만, 로드락 챔버와 프로세스 챔버 내부 분위기를 동일하게 유지하여도 무관하다. 또한, 로드락 챔버 내부에 얼라이너를 설치하여 반도체 기판들을 얼라인시켜 프로 세스 챔버에 제공하는 것이 바람직하다. 그리고, 본 실시예에서 선택적으로 연통은 두 공간 사이에 게이트(gate)가 형성되고, 상기 게이트의 개방여부에 따라 연통 및 차폐되는 것을 의미한다.
이어서, 상기 로딩된 로트에서 샘플링 검사의 필요여부를 판단한다(S120). 샘플링 검사가 필요한 경우를 예를 들면, 가공 장비에서 아이들 타임이 길었다거나 클리닝을 수행한 경우, 바로 전에 진행된 프로세스가 후속 로트에 영행을 줄 것으로 예상되는 경우 등이 있다.
샘플링 검사의 필요여부를 반드시 판단해야 하는 것은 아니다. 공정 정밀도를 향상시키기 위하여 로트 단위의 반도체 기판이 로딩 시 자동으로 샘플링 검사를 수행할 수도 있다. 하지만 이는 검사 소요시간의 증가를 초래하므로, 당업자가 생산수율을 고려하여 선택하는 것이 바람직하다.
샘플링 검사를 수행하기 위해서 로트 단위의 반도체 기판들 중에서 일 반도체 기판(이하, 샘플 기판이라고 함)을 선택한다. 상기 반도체 기판들을 실질적으로 동일하기 때문에 어떤 반도체 기판을 선택하여도 실질적으로 무관하다. 바람직하게는, 맨 위에 적층된 반도체 기판을 선택한다.
다음으로, 선택된 샘플 기판의 초기 상태를 측정한다(S140). 측정 항목으로서, 샘플 기판 상에 형성된 막의 두께, 막의 저항, 패턴의 높이, 패턴의 폭, 패턴간의 거리등이 있다. 이 경우, 이후 수행될 시험 가공 공정을 통하여 변화될 수 있는 항목을 선택하는 것이 바람직하다.
샘플 기판의 초기 상태를 측정한 후(S140), 샘플 기판에 대하여 시험 가공을 수행한다(S150). 시험 가공은 실질적으로 주 가공과 동일한 결과를 얻을 수 있는 가공 공정이다. 하지만, 시험 가공이 주 가공과 반드시 동일하여야 하는 것은 아니다. 시험 및 주 가공의 대표적인 예로서, 포토리소그래피(photo_lithography), 건식 식각(dry etching), 습식 식각(wet etching), 증착 및 연마 공정 등을 들 수 있다.
샘플 반도체 기판에 대한 시험 가공 공정을 수행한 후(S150) 가공 장비 내부에 설치된 검사 유닛에서 상기 샘플 반도체 기판을 검사한다(S160). 검사 항목으로서 예를 들면, 샘플 기판 상에 형성된 막의 두께, 막의 저항, 패턴의 저항, 패턴의 높이, 패턴의 폭, 패턴들 간의 간격 등이 있다. 바람직하게는, 측정 단계(S140)에서의 측정 항목과 동일한 항목에 대하여 검사한다.
샘플 반도체 기판을 검사하기 위한 방법으로서, 예를 들면 광 반사율을 이용한 검사방법, CCD를 이용한 검사방법, 스캐닝 촬영을 이용한 검사 방법 등이 있다. 하지만 상기 검사 방법들이 본 발명을 제한한 것은 아니며, 일반적인 검사 유닛에서 수행되는 모든 검사 방법을 적용할 수 있다. 검사 방법은 시험 가공에 대응하는 검사 방법이 선택되어야 하며, 이는 당업자가 충분히 선택할 수 있는 사항이다.
상기 검사 유닛은 가공 공정이 수행되는 프로세스 챔버 내부 분위기를 저해하지 않는 장소에 배치하는 것이 바람직하다. 예를 들면, 검사 유닛을 프로세스 챔버 내부로 반도체 기판을 제공하기 위한 로드락 챔버, 반도체 기판이 준비되는 플랫존, 또는 프로세스 챔버 내부에 배치할 수 있다.
샘플 반도체 기판에 대한 검사 공정은 프로세스 챔버로부터 로드락 챔버로 언로딩 하기 직전 또는 직후에 수행하는 것이 바람직하다. 따라서 검사 유닛은 플랫존 또는 로드락 챔버에 배치하는 것이 바람직하다. 검사 유닛를 플랫존 또는 로드락 챔버에 배치할 경우, 검사 공정을 수행하기 위하여 프로세스 챔버 내부에 조성된 공정 분위기를 해제하지 않아도 된다.
다음으로, 샘플 반도체 기판에 대한 검사 결과를 실시간으로 제어부에 제공하여 시험 가공의 이상여부를 판단한다(S170). 이 경우, 검사 유닛은 이미 측정 단계(S140)에서의 측정 항목과 동일한 항목을 측정하여 그 결과를 제어부에 제공한 상태이다. 제어부는 측정 단계(S140)에서의 측정한 데이터와, 시험 가공 후 측정한 데이터를 상호 비교하여 시험 가공의 이상여부를 판단한다(S170)
시험 가공이 바람직하게 수행된 경우, 나머지 반도체 기판들에 대한 주 가공 공정을 수행한다(S182). 일 로트에 대한 가공 공정이 완료 시 샘플 반도체 기판을 포함한 로트 단위의 반도체 기판을 가공 장비로부터 언로딩한다(S190).
하지만, 시험 가공이 불량하게 수행된 경우, 추가 샘플링 검사의 필요여부를 판단한다(S184). 이는 검사 공정의 정밀도를 최대한 높이기 위함이다.
추가 샘플링 검사가 필요할 경우, 나머지 반도체 기판들 중에서 다른 샘플 반도체 기판을 선택한다. 바람직하게는, 두 번째로 적층된 반도체 기판을 선택한다(S130). 이후, S140 내지 S170 단계를 반복 수행한다.
추가 샘플 반도체 기판에 대한 시험 가공 공정의 검사 결과까지 불량할 경우, 해당 가공 장비에 문제가 발생한 것으로 판단한다. 이후, 가공 장비에서 수행되는 가공 공정을 일시 중단하고, 해당 가공 장비가 수리 및 정비될 수 있도록 워 닝 사인을 표시한다(S200).
본 실시예에 따르면, 프로세스 챔버 내부 분위기를 해제 또는 저해하지 않아도 검사 공정을 수행할 수 있어, 검사 소요시간 및 공정 소요 시간을 크게 단축할 수 있다. 또한, 검사 결과를 바로 제어부에 제공하여 가공 공정에 반영함으로써 생산수율을 극대화할 수 있을 뿐만 아니라, 가공 공정의 정밀도까지 향상시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 기판 가공 장비를 설명하기 위한 개략적인 구성도이다.
도 3을 참조하면, 반도체 기판 가공 장비(200)는 프로세스 챔버(210), 검사 유닛(220), 이송 유닛(230) 및 제어부(240)를 포함한다.
반도체 기판 가공 장비(200)는 플랫존(250)의 둘레를 따라서 배치된 복수개의 프로세스 챔버(210)들을 포함하는 것이 바람직하다. 즉, 반도체 기판 가공 장비(200)는 매엽식인 것이 바람직하다. 상기 프로세스 챔버(210)들은 플랫존(250)과 선택적으로 연통된다.
플랫존(250)의 일측에는 로드락 챔버(260)가 설치되고, 상기 로드락 챔버(260)는 플랫존(250)과 선택적으로 연통된다. 또한, 플랫존(250) 내부에는 이송 유닛(230)이 설치된다. 상기 이송 유닛(230)은 프로세스 챔버(210)와 로드락 챔버(260) 사이에서 반도체 기판(W)을 반송한다. 그리고 로드락 챔버(260) 내부에는 검사 유닛(220)이 배치된다.
로드락 챔버(260)에서는 프로세스 챔버(210)에 제공될 반도체 기판(W)이 준비된다. 로드락 챔버(260)에는 로트 단위의 반도체 기판들이 한번에 로딩 또는 언로딩되는 것이 바람직하다. 로드락 챔버(260)의 내부 분위기는 준 진공 상태로서, 프로세스 챔버(210) 또는 플랫존(250)과 연통되어도 연통된 장치의 분위기를 실질적으로 저해하지 않는다. 보다 자세하게 설명하면, 플랫존(250)은 로드락 챔버(260)와 선택적으로 연통되고, 프로세스 챔버(210)는 플랫존(250)과 선택적으로 연통된다. 로드락 챔버(260)는 외부로부터 반도체 기판을 제공받기 때문에 대기압에 선택적으로 노출된다. 또한, 플랫존(250)은 로드락 챔버(260)로부터 반도체 기판을 제공받기 때문에 로드락 챔버(260) 내부 분위기에 영향을 받는다. 하지만, 플랫존(250)은 프로세스 챔버(210)와 연통되기 전에 다시 분위기 조성되기 때문에, 프로세스 챔버(210)는 플랫존(250) 내부 분위기에 의하여 실질적으로 영향을 받지 않는다.
로드락 챔버(260) 내부에는 얼라인 공정을 수행하기 위한 얼라이너가 더 설치되는 것이 바람직하다. 또한, 로드락 챔버(260) 내부에는 검사 유닛(220) 설치된다. 하지만, 검사 유닛(220)은 플랫존(250) 내부에 설치하거나, 플랫존(250)의 다른 일측에 설치하여도 무관하다.
검사 유닛(220)은 시험 가공 또는 주 가공 전후 반도체 기판의 상태를 측정하기 위하여 이용된다. 검사 유닛(220)은 검사 유닛(220)은 광 검출장치, CCD 장치, 스캐닝 장치, 이온 분석 장치 등을 포함한다. 검사 유닛(220)은 프로세스 챔버(210) 내부에서 수행되는 공정 종류에 따라 선택하는 것이 바람직하다. 따라서 특정 검사 유닛(220)을 한정하기는 어렵다. 하지만 당업자라면 반도체 기판 가공 공정의 종류에 대응하는 검사 유닛(220)을 용이하게 선택할 수 있을 것이다.
플랫존(250) 내부에 설치된 이송 유닛(230)은 로드락 챔버(260)와 프로세스 챔버(210) 사이에서 반도체 기판을 반송한다. 이 경우, 로드락 챔버(260)와 플랫존(250)은 선택적으로 연통된다.
로드락 챔버(260) 내부의 반도체 기판(W)은 이송 유닛(230)에 의해서 그리고 플랫존(250)을 통하여 프로세스 챔버(210) 내부로 반송된다.
플랫존(250)의 둘레에는 다수개의 프로세스 챔버(210)들이 배치되는 것이 바람직하다. 하지만 경우에 따라서 플랫존(250)의 둘레에 한 개의 프로세스 챔버(210)만 배치될 수 있다.
프로세스 챔버(210)에서는 반도체 기판에 대한 시험 가공 및 주 가공 공정이 수행된다. 프로세스 챔버(210)에서는 다양한 반도체 기판 가공 공정이 수행된다. 예를 들어, 포토리소그래피(photolithography), 건식 식각(dry etching), 습식 식각(wet etching), 증착 및 연마 공정 등을 들 수 있다. 이 경우, 각 프로세스 챔버(210)에서는 한번에 한 매의 반도체 기판을 처리하는 것이 바람직하다.
플랫존(250)과 프로세스 챔버(210)들은 선택적으로 연통된다. 플랫존(250)의 내부 분위기는 프로세스 챔버(210) 내부의 분위기와 실질적으로 동일하다. 따라서 플랫존(250)과 프로세스 챔버(210)가 연통되어도 내부 분위기는 실질적으로 큰 변화가 없다.
프로세스 챔버(210), 이송 유닛(230), 플랫존(250), 검사 유닛(220), 및 로 드락 챔버(260)는 모두 제어부(240)에 연결된다.
제어부(240)는 반도체 기판 가공 장비(200)에서 수행되는 반도체 기판 가공 공정을 제어한다. 특히 본 실시예에서의 제어부(240)는 검사 유닛(220)으로부터 검사 결과를 제공받아 바로 가공 공정에 반영한다. 이하, 검사 유닛(220)에서 수행된 검사 결과를 가공 공정에 반영하는 것에 대하여 자세하게 설명한다.
프로세스 챔버(210)에서 아이들 타임이 길었다거나 클리닝을 수행한 경우, 바로 전에 진행된 프로세스가 후속 로트에 영향을 줄 것으로 예상되는 경우 샘플링 검사를 수행한다. 샘플링 검사를 위해서는 일 반도체 기판(W)을 선택하여 프로세스 챔버(210) 내부에서 시험 가공을 수행한다. 시험 가공된 반도체 기판(W)은 이송 유닛(230)에 의하여 프로세스 챔버(210)로부터 검사 유닛(220)으로 반송된다.
검사 유닛(220)은 시험 가공된 반도체 기판(W)을 광 반사율을 이용한 검사방법, CCD를 이용한 검사방법, 스캐닝 촬영을 이용한 검사 방법 등을 이용하여 검사한다. 검사 방법은 시험 가공에 대응하는 검사 방법이 선택되어야 하며, 이는 당업자가 충분히 선택할 수 있는 사항이다.
검사 유닛(220)은 샘플 기판 상에 형성된 막의 두께, 막의 저항, 패턴의 높이, 패턴의 폭, 패턴들 간의 간격 등을 측정하는 것이 바람직하다. 검사 유닛(220)은 측정 결과를 제어부(240)에 제공한다. 제어부(240)에는 시험 가공 전의 반도체 기판(W)의 상태가 기 저장되어 있다.
제어부(240)는 검사 유닛(220)으로부터 측정된 정보와 기 저장된 정보를 비교한다. 비교 결과 시험 가공을 통하여 막의 특성, 패턴의 특성, 패턴들간의 간격 등이 불량해진 경우, 제어부(240)는 추가 샘플 검사 공정을 진행 또는 반도체 기판 가공 장비(200)에서의 가공 공정을 중단한다.
하지만, 비교 결과 양호한 시험 가공 결과가 확인되면, 제어부(240)는 나머지 반도체 기판(W)들에 대하여 주 가공 공정을 진행시킨다.
본 실시예에 따르면, 프로세스 챔버(210) 내부 분위기를 실질적으로 저해하지 않으면서도 장소에 검사 유닛(220)을 배치하여, 공정 소요 시간을 최대한 단축할 수 있다. 또한, 검사 유닛(220)으로부터 측정된 검사 결과를 바로 가공 공정에 반영함으로써 생산수율을 극대화할 수 있다.
본 발명에 의하면, 검사소요 시간을 최대한 단축할 수 있다. 또한, 검사 결과를 바로 가공 공정에 반영함으로써 생산수율을 극대화할 수 있을 뿐만 아니라, 가공 공정의 정밀도까지 향상시킬 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (9)

  1. ⅰ) 반도체 기판들을 반도체 기판 가공 장비 내부로 로딩하는 단계;
    ⅱ) 상기 반도체 기판들 중에서 샘플 반도체 기판을 선택하여 시험 가공하는 단계;
    ⅲ) 상기 가공 장비 내부에 배치된 검사 유닛에서 시험 가공된 샘플 반도체 기판을 검사하는 단계; 및
    ⅳ) 상기 검사 결과에 따라 나머지 반도체 기판들에 대한 주 가공 공정의 진행여부를 결정하는 단계를 포함하는 것을 특징으로 하는 반도체 기판 가공 방법.
  2. 제 1 항에 있어서, 상기 검사 결과에 따라 상기 나머지 반도체 기판들 중에서 제2 샘플 반도체 기판을 선택한 후, 상기 제2 샘플 반도체 기판에 대하여 상기 ⅲ) 및 ⅳ) 단계를 더 수행하는 것을 특징으로 하는 반도체 기판 가공 방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 시험 가공을 수행하기 전에 상기 샘플 반도체 기판의 초기 상태를 검사하는 단계; 및
    상기 시험 가공된 샘플 반도체 기판의 검사 결과와 상기 초기 상태의 검사 결과를 비교하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 가공 방법.
  5. 제 4 항에 있어서, 상기 샘플 반도체 기판의 초기 상태를 검사하는 단계에서 상기 샘플 반도체 기판 상에 형성된, 막의 두께, 막의 저항, 패턴의 높이, 패턴의 폭 및 패턴들 간의 거리로 이루어진 그룹 중에서 선택된 적어도 하나를 측정하는 것을 특징으로 하는 반도체 기판 가공 방법.
  6. 제 1 항에 있어서, 상기 ⅲ) 단계에서 상기 시험 가공을 통하여 샘플 반도체 기판에 형성된 막의 두께, 막의 저항, 패턴의 높이, 패턴의 폭 및 패턴들 간의 거리로 이루어진 그룹 중에서 선택된 적어도 하나를 측정하는 것을 특징으로 하는 반도체 기판 가공 방법.
  7. 제 1 항에 있어서, 상기 시험 가공 및 주 가공 공정은, 포토리소그래피, 건식 식각, 습식 식각, 증착 및 연마 공정들로 이루어진 그룹 중에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 기판 가공 방법.
  8. 반도체 기판에 대하여 시험 및 주 가공 공정을 수행하기 위한 프로세스 챔버;
    상기 프로세스 챔버와 선택적으로 연통되며 반도체 기판에 대한 검사 공정을 수행하기 위한 검사 유닛;
    상기 프로세스 챔버와 검사 유닛 사이에서 반도체 기판을 반송하는 이송 유닛; 및
    상기 검사 유닛으로부터 검사 결과를 실시간으로 제공받아 상기 주 가공 공정을 제어하기 위한 제어부를 구비하는 것을 특징으로 하는 반도체 기판 가공 장비.
  9. 제 8 항에 있어서, 상기 검사 유닛은 상기 프로세스 챔버 내부로 반도체 기판을 제공하기 위하여 선택적으로 연통되는 로드락 챔버 내부에 배치된 것을 특징으로 하는 반도체 기판 가공 장비.
KR1020040042021A 2004-06-09 2004-06-09 반도체 기판 가공 방법 및 반도체 기판 가공 장비 KR100567623B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040042021A KR100567623B1 (ko) 2004-06-09 2004-06-09 반도체 기판 가공 방법 및 반도체 기판 가공 장비

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040042021A KR100567623B1 (ko) 2004-06-09 2004-06-09 반도체 기판 가공 방법 및 반도체 기판 가공 장비

Publications (2)

Publication Number Publication Date
KR20050116912A KR20050116912A (ko) 2005-12-14
KR100567623B1 true KR100567623B1 (ko) 2006-04-04

Family

ID=37290411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042021A KR100567623B1 (ko) 2004-06-09 2004-06-09 반도체 기판 가공 방법 및 반도체 기판 가공 장비

Country Status (1)

Country Link
KR (1) KR100567623B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102128722B1 (ko) * 2012-08-21 2020-07-02 세메스 주식회사 기판 처리 장치의 검사 방법

Also Published As

Publication number Publication date
KR20050116912A (ko) 2005-12-14

Similar Documents

Publication Publication Date Title
EP1300874B1 (en) Method for maintaining a processor
US6614050B1 (en) Semiconductor manufacturing apparatus
US20020188414A1 (en) Systems and methods for calibrating integrated inspection tools
US9405194B2 (en) Facility and method for treating substrate
JP4216263B2 (ja) 製造検査解析システム、および製造検査解析方法
KR101187516B1 (ko) 결함 분포 패턴의 대조 방법 및 장치
US7375831B2 (en) Line width measuring method, substrate processing method, substrate processing apparatus and substrate cooling processing unit
JP4529365B2 (ja) 基板検査システムおよび基板検査方法
KR102430478B1 (ko) 웨이퍼 검사 방법
KR100567623B1 (ko) 반도체 기판 가공 방법 및 반도체 기판 가공 장비
JP4781505B2 (ja) 処理装置の自動検査方法および自動復帰方法
JP2005286102A (ja) 真空処理装置および真空処理方法
US6913781B2 (en) Substrate processing apparatus and method including a device for applying a coating and a device for measuring the film quality of the coating
KR101964974B1 (ko) 기판 처리 장치 및 방법
KR100779922B1 (ko) 반도체 소자 검사 시스템
US20050220985A1 (en) Substrate processing apparatus and substrate processing method
JP3686866B2 (ja) 半導体製造装置及び製造方法
KR101199733B1 (ko) 프로브 스테이션
CN114062396B (zh) 空气中分子污染物的检测方法及铜互连结构的形成方法
CN113496908B (zh) 半导体器件的检测方法、半导体器件及电子设备
KR100621622B1 (ko) 기판 처리 방법
Pfitzner et al. Cost reduction strategies for wafer expenditure
US7638096B2 (en) Photoresist coating failure sensing methods and detection devices
KR100689696B1 (ko) 반도체장치 제조시스템 및 그 운영방법
JP2001118762A (ja) 半導体装置の製造方法および半導体装置の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee