KR19980025795U - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19980025795U
KR19980025795U KR2019960038630U KR19960038630U KR19980025795U KR 19980025795 U KR19980025795 U KR 19980025795U KR 2019960038630 U KR2019960038630 U KR 2019960038630U KR 19960038630 U KR19960038630 U KR 19960038630U KR 19980025795 U KR19980025795 U KR 19980025795U
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor package
semiconductor
paddle
inner lead
Prior art date
Application number
KR2019960038630U
Other languages
English (en)
Other versions
KR200156148Y1 (ko
Inventor
류종호
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR2019960038630U priority Critical patent/KR200156148Y1/ko
Publication of KR19980025795U publication Critical patent/KR19980025795U/ko
Application granted granted Critical
Publication of KR200156148Y1 publication Critical patent/KR200156148Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 패키지에 관한 것으로, 아래 도면에 도시된 바와 같이 다수개의 패드가 형성된 반도체 칩과, 그 반도체 칩이 접착고정되는 패들과, 그 패들에 접착고정된 반도체 칩의 패드와 전기적으로 통할 수 있도록 와이어에 의하여 연결되는 내부리드와, 그 내부리드가 연장형성되어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 외부리드와, 상기 패들에 접착고정되는 반도체 칩과 그 반도체 칩의 패드와 상기 내부리드를 연결하는 와이어를 보호할 수 있도록 몰드물로 몰드된 몸체와, 상기 외부리드와 더불어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 더미솔더패드가 설치되어 구성된 반도체 패키지로서, 셋트어플리케이션을 할때에 상기 몸체의 상부에 설치된 더미솔더패드를 사용할 수 있게 되어 상기 외부회로 즉, 피시비 기판이 지저분하지 않게 되고, 또 상기 반도체 칩에 캐패시터나 레지스터를 추가하기 위해서는 외부회로 즉, 피시비 기판을 새로 제작할 필요가 없게 되어 사용자에게 편리함을 줄 수 있는 효과와 함께 상기 더미솔더패드는 상기 반도체 칩에서 발생하는 열을 외부로 방열하는 효과가 있게 된다.

Description

반도체 패키지
본 고안은 반도체 패키지에 관한 것으로, 특히 리드와 더불어 외부의 전기적인 회로와 연결할 수 있는 더미솔더패드를 형성하여 셋트어플리케이션을 용이하게 함과 아울러 열방출 효과를 높일 수 있도록 한 반도체 패키지에 관한 것이다.
일반적으로, 종래 기술에 의한 반도체 패키지(1)는 상기 도 1과 도 2에 도시된 바와 같이 에폭시 수지와 같은 콤파운드로 몰드된 반도체 패키지(1)의 몸체(2)가 형성되어 있고, 그 몸체(2)의 내부에는 반도체 칩(3)이 에폭시 수지와 같은 접착제(4)로 접착고정되는 패들(5)이 있으며, 그 패들(5)의 상부에는 상기 접착제(4)로 접착고정되는 반도체 칩(3)이 설치고정되어 있고, 또 그 반도체 칩(3)에 형성되어 있는 다수개의 패드(미도시)에는 상기 반도체 패키지(1)의 내부리드(6)와 전기적으로 통할 수 있게 와이어(7)가 용접연결되어 있다.
그리고, 상기 내부리드(6)는 외부의 전기적인 회로와 연결할 수 있도록 상기 반도체 몸체(2)의 외부로 연장되어 절곡된 외부리드(8)가 형성되어 있다.
상기와 같이 구성된 반도체 패키지(1)는 그 반도체 패키지(1)의 외부리드(8)가 외부의 전기적인 회로단자 즉, 피시비 기판(미도시)에 전기적으로 연결고정되어 사용되는 것이다.
그러나, 상기와 같이 구성된 반도체 패키지는 그 반도체 패키지가 전기적으로 연결되는 외부회로를 수정할 경우 즉, 셋트어플리케이션을 할때에 전선을 사용하여 지저분하게 연결하여야 하고, 또 반도체 칩에 캐패시터나 레지스터를 추가하기 위해서는 외부회로 즉, 피시비 기판을 새로 제작하여야 하거나 또는 수정이 아예 불가능한 문제점을 초래하였다.
따라서, 본 고안의 목적은 상기의 문제점을 해결하여 셋트어플리케이션을 용이하게 할 수 있는 반도체 패키지를 제공함에 있다.
도 1은 종래 기술에 의한 반도체 패키지의 구조를 보인 평면도.
도 2는 종래 기술에 의한 반도체 패키지의 종단 구조를 보인 단면도.
도 3은 본 고안에 의한 반도체 패키지의 구조를 보인 평면도.
도 4는 본 고안에 의한 반도체 패키지의 종단 구조를 보인 단면도.
*도면의 주요 부분에 대한 부호의 설명*
11:반도체 패키지12:몸체
13:반도체 칩14:접착제
15:패들16:내부리드
17:와이어18:외부리드
19:더미솔더패드
상기 본 고안의 목적은 다수개의 패드가 형성된 반도체 칩과, 그 반도체 칩이 접착 고정되는 패들과, 그 패들에 접착고정된 반도체 칩의 패드와 전기적으로 통할 수 있도록 와이어에 의하여 연결되는 내부리드와, 그 내부리드가 연장형성되어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 외부리드와, 상기 패들에 접착고정되는 반도체 칩과 그 반도체 칩의 패드와 상기 내부리드를 연결하는 와이어를 보호할 수 있도록 몰드물로 몰드된 몸체와, 상기 외부리드와 더불어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 더미솔더패드가 설치되어 구성된 것을 특징으로 하는 반도체 패키지에 의하여 달성된다.
다음은, 본 고안에 의한 반도체 패키지의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 3은 본 고안에 의한 반도체 패캐지의 구조를 보인 평면도이고, 도 4는 본 고안에 의한 반도체 패캐지의 종단 구조를 보인 단면도이다.
상기 도 3과 4에 도시된 바와 같이 본 고안에 의한 반도체 패키지(11)는, 에폭시 수지와 같은 콤파운드로 몰드된 몸체(12)가 형성되어 있고, 그 몸체(12)의 내부에는 반도체 칩(13)이 에폭시 수지와 같은 접착제(14)로 접착고정되는 패들(15)이 설치되어 있으며, 그 패들(15)의 상부에는 상기 접착제(14)로 접착고정되는 반도체칩(13)이 설치고정되어 있고, 또 그 반도체 칩(13)에 형성되어 있는 다수개의 패드(미도시)에는 상기 반도체 패키지(11)의 내부리드(16)와 전기적으로 통할 수 있도록 와이어(17)가 용접연결되어 있다.
상기 내부리드(16)는 외부의 전기적인 회로 즉, 피시비 기판(미도시)과 연결할 수 있도록 상기 반도체 몸체(12)의 외부로 연장되어 절곡된 외부리드(18)가 형성되어 있다.
그리고, 상기 와이어(17)에는 상기 외부리드(18)와 같이 외부의 전기적인 회로의 단자와 솔더링(Soldering)에 의하여 접속이 가능한 다수개의 더미솔더패드(19)가 상기 몸체(12)의 상면을 관통하여 설치되어 있다.
상기와 같이 구성된 반도체 패키지(11)는 상기 몸체(12)의 외부로 연장되어 형성된 외부리드(18)가 외부의 전기적인 회로 즉, 피시비 기판상에 연결고정되어 사용하거나, 상기 몸체(12)의 상면을 관통하여 설치된 더미솔더패드(19)가 상기 피시비 기판상에 솔더링에 의하여 접속되어 사용된다.
또, 상기 본 고안에 의한 반도체 패키지(11)는 상기 외부리드(18)에 의하여 상기 피시비 기판상에 연결고정되어 사용되는 상기 반도체 패키지(11)에 다른 전기적인 소자 즉, 레지스터나 캐패시터 등이 추가 될 경우에는 그 반도체 패키지(11)의 몸체(12)의 상면에 설치되어 있는 더미솔더패드(19)와 연결하여 사용할 수 있고, 또 상기 더미솔더패드(19)가 상기 피시비 기판상에 솔더링에 의하여 연결고정된 경우에는 상기 외부리드(18)와 상기 전기적인 소자 즉, 레지스터나 캐패시터등을 연결하여 사용하게 되는 것이다.
상기와 같이 반도체 패키지의 몸체의 상면에 와이어와 전기적으로 통할 수 있도록 연결된 다수개의 더미솔더패드를 설치하므로써, 상기 반도체 패키지가 전기적으로 연결되는 외부회로를 수정할 경우 즉, 셋트어플리케이션을 할때에 상기 몸체의 상부에 설치된 더미솔더패드를 사용할 수 있게 되어 상기 외부회로 즉, 피시비 기판이 지저분하지 않게 되고, 또 상기 반도체 칩에 캐패시터나 레지스터를 추가하기 위해서는 외부회로 즉, 피시비 기판을 새로 제작할 필요가 없게 되어 사용자에게 편리함을 줄 수 있는 효과와 함께 상기 더미솔더패드는 상기 반도체 칩에서 발생하는 열을 외부로 방열하는 효과가 있게 된다.

Claims (3)

  1. 다수개의 패드가 형성된 반도체 칩과, 그 반도체 칩이 접착고정되는 패들과, 그 패들에 접착고정된 반도체 칩의 패드와 전기적으로 통할 수 있도록 와이어에 의하여 연결되는 내부리드와, 그 내부리드가 연장형성되어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 외부리드와, 상기 패들에 접착고정되는 반도체 칩과 그 반도체 칩의 패드와 상기 내부리드를 연결하는 와이어를 보호할 수 있도록 몰드물로 몰드된 몸체와, 상기 외부리드와 더불어 상기 반도체 칩과 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결할 수 있는 더미솔더패드가 설치되어 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 더미솔더패드는 상기 몸체의 상면에 설치된 것을 특징으로 하는 반도체 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 더미솔더패드는 상기 와이어와 전기적으로 통할 수 있도록 연결설치된 것을 특징으로 하는 반도체 패키지.
KR2019960038630U 1996-11-06 1996-11-06 반도체 패키지 KR200156148Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960038630U KR200156148Y1 (ko) 1996-11-06 1996-11-06 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960038630U KR200156148Y1 (ko) 1996-11-06 1996-11-06 반도체 패키지

Publications (2)

Publication Number Publication Date
KR19980025795U true KR19980025795U (ko) 1998-08-05
KR200156148Y1 KR200156148Y1 (ko) 1999-09-01

Family

ID=19472948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960038630U KR200156148Y1 (ko) 1996-11-06 1996-11-06 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200156148Y1 (ko)

Also Published As

Publication number Publication date
KR200156148Y1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
US5436500A (en) Surface mount semiconductor package
KR960705357A (ko) 반도체 장치
KR940022755A (ko) 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame)
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US20200144140A1 (en) Power semiconductor module
KR200156148Y1 (ko) 반도체 패키지
JP3825196B2 (ja) 電子回路装置
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
JP2993480B2 (ja) 半導体装置
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
JP3248117B2 (ja) 半導体装置
KR19980025797U (ko) 반도체 패키지
KR0140091Y1 (ko) 반도체 패키지
JP2544272Y2 (ja) 混成集積回路
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
JPH0442942Y2 (ko)
KR200154809Y1 (ko) 표면탄성파 필터의 리드프레임
KR100266697B1 (ko) 반도체 씨엘 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR19990016941A (ko) 적층가능한 비지에이 패키지
JPS6084842A (ja) 半導体集積回路パツケ−ジ
KR19990055508A (ko) 에리어 어레이 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee