KR100266697B1 - 반도체 씨엘 패키지 - Google Patents

Abstract

본 발명은 반도체 씨엘 패키지에 관한 것으로, 리드(17)들이 방사형으로 배열된 단자기둥(15)을 서브스트레이트(11)에 삽입하는 것으로 간단히 조립하여, 종래와 같은 리플로우 공정을 배제하는데 따른 서브스트레이트의 뒤틀림 및 실장시 접촉불량을 방지하는 효과가 있다.

Description

반도체 씨엘 패키지

본 발명은 반도체 씨엘 패키지에 관한 것으로, 특히 조립이 용이하고, 실장시 컨택불량이 발생되는 것을 방지하도록 하는데 적합한 반도체 씨엘 패키지에 관한 것이다.

최근에는 전자제품의 소형 다기능화되어가는 추세에 따라 전자제품에 장착되는 부품들의 크기도 컴팩트화되는 추세에 있으며, 이와 같은 콤팩트화된 패키지의 일종인 비지에이 패키지가 도 1 내지 도 2에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.

도 1은 종래 반도체 비지에이 패키지의 구성을 보인 평면도이고, 도 2는 도 1의 A-A'를 절취하여 보인 단면도로서, 도시된 바와 같이, 다수개의 회로선들이 내설되어 있는 서브스트레이트(1)와, 그 서브스트레이트(1)의 상면 중앙에 접착제로 고정부착되는 반도체 칩(2)과, 그 칩(2)의 상면 가장자리에 형성되어 있는 칩패드들과 상기 서브스트레이트(1)에 내설된 회로선의 일단부를 전기적으로 각각 연결하는 금속와이어(3)들과, 상기 칩(2), 금속와이어(3)들이 덮이도록 서브스트레이트(1)의 상면에 몰딩되는 봉지체(4)와, 상기 서브스트레이트(1)에 내설된 회로선의 하단부에 연결되도록 서브스트레이트(1)의 하면에 부착고정되는 다수개의 솔더볼(5)들로 구성되어 있다.

상기와 같이 구성되어 있는 종래 비지에이 패키지는 서브스트레이트(1)의 상면에 접착제로 반도체 칩(2)을 고정부착하는 다이본딩을 실시하고, 그 칩(2)의 상면에 형성되어 있는 칩패드들과 상기 서브스트레이트(1)에 내설된 회로선의 일단부를 가각 금속와이어(3)로 연결하는 와이어본딩을 실시하며, 상기 칩(2), 금속와이어(3)를 감싸도록 에폭시로 봉지체(4)를 형성하는 몰딩을 실시하고, 마지막으로 서브스트레이트(1)의 하면에 솔더볼(5)들을 고정부착하는 리플로우를 실시하여 패키지를 완성한다.

그러나, 상기와 같이 구성되어 있는 종래 비지에이 패키지는 솔더볼(5)을 부착하기 위해서 회로선의 하단부에 일일이 솔더볼(5)들을 얼라인하여 부착한 다음, 다시 열을 가하기 위한 리플로우를 실시하므로 상당히 번거롭고, 솔더볼(5)들을 부분적으로 융착할정도의 온도를 가할 수 있는 리플로우용 노에서 실시하므로, 리플로우시 가해지는 열에 의하여 서브스트레이트(1)의 뒤틀림이 발생되어 완성된 패키지의 실장시 솔더볼(5)의 컨택불량이 발생되는 문제점이 있었다.

본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 씨엘 패키지를 제공함에 있다.

본 발명의 다른 목적은 조립이 간단한 반도체 씨엘 패키지를 제공함에 있다.

본 발명의 또다른 목적은 컨택불량을 유발하지 않는 반도체 씨엘 패키지를 제공함에 있다.

도 1은 종래 반도체 비지에이 패키지의 구성을 보인 평면도.

도 2는 도 1의 A-A'를 절취하여 보인 단면도.

도 3은 본 발명 반도체 씨엘 패키지의 구성을 보인 사시도.

도 4는 본 발명 반도체 씨엘 패키지의 구성을 보인 평면도.

도 5는 도 4의 B-B'를 절취하여 보인 단면도.

도 6은 본 발명 서브스트레이트를 보인 평면도.

도 7은 본 발명 단자기둥을 보인 사시도.

도 8은 본 발명 단자기둥에 몰딩되는 리드를 보인 사시도.

도 9a 내지 9e는 본 발명 반도체 씨엘 패키지의 제조순서를 보인 정면도.

도 10는 본 발명 반도체 씨엘 패키지의 실장방법의 일실시예를 보인 정면도.

도 11은 본 발명 반도체 씨엘 패키지의 실장방법의 다른실시예를 보인 정면도.

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 서브스트레이트 11a : 관통공

11b : 단턱부 11c : 결합공

12 : 회로선 13 : 칩

13a : 칩패드 14 : 금속와이어

15 : 단자기둥 16 : 봉지체

17 : 리드 18 : 히트싱크

상기와 같은 본 발명의 목적을 달성하기 위하여 중앙에 관통공이 형성되어 있고, 그 관통공의 상측 내주면에 일정깊이의 단턱부가 형성되어 있으며, 네모서리부분에 결합공이 각각 형성되어 있는 서브스트레이트와, 그 서브스트레이트의 단턱부에 설치되는 반도체 칩과, 그 칩의 상면에 형성되어 있는 다수개의 칩패드들과 상기 서브스트레이트에 내설된 회로선의 일단부가 각각 전기적으로 연결되어 있는 다수개의 금속와이어들과, 상기 서브스트레이트에 형성된 결합공들에 각각 삽입되어 있는 원통형의 단자기둥과, 그 단자기둥의 외측면에 노출되도록 설치됨과 아울러 상단부가 상기 회로선의 타단부에 접촉되어 있는 리드들과, 상기 칩, 금속와이어, 단자기둥의 일정부분을 감싸도록 서브스트레이트의 상면에 몰딩되는 봉지체와, 상기 서브스트레이트의 관통공에 삽입설치되는 열방출용 히트싱크를 구비하여서 구성되는 것을 특징으로 하는 반도체 씨엘 패키지가 제공된다.

이하, 상기와 같이 구성되어 있는 본 발명 반도체 씨엘 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.

도 3은 본 발명 반도체 씨엘 패키지의 구성을 보인 사시도이고, 도 4는 본 발명 반도체 씨엘 패키지의 구성을 보인 평면도이며, 도 5는 도 4의 B-B'를 절취하여 보인 단면도이고, 도 6은 본 발명 서브스트레이트를 보인 평면도이며, 도 7은 본 발명 단자기둥을 보인 사시도이고, 도 8은 본 발명 단자기둥에 몰딩되는 리드를 보인 사시도이다.

도시된 바와 같이, 본 발명 반도체 씨엘 패키지는 중앙에 관통공(11a)이 형성되어 있고, 그 관통공(11a)의 상측 내주면에 일정깊이의 단턱부(11b)가 형성되어 있으며, 네모서리부분에 원형 결합공(11c)이 각각 형성되어 있는 서브스트레이트(11)의 단턱부(11b)에 반도체 칩(13)이 접착제로 부착되어 있고, 그 칩(13)의 상면에 형성되어 있는 다수개의 칩패드(13a)들과 상기 서브스트레이트(11)에 내설된 회로선(12)의 일단부가 각각 금속와이어(14)들로 전기적으로 연결이 되어 있으며, 상기 서브스트레이트(11)에 형성된 결합공(11c)들에 각각 원통형의 단자기둥(15)이 삽입설치되어 있다.

그리고, 상기 칩(13), 금속와이어(14), 단자기둥(15)의 일정부분을 감싸도록 서브스트레이트(11)의 상면에 몰딩되는 봉지체(16)가 형성되어 있다.

상기 단자기둥(15)의 외측면에 노출되도록 설치됨과 아울러 상단부가 상기 회로선(12)의 타단부에 접촉되도록 리드(17)들이 설치되어 있고, 상기 서브스트레이트(11)에 형성된 관통공(11a)에 삽입됨과 아울러 칩(13)의 하면에 부착되도록 열방출용 히트싱크(18)가 설치되어 있다.

상기 단자기둥(15)은 서브스트레이트(11)에 착탈가능하도록 설치되어 있으며, 도 7에 도시되어 있는 것과 같이 중앙에 구멍(15a)이 형성된 에폭시 재질의 플랜지 타입이며, 일정형태로 몰딩될 때 리드(17)들이 함께 몰딩된다.

상기 리드(17)는 도 8에 도시된 것과 같이 "ㄱ"자형태로 절곡된 금속재질이며, 앞서 설명한 것과 같이 단자기둥(15)에 방사형태로 배열된 상태로 일체로 몰딩되어진다.

상기와 같이 구성되어 있는 본 발명 반도체 씨엘 패키지의 제조순서는 다음과 같다.

도 9a에 도시된 바와 같이 먼저, 서브스트레이트(11)에 형성된 결합공(11c)들에 리드(17)들이 방사형으로 몰딩된 단자기둥(15)을 각각 삽입하되, 리드(17)들의 상단부가 결합공(11c)의 주변에 형성된 회로선(12)들에 각각 접촉되도록 한다.

그런 다음, 도 9b와 같이 서브스트레이트(11)에 형성된 단턱부(11b)에 칩(13)을 고정부착한다.

그런 다음, 도 9c와 같이 칩(13)의 상면 가장자리에 형성되어 있는 칩패드(13a)들과 서브스트레이트(11)에 형성된 회로선(12)들으 일단부를 금속와이어각각 연결하는 와이어본딩을 실시한다.

그런 다음, 도 9d와 같이 칩(13), 금속와이어(14), 단자기둥(15)들의 일정부분을 감싸도록 서브스트레이트(11)의 상면에 에폭시로 몰딩하여 봉지체(16)를 형성하고, 마지막으로 도 9e와 같이, 서브스트레이트(11)의 관통공(11a)에 삽입되도록 히트싱크(18)를 설치하여 패키지(19)를 완성하게 된다.

상기와 같이 완성된 패키지는 도 10에 도시된 바와 같이 피시비(21)에 설치된 접속리드(22)들이 설치된 결합부재(23)에 결합시키는 형식으로 간단히 실장할 수도 있고, 도 11에 도시된 바와 같이 피시비(21)의 상면에 솔더(24)로 접속하는 방법으로 실장할 수도 있다.

이상에서 상세히 설명한 바와 같이, 본 발명 반도체 씨엘 패키지는 리드들이 방사형으로 배열된 단자기둥을 서브스트레이트에 삽입하는 것으로 간단히 조립하여, 종래와 같은 리플로우 공정을 배제하는데 따른 서브스트레이트의 뒤틀림 및 실장시 접촉불량을 방지하는 효과가 있다.

Claims (2)

1. 중앙에 관통공이 형성되어 있고, 그 관통공의 상측 내주면에 일정깊이의 단턱부가 형성되어 있으며, 네모서리부분에 결합공이 각각 형성되어 있는 서브스트레이트와; 그 서브스트레이트의 단턱부에 설치되는 반도체 칩과; 그 칩의 상면에 형성되어 있는 다수개의 칩패드들과 상기 서브스트레이트에 내설된 회로선의 일단부가 각각 전기적으로 연결되어 있는 다수개의 금속와이어들과; 상기 서브스트레이트에 형성된 결합공들에 각각 삽입되어 있는 원통형의 단자기둥과; 그 단자기둥의 외측면에 노출되도록 설치됨과 아울러 상단부가 상기 회로선의 타단부에 접촉되어 있는 리드들과; 상기 칩, 금속와이어, 단자기둥의 일정부분을 감싸도록 서브스트레이트의 상면에 몰딩되는 봉지체와; 상기 서브스트레이트의 관통공에 삽입설치되는 열방출용 히트싱크를 구비하여서 구성되는 것을 특징으로 하는 반도체 씨엘 패키지.
2. 제 1항에 있어서, 상기 리드들은 단자기둥에 방사형의 일체로 배열설치되는 것을 특징으로 하는 반도체 씨엘 패키지.