KR19980021363A - 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 - Google Patents
불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 Download PDFInfo
- Publication number
- KR19980021363A KR19980021363A KR1019960040181A KR19960040181A KR19980021363A KR 19980021363 A KR19980021363 A KR 19980021363A KR 1019960040181 A KR1019960040181 A KR 1019960040181A KR 19960040181 A KR19960040181 A KR 19960040181A KR 19980021363 A KR19980021363 A KR 19980021363A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- insulating layer
- conductive layer
- layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 63
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims abstract 6
- 230000000873 masking effect Effects 0.000 claims abstract 3
- 150000004767 nitrides Chemical group 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 230000003313 weakening effect Effects 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 17
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02389—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/024—Group 12/16 materials
- H01L21/02403—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법에 관한 것이며, 본 발명의 목적은 소자분리막의 골을 방지하여 게이트를 형성하기 위한 식각후에 아이솔레이션이 약해지는 것을 보완할 수 있는 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법을 제공함에 있다. 이러한 목적을 달성하기 위한 기술적 사상에 따르면, 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법은 반도체 기판상에 터널 옥사이드와 제1도전층을 순차적으로 형성하는 과정과; 상기 제1도전층상에 식각선택비가 큰 제1절연층을 형성하는 과정과; 상기 제1절연층상에 스톱퍼용 제2절연층을 형성하는 과정과; 상기 사진 및 식각공정을 통하여 소자분리막이 형성될 부분의 상부에 침적된 상기 제2절연층, 제1절연층, 제1도전층, 터널옥사이드 및 반도체 기판을 차례로 식각하는 과정과; 상기 결과물 전면에 절연물질을 침적하여 상기 소자분리막을 형성하는 과정과; 상기 제2절연층의 측면이 드러날때까지 평탄화공정을 실시한후 이 제2절연층을 식각하는 과정과; 상기 제1도전층의 측면이 드러날때까지 상기 제1절연층과 상기 절연물질을 식각하는 과정과; 상기 결과물 전면에 층간절연막을 형성하는 과정과; 상기 층간절연막상에 제2도전층을 형성한후 이 제2도전층을 마스크화하여 고농도 이온주입에 의한 드레인과 소오스를 형성하는 과정을 포함함을 특징으로 한다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 전기적으로 소거 및 프로그램 가능한 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법에 관한 것이다.
통상적으로, 불휘발성 반도체 메모리 장치 예를 들면, 플래쉬 EEPROM에서 데이타를 저장하는 메모리 셀은 반도체 기판인 단결정 기판상에 터널 옥사이드로 절연된 제1폴리실리콘과 이 제1폴리실리콘상에 층간 절연막으로 절연된 제2폴리실리콘이 적층된 구조를 가지고 있다. 이러한 메모리 셀을 통한 데이타의 저장 및 소거는 반도체 기판과 제2폴리실리콘 사이에 적절한 전압을 인가함으로써 제1폴리실리콘에 전자를 주입하거나 방출하는 방법으로 이루어지며, 상기 제1폴리실리콘을 플로팅 게이트라 하며 상기 제2폴리실리콘을 컨트롤 게이트라 부른다.
플래쉬 EEPROM에서는 독립적인 메모리 셀을 형성하기 위해서 먼저 소자분리막인 필드 옥사이드를 형성하여 이웃하는 비트라인과 분리시켜주며, 또한 한 비트라인내에서 메모리 셀을 분리시키기 위해서 셀프 얼라인 기법을 사용하여 게이트를 형성시켜주는 방법을 사용하고 있다. 소자 분리막을 형성하는 방법으로는 소자가 고집적됨에 따라서 통상적인 국부산화공정(LOCOS)방식의 변형인 SEPOX(Selective Poly Oxidation)와 PSL(Poly-Si Spacered LOCOS)공정등이 사용되고 있으나 버즈 믹(Bird's Beak)의 형성에 의해서 메모리의 고집적화에 어려움을 안고 있다.
이와 같은 문제점을 해결하기 위해서 새로이 개발되고 있는 방법이 트랜치 식각을 이용학는 방법이다.
트랜치를 이용하여 소자 분리를 해주는 종래기술은 에치 백(Etch back)을 이용하는 방법이 있으며, 1994년 IEDM 페이지 61∼64에서 S.Aritome등에 의해서 발표된 바 있다.
도 1a 내지 도 1g은 종래기술의 실시예에 따라 불휘발성 반도체 메모리 장치의 메모리 셀을 형성하기 위한 공정흐름을 보여주는 단면도들이다.
도 1a에서 부터 도 1g까지를 참조하여 종래기술을 살펴보면, 먼저 도 1a에서와 같이 반도체 기판 예컨데 단결정 기판(101)상에 터널옥사이드(102)를 형성한 후 플로팅 게이트(103)가 될 폴리실리콘을 침적(Deposition)하고 트랜치 식각시 마스크 역할을 할 옥사이드(104)를 침적(Deposition)한다. 이어 도 1b에서와 같이, 사진공정을 통하여 소자분리막인 필드 옥사이드가 형성될 부분만을 제외하고 포토레지스트(Photo Resist, 105)로 덮어주고 식각공정을 통하여 노출된 옥사이드(104)를 제거하여 준다. 도 1c에서와 같이 후속공정으로 패턴된 옥사이드(104)를 마스크로 하여 상기 플로팅 게이트(103)와, 터널옥사이드(102) 및 단결정 기판(101)을 셀프 얼라인(Self align)기법으로 식각하여 트랜치(106)을 형성한다. 후속공정으로 도 1d를 살펴보면, 필드 옥사이드가 될 LPCVD SiO2(107)를 침적한후 옥사이드를 에치 백(Etch-Back) 식각으로 제거하여 준다. 이때, 커플링 비의 향상을 위하여 도 1e에서와 같이 상기 플로팅 게이트(103)의 측면이 충분히 노출되도록 식각을 하여 준다. 후속공정으로 층간절연막(108)인 ONO구조(산화막/질화막/산화막이 순차적으로 침적된 구조)를 형성하여 준후 컨트롤 게이트(109)가 될 폴리실리콘/텅스텐 실리사이드(W-Silicide)를 침적한다. 후속공정으로 사진공정과 식각공정을 통하여 게이트가 형성될 부분을 제외한 부분의 컨트롤 게이트(109)와 층간절연막(108) 및 플로팅 게이트(103)를 셀프 셀프 얼라인기법으로 식각시켜준다.
상기 공정후 소오스와 드레인을 형성하는 이온주입을 실시한후 1000HTO막을 침적하고, 6000BPSG를 침적한다. 다음 퍼낸스(Furnace)에서 BPSG를 리플로우(Reflow)하여 평탄화 예컨데 CMP공정(Chemical Mecanical Polishing, 화학 기계적 연마)하고 사진 및 식각공정으로 콘택을 형성한다.
상기 공정후 300Ti와 400TiN을 침적하고 퍼낸스에서 어닐링(Anneal)한 다음 6000알루미늄 Al을 침적하고 다시 250탕TiN을 침적한다. 이어서 사진공정과 식각공정으로 메탈 라인을 패턴한다.
위와 같이 에치 백을 이용하여 트랜치 아이솔레이션(Trench isolation)을 하는 경우에는 버즈 빅이 생기지 않으므로 메모리의 고집적화에는 유용하나 기존의 LOCOS방식에서 사용되던 플로팅 게이트의 날개(Wing)부분이 없어지므로 커플링 비가 떨어지는 단점을 가지고 있다.
이러한 단점을 해결하기 위해서 폴리실리콘의 두께를 높게하여 증착시킨 후 에칭 백을 충분히 하여 커플링 비의 향상을 위해 폴리실리콘의 측벽을 이용하지만 대신 후속공정중에 게이트형성을 위한 컨트롤 게이트(109, 텅스텐 실리사이드와 폴리실리콘으로 이루어진 층), 층간절연막(108), 플로팅 게이트(103)의 셀프 얼라인 식각시 증가한 이 플로팅 게이트(103)의 측면만큼 상기 층간절연막(108)의 식각을 많이 해줘야 한다. 결국 커플링 비의 증가를 위해서 플로팅 게이트(103)의 측면을 많이 드러낼수록 부수적으로 게이트 형성을 위한 셀프 얼라인 식각시 상기 층간절연막(108)의 식각을 많이 시켜줘야 하는 단점을 가지게 된다. 더욱이 에치 백을 이용하는 경우에 에치 백을 많이 해줄수록 옥사이드(107)의 골이 깊게 패이는 현상이 생기게 되며, 더구나 상기 층간절연막(108) 식각시 이 부분이 더옥더 취약하게 되어 아이솔레이션에 문제가 생길 수 있다. 또한 컨트롤 게이트(109)를 형성하기 위한 폴리 실리콘 침적시 깊은 골로 이 폴리실리콘이 들어가 게이트 형성을 위한 셀프 얼라인 식각시 잔여물(Residue)이 남는 문제가 생길 수 있다. 이외에도 에치 백시 상기 플로팅 게이트(103)가 플라즈마 손상(Damage)을 받아 층간절연막(108)을 형성하는 ONO막질의 특성이 나빠지는 문제점을 가지고 있다.
본 발명의 목적은 커플링 비를 향상시키면서도 게이트형성시 요구되는 식각의 양을 줄일 수 있는 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 플라즈마 손상을 제거할 수 있는 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 소자분리막의 골을 방지하여 게이트를 형성하기 위한 식각후에 아이솔레이션이 약해지는 것을 보완할 수 있는 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법을 제공함에 있다.
도 1a 내지 도 1g은 종래기술의 실시예에 따라 구현된 불휘발성 반도체 메모리 장치의 메모리 셀의 제조공정을 보여주는 순차적인 단면도들.
도 2a 내지 도 2h는 본 발명의 실시예에 따라 구현된 불휘발성 반도체 메모리 장치의 메모리 셀의 제조공정을 보여주는 순차적인 단면도들.
이하 본 발명의 바람직한 실시예들의 상세한 설명이 첨부된 도면들을 참조하여 설명된다.
도면들중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들을 나타내고 있음을 유의하여야 한다.
도 2a 내지 도 2h 걸쳐 도시된 공정단면도들은 본 발명의 실시예에 따라 구현되는 불휘발성 반도체 메모리 장치의 메모리 셀을 제조하기 위해 요구되는 공정을 순차적으로 나타낸 도면이다.
먼저, 도 2a서와 같이 반도체 기판 예를 들면 단결정 기판(201)상에 터널 옥사이드(202)를 형성시켜준 후 플로팅 게이트(203)역할을 하는 폴리실리콘을 3000탔막침적한다. 이어서, 상기 플로팅 게이트(203) 상부에 옥사이드(204)를 형성시켜준 후 CMP공정에서 스톱퍼(Stopper)역할을 하고 상기 옥사이드(204)와 식각 선택비가 큰 질화막(205)을 2000막침적한다. 사진 공정을 통하여 필드가 형성될 부분을 제외한 나머지 부분을 도 2b 및 도 2c에서와 같이, 포토 레지스트(206)로 차단한후 식각 공정을 통하여 셀프 얼라인 기법으로 상기 질화막(205), 산화막인 상기 옥사이드(204), 폴리실리콘인 플로팅 게이트(203), 터널옥사이드(202), 단결정 기판(201)을 연속으로 식각해준다. 이때 단결정 기판(201)은 아이솔레이션이 되도록 충분히 식각시켜줘야 한다. 후속공정으로 도 2d와 도 2e에서와 같이 포토 레지스트(206)를 제거한 후 소자분리막(208)이 될 옥사이드를 침적한 후 옥사이드의 평탄화를 위해 CMP공정을 해준다. 이때 질화막(205)은 CMP공정의 스톱퍼로 쓰이며, 또한 플로팅 게이트(203)가 플라즈마(Plasma)에 의해서 손상를 받지 않도록 해준다. 후속공정으로 도 2e에서와 같이 습식식각을 통하여 상기 질화막(205)을 제거하여 주며, 이때 질화막(205) 하부의 옥사이드(204)는 질화막(205)의 습식식각시 상기 플로팅 게이트(203)가 손상을 받는 것을 방지해 준다. 후속공정으로 습식식각을 통하여 옥사이드막(204)을 제거해 준다. 이때, 도 2g에서와 같이 상기 플로팅 게이트(203) 상부의 옥사이드(204)는 완전히 제거해 주어야 하며, 상기 플로팅 게이트(203)의 측면이 0.15㎛정도 노출되도록 식각을 해줘야 한다. 연속으로 층간절연막(209)인 ONO막을 형성하여 준다. 본 발명에서는 상기 플로팅 게이트(203)의 측면에도 ONO막인 층간절연막(209)이 형성되므로 커플링 비를 향상시킬 수 있다.
상기 공정후 컨트롤 게이트(210)를 형성하는 폴리실리콘과 텅스텐 실리사이드를 침적하고, 후속공정으로 사진공정과 식각공정을 통하여 게이트가 형성될 부분을 제외한 나머지 부분의 컨트롤 게이트(210), 층간절연막(209), 플로팅 게이트(203)를 셀프 얼라인기법으로 식각시켜 준다. 이때 에치 백을 이용하는 경우와는 달리 필드 옥사이드(208) 상부에서는 깊은 골이 없게 되어 층간절연막(209)의 식각시 공정을 용이하게 가져갈 수 있는 장점이 있으며, 상기 컨트롤 게이트(210)가 골을 따라 남는 경우도 없어지게 된다.
상기 공정후 상기 게이트를 마스크화하여 소오스와 드레인을 형성하는 고농도 이온 주입을 실시한 후 1000HTO막을 침적하고, 6000BPSG를 침적한다. 다음공정으로 퍼낸스에서 BPSG를 리플로우하여 평탄화하고 사진 및 식각공정으로 콘택을 형성한다.
상기 공정후 300Ti와 400TiN을 침적하고, 퍼낸스에서 어닐링한 다음 6000알루미늄을 침적하고 다시 250탕TiN을 침적한 후 사진공정과 식각공정으로 메탈 라인을 패턴한다. 또한, 본 발명에서 스톱퍼역할을 하는 상기 질화막(205)없이도 상기 옥사이드(204)만으로도 전술한 공정을 수행할 수 있다.
전술한 바와 같이, 본 발명은 커플링 비를 향상시키면서도 게이트형성시 요구되는 식각의 양을 줄일 수 있는 이점을 가진다. 또한, 본 발명은 플라즈마 손상을 제거할 수 있을 뿐만 아니라 소자분리막의 골을 방지하여 게이트 형성하기 위한 식각후에 아이솔레이션이 약해지는 것을 보완할 수 있는 이점을 가진다.
Claims (9)
- 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법에 있어서:반도체 기판상에 터널 옥사이드와 제1도전층을 순차적으로 형성하는 과정과;상기 제1도전층상에 식각선택비가 큰 제1절연층을 형성하는 과정과;상기 제1절연층상에 스톱퍼용 제2절연층을 형성하는 과정과;상기 사진 및 식각공정을 통하여 소자분리막이 형성될 부분의 상부에 침적된 상기 제2절연층, 제1절연층, 제1도전층, 터널옥사이드 및 반도체 기판을 차례로 식각하는 과정과;상기 결과물 전면에 절연물질을 침적하여 상기 소자분리막을 형성하는 과정과;상기 제2절연층의 측면이 드러날때까지 평탄화공정을 실시한후 이 제2절연층을 식각하는 과정과;상기 제1도전층의 측면이 드러날때까지 상기 제1절연층과 상기 절연물질을 식각하는 과정과;상기 결과물 전면에 층간절연막을 형성하는 과정과;상기 층간절연막상에 제2도전층을 형성한후 이 제2도전층을 마스크화하여 고농도 이온주입에 의한 드레인과 소오스를 형성하는 과정을 포함함을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1도전층이 플로팅 게이트일때 상기 제2도전층은 컨트롤 게이트임을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1절연층이 옥사이드일 경우에 상기 제2절연층은 질화막임을 특징으로 하는 방법.
- 제1항에 있어서, 상기 층간절연막은 산화막과 질화막 및 산화막이 순차적으로 침적된 절연막임을 특징으로 하는 방법.
- 제1항에 있어서, 상기 평탄화공정은 화학 기계적 연마공정으로 수행됨을 특징으로 하는 방법.
- 제1항에 있어서, 상기 제1절연층의 제거하는 공정은 습식식각에 의해 수행됨을 특징으로 하는 방법.
- 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법에 있어서:반도체 기판상에 터널 옥사이드와 제1도전층을 순차적으로 형성하는 과정과;상기 제1도전층상에 식각선택비가 큰 제1절연층을 형성하는 과정과;사진 및 식각공정을 통하여 소자분리막이 형성될 부분의 상부에 침적된 상기 제1절연층, 제1도전층, 터널옥사이드 및 반도체 기판을 차례로 식각하는 과정과;상기 결과물 전면에 절연물질을 침적하여 상기 소자분리막을 형성하는 과정과;상기 제1절연층의 측면이 드러날때까지 평탄화공정을 실시한후 이 제2절연층을 식각하는 과정과;상기 제1도전층의 측면이 드러날때까지 상기 절연물질을 식각하는 과정과;상기 결과물 전면에 층간절연막을 형성하는 과정과;상기 층간절연막상에 제2도전층을 형성한후 이 제2도전층을 마스크화하여 고농도 이온주입에 의한 드레인과 소오스를 형성하는 과정을 포함함을 특징으로 하는 방법.
- 제7항에 있어서, 상기 제1도전층이 플로팅 게이트일때 상기 제2도전층은 컨트롤 게이트임을 특징으로 하는 방법.
- 제7항에 있어서, 상기 제1절연층이 옥사이드임을 특징으로 하는 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040181A KR100238865B1 (ko) | 1996-09-16 | 1996-09-16 | 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 |
| JP24891397A JP3507669B2 (ja) | 1996-09-16 | 1997-09-12 | メモリ装置のセルアレイ製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960040181A KR100238865B1 (ko) | 1996-09-16 | 1996-09-16 | 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980021363A true KR19980021363A (ko) | 1998-06-25 |
| KR100238865B1 KR100238865B1 (ko) | 2000-01-15 |
Family
ID=19473925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960040181A KR100238865B1 (ko) | 1996-09-16 | 1996-09-16 | 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3507669B2 (ko) |
| KR (1) | KR100238865B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555476B1 (ko) * | 1999-05-25 | 2006-03-03 | 삼성전자주식회사 | 불휘발성 메모리 소자의 트렌치 소자분리 방법 |
| KR100691490B1 (ko) * | 2005-04-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| KR100880307B1 (ko) * | 2002-05-29 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조방법 |
| US11943926B2 (en) | 2020-10-08 | 2024-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and data storage system including the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036336A (ko) * | 1999-10-07 | 2001-05-07 | 한신혁 | 반도체 디바이스의 메모리 셀 제조 방법 |
| JP2003007864A (ja) | 2001-06-22 | 2003-01-10 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
| US6559008B2 (en) * | 2001-10-04 | 2003-05-06 | Hynix Semiconductor America, Inc. | Non-volatile memory cells with selectively formed floating gate |
| JP2007180482A (ja) | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | フラッシュメモリ素子の製造方法 |
| KR100771805B1 (ko) | 2005-12-28 | 2007-10-30 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| CN111755449B (zh) * | 2019-03-27 | 2023-08-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
1996
- 1996-09-16 KR KR1019960040181A patent/KR100238865B1/ko not_active IP Right Cessation
-
1997
- 1997-09-12 JP JP24891397A patent/JP3507669B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555476B1 (ko) * | 1999-05-25 | 2006-03-03 | 삼성전자주식회사 | 불휘발성 메모리 소자의 트렌치 소자분리 방법 |
| KR100880307B1 (ko) * | 2002-05-29 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 셀의 제조방법 |
| KR100691490B1 (ko) * | 2005-04-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 게이트 형성 방법 |
| US7368346B2 (en) | 2005-04-29 | 2008-05-06 | Hynix Semiconductor Inc. | Method for forming gate structure in flash memory device |
| US11943926B2 (en) | 2020-10-08 | 2024-03-26 | Samsung Electronics Co., Ltd. | Semiconductor device and data storage system including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3507669B2 (ja) | 2004-03-15 |
| KR100238865B1 (ko) | 2000-01-15 |
| JPH10107167A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6222225B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR0121783B1 (ko) | 플래쉬메모리 및 그의 제조방법 | |
| KR100373285B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US6620681B1 (en) | Semiconductor device having desired gate profile and method of making the same | |
| KR100476691B1 (ko) | 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법 | |
| KR100239459B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| KR0161402B1 (ko) | 불휘발성 메모리 제조방법 | |
| US5872035A (en) | Method of forming a floating gate in a flash memory device | |
| US5766996A (en) | Method of manufacturing a semiconductor device | |
| US7144790B2 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| KR100238865B1 (ko) | 불휘발성 반도체 메모리 장치의 메모리 셀의 제조방법 | |
| KR100369236B1 (ko) | 바람직한 게이트 프로파일을 갖는 반도체 장치 및 그제조방법 | |
| KR100497603B1 (ko) | 트렌치 소자 분리 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| KR20010033346A (ko) | 반도체 비휘발성 메모리의 컨트롤 게이트 및 부동게이트의 형성 | |
| US7172938B2 (en) | Method of manufacturing a semiconductor memory device | |
| KR20030006997A (ko) | 비휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US6893918B1 (en) | Method of fabricating a flash memory | |
| KR100870321B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100199370B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100187679B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| JP2005183916A (ja) | フラッシュ素子の製造方法 | |
| KR100279092B1 (ko) | 반도체장치의 제조방법 | |
| KR0150996B1 (ko) | 불휘발성 반도체 메모리장치의 제조방법 | |
| KR20010064598A (ko) | 플래시 메모리 장치의 필드 절연막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071001 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |