KR19980014970A - 반도체 소자의 필드산화막 형성방법 - Google Patents

반도체 소자의 필드산화막 형성방법 Download PDF

Info

Publication number
KR19980014970A
KR19980014970A KR1019960034177A KR19960034177A KR19980014970A KR 19980014970 A KR19980014970 A KR 19980014970A KR 1019960034177 A KR1019960034177 A KR 1019960034177A KR 19960034177 A KR19960034177 A KR 19960034177A KR 19980014970 A KR19980014970 A KR 19980014970A
Authority
KR
South Korea
Prior art keywords
oxide film
pad
silicon substrate
nitride film
forming
Prior art date
Application number
KR1019960034177A
Other languages
English (en)
Other versions
KR100416813B1 (ko
Inventor
이종수
김학묵
김우진
Original Assignee
김주용
현대전자산업(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업(주) filed Critical 김주용
Priority to KR1019960034177A priority Critical patent/KR100416813B1/ko
Publication of KR19980014970A publication Critical patent/KR19980014970A/ko
Application granted granted Critical
Publication of KR100416813B1 publication Critical patent/KR100416813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/76208—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region using auxiliary pillars in the recessed region, e.g. to form LOCOS over extended areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 필드산화막 형성방법을 제공하는 것으로, 실리콘기판상에 패드산화막 및 패드질화막 패턴을 형성한 후 산화막을 소정두께로 형성하고, 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성한 다음 오버식각으로 산화막을 소정깊이 식각하고, 산화공정으로 필드산화막을 형성하므로써 버즈빅 및 단차를 완화시킬 수 있음은 물론 액티브 영억에 근접한 부분이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 필드산화막 형성방법
본 발명은 버즈빅(Bird's Beak) 및 단차를 완화하고 액티브 영역에 근접한 부분이 얇아지는 것을 방지할 수 있는 반도체 소자의 필드산화막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에서 소자와 소자를 전기적 및 구조적으로 분리시키기 위하여 필드산화막을 형성하게 되는데, 이는 각 소자가 인접한 소자로부터 간섭을 받지 않고 독립적으로 기능을 수행할 수 있도록 하기 위한 것이다. 요즘은 DRAM을 비롯한 반도체 소자가 고집적화 되어 감에 따라 셀(Cell)면적은 급격하게 축소되고, 따라서 소자 분리형성 기술도 여러 측면에서 발전해 왔다.
즉, 필드산화막의 버즈빅 및 단차를 완화시키기 위하여 도 1A 내지 1D에 도시하였다.
도 1A는 실리콘기판(1)상에 패드산화막(2) 및 패드질화막(3)을 순차적으로 형성한 상태를 도시하며, 도 1B는 필드산화막이 형성될 부분을 개방하기 위하여 패드질화막(3) 및 패드산화막(2)을 순차적으로 패터닝한 상태를 도시한다.
도 1C는 실리콘기판(1)의 전체 상부면에 질화막을 형성한 후 질화막을 식각하여 패드질화막(3) 및 패드산화막(2)의 측벽에 질화막 스페이서(4)를 형성하고 오버식각하여 실리콘기판(1)을 소정깊이 식각한 상태를 도시한다.
도 1D는 산화공정으로 필드산화막(5)을 형성한 후 패드질화막(3)을 제거한 상태를 도시한다.
상기와 같은 방법에 의해 형성된 필드산화막(5)은 A로 도시한 바와같이 액티브 영역에 근접한 부분이 얇게 형성되어 소자의 전기적 특성을 저하 시키는 문제가 있다.
본 발명은 실리콘기판상에 패드산화막 및 패드질화막 패턴을 형성한 후 산화막의 소정두께로 형성하고, 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성한 다음 오버식각으로 산화막을 소정깊이 식각하고, 산화공정으로 필드산화막을 형성하므로써 버즈빅 및 단차를 완화시킬 수 있음은 물론 액티브 영역에 근접한 부분이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 반도체 소자의 필드산화막 형성방법을 제공하는 것을 그 목적으로 한다.
상술한 목적을 실현하기 위한 본 발명은 실리콘기판상에 패드산화막 및 패드질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 필드산화막이 형성될 부분의 실리콘기판을 개방하기 위하여 패드질화막 및 패드산화막을 순차적으로 패터닝하는 단계와, 상기 단계로부터 노출된 실리콘기판에 산화막을 형성하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 질화막을 형성한 후 질화막을 식각하여 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성하고, 오버식각하여 산화막 및 실리콘기판을 소정깊이 식각하는 단계와, 상기 단계로부터 노출된 실리콘기판에 세정공정을 실시하는 단계와, 상기 단계로부터 노출된 실리콘기판에 산화공정으로 필드산화막을 형성한 후 패드질화막을 제거하는 단계로 이루어진다.
상술한 목적을 실현하기 위한 다른 방법은 실리콘기판상에 패드산화막 및 패드질화막을 순차적으로 형성하는 단계와, 상기 단계로부터 필드산화막이 형성될 부분의 실리콘기판을 개방하기 위하여 패드질화막 및 패드산화막을 순차적으로 패터닝하는 단계와, 상기 단계로부터 노출된 실리콘기판에 산화막을 형성하는 단계와, 상기 단계로부터 실리콘기판의 전체 상부면에 질화막을 형성한 후 질화막을 식각하여 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성하고, 오버식각하여 산화막을 소정깊이 식각하는 단계와, 상기 단계로부터 산화막의 표면에 세정공정을 실시하는 단계와, 상기 단계로부터 산화공정으로 산화막상에 필드산화막을 형성한 후 패드질화막을 제거하는 단계로 이루어진다.
도 1A 내지 1D는 종래이 방도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.
도 2A 내지 2E는 본 발명의 제 1실시예에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.
도 3A 내지 3E는 본 발명의 제 2실시예에 따른 반도체 소자의 필드산화막 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1, 11 및 21 : 실리콘기판2, 12 및 22 : 패드산화막
3, 13 및 23 : 패드질화막4, 14 및 24 : 질화막 스페이서
5, 15 및 25 : 필드산화막15A 및 25A : 산화막
먼저, 본 발명의 제 1실시예에 따른 필드산화막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2A는 실리콘기판(11)상에 패드산화막(12) 및 패드질화막(13)을 순차적으로 형성한 상태를 도시하며, 도 2B는 필드산화막이 형성될 부분의 실리콘기판(11)을 개방하기 위하여 패드질화막(13) 및 패드산화막(12)을 순차적으로 패터닝한 상태를 도시한다.
도 2C는 노출된 실리콘기판(11)에 산화막(15A)을 형성한 상태를 도시한다. 산화막(15A)은 900 내지 1150℃의 온도조건에서 100 내지 500Å의 두께로 형성된다.
도 2D는 실리콘기판(11)의 전체 상부면에 질화막을 형성한 후 질화막을 식각하여 패드질화막(13) 및 패드산화막(12)의 측벽에 질화막 스페이서(14)를 형성하고, 오버식각하여 산화막(15A) 및 실리콘기판(11)을 소정깊이 식각한 상태를 도시한다. 질화막 스페이서(14)는 200 내지 700Å의 두께로 형성되며, 오버식각 공정으로 식각되는 깊이는 산화막(15A) 및 실리콘기판(11)을 포함하여 300 내지 700Å이 되도록 한다.
도 2E는 노출된 실리콘기판(11)에 세정공정을 실시한 후 산화공정으로 필드산화막(15)을 형성한 다음 패드질화막(13)을 제거한 상태를 도시한다. 세정공정을 불산을 이용하여 노출된 실리콘기판(11)상에 자연적으로 성장된 산화막을 제거한다. 그리고, 산화공정은 900 내지 1150℃의 온도조건에서 2000 내지 4000Å의 두께가 되도록 형성된다.
다음으로 본 발명의 제 2실시예에 따른 필드산화막 형성방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3A는 실리콘기판(21)상에 패드산화막(22) 및 패드질화막(23)을 순차적으로 형성한 상태를 도시하며, 도 3B는 필드산화막이 형성될 부분의 실리콘기판(21)을 개방하기 위하여 패드질화막(23) 및 패드산화막(22)을 순차적으로 패터닝한 상태를 도시한다.
도 3C는 노출된 실리콘기판(21)에 산화막(25A)을 형성한 상태를 도시한다. 산화막(25A)은 900 내지 1150℃의 온도에서 500 내지 1500Å의 두께로 형성된다.
도 3D는 실리콘기판(11)의 전체 상부면에 질화막을 형성한 후 질화막을 식각하여 패드질화막(23) 및 패드산화막(22)의 측벽에 질화막 스페이서(24)를 형성하고, 오버식각하여 산화막(25A)을 소정깊이 식각한 상태를 도시한다. 질화막 스페이서(24)는 200 내지 700Å의 두께로 형성되며, 산화막(25A)은 오버식각 공정으로 100 내지 500Å의 두께로 남도록 형성된다.
도 3E는 산화막(25A)의 표면에 세정공정을 실시한 후 산화공정으로 필드산화막(25)을 형성한 다음 패드질화막(23)을 제거한 상태를 도시한다. 세정공정은 불산을 이용하여 산화막(25A)의 표면에 잔류하는 불순물이 제거되도록 실리콘기판(11)이 노출되지 않게 실시된다. 그리고, 산화공정은 900 내지 1150℃의 온도조건에서 2500 내지 4500Å의 두께가 되도록 형성된다.
상술한 바와같이 본 발명에 의하면 실리콘기판상에 패드산화막 및 패드질화막 패턴을 형성한 후 산화막을 소정두께로 형성하고, 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성한 다음 오버식각으로 산화막을 소정깊이 식각하고, 산화공정으로 필드산화막을 형성하므로써 버즈빅 및 단차를 완화시킬 수 있음은 물론 액티브 영역에 근접한 부분이 얇게 형성되는 것을 방지하여 소자의 전기적 특성을 향상시킬 수 있는 탁월한 효과가 있다.

Claims (11)

  1. 반도체 소자의 필드산화막 형성방법에 있어서,
    실리콘기판상에 패드산화막 및 패드질화막을 순차적으로 형성하는 단계와,
    상기 단계로부터 필드산화막이 형성될 부분의 상기 실리콘기판을 개방하기 위하여 상기 패드질화막 및 패드산화막을 순차적으로 패터닝하는 단계와.
    상기 단계로부터 상기 노출된 실리콘기판에 산화막을 형성하는 단계와.
    상기 단계로부터 상기 실리콘기판의 전체 상부면에 질화막을 형성한 후 상기 질화막을 식각하여 상기 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성하고, 오버식각하여 상기 산화막 및 실리콘기판을 소정깊이 식각하는 단계와,
    상기 단계로부터 노출된 상기 실리콘기판에 세정공정을 실시하는 단계와.
    상기 단계로부터 상기 노출된 실리콘기판에 산화공정으로 필드산화막을 형성한 후 상기 패드질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  2. 제 1 항에 있어서, 상기 산화막은 900 내지 1150℃의 온도조건에서 100 내지 500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  3. 제 1항에 있어서, 상기 질화막 스페이서는 200 내지 700Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  4. 제 1항에 있어서, 상기 오버식각 공정은 산화막 및 실리콘기판을 포함하여 300 내지 700Å의 두께가 제거되도록 실시되는 것을 특징으로 하는 반도체 소자의 필드산 화막 형성방법.
  5. 제 1항에 있어서, 상기 세정공정은 불산을 이용하여 노출된 실리콘기판상에 자연적으로 성장된 산화막을 제거하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  6. 제 1항에 있어서, 상기 산화공정은 900 내지 1150℃의 온도조건에서 2000 내지 4000Å의 두께가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  7. 반도체 소자의 필드산화막 형성방법에 있어서,
    실리콘기판상에 패드산화막 및 패드질화막을 순차적으로 형성하는 단계와,
    상기 단계로부터 필드산화막이 형성될 부분의 상기 실리콘기판을 개방하기 위하여 상기 패드질화막 및 패드산화막을 순차적으로 패터닝하는 단계와,
    상기 단계로부터 노출된 상기 실리콘기판에 산화막을 형성하는 단계와.
    상기 단계로부터 상기 실리콘기판의 전체 상부면에 질화막을 형성한 후 상기 질화막을 식각하여 상기 패드질화막 및 패드산화막의 측벽에 질화막 스페이서를 형성하고, 오버식각하여 상기 산화막을 소정깊이 식각하는 단계와,
    상기 단계로부터 노출된 상기 산화막의 표면에 세정공정을 실시하는 단계와.
    상기 단계로부터 산화공정으로 상기 산화막상에 필드산화막을 형성한 후 상기 패드질화막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  8. 제 7 항에 있어서, 상기 질화막 스페이서는 200 내지 700Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  9. 제 7항에 있어서, 상기 산화막은 오버식각 공정으로 100 내지 500Å의 두께가 남도록 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  10. 제 7항에 있어서, 상기 세정공정은 불산을 이용하여 산화막의 표면에 잔류하는 불순물을 제거 하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
  11. 제 7항에 있어서, 상기 산화공정은 900 내지 1150℃의 온도조건에서 2500 내지 4500Å의 두께가 되도록 형성되는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
KR1019960034177A 1996-08-19 1996-08-19 반도체소자의필드산화막형성방법 KR100416813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034177A KR100416813B1 (ko) 1996-08-19 1996-08-19 반도체소자의필드산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034177A KR100416813B1 (ko) 1996-08-19 1996-08-19 반도체소자의필드산화막형성방법

Publications (2)

Publication Number Publication Date
KR19980014970A true KR19980014970A (ko) 1998-05-25
KR100416813B1 KR100416813B1 (ko) 2004-04-29

Family

ID=49516066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034177A KR100416813B1 (ko) 1996-08-19 1996-08-19 반도체소자의필드산화막형성방법

Country Status (1)

Country Link
KR (1) KR100416813B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871375B1 (ko) * 2002-12-26 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871375B1 (ko) * 2002-12-26 2008-12-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR100416813B1 (ko) 2004-04-29

Similar Documents

Publication Publication Date Title
KR100403837B1 (ko) 고립영역 형성 방법
US5989975A (en) Method for manufacturing shallow trench isolation
KR20020042251A (ko) 반도체 소자의 분리구조 제조방법
US6211008B1 (en) Method for forming high-density high-capacity capacitor
US5696022A (en) Method for forming field oxide isolation film
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
US5913133A (en) Method of forming isolation layer for semiconductor device
KR20010043405A (ko) 반도체 디바이스 제조 방법
KR100223750B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100203906B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100607762B1 (ko) 반도체 소자의 셀로우 트렌치 분리막 형성 방법
KR100399949B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100244577B1 (ko) 반도체메모리셀의실리사이드제조방법
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法
KR20040006322A (ko) 반도체 소자의 소자분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR960013501B1 (ko) 반도체 소자의 필드산화막 형성 방법
KR0147418B1 (ko) 반도체 소자의 저장전극 제조방법
KR0140806B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR930008539B1 (ko) 커패시터 제조방법 및 구조
KR20000044656A (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee