KR19980014964A - 반도체 소자의 비아 콘택홀 형성방법 - Google Patents

반도체 소자의 비아 콘택홀 형성방법 Download PDF

Info

Publication number
KR19980014964A
KR19980014964A KR1019960034171A KR19960034171A KR19980014964A KR 19980014964 A KR19980014964 A KR 19980014964A KR 1019960034171 A KR1019960034171 A KR 1019960034171A KR 19960034171 A KR19960034171 A KR 19960034171A KR 19980014964 A KR19980014964 A KR 19980014964A
Authority
KR
South Korea
Prior art keywords
via contact
forming
contact hole
metal
insulating film
Prior art date
Application number
KR1019960034171A
Other languages
English (en)
Other versions
KR100199367B1 (ko
Inventor
신동선
김민재
Original Assignee
김주용
현대전자산업(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업(주) filed Critical 김주용
Priority to KR1019960034171A priority Critical patent/KR100199367B1/ko
Publication of KR19980014964A publication Critical patent/KR19980014964A/ko
Application granted granted Critical
Publication of KR100199367B1 publication Critical patent/KR100199367B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 비아 콘택홀 형성방법을 제공하는 것으로, 비아 콘택홀 단계적으로 형성하여 노출되는 SOG막의 수축에 의한 비아 콘택홀 측벽에 발생되는 굴곡현상을 제거하므로써 금속층 증착시 스텝 커버리지를 증가시켜 소자의 특성을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 비아 콘택홀 형성방법
제 1A 내지 1E 도는 종래 반도체 소자의 비아 콘택홀 형성방법을 설명하기 위한 소자의 단면도,
제 2A 내지 2G 도는 본 발명에 따른 반도체 소자의 비아 콘택홀 형성 방법을 설명하기 위한 소자의 단면도
* 도면의 주요부분에 대한 부호설명 *
1 및 11 : 실리콘기판2 및 12 : 제 1 금속층 패턴
3 및 13 : 제 1 금속층간 절연막4 및 14 : SOG막
5 및 15 : 제 2 금속층간 절연막6 : 감광막 패턴
7A,7B,17A 및 17B : 제 2 금속층 패턴10 및 20 : 비아 콘택홀
16 및 18 : 제 1 및 제 2감광막 패턴
A 및 C : 함몰부B : 보이드(공극)
본 발명은 반도체 소자의 비아 콘택홀 형성방법에 관한 것으로 특히, 다층 금속배선간 접속을 위한 비아 콘택홀을 양호하게 형성할 수 있는 반도체 소자의 비아 콘택홀 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화 됨에 따라 금속배선은 다층구조로 이루어지고 있으며, 이들 금속배선간 절연 및 공간을 채우기 위하여 갭 필링(Gap Filling)특성이 매우 양호한 SOG(Spin On Glass)가 주로 사용된다. 유기성분(탄화수소기)을 함유한 SOG막은 금속층간 절연막으로 사용될때 이 유기성분이 증가할 수록 평탄성이 향상되며, 내균열성 및 내수분 흡수성도 증대되는 장점을 가진다. 반면, 유기성분의 증가는 후속공정의 상·하 금속층을 접속시키기 위한 비아 콘택홀 형성시 비아 콘택홀 내부에 노출된 SOG막의 수축현상을 심화시키므로 비아 콘택홀의 측벽이 굴곡된다.
그러면 종래 반도체 소자의 비아 콘택홀 형성방법을 첨부도면을 참조하여 설명하면 다음과 같다.
제 1A 내지 1E 도는 종래 반도체 소자의 비아 콘택홀 형성방법을 설명하기 위한 소자의 단면도로서,
제 1 A 도는 실리콘기판(1)상에 제 1금속층 패턴(2)을 형성한 후 전체 상부면에 제 1금속층간 절연막(3), SOG막(4) 및 제 2금속층간 절연막(5)을 순차적으로 형성한 상태를 도시한다.
제 1B 도는 제 2금속층간 절연막(5)상에 감광막 패턴(6)을 형성한 후 제 1금속층 패턴(2)이 노출되도록 제 2금속층간 절연막(5)을 SOG막(4) 및 제 1금속층간 절연막(3)을 순차적으로 식각하여 비아 콘택홀(10)을 형성한 상태를 도시한다.
제 1C 도는 산소(O2)가스를 이용한 플라즈마 식각방법으로 감광막 패턴(6)을 제거한 상태를 도시한다. 이때 비아 콘택홀(10)의 측벽에 노출된 SOG막(4)은 감광막 패턴(6)을 제거시 사용되는 산소(O2)가스와 SOG막(4)내에 함유된 유기성분(탄화수소기)이 반응하여 이산화 탄소(CO2)로 날라가 버리기 때문에 함몰부(A)가 생긴다.
제 1D 도는 제 1금속층 패턴(2)과 접속되도록 제 2금속층 패턴(7A)을 저온 증착공정으로 형성한 상태를 도시한다. 이때 제 2금속층 패턴(7A)은 함몰부(A) 부분에서 단락현상이 발생된다.
제 1E 도는 제 1C 도에 이어서 제 1금속층 패턴(2)과 접속되도록 제 2금속층 패턴(7B)을 고온 증착공정으로 형성한 상태를 도시한다. 이때 함몰부(A) 부분에 위치하는 제 2금속층 패턴(7B)에는 보이드(공극)가 발생된다.
즉, 상기의 종래 방법에 따라 형성된 비아 콘택홀은 감광막 패턴(6)제거시 사용되는 산소(O2) 가스와 노출된 SOG막(4)의 유기성분과 반응하므로써 함몰부(A)가 생기게 되고, 이는 제 2금속층 패턴(7A 및 7B) 형성시 스텝 커버리지를 저하시키므로 단락 또는 공극을 생기게 하여 금속층 패턴간에 접촉저항을 증가시키는 문제가 있다.
따라서 본 발명은 비아 콘택홀을 단계적으로 형성하여 노출되는 SOG막의 수축에 의한 비아 콘택홀 측벽에 발생되는 굴곡현상을 제거하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 비아 콘택홀 형성방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘기판상에 제 1 금속층 패턴을 형성한 후 전체 상부면에 제 1금속층간 절연막, SOG막 및 제 2금속층간 절연막을 순차적으로 형성하는 단계와, 상기 단계로부터 제 2금속층간 절연막상에 제 1감광막 패턴을 형성한 후 SOG막이 노출되도록 제 2금속층간 절연막을 식각하는 단계와, 상기 단계로부터 산소가스를 이용한 플라즈마 식각방법으로 제 1감광막 패턴을 제거한 후 제 2금속층간 절연막상에 제 2감광막 패턴을 형성하는 단계와, 상기 단계로부터 제 1금속층 패턴이 노출 되도록 SOG막 및 제 1금속층간 절연막을 순차적으로 식각하여 콘택홀을 형성하는 단계와, 상기 단계로부터 산소가스를 이용한 플라즈마 식각방법으로 제 2감광막 패턴을 제거하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
제 2A 내지 2G도는 본 발명에 따른 반도체 소자의 비아 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서,
제 2A 도는 실리콘기판(11)상에 제 1금속층 패턴(12)을 형성한 후 전체 상부면에 제 1금속층간 절연막(13), SOG막(14) 및 제 2금속층간 절연막(15)을 순차적으로 형성한 상태를 도시한다.
제 2B 도는 제 2금속층간 절연막(15)상에 제 1감광막 패턴(16)을 형성한 후 SOG막(14)이 노출되도록 제 2금속층간 절연막(15)을 식각한 상태를 도시한다.
제 2C 도는 산소(O2)가스를 이용한 플라즈마 식각방법으로 제 1감광막 패턴(16)을 제거한 상태를 도시한다. 이때 노출된 SOG막(14)의 표면은 산소(O2)가스와 이 SOG막(14)내에 함유된 유기성분(탄화수소기)과 반응하여 이산화 탄소로 된 후 날라가게 되므로서 SOG막(14)의 표면은 수축되어 함몰부(C)가 형성된다.
제 2D 도는 제 2금속층간 절연막(15)상에 제 2감광막 패턴(18)을 형성한 후 제 1 금속층 패턴(12)이 노출되도록 SOG막(14) 및 제 1금속층간 절연막(13)을 순차적으로 식각하여 콘택홀(20)을 형성한 상태를 도시한다.
제 2E 도는 산소(O2)가스를 이용한 플라즈마 식각방법으로 제 2감광막 패턴(18)을 제거한 상태를 도시한다. 이때 비아 콘택홀(20) 측벽에 노출되는 SOG막(14)은 전 공정의 제 1감광막 패턴(16) 제거시 사용되는 산소(O2)가스에 의해 유기성분의 빠져 나갔기 때문에 더 이상 수축되지 않는다.
제 2F 도는 제 1금속층 패턴(12)과 접속되도록 제 2금속층 패턴(17A)을 저온 증착공정으로 형성한 상태를 도시하며, 제 2G 도는 제 2E 도에 이어서 제 1금속층 패턴(12)과 접속되도록 제 2금속층 패턴(17B)을 고온 증착 공정으로 형성한 상태를 도시한다.
상술한 바와같이 본 발명에 의하면 비아 콘택홀을 단계적으로 형성하여 노출되는 SOG막의 수축에 의한 비아 콘택홀 측벽에 발생되는 굴곡현상을 제거하므로써 금속층 증착시 스텝 커버리지를 증가시켜 소자의 특성을 향상 시킬 수 있는 탁월한 효과가 있다.

Claims (1)

  1. 반도체 소자의 비아 콘택홀 형성방법에 있어서,
    실리콘기판상에 제 1금속층 패턴을 형성한 후 전체 상부면에 제 1금속층간 절연막, SOG막 및 제 2금속층간 절연막을 순차적으로 형성하는 단계와,
    상기 단계로부터 상기 제 2금속층간 절연막상에 제 1감광막 패턴을 형성한 후 상기 SOG막이 노출되도록 상기 제 2금속층간 절연막을 식각하는 단계와,
    상기 단계로부터 산소가스를 이용한 플라즈마 식각방법으로 상기 제 1감광막 패턴을 제거한 후 상기 제 2금속층간 절연막상에 제 2감광막 패턴을 형성하는 단계와,
    상기 단계로부터 상기 제 1금속층 패턴이 노출되도록 상기 SOG막 및 제 1금속층간 절연막을 순차적으로 식각하여 콘택홀을 형성하는 단계와,
    상기 단계로부터 산소가스를 이용한 플라즈마 식각방법으로 상기 제 2감광막 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 비아 콘택홀 형성방법.
KR1019960034171A 1996-08-19 1996-08-19 반도체 소자의 비아 콘택홀 형성방법 KR100199367B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034171A KR100199367B1 (ko) 1996-08-19 1996-08-19 반도체 소자의 비아 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034171A KR100199367B1 (ko) 1996-08-19 1996-08-19 반도체 소자의 비아 콘택홀 형성방법

Publications (2)

Publication Number Publication Date
KR19980014964A true KR19980014964A (ko) 1998-05-25
KR100199367B1 KR100199367B1 (ko) 1999-06-15

Family

ID=19469882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034171A KR100199367B1 (ko) 1996-08-19 1996-08-19 반도체 소자의 비아 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR100199367B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333357B1 (ko) * 1999-07-07 2002-04-18 박종섭 반도체장치의 층간막 평탄화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333357B1 (ko) * 1999-07-07 2002-04-18 박종섭 반도체장치의 층간막 평탄화 방법

Also Published As

Publication number Publication date
KR100199367B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100288506B1 (ko) 배선간에 에어 갭을 가지는 다층 배선 구조
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
KR100199367B1 (ko) 반도체 소자의 비아 콘택홀 형성방법
KR100400300B1 (ko) 반도체소자의 금속배선 형성방법
KR20050065744A (ko) 반도체 소자의 금속 배선 구조 및 그 제조 방법
KR100909177B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100358570B1 (ko) 반도체 소자의 금속배선 형성방법
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100290466B1 (ko) 반도체소자의 제조방법
KR100262009B1 (ko) 반도체장치의 제조 방법
KR100485157B1 (ko) 반도체 소자의 다층 금속배선 및 그 형성 방법
KR100223283B1 (ko) 반도체 소자의 금속층 형성방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR100223756B1 (ko) 반도체 장치의 금속 콘택방법
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100427539B1 (ko) 반도체소자의다중금속층형성방법
KR20000015122A (ko) 반도체 소자의 바이어 컨택 형성 방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR19990046867A (ko) 반도체 소자의 금속 배선 형성 방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
JPH09129726A (ja) 半導体装置およびその製造方法
KR19980038883A (ko) 반도체 소자의 금속 배선 형성방법
KR19980054485A (ko) 반도체 장치의 금속배선 형성방법
KR20000027933A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee