KR102655530B1 - 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템 - Google Patents

스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템 Download PDF

Info

Publication number
KR102655530B1
KR102655530B1 KR1020190127663A KR20190127663A KR102655530B1 KR 102655530 B1 KR102655530 B1 KR 102655530B1 KR 1020190127663 A KR1020190127663 A KR 1020190127663A KR 20190127663 A KR20190127663 A KR 20190127663A KR 102655530 B1 KR102655530 B1 KR 102655530B1
Authority
KR
South Korea
Prior art keywords
clock
stream
frequency
internal clock
internal
Prior art date
Application number
KR1020190127663A
Other languages
English (en)
Other versions
KR20210044468A (ko
Inventor
문용환
김태호
박정호
Original Assignee
주식회사 엘엑스세미콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘엑스세미콘 filed Critical 주식회사 엘엑스세미콘
Priority to KR1020190127663A priority Critical patent/KR102655530B1/ko
Priority to US17/070,091 priority patent/US11294418B2/en
Priority to CN202011094120.4A priority patent/CN112669791A/zh
Publication of KR20210044468A publication Critical patent/KR20210044468A/ko
Application granted granted Critical
Publication of KR102655530B1 publication Critical patent/KR102655530B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 패널 셀프 리프레쉬 모드에서 일반 모드의 주파수와 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있는 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템을 제공한다. 임베디드 디스플레이포트 시스템은 스트림 클럭 생성 장치를 포함하고, 상기 스트림 클럭 생성 장치는, 내부 클럭을 발진하는 내부 발진기; 상기 내부 클럭과 링크 심볼 클럭을 비교하여 제어 신호를 생성하고, 상기 제어 신호를 이용하여 상기 내부 클럭의 주파수를 조절하는 주파수 조절기, 여기서 상기 링크 심볼 클럭은 임베디드 디스플레이포트 시스템의 스트림 데이터로부터 복원되는; 및 상기 내부 클럭을 이용하여 스트림 클럭을 생성하고, 상기 스트림 클럭의 위상을 상기 내부 클럭의 위상에 고정하는 위상 고정 루프;를 포함한다.

Description

스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템{STREAM CLOCK GENERATOR AND EMBEDDED DISPLAYPORT SYSTEM INCLUDING THE SAME}
본 발명은 임베디드 디스플레이포트 시스템에 관한 것으로, 보다 상세하게는 패널 셀프 리프레쉬 모드 이전의 일반 모드와 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있는 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템에 관한 것이다.
임베디드 디스플레이포트는 디지털 통신 형태인 패킷화된 데이터 전송에 의존하는 디스플레이 인터페이스이다. 이러한 임베디드 디스플레이포트의 프로토콜은 데이터 패킷을 기반으로 통신하며, 클럭 신호를 스트림 데이터 내에 내장할 수 있다.
VESA(Video Electronics Standards Association)는 임베디드 디스플레이포트 스탠다드 버전에서 패널 셀프 리프레쉬 모드를 제안하고 있으며, 패널 셀프 리프레쉬 모드는 시스템 레벨의 파워 소모를 줄이기 위한 방법이다.
임베디드 디스플레이포트는 다수의 디스플레이 프레임 동안 디스플레이 할 영상이 스태틱(Static) 상태이면 패널 셀프 리프레쉬 모드를 수행한다.
임베디드 디스플레이포트는 패널 셀프 리프레쉬 모드에서 클럭이 내장된 스트림 데이터를 수신하지 않으며, 내부의 프레임 버퍼에 저장된 영상 데이터를 이용하여 동일한 영상을 디스플레이 한다.
이러한 임베디드 디스플레이포트는 패널 셀프 리프레쉬 모드에서 클럭을 수신하지 못하므로 패널 셀프 리프레쉬 모드 이전의 일반 모드와 동일한 주파수를 가지는 스트림 클럭을 생성하는 클럭 생성 회로를 필요로 한다.
본 발명이 해결하고자 하는 기술적 과제는 패널 셀프 리프레쉬 모드 이전의 일반 모드와 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있는 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템을 제공하는데 있다.
일 실시예에 따른 스트림 클럭 생성 장치는, 내부 클럭을 발진하는 내부 발진기; 상기 내부 클럭과 링크 심볼 클럭을 비교하여 제어 신호를 생성하고, 상기 제어 신호를 이용하여 상기 내부 클럭의 주파수를 조절하는 주파수 조절기, 여기서 상기 링크 심볼 클럭은 임베디드 디스플레이포트 시스템의 스트림 데이터로부터 복원되는; 및 상기 내부 클럭을 이용하여 스트림 클럭을 생성하고, 상기 스트림 클럭의 위상을 상기 내부 클럭의 위상에 고정하는 위상 고정 루프;를 포함할 수 있다.
일 실시예에 따른 임베디드 디스플레이포트 시스템은, 일반 모드에서 스트림 데이터를 제공하는 소스 장치; 및 상기 일반 모드에서 상기 스트림 데이터로부터 링크 심볼 클럭을 복원하고, 내부 클럭을 발진하며, 상기 내부 클럭과 상기 링크 심볼 클럭의 주파수를 비교하여 상기 내부 클럭의 주파수를 조절하며, 패널 셀프 리프레쉬 모드에서 상기 내부 클럭을 이용하여 일정한 주파수를 가지는 스트림 클럭을 생성하고, 상기 스트림 클럭을 이용하여 프레임 버퍼에 저장된 영상 데이터를 디스플레이 패널에 표시하는 싱크 장치;를 포함할 수 있다.
일 실시예에 따른 임베디드 디스플레이포트 시스템은, 수신되는 스트림 데이터에서 링크 심볼 클럭을 복원하는 수신기; 및 내부 클럭을 발진하고, 상기 내부 클럭과 상기 링크 심볼 클럭의 주파수를 비교하여 상기 내부 클럭의 주파수를 조절하며, 상기 내부 클럭을 이용하여 일정한 주파수를 가지는 스트림 클럭을 생성하고, 상기 스트림 클럭을 이용하여 프레임 버퍼에 저장된 영상 데이터를 디스플레이 패널에 표시하도록 제어하는 타이밍 컨트롤러;를 포함할 수 있다.
상술한 바와 같이, 실시예들은 패널 셀프 리프레쉬 모드에서 일반 모드와 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있다.
또한, 실시예들은 내부 클럭과 링크 심볼 클럭의 주파수를 비교하여 내부 클럭의 주파수를 조절하므로 패널 셀프 리스레쉬 모드에서 소스 장치가 턴오프되어도 패널 셀프 리스레쉬 모드 이전과 동일한 스트림 클럭을 생성 및 유지할 수 있다.
또한, 실시예들은 칩간의 발진기 특성 및 외부 전원, 동작 중 칩 온도로 인하여 출력 주파수가 서로 다르다 하더라도 일정한 주파수를 가지는 스트림 클럭을 생성할 수 있다.
도 1은 일 실시예에 따른 임베디드 디스플레이포트 시스템의 블록도이다.
도 2는 일 실시예에 따른 스트림 클럭 생성 장치의 블록도이다.
도 3은 일 실시예에 따른 내부 발진기의 제어 신호의 값에 따른 발진기의 출력 주파수 특성을 나타내는 그래프이다.
도 4는 일 실시예에 따른 패널 셀프 리프레쉬 모드의 진입 시 내부 발진기의 동작을 설명하기 위한 타이밍도이다.
실시예들은 패널 셀프 리프레쉬 모드 이전의 일반 모드와 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있는 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템을 제공한다.
여기서, 일반 모드는 임베디드 디스플레이포트 시스템의 소스 장치에서 전송되는 영상 데이터를 싱크 장치에서 복원하여 디스플레이 패널에 영상 데이터를 표시하는 동작으로 정의될 수 있다.
그리고, 패널 셀프 리프레쉬 모드는 임베디드 디스플레이포트 시스템의 파워 소모를 줄이기 위한 소스 장치와 싱크 장치 사이의 옵션 기능이다. 이러한 패널 셀프 리프레쉬 모드는 디스플레이할 영상 데이터가 고정 영상이면 소스 장치는 턴오프되고 싱크 장치는 턴오프되지 않은 상태에서 프레임 버퍼에 저장된 영상 데이터를 이용하여 고정 영상을 디스플레이 패널에 디스플레이 하는 동작으로 정의될 수 있다.
도 1은 일 실시예에 따른 임베디드 디스플레이포트 시스템의 블록도이다.
도 1을 참고하면, 디스플레이포트 시스템은 소스 장치(100) 및 싱크 장치(200)를 포함할 수 있다.
소스 장치(100)는 스트림 데이터(STR_DATA)를 싱크 장치(200)에 제공한다. 여기서, 스트림 데이터(STR_DATA)에는 영상 데이터와 링크 심볼 클럭이 내장될 수 있다.
소스 장치(100)는 일반 모드에서 스트림 데이터(STR_DATA)를 싱크 장치(200)에 제공하고, 디스플레이 할 영상이 스태틱 상태이면 패널 셀프 리프레쉬 모드의 진입 신호를 싱크 장치(200)에 전송하고, 턴오프될 수 있다.
이러한 소스 장치(100)는 프레임 버퍼(110), 프레임 버퍼 컨트롤러(120) 및 송신기(130)를 포함할 수 있다.
프레임 버퍼(110)는 전송할 영상 데이터를 프레임 단위로 저장하고, 프레임 버퍼 컨트롤러(120)는 영상 데이터를 프레임 단위로 프레임 버퍼(110)에 저장하는 것과 프레임 버퍼(110)에 저장된 영상 데이터를 프레임 단위로 송신기(130)에 출력하는 것을 제어한다. 송신기(130)는 프레임 버퍼(110)에 저장된 영상 데이터를 임베디드 디스플레이포트의 프로토콜로 정의된 신호 형태로 변환하고 영상 데이터와 링크 심볼 클럭을 내장한 스트림 데이터(STR_DATA)를 싱크 장치(200)에 전송한다.
싱크 장치(200)는 소스 장치(100)에서 전송된 스트림 데이터(STR_DATA)를 수신하고, 스트림 데이터(STR_DATA)에서 영상 데이터와 링크 심볼 클럭을 복원하며, 링크 심볼 클럭을 이용하여 스트림 클럭을 생성하고, 스트림 클럭을 이용하여 영상 데이터를 디스플레이 패널에 디스플레이 한다.
이러한 싱크 장치(200)는 수신기(210), 타이밍 컨트롤러(220), 리모트 프레임 버퍼와 리모트 프레임 버퍼 컨트롤러(230), 및 디스플레이 패널(240)을 포함할 수 있다.
수신기(210)는 소스 장치(100)에서 전송된 스트림 데이터(STR_DATA)에서 영상 데이터와 링크 심볼 클럭을 복원하며, 영상 데이터를 리모트 프레임 버퍼 및 리모트 프레임 버퍼 컨트롤러(230)에 제공한다. 리모트 프레임 버퍼 및 리모트 프레임 버퍼 컨트롤러(230)는 영상 데이터를 프레임 단위로 저장하고, 영상 데이터를 프레임 단위로 타이밍 컨트롤러(220)에 제공한다. 타이밍 컨트롤러(220)는 디스플레이 패널(240)에 영상이 디스플레이 되도록 제어한다.
보다 구체적으로 설명하면, 소스 장치(100)는 디스플레이할 영상이 고정 영상인 경우 패널 셀프 리프레쉬 모드의 액티브 신호 또는 진입 신호를 데이터 패킷으로 싱크 장치(200)에 전송할 수 있다.
싱크 장치(200)는 액티브 신호 또는 진입 신호를 감지하고 소스 장치(100)로부터 패널 셀프 리프레쉬 모드의 인액티브 신호를 수신할 때까지 리모트 프레임 버퍼(230)에 저장된 영상 데이터를 디스플레이 패널(240)에 디스플레이하도록 제어한다. 여기서, 싱크 장치(200)는 패널 셀프 리프레쉬 모드 이전의 스트림 클럭과 동일한 주파수를 가지는 스트림 클럭을 생성할 수 있고, 스트림 클럭을 이용하여 리모트 프레임 버퍼(230)에 저장된 영상 데이터를 디스플레이 패널(240)에 디스플레이할 수 있다.
그리고, 싱크 장치(200)는 패널 셀프 리프레쉬 모드에서 소스 장치(100)의 패널 셀프 리프레쉬 모드의 상태 신호를 트래킹(Tracking) 하다가 소스 장치(100)로부터 패널 셀프 리프레쉬 모드의 인액티브 신호를 수신하면 소스 장치(100)에서 제공한 타이밍에 동기하여 영상 데이터를 디스플레이 패널(240)에 디스플레이할 수 있다.
도 2는 일 실시예에 따른 스트림 클럭 생성 장치(30)의 블록도이다.
도 2를 참고하면, 스트림 클럭 생성 장치(30)는 내부 발진기(32), 주파수 조절기(34) 및 위상 고정 루프(36)를 포함할 수 있다.
내부 발진기(32)는 내부 클럭(OSC_CLK)을 발진한다. 내부 클럭(OSC_CLK)의 주파수는 제어 신호(OSC_CON<9:0>)의 값에 따라 조절될 수 있다.
주파수 조절기(34)는 내부 클럭(OSC_CLK)과 링크 심볼 클럭(LS_CLK)을 수신하고, 내부 클럭(OSC_CLK)과 링크 심볼 클럭(LS_CLK)의 주파수를 비교하여 제어 신호(OSC_CON<9:0>)를 생성할 수 있다. 링크 심볼 클럭(LS_CLK)은 소스 장치(100)로부터 전송되는 스트림 데이터(STR_DATA)로부터 복원되는 신호로 정의될 수 있다.
주파수 조절기(34)는 제어 신호(OSC_CON<9:0>)를 이용하여 내부 클럭(OSC_CLK)의 주파수를 조절한다. 이러한 주파수 조절기(34)는 내부 클럭(OSC_CLK)과 링크 심볼 클럭(LS_CLK)의 주파수를 비교하고 비교 결과에 따라 제어 신호(OSC_CON<9:0>)의 값을 증가 또는 감소시킬 수 있다. 일례로, 주파수 조절기(34)는 내부 클럭(OSC_CLK)에서 분주된 분주 클럭(D_LS_CLK)의 주파수가 내부 클럭(OSC_CLK)의 주파수보다 큰 경우 제어 신호(OSC_CON<9:0>)의 값을 증가시킬 수 있고, 분주 클럭(D_LS_CLK)의 주파수가 내부 클럭(OSC_CLK)의 주파수보다 작은 경우 제어 신호(OSC_CON<9:0>)의 값을 감소시킬 수 있다.
이러한 주파수 조절기(34)는 일반 모드에서 제어 신호(OSC_CON<9:0>)를 이용하여 내부 클럭(OSC_CLK)의 주파수를 조절하고, 패널 셀프 리프레쉬 모드에서 제어 신호(OSC_CON<9:0>)의 값을 홀드시킨다.
위상 고정 루프(36)는 내부 클럭(OSC_CLK)을 이용하여 스트림 클럭(STR_CLK)을 생성하고, 스트림 클럭(STR_CLK)의 위상을 내부 클럭(OSC_CLK)의 위상에 고정(LOCK)시킬 수 있다. 이러한 위상 고정 루프(36)는 스트림 클럭(STR_CLK)의 위상이 흔들리지 않도록 고정하여 스트림 클럭(STR_CLK)이 일정한 주파수를 가지고 출력되도록 한다.
위상 고정 루프(36)는 내부 클럭(OSC_CLK)과 피드백되는 스트림 클럭(STR_CLK)의 위상을 비교하여 위상 차이를 검출하는 위상 차 검출기(도시되지 않음), 고주파 성분과 위상 고정 루프의 동기 특성이나 응답 특성을 결정하는 저역 루프 필터(도시되지 않음), 위상 차이에 따라 지연 회로(도시되지 않음)의 지연량을 조절하여 스트림 클럭(STR_CLK)의 위상을 내부 클럭(OSC_CLK)의 위상에 고정(LOCK)시키는 전압 제어기(도시되지 않음)를 포함할 수 있다. 본 문서에서는 위상 고정 루프(36)에 대한 상세한 설명은 생략하기로 한다.
그리고, 주파수 조절기(34)는 분주기(341), 카운터(342) 및 제어 로직 회로(343)를 포함할 수 있다.
분주기(341)는 링크 심볼 클럭(LS_CLK)을 분주하여 분주 클럭(D_LS_CLK)을 제공할 수 있다. 카운터(342)는 분주 클럭(D_LS_CLK)과 내부 클럭(OSC_CLK)의 주파수를 비교하고 비교 결과에 따른 카운트 신호를 출력할 수 있다. 제어 로직 회로(343)는 카운트 신호에 따라 제어 신호(OSC_CON<9:0>)의 값을 증가 또는 감소 시킬 수 있다.
일례로, 제어 로직 회로(343)는 내부 클럭(OSC_CLK)에서 분주된 분주 클럭(D_LS_CLK)의 주파수가 내부 클럭(OSC_CLK)의 주파수보다 큰 경우 제어 신호(OSC_CON<9:0>)의 값을 증가시킬 수 있고, 분주 클럭(D_LS_CLK)의 주파수가 내부 클럭(OSC_CLK)의 주파수보다 작은 경우 제어 신호(OSC_CON<9:0>)의 값을 감소시킬 수 있다.
다시 설명하면, 임베디드 디스플레이포트 시스템에서 싱크 장치(200)의 수신기(210)는 링크 심볼 클럭(LS_CLK)의 속도로 전송되는 스트림 데이터(STR_DATA)에서 링크 심볼 클럭(LS_CLK)과 영상 데이터를 복원한다. 이때, 링크 심볼 클럭(LS_CLK)은 HBR(High Bit Rate) 모드에서 270Mbps， RBR(Reduced Bit Rate) 모드에서 162Mbps로 정해져 있다. 싱크 장치(200)는 PVT(Process， Voltage， Temperature)에 따른 칩 간 내부 발진기(32)의 주파수 편차를 줄이기 위해서 일반 모드(패널 리프레쉬 모드의 인액티브 상태)에서 수신기(210)의 CDR(clock Data Recovery) 회로를 이용하여 복원한 링크 심볼 클럭(LS_CLK)과 내부 발진기(32)에서 생성한 내부 클럭(OSC_CLK)을 비교하여 내부 클럭(OSC_CLK)의 주파수를 조절하여 일정한 스트림 클럭(STR_CLK)을 생성하는 주파수 조절기(34)를 포함할 수 있다.
패널 셀프 리프레쉬 모드의 액티브 상태에서 주파수 조절기(34)는 턴오프 상태에 있고，패널 셀프 리프레쉬 모드의 인액티브 상태에서 제어 신호(OSC_CON<9:0>) 값을 갖고 있기 때문에 일정한 주파수를 유지할 수 있다.
싱크 장치(200)는 소스 장치(100)로부터 패널 셀프 리프레쉬의 인액티브 신호를 수신하면, 주파수 조절기(34)가 다시 동작하여 내부 발진기(32)의 내부 클럭(OSC_CLK)의 주파수를 지속적으로 조절하게 된다. 내부 클럭(OSC_CLK)의 주파수는 칩의 특성에 따라 서로 다르지만，싱크 장치(200)의 수신기(210)에서 복원한 링크 심볼 클럭(LS_CLK)과 내부 클럭(OSC_CLK) 주파수를 비교하여 새로운 제어 신호(OSC_CON<9:0>)의 값을 생성하고, 이를 이용하여 스트림 클럭(STR_CLK)을 생성하기 때문에 내부 클럭(OSC_CLK)의 주파수가 칩 간에 서로 다르다 하여도 상술한 실시예들을 적용할 수 있다.
한편, 도 2에 도시된 일 실시예는 타이밍 컨트롤러(220)가 스트림 클럭 생성 장치(30)를 포함하는 것으로 설명하고 있으나, 이에 한정되는 것은 아니다. 스트림 클럭 생성 장치(30)는 수신기(210)에 포함될 수 있다. 또는 수신기(210)와 타이밍 컨트롤러(220)와 별도로 형성될 수 있다.
도 3은 일 실시예에 따른 내부 발진기의 제어 신호의 값에 따른 발진기의 출력 주파수 특성을 나타내는 그래프이다.
도 3을 참고하면, 제어 신호(OSC_CON<9:0>)의 값에 따른 내부 발진기(32)의 내부 클럭(OSC_CLK)의 주파수 특성은 서로 선형적인 특성을 보이며 칩간에 발진기의 주파수가 다르더라도 제어 신호(OSC_CON<9:0>)의 값을 가변하여 원하는 주파수를 가지는 내부 클럭(OSC_CLK)을 출력할 수 있다.
일례로, HBR 모드에서 내부 발진기(32)의 주파수를 조절하는 동작을 설명하면 다음과 같다. 링크 심볼 클럭(LS_CLK) 135MHz를 4500 분주한 분주 클럭(D_LS_CLK) 30kHz 신호를 가지고 내부 클럭(OSC_CLK) 27MHz으로 카운터하여，카운터한 값이 일정 범위(899< Count value <901)에 들어올 때까지 제어 신호(OSC_CON<9:0>)의 값을 감소시키거나 또는 증가시켜 링크 심볼 클럭(LS_CLK)에 상응하는 주파수가 되도록 조절하게 된다. 카운터 신호가 '1'이 발생할 때마다 카운터한 결과를 제어 신호(OSC_CON<9:0>)에 업데이트하며，이때의 카운터 신호 간격은 분주 클럭(D_LS_CLK)의 한 주기인 33.33us가 될 수 있다. 예를 들어, 초기에 내부 발진기(32)의 주파수가 27MHz 보다 높은 경우 제어 신호(OSC_CON<9:0>)의 값을 hex(200 -> 1ff -> 1fd -> … -> 1f5)로 낮출 수 있고, 반대로 초기에 발진기 주파수가 27MHz 보다 낮은 경우 제어 신호(OSC_CON<9:0>)의 값을 hex(200 -> 201 -> 202 -> … -> 20C)로 높일 수 있다. 그리고 제어 신호(OSC_CON<9:0>) 값을 증가 또는 감소시키는 비트 간격은 옵션으로 조절하도록 설정할 수 있다.
도 4는 일 실시예에 따른 패널 셀프 리프레쉬 모드의 진입 시 내부 발진기의 동작을 설명하기 위한 타이밍도이다.
도 4를 참고하면, PSR Mode = '0'은 일반 모드(패널 셀프 리프레쉬 모드 오프)를 나타내며, PSR Mode = '1'은 셀프 리프레쉬 모드 진입을 나타낸다. PSR Mode 신호가 '0' 일 경우， 주파수 조절기(34)는 카운터 신호에 맞춰 제어 신호(OSC_CON<9:0>) 값을 지속적으로 업데이트하고, PSR Mode 신호가 '1'이 되면， 제어 신호(OSC_CON<9:0>)는 PSR Mode '0'에서의 값을 유지하여 내부 발진기(32)는 패널 셀프 리프레쉬 모드 이전의 일반 모드와 동일한 주파수를 출력하게 된다.
상술한 바와 같이, 실시예들은 패널 셀프 리프레쉬 모드에서 일반 모드와 동일한 주파수를 가지는 스트림 클럭(STR_CLK)을 생성할 수 있다.
또한, 실시예들은 내부 클럭(OSC_CLK)과 링크 심볼 클럭(LS_CLK)의 주파수를 비교하여 내부 클럭(OSC_CLK)의 주파수를 조절하므로 패널 셀프 리스레쉬 모드에서 소스 장치(100)가 턴오프되어도 패널 셀프 리스레쉬 모드 이전의 일반 모드와 동일한 스트림 클럭(STR_CLK)을 생성 및 유지할 수 있다.
또한, 실시예들은 칩간의 발진기 특성 및 외부 전원, 동작 중 칩 온도로 인하여 출력 주파수가 서로 다르다 하더라도 일정한 주파수를 가지는 스트림 클럭(STR_CLK)을 생성할 수 있다.

Claims (20)

  1. 내부 클럭을 발진하는 내부 발진기;
    상기 내부 클럭과 링크 심볼 클럭을 비교하여 제어 신호를 생성하고, 상기 제어 신호를 이용하여 상기 내부 클럭의 주파수를 조절하는 주파수 조절기, 여기서 상기 링크 심볼 클럭은 임베디드 디스플레이포트 시스템의 스트림 데이터로부터 복원되는; 및
    상기 내부 클럭을 이용하여 스트림 클럭을 생성하고, 상기 스트림 클럭의 위상을 상기 내부 클럭의 위상에 고정하는 위상 고정 루프;를 포함하는 스트림 클럭 생성 장치.
  2. 제 1 항에 있어서,
    상기 임베디드 디스플레이포트 시스템의 소스 장치로부터 상기 스트림 데이터를 수신하고, 상기 스트림 데이터에서 상기 링크 심볼 클럭을 복원하는 수신기;를 더 포함하는 스트림 클럭 생성 장치.
  3. 제 1 항에 있어서,
    상기 주파수 조절기는 상기 내부 클럭과 링크 심볼 클럭의 주파수를 비교하고 상기 비교 결과에 따라 상기 제어 신호의 값을 증가 또는 감소시키는 스트림 클럭 생성 장치.
  4. 제 3 항에 있어서,
    상기 주파수 조절기는 상기 제어 신호의 값을 증가 또는 감소시키는 트리밍 동작을 일반 모드에서 수행하는 스트림 클럭 생성 장치.
  5. 제 4 항에 있어서,
    상기 주파수 조절기는 패널 셀프 리프레쉬 모드에서 상기 제어 신호의 값을 홀드시키는 스트림 클럭 생성 장치.
  6. 제 1 항에 있어서, 상기 주파수 조절기는,
    상기 링크 심볼 클럭을 분주하여 분주 클럭을 제공하는 분주기;
    상기 분주 클럭과 상기 내부 클럭의 주파수를 비교하고 상기 비교 결과에 따른 카운트 신호를 출력하는 카운터; 및
    상기 카운트 신호에 따라 제어 신호의 값을 증가 또는 감소 시키는 제어 로직 회로;
    를 포함하는 스트림 클럭 생성 장치.
  7. 제 6 항에 있어서, 상기 제어 로직 회로는
    상기 분주 클럭의 주파수가 상기 내부 클럭의 주파수보다 큰 경우 상기 제어 신호의 값을 증가시키는 스트림 클럭 생성 장치.
  8. 제 7 항에 있어서, 상기 제어 로직 회로는
    상기 분주 클럭의 주파수가 상기 내부 클럭의 주파수보다 작은 경우 상기 제어 신호의 값을 감소시키는 스트림 클럭 생성 장치.
  9. 일반 모드에서 스트림 데이터를 제공하는 소스 장치; 및
    상기 일반 모드에서 상기 스트림 데이터로부터 링크 심볼 클럭을 복원하고, 내부 클럭을 발진하며, 상기 내부 클럭과 상기 링크 심볼 클럭의 주파수를 비교하여 상기 내부 클럭의 주파수를 조절하며, 패널 셀프 리프레쉬 모드에서 상기 내부 클럭을 이용하여 일정한 주파수를 가지는 스트림 클럭을 생성하고, 상기 스트림 클럭을 이용하여 프레임 버퍼에 저장된 영상 데이터를 디스플레이 패널에 표시하는 싱크 장치;
    를 포함하는 임베디드 디스플레이포트 시스템.
  10. 제 9 항에 있어서, 상기 싱크 장치는,
    상기 스트림 데이터에서 상기 링크 심볼 클럭을 복원하는 수신기; 및
    상기 일반 모드에서 상기 내부 클럭의 주파수를 조절하고, 상기 패널 셀프 리프레쉬 모드에서 상기 내부 클럭을 이용하여 일정한 주파수를 가지는 상기 스트림 클럭을 생성하는 스트림 클럭 생성 장치;
    를 포함하는 임베디드 디스플레이포트 시스템.
  11. 제 10 항에 있어서, 상기 스트림 클럭 생성 장치는,
    내부 클럭을 발진하는 내부 발진기;
    상기 내부 클럭과 링크 심볼 클럭을 비교하여 제어 신호를 생성하고, 상기 제어 신호를 이용하여 상기 내부 클럭의 주파수를 조절하는 주파수 조절기; 및
    상기 내부 클럭을 이용하여 스트림 클럭을 생성하고, 상기 스트림 클럭의 위상을 상기 내부 클럭의 위상에 고정하는 위상 고정 루프;를 포함하는 임베디드 디스플레이포트 시스템.
  12. 제 11 항에 있어서,
    상기 주파수 조절기는 상기 일반 모드에서 상기 내부 클럭과 링크 심볼 클럭의 주파수를 비교하고 상기 비교 결과에 따라 상기 제어 신호의 값을 증가 또는 감소시키고, 패널 셀프 리프레쉬 모드에서 상기 제어 신호의 값을 홀드시키는 임베디드 디스플레이포트 시스템.
  13. 제 11 항에 있어서, 상기 주파수 조절기는,
    상기 링크 심볼 클럭을 분주하여 분주 클럭을 제공하는 분주기;
    상기 분주 클럭과 상기 내부 클럭의 주파수를 비교하고 상기 비교 결과에 따른 카운트 신호를 출력하는 카운터; 및
    상기 카운트 신호에 따라 상기 제어 신호의 값을 증가 또는 감소 시키는 제어 로직 회로;
    를 포함하는 임베디드 디스플레이포트 시스템.
  14. 제 10 항에 있어서,
    상기 스트림 클럭 생성 장치는 타이밍 컨트롤러 내에 포함되는 임베디드 디스플레이포트 시스템.
  15. 제 9 항에 있어서,
    상기 소스 장치는 디스플레이 할 영상이 스태틱 상태이면 상기 패널 셀프 리프레쉬 모드의 진입 신호를 상기 싱크 장치에 전송하고, 턴오프되는 임베디드 디스플레이포트 시스템.
  16. 수신되는 스트림 데이터에서 링크 심볼 클럭을 복원하는 수신기; 및
    내부 클럭을 발진하고, 상기 내부 클럭과 상기 링크 심볼 클럭의 주파수를 비교하여 상기 내부 클럭의 주파수를 조절하며, 상기 내부 클럭을 이용하여 일정한 주파수를 가지는 스트림 클럭을 생성하고, 상기 스트림 클럭을 이용하여 프레임 버퍼에 저장된 영상 데이터를 디스플레이 패널에 표시하도록 제어하는 타이밍 컨트롤러;
    를 포함하는 임베디드 디스플레이포트 시스템.
  17. 제 16 항에 있어서,
    상기 타이밍 컨트롤러는 상기 스트림 클럭을 생성하는 스트림 클럭 생성 장치를 포함하고,
    상기 스트림 클럭 생성 장치는,
    상기 내부 클럭을 발진하는 내부 발진기;
    상기 내부 클럭과 상기 링크 심볼 클럭을 비교하여 제어 신호를 생성하고, 상기 제어 신호를 이용하여 상기 내부 클럭의 주파수를 조절하는 주파수 조절기; 및
    상기 내부 클럭을 이용하여 스트림 클럭을 생성하고, 상기 스트림 클럭의 위상을 상기 내부 클럭의 위상에 고정하는 위상 고정 루프;를 포함하는 임베디드 디스플레이포트 시스템.
  18. 제 17 항에 있어서,
    상기 주파수 조절기는 일반 모드에서 상기 내부 클럭과 상기 링크 심볼 클럭의 주파수를 비교하고 상기 비교 결과에 따라 상기 제어 신호의 값을 증가 또는 감소시키는 임베디드 디스플레이포트 시스템.
  19. 제 18 항에 있어서,
    상기 주파수 조절기는 패널 셀프 리프레쉬 모드에서 상기 제어 신호의 값을 홀드시키는 임베디드 디스플레이포트 시스템.
  20. 제 17 항에 있어서, 상기 주파수 조절기는,
    상기 링크 심볼 클럭을 분주하여 분주 클럭을 제공하는 분주기;
    상기 분주 클럭과 상기 내부 클럭의 주파수를 비교하고 상기 비교 결과에 따른 카운트 신호를 출력하는 카운터; 및
    상기 카운트 신호에 따라 상기 제어 신호의 값을 증가 또는 감소 시키는 제어 로직 회로;
    를 포함하는 임베디드 디스플레이포트 시스템.
KR1020190127663A 2019-10-15 2019-10-15 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템 KR102655530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190127663A KR102655530B1 (ko) 2019-10-15 2019-10-15 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템
US17/070,091 US11294418B2 (en) 2019-10-15 2020-10-14 Stream clock generator and embedded DisplayPort system including the same
CN202011094120.4A CN112669791A (zh) 2019-10-15 2020-10-14 流时钟生成器及包括该流时钟生成器的嵌入式DisplayPort系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190127663A KR102655530B1 (ko) 2019-10-15 2019-10-15 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템

Publications (2)

Publication Number Publication Date
KR20210044468A KR20210044468A (ko) 2021-04-23
KR102655530B1 true KR102655530B1 (ko) 2024-04-08

Family

ID=75382824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190127663A KR102655530B1 (ko) 2019-10-15 2019-10-15 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템

Country Status (3)

Country Link
US (1) US11294418B2 (ko)
KR (1) KR102655530B1 (ko)
CN (1) CN112669791A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220087752A (ko) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 데이터 구동 회로 및 그의 클럭 복원 방법과 디스플레이 장치
KR102619488B1 (ko) * 2022-12-30 2024-01-02 옵티시스 주식회사 연결 상태의 변화에 따른 화면 배열의 불안정과 메인 링크의 재설정으로 인한 지연이 방지되는 디스플레이 포트용 광 링크

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315084B1 (ko) 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100343535B1 (ko) * 1998-04-28 2002-10-04 미쓰비시덴키 가부시키가이샤 독립적인위상및주파수조정기능을갖는위상동기루프
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
GB2413043B (en) * 2004-04-06 2006-11-15 Wolfson Ltd Clock synchroniser and clock and data recovery apparatus and method
KR100905440B1 (ko) * 2008-01-08 2009-07-02 주식회사 하이닉스반도체 클럭 동기화 회로와 그의 구동 방법
WO2011088610A1 (en) * 2010-01-19 2011-07-28 Integrated Device Technologies, Inc Method and circuit for displayport video clock recovery
KR101320075B1 (ko) * 2010-06-18 2013-10-18 엘지디스플레이 주식회사 ｉＤＰ 인터페이스 기반의 픽셀 클럭 복원 방법과 이를 이용한 표시장치
US8644378B2 (en) * 2010-10-15 2014-02-04 Synaptics Incorporated Method and apparatus for de-spreading a spread-spectrum audio/video signal
US8611486B2 (en) * 2011-04-08 2013-12-17 Silicon Image, Inc. Adjustment of clock signals regenerated from a data stream
KR101438478B1 (ko) * 2011-11-24 2014-09-17 주식회사 실리콘웍스 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법
KR102151184B1 (ko) * 2013-07-24 2020-09-02 삼성전자주식회사 클록 데이터 복원 회로 및 이를 포함하는 타이밍 컨트롤러 그리고 이의 구동 방법
KR102133978B1 (ko) 2013-11-13 2020-07-14 삼성전자주식회사 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템
KR20150057404A (ko) * 2013-11-19 2015-05-28 삼성전자주식회사 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법
KR102325816B1 (ko) 2015-04-29 2021-11-12 엘지디스플레이 주식회사 저속 구동이 가능한 표시장치와 그 구동방법
KR102366952B1 (ko) * 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
KR102498805B1 (ko) 2015-09-30 2023-02-09 엘지디스플레이 주식회사 액정표시장치
KR102529261B1 (ko) 2016-05-30 2023-05-09 삼성디스플레이 주식회사 표시장치 및 그의 구동방법
US10256801B2 (en) * 2016-08-31 2019-04-09 M31 Technology Corporation Integrated circuit with clock detection and selection function and related method and storage device
KR102383301B1 (ko) * 2017-08-08 2022-04-05 주식회사 엘엑스세미콘 디스플레이 구동 장치 및 이를 포함하는 디스플레이 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315084B1 (ko) 2012-04-24 2013-10-15 주식회사 실리콘웍스 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법

Also Published As

Publication number Publication date
US20210109561A1 (en) 2021-04-15
US11294418B2 (en) 2022-04-05
CN112669791A (zh) 2021-04-16
KR20210044468A (ko) 2021-04-23

Similar Documents

Publication Publication Date Title
US7511762B2 (en) Generation of a frame synchronized clock for a wireless video receiver
US8954496B2 (en) Multi-screen display system
TWI608465B (zh) 嵌入式顯示埠系統及控制面板自刷新模式的方法
KR101516849B1 (ko) 수신 장치에서 출력 클럭 주파수를 보정하는 회로
KR102655530B1 (ko) 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템
CA2097349A1 (en) Timing recovery for variable bit-rate video on asynchronous transfer mode (atm) networks
TWI449341B (zh) 訊號傳輸系統以及訊號傳輸方法
JP2002064379A (ja) クロック再生装置
WO2012155401A1 (zh) 定时控制器及具有其的液晶显示器
WO2003065586A3 (en) Phase-locked-loop with reduced clock jitter
JPH08265141A (ja) デジタル位相同期ループを制御する方法および装置ならびにコードレス電話
US8068177B2 (en) Methods and devices for signal synchronization
JP2002026695A (ja) 電圧制御発振器
JPH10143133A (ja) Ｏｓｄ装置
KR100713391B1 (ko) 흑백 카메라 라인-락에서의 동기신호 절환장치
JPS62258571A (ja) クロック信号を発生する回路
JP2000172213A (ja) ポジション制御回路
WO2001073928A2 (en) Method and circuit for reduced power consumption in a charge pump circuit
JP2006186548A (ja) 位相同期回路
JP3353372B2 (ja) 液晶表示装置
JPH0530095A (ja) 位相同期発振回路
KR100942969B1 (ko) 아날로그 지연고정루프 및 이의 동작방법, 클럭 데이터복원회로 및 클럭 데이터 복원방법, 위상고정루프 및 이의동작방법
JP2000175069A (ja) 歪み補正回路
JP2000031819A (ja) クロック同期回路
JPH1155115A (ja) 外部同期クロック発生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant