KR20150057404A - 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법 - Google Patents

디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법 Download PDF

Info

Publication number
KR20150057404A
KR20150057404A KR1020130140753A KR20130140753A KR20150057404A KR 20150057404 A KR20150057404 A KR 20150057404A KR 1020130140753 A KR1020130140753 A KR 1020130140753A KR 20130140753 A KR20130140753 A KR 20130140753A KR 20150057404 A KR20150057404 A KR 20150057404A
Authority
KR
South Korea
Prior art keywords
data
video stream
host
display driver
display
Prior art date
Application number
KR1020130140753A
Other languages
English (en)
Inventor
배종곤
김도경
우수영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130140753A priority Critical patent/KR20150057404A/ko
Priority to US14/452,950 priority patent/US20150138212A1/en
Publication of KR20150057404A publication Critical patent/KR20150057404A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00—Solving problems of bandwidth in display systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Multimedia (AREA)

Abstract

호스트, 디스플레이 드라이버 IC, 및 패널을 포함하는 시스템의 동작 방법은 비디오 스트림 인터페이스를 지원하도록 상기 호스트를 설정하는 단계와, 상기 호스트가, 상기 디스플레이 드라이버 IC로 비디오 스트림을 전송할 필요가 있을 때마다, 상기 디스플레이 드라이버 IC로부터 출력된 인터럽트에 기초하여 상기 비디오 스트림을 상기 비디오 스트림 인터페이스를 통해 상기 디스플레이 드라이버 IC로 전송하는 단계를 포함한다.

Description

디스플레이 드라이버 IC와 이를 포함하는 시스템의 동작 방법{DISPLAY DRIVER IC, AND OPERATION METHOD OF SYSTEM INCLUDING THE DISPLAY DRIVER IC}
본 발명의 개념에 따른 실시 예는 데이터 처리 시스템에 관한 것으로, 특히 디스플레이 드라이버 IC로부터 출력된 인터럽트에 응답하여 비디오 스트림을 출력하는 비디오 스트림 인터페이스를 지원하는 호스트와 이를 포함하는 시스템에 관한 것이다.
MIPI DSI(Mobile Industry Processor Interface, Display Serial Interface)는 휴대용 전자 장치를 위한 최근의 디스플레이 표준이다.
MIPI는 두 개의 디스플레이 표준들, 즉 비디오 모드(video mode)와 명령 모드(command mode)를 지원한다.
비디오 모드에서, 프레임 데이터는 실시간으로 호스트로부터 디스플레이 드라이버 IC로 전송된다. 상기 비디오 모드에서, 디스플레이 드라이버 IC로 전송될 영상이 정지 영상인 경우에도, 호스트는 동일한 상기 정지 영상을 계속 상기 디스플레이 드라이버 IC로 전송한다. 따라서, 상기 호스트의 전력 소모는 증가한다.
명령 모드에서 프레임 데이터의 전송 시작은 TE(tearing effect) 신호에 의해 제어된다. 디스플레이에 정지 영상(still image)을 디스플레이하고자 할 때, 디스플레이 드라이버 IC는 상기 디스플레이 드라이버 IC에 내장된 프레임 버퍼에 저장된 상기 정지 영상을 주기적으로 리드하고, 리드된 정지 영상을 상기 디스플레이로 전송한다. 이와 같은 동작을 패널 셀프 리프레쉬(panel self refresh)라고 한다.
본 발명이 이루고자 하는 기술적인 과제는 디스플레이 드라이버 IC로부터 출력된 인터럽트에 응답하여 비디오 스트림 인터페이스를 통해 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송할 수 있는 호스트, 이를 포함하는 시스템, 및 상기 시스템의 동작 방법을 제공하는 것이다.
본 발명의 실시 예에 따라 호스트, 디스플레이 드라이버 IC, 및 패널을 포함하는 시스템의 동작 방법은 비디오 스트림 인터페이스를 지원하도록 상기 호스트를 설정하는 단계와, 상기 호스트가, 상기 디스플레이 드라이버 IC로 비디오 스트림을 전송할 필요가 있을 때마다, 상기 디스플레이 드라이버 IC로부터 출력된 인터럽트에 기초하여 상기 비디오 스트림을 상기 비디오 스트림 인터페이스를 통해 상기 디스플레이 드라이버 IC로 전송하는 단계를 포함한다.
상기 호스트는 펌웨어를 이용하여 상기 비디오 스트림 인터페이스를 설정할 수 있다.
상기 인터럽트는 상기 디스플레이 드라이버 IC로 전송될 상기 비디오 스트림의 전송 타이밍을 제어하는 제어 신호일 수 있다.
상기 시스템의 동작 방법은, 상기 호스트가 상기 비디오 스트림이 정지 영상 데이터인지 동영상 데이터인지를 판단하고, 판단의 결과에 따라 상기 비디오 스트림의 전송 여부를 제어하는 단계를 더 포함한다.
상기 비디오 스트림 인터페이스는 MIPI 비디오 모드(video mode)에 관련된 인터페이스되고, 상기 비디오 스트림은 동기 신호들과 데이터를 포함하고, 상기 호스트는 제1클락을 이용하여 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하고, 상기 인터럽트는 TE(tearing effect) 신호이다.
상기 시스템의 동작 방법은 상기 디스플레이 드라이버 IC가 수신된 비디오 스트림으로부터 데이터 인에이블 신호와 상기 데이터를 복원하는 단계와, 상기 디스플레이 드라이버 IC가, 수신된 제1클락에 관련된 라이트 클락과 복원된 데이터 인에이블 신호를 이용하여, 복원된 데이터를 상기 디스플레이 드라이버 IC에 구현된 프레임 버퍼에 라이트하는 단계를 더 포함한다.
상기 비디오 스트림은 제1클락과 데이터를 포함한다.
상기 시스템의 동작 방법은 상기 디스플레이 드라이버 IC가 수신된 비디오 스트림으로부터 데이터 인에이블 신호, 상기 데이터, 및 상기 제1클락을 복원하는 단계와, 상기 디스플레이 드라이버 IC가, 복원된 제1클락에 관련된 라이트 클락과 복원된 데이터 인에이블 신호를 이용하여, 복원된 데이터를 상기 디스플레이 드라이버 IC에 구현된 프레임 버퍼에 라이트하는 단계를 더 포함한다.
상기 시스템의 동작 방법은 상기 호스트가 상기 패널의 패널 리프레쉬 레이트를 조절하기 위한 명령을 상기 디스플레이 드라이버 IC로 전송하는 단계와, 상기 호스트가 상기 패널 리프레쉬 레이트만큼 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하는 단계를 더 포함한다.
상기 시스템의 동작 방법은 상기 디스플레이 드라이버 IC가 상기 비디오 스트림으로부터 데이터와 데이터 인에이블 신호를 복원하는 단계와, 상기 디스플레이 드라이버 IC가 상기 명령을 디코드하고 디코드된 명령을 생성하는 단계와, 상기 디스플레이 드라이버 IC가, 복원된 데이터 인에이블 신호와 상기 호스트로부터 출력된 제1클락을 이용하여, 복원된 데이터를 라인 버퍼에 라이트하는 단계와, 상기 디스플레이 드라이버 IC가 상기 디스플레이 드라이버 IC에 구현된 오실레이터를 이용하여 내부 클락을 생성하는 단계와, 상기 디코드된 명령과 상기 내부 클락을 이용하여, 상기 패널 리프레쉬 레이트를 조절하기 위한 레이트 제어 신호들을 생성하고 생성된 레이트 제어 신호들을 상기 패널로 전송하는 단계를 더 포함한다.
상기 시스템의 동작 방법은 상기 디스플레이 드라이버 IC가 임베디드 클락과 데이터를 포함하는 상기 비디오 스트림으로부터 상기 데이터, 상기 클락, 및 데이터 인에이블 신호를 복원하는 단계와, 상기 디스플레이 드라이버 IC가 상기 명령을 디코드하고 디코드된 명령을 생성하는 단계와, 상기 디스플레이 드라이버 IC가, 복원된 데이터 인에이블 신호와 복원된 클락을 이용하여, 복원된 데이터를 라인 버퍼에 라이트하는 단계와, 상기 디스플레이 드라이버 IC가 상기 디스플레이 드라이버 IC에 구현된 오실레이터를 이용하여 내부 클락을 생성하는 단계와, 상기 디코드된 명령과 상기 내부 클락을 이용하여, 상기 패널 리프레쉬 레이트를 조절하기 위한 패널 제어 신호들을 생성하고 생성된 패널 제어 신호들을 상기 패널로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC는 호스트로부터 비디오 스트림과 클락을 수신하고, 상기 비디오 스트림으로부터 데이터 인에이블 신호와 데이터를 복원하는 수신 인터페이스와, 프레임 버퍼와, 내부 클락을 생성하는 오실레이터와, 상기 내부 클락을 이용하여 상기 비디오 스트림의 전송 타이밍을 제어하는 인터럽트를 상기 호스트로 전송하고, 패널 셀프 리프레쉬에 관련된 제어 신호들을 생성하는 타이밍 컨트롤러와, 복원된 데이터를 상기 클락에 관련된 라이트 클락과 복원된 데이터 인에이블 신호를 이용하여 상기 프레임 버퍼에 라이트하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC는 호스트로부터 출력되고 임베디드 클락과 데이터를 포함하는 비디오 스트림을 수신하고, 상기 비디오 스트림으로부터 데이터 인에이블 신호, 상기 데이터, 및 상기 클락을 복원하는 수신 인터페이스와, 프레임 버퍼와, 내부 클락을 생성하는 오실레이터와, 상기 내부 클락을 이용하여 상기 비디오 스트림의 전송 타이밍을 제어하는 인터럽트를 상기 호스트로 전송하고, 패널 셀프 리프레쉬에 관련된 제어 신호들을 생성하는 타이밍 컨트롤러와, 복원된 데이터를 상기 클락에 관련된 라이트 클락과 복원된 데이터 인에이블 신호를 이용하여 상기 프레임 버퍼에 라이트하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 디스플레이 드라이버 IC는 호스트로부터 전송되는 패널 리프레쉬 레이트를 조절하기 위한 명령, 비디오 스트림, 및 클락을 수신하고, 상기 비디오 스트림으로부터 제1데이터 인에이블 신호와 데이터를 복원하는 수신 인터페이스와, 내부 클락을 생성하는 오실레이터와, 상기 명령을 디코드하고 디코드된 명령을 생성하는 명령 디코더와, 복원된 데이터를 상기 클락과 상기 제1데이터 인에이블 신호를 이용하여 저장하고, 상기 내부 클락을 이용하여 저장된 데이터를 출력하는 라인 버퍼와, 상기 내부 클락을 이용하여 상기 비디오 스트림의 전송 타이밍을 제어하는 인터럽트를 상기 호스트로 전송하고, 상기 내부 클락과 상기 디코드된 명령을 이용하여 상기 패널 리프레쉬 레이트를 조절하기 위한 제어 신호를 생성하는 타이밍 컨트롤러를 포함한다.
상기 비디오 스트림은 상기 명령과 상기 클락 중에서 어느 하나를 포함한다.
본 발명의 실시 예에 따른 비디오 스트림 인터페이스를 지원하도록 설정되고, 디스플레이 드라이버 IC의 동작을 제어하는 호스트는 상기 디스플레이 드라이버 IC로부터 출력된 인터럽트를 검출하고 검출 신호를 출력하는 인터럽트 검출기와, 상기 검출 신호에 응답하여, 상기 디스플레이 드라이버 IC로 전송될 비디오 스트림의 전송 타이밍을 제어하는 송신 인터페이스를 포함한다.
상기 호스트는 상기 비디오 스트림이 정지 영상 데이터인지 동영상 데이터인지를 판단하고, 판단의 결과에 따라 상기 비디오 스트림을 상기 송신 인터페이스로 전송할지는 결정하는 이미지 종류 검출기를 더 포함하고, 상기 송신 인터페이스는, 상기 이미지 종류 검출기로부터 상기 비디오 스트림이 수신될 때마다, 상기 검출 신호에 응답하여 수신된 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송한다.
실시 예에 따라, 상기 송신 인터페이스는 동기 신호들과 데이터를 포함하는 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하는 제1전송 라인과, 상기 비디오 스트림의 전송에 관련된 클락을 상기 디스플레이 드라이버 IC로 전송하는 제2전송 라인을 포함한다.
다른 실시 예에 따라, 상기 송신 인터페이스는 클락과 데이터를 포함하는 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하는 전송 라인을 포함한다.
상기 호스트는 패널의 셀프 리프레쉬 레이트를 조절하기 위한 명령을 생성하고, 생성된 명령을 상기 송신 인터페이스를 통해 상기 디스플레이 드라이버 IC로 전송하는 CPU를 더 포함한다.
본 발명의 실시 예에 따라 비디오 스트림 인터페이스를 지원할 수 있도록 설정된 호스트는, 디스플레이 드라이버 IC로 비디오 스트림을 전송할 필요가 있을 때마다, 상기 디스플레이 드라이버 IC로부터 출력된 인터럽트에 따라 상기 비디오 스트림을 상기 비디오 스트림 인터페이스를 통해 상기 디스플레이 드라이버 IC로 전송할 수 있는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 2는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 3은 도 1 또는 도 2에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 타이밍 도이다.
도 4는, 본 발명의 일 실시 예에 따른, 브리지 칩과 디스플레이 드라이버 IC를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 5는, 본 발명의 다른 실시 예에 따른, 브리지 칩과 디스플레이 드라이버 IC를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 6은 본 발명의 일 실시 예에 따라 패널 리프레쉬 레이트를 조절할 수 있는 데이터 처리 시스템의 블록도를 나타낸다.
도 7은 본 발명의 다른 실시 예에 따라 패널 리프레쉬 레이트를 조절할 수 있는 데이터 처리 시스템의 블록도를 나타낸다.
도 8은 도 6 또는 도 7에 도시된 데이터 처리 시스템에 의해 조절된 패널 리프레쉬 레이트에 따라 전송되는 비디오 스트림의 타이밍 도를 나타낸다.
도 9는 도 1 또는 도 2에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 플로우차트를 나타낸다.
도 10은 도 6 또는 도 7에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 플로우차트를 나타낸다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
도 1을 참조하면, 데이터 처리 시스템(100A)은 호스트(200A), 외부 메모리 (262), 카메라(272), 디스플레이 드라이버 IC(DDI(display driver IC)라 칭하기도 한다. 300A), 및 디스플레이(또는 패널(panel)이라고도 한다.; 400)를 포함한다.
데이터 처리 시스템(100A)은 비디오 스트림(예컨대, 정지 영상 데이터 또는 동영상 데이터)을 처리하고, 처리된 비디오 스트림(또는 디스플레이 데이터 (DDATA))을 디스플레이(400)에서 디스플레이할 수 있는 시스템을 의미한다.
데이터 처리 시스템(100A)은 스마트폰, 태블릿(tablet) PC, 디지털 카메라, 캠코더, PDA(personal digital assistant), PMP(portable multimedia player), 모바일 인터넷 장치(mobile internet device(MID)) 또는 웨어러블 컴퓨터(wearable computer)로 구현될 수 있다.
여기서, 데이터 처리 시스템은 본 명세서에 설명될 데이터 처리 시스템 (100A, 100A-1, 100B, 100B-1, 100C, 및 100C-1)을 통칭한다.
호스트(200A)는 비디오 스트림 인터페이스(video stream interface)를 지원할 수 있다. 여기서, 비디오 스트림 인터페이스를 지원한다 함은 호스트(200A)가 하드웨어적으로 비디오 스트림 인터페이스를 지원하는 경우, 또는 호스트(200A)를 구동하는 펌웨어(또는 소프트웨어)에 의해 호스트(200A)가 하드웨어적으로 비디오 스트림 인터페이스를 지원하는 할 수 있도록 설정되는 경우를 모두 의미한다.
예컨대, 호스트(200A)가 MIPI®(Mobile Industry Processor Interface) 비디오 모드(video mode) 만을 지원할 때, 호스트(100A)는 비디오 스트림 인터페이스를 지원할 수 있다.
다른 예로서, 호스트(200A)가 MIPI 비디오 모드(video mode)와 MIPI 명령 모드(command mode) 모두를 지원할 수 있을 때, 호스트(200A)가 펌웨어(또는 소프트웨어)에 의해 MIPI 비디오 모드(video mode) 만 지원하도록 설정되면, 호스트 (100A)는 비디오 스트림 인터페이스를 지원할 수 있다.
그러나, MIPI 명령 모드만은 지원하는 호스트(200A)는 비디오 스트림 인터페이스를 지원할 수 없다.
호스트(200A)는 외부 메모리(262), 카메라(272), 및/또는 디스플레이 드라이버 IC(300A)를 제어할 수 있다.
호스트(200A)는 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(application processor(AP)) 또는 모바일(mobile) AP로 구현될 수 있다.
호스트(200A)는 버스(201), CPU(central processing unit; 210), 이미지 종류 검출기(220), 이미지 처리 회로(230), 인터럽트 검출기(240), 송신 인터페이스(250A), 메모리 컨트롤러(260), 및 카메라 인터페이스(270)를 포함한다.
CPU(210)는 버스(201)를 통해 각 구성 요소(220, 230, 240, 250A, 260, 및/또는 270)를 제어할 수 있다. 다른 실시 예들에 따라, CPU(210)는 송신 인터페이스(250B, 250C, 또는 250D)를 제어할 수 있다.
CPU(210)는, 호스트(200A)가 비디오 스트림 인터페이스를 지원할 수 있도록, 호스트(200A)를 설정할 수 있는 펌웨어(또는 소프트웨어)를 실행(execute)할 수 있다. 상기 펌웨어는 외부 메모리(262)로부터 호스트(200A)로 로드(load)될 수 있다. 예컨대, CPU(210)는 하나 또는 그 이상의 코어들(cores)을 포함할 수 있다.
이미지 종류 검출기(220)는 디스플레이 드라이버 IC(300A)로 전송될 이미지 데이터가 정지 영상(still image) 데이터인지 동영상(moving image) 데이터인지를 판단하고, 판단의 결과에 따라 상기 이미지 데이터(또는 '비디오 데이터'라고도 함)의 전송을 제어할 수 있다. 즉, 이미지 종류 검출기(220)는 이미지 데이터를 이미지 처리 회로(230)로 전송할지를 결정할 수 있다.
예컨대, 이미지 데이터 소스(262 또는 272)로부터 출력된 이미지 데이터가 정지 영상 데이터일 때, 이미지 종류 검출기(220)는 상기 이미지 데이터를 1Hz로 이미지 처리 회로(230)로 전송할 수 있다.
다른 예로서, 이미지 데이터 소스(262 또는 272)로부터 출력된 해당 이미지 데이터가 동영상 데이터일 때, 이미지 종류 검출기(220)는 상기 해당 이미지 데이터를 60Hz로 이미지 처리 회로(230)로 전송할 수 있다.
따라서, 이미지 종류 검출기(220)는 디스플레이 드라이버 IC(300A)로 전송될 필요가 있는 이미지 데이터(또는 디스플레이(400)에서 업-데이트가 필요한 이미지 데이터)만을 이미지 처리 회로(230)로 보낼 수 있으므로, 이미지 종류 검출기 (220)는 불필요한 이미지 데이터의 전송을 방지할 수 있는 효과가 있다.
도 1에서는 이미지 종류 검출기(220)가 버스(201)와 이미지 처리 회로 (230) 사이에 배치된 실시 예가 도시되어 있으나, 실시 예에 따라 이미지 처리 회로(230)는 버스와 이미지 종류 검출기(220) 사이에 배치될 수도 있다.
이미지 처리 회로(230)는 이미지 종류 검출기(220)로부터 출력된 이미지 데이터를 송신 인터페이스(250A)가 처리할 수 있는 포맷(format)으로 변환할 수 있다.
인터럽트 검출기(240)는 디스플레이 드라이버 IC(300A)로부터 출력된 인터럽트(INT)를 검출하고, 검출 신호를 생성할 수 있다. 상기 검출 신호는 인터럽트 (INT)와 동일하거나 서로 다를 수 있으나, 상기 검출 신호는 인터럽트(INT)에 관련된 신호이므로, 본 명세서에서는 검출 신호와 인터럽트를 동일하게 'INT'로 표시하고 인터럽트로 통칭한다.
예컨대, 송신 인터페이스(250A)는 비디오 스트림 인터페이스를 지원할 수 있는 인터페이스의 기능을 수행할 수 있다. 송신 인터페이스(250A)는 이미지 처리 회로(230)로부터 출력된 이미지 데이터를 비디오 스트림(DPAC)으로 변환하고, 인터럽트(INT)에 기초하여 비디오 스트림(DPAC)의 전송 타이밍을 조절할 수 있다.
이때, 비디오 스트림(DPAC)은 동기 신호들과 데이터를 포함할 수 있다. 상기 동기 신호들은 디스플레이 드라이버 IC(300A)에서 복원될 수직 동기 신호, 수평 동기 신호, 및 데이터 인에이블 신호에 관련된 신호들을 의미할 수 있다.
따라서, 인터럽트(INT)는 디스플레이 드라이버 IC(300A)로 전송될 비디오 스트임(DPAC)의 전송 타이밍을 제어할 수 있는 제어 신호의 기능을 수행할 수 있다.
예컨대, 데이터 처리 시스템(100A)이 MIPI를 지원할 때, 인터럽트(INT)는 티어링 효과(tearing effect(TE))를 방지할 수 있는 TE 신호일 수 있다.
다른 예로서, 데이터 처리 시스템(100A)이 eDP(embedded DisplayPort)를 지원할 때, 인터럽트(INT)는 디스플레이 드라이버 IC(300A)로부터 출력되고 비디오 스트림(DPAC)의 전송 타이밍을 제어할 수 있는 제어 신호를 의미할 수 있다.
송신 인터페이스(250A)는 MIPI, eDP 또는 고속 직렬 인터페이스(high-speed serial interface)를 지원할 수 있다.
메모리 컨트롤러(260)는 호스트(200A)와 외부 메모리(262) 사이에서 주고받는 이미지 데이터를 인터페이스할 수 있다. 예컨대, 메모리 컨트롤러(260)의 제어에 따라, 호스트(200A)로부터 출력된 이미지 데이터는 외부 메모리(262)에 저장될 수 있고, 외부 메모리(262)로부터 출력된 이미지 데이터는 버스(201)로 전송될 수 있다.
외부 메모리(262)는 DRAM(dynamic random access memory), SSD(solid state drive), MMC(multimedia card), eMMC(embedded MMC), USB 플래시 드라이브, 또는 UFS(universal flash storage)일 수 있다.
도 1에 도시된 외부 메모리(262)는 서로 다른 종류의 메모리들의 집합을 의미할 수 있다. 따라서, 외부 메모리(262)는 DRAM과 eMMC를 집합적으로 의미할 수 있다. 예컨대, 운영 체제는 상기 eMMC로부터 상기 DRAM으로 로드되어 실행될 수 있다. 외부 메모리(262)가 메모리들의 집합을 의미할 때, 메모리 컨트롤러(260)도 서로 다른 종류의 메모리들을 제어할 수 있는 메모리 컨트롤러들의 집합을 의미할 수 있다.
카메라 인터페이스(270)는 카메라(272)로부터 출력된 이미지 데이터를 버스(201)로 전송할 수 있다. 예컨대, 카메라(272)는 CMOS 이미지 센서로 구현될 수 있다.
호스트(200A)는 다른 장치와 무선 통신할 수 있는 하나 또는 그 이상의 무선 인터페이스들을 더 포함할 수 있다. 따라서, 호스트(200A)는 상기 무선 인터페이스(들)를 통해 무선, 예컨대, Wi-Fi, 무선 인터넷, 또는 LTE(Long Term Evolution)를 통해 이미지 데이터를 수신할 수 있다.
또한, 데이터 처리 시스템(100A)은 카메라 2.0을 지원할 수도 있다.
상술한 바와 같이, 비디오 스트림 인터페이스를 지원할 수 있도록 설정된 호스트(200A)는, 디스플레이 드라이버 IC(300A)로 비디오 스트림(DPAC)을 전송할 필요가 있을 때마다, 디스플레이 드라이버 IC(300A)로부터 출력된 인터럽트(INT)에 따라 비디오 스트림(DPAC)을 상기 비디오 스트림 인터페이스를 통해 디스플레이 드라이버 IC(300A)로 전송할 수 있다.
호스트(200A)와 디스플레이 드라이버 IC(300A)는 비디오 스트림(DPAC)을 전송하는 제1전송 라인(또는 레인(lane))과 클락(CLKm)을 전송하는 제2전송 라인(또는 레인)을 통해 서로 접속될 수 있다. 예컨대, 비디오 스트림(DPAC)은 클락 (CLKm)에 동기되어 전송될 수 있다. 비디오 스트림(DPAC)과 클락(CLKm) 각각은 차동 신호들을 의미할 수 있다.
디스플레이 드라이버 IC(300A)는 디스플레이(또는 패널; 400)에 대한 패널 셀프 리프레쉬(panel self refesh)를 수행할 수 있다.
디스플레이 드라이버 IC(300A)는 수신 인터페이스(310A), 메모리 컨트롤러 (320), 프레임 버퍼(330), 타이밍 컨트롤러(340A), 오실레이터(350), 및 디스플레이 인터페이스(360)를 포함한다.
수신 인터페이스(310A)는 호스트(200A)로부터 출력된 비디오 스트림(DPAC)과 클락(CLKm)을 수신하고, 클락(CLKm)을 이용하여 비디오 스트림(DPAC)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 및 데이터(DATA)를 복원하고, 클락(CLKm)은 메모리 컨트롤러(320)로 바이패스한다.
데이터 인에이블 신호(DE)는 유효(valid) 데이터를 지시하는 지시 신호로서, 데이터 인에이블 신호(DE)가 활성화될 때 데이터는 유효하고 비활성화될 때 데이터는 무효(invalid)하다.
데이터 인에이블 신호(DE), 데이터(DATA), 및 클락(CLKm)은 메모리 컨트롤러(320)로 전송된다. 본 발명에서, 수직 동기 신호(Vsync)와 수평 동기 신호 (Hsync)는 데이터(DATA)를 처리하는데 사용되지 않는다. 따라서, 수신 인터페이스 (310A)는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync)를 출력하지 않을 수도 있다.
메모리 컨트롤러(320)는, 활성화된 데이터 인에이블 신호(DE)와 라이트 클락(wCK)을 이용하여, 데이터(Din=DATA)를 프레임 버퍼(330)에 라이트한다. 라이트 클락(wCK)은 클락(CLKm)에 관련되고, 라이트 클락(wCK)의 주파수는 클락(CLKm)의 주파수와 서로 동일하거나 서로 다를 수 있다.
예컨대, 메모리 컨트롤러(320)는 제1주파수 분주기(frequency divider)를 포함할 수 있다. 상기 제1주파수 분주기는 클락(CLKm)을 분주하여 라이트 클락 (wCK)을 생성할 수 있다.
프레임 버퍼(330)에 라이트된 데이터(Din=DATA)는 패널 셀프 리프레쉬를 위한 데이터로서 사용될 수 있다.
메모리 컨트롤러(320)는 리드 인에이블 신호(PEN)와 클락(CLK)을 이용하여 리드 클락(rCK)을 생성하고, 리드 클락(rCK)을 이용하여 프레임 버퍼(330)에 저장된 데이터(Dout=DATA)를 리드한다. 리드 클락(rCK)은 클락(CLK)에 관련되고, 리드 클락(rCK)의 주파수와 클락(CLK)의 주파수는 서로 동일하거나 서로 다를 수 있다.
예컨대, 메모리 컨트롤러(320)는 제2주파수 분주기를 포함할 수 있다. 상기 제1주파수 분주기는 클락(CLK)을 분주하여 리드 클락(rCK)을 생성할 수 있다.
리드 인에이블 신호(PEN)는 패널 셀프 리프레쉬를 제어할 수 있는 패널 셀프 리프레쉬 인에이블 신호의 기능을 수행할 수 있다.
리드 인에이블 신호(PEN)가 활성화될 때마다, 메모리 컨트롤러(320)는 리드 클락(rCK)을 생성하고, 리드 클락(rCK)을 이용하여 프레임 버퍼(330)에 저장된 데이터(Dout=DATA)를 리드할 수 있다.
메모리 컨트롤러(320)는 클락(CLK)을 이용하여 데이터 인에이블 신호(DE')를 생성하고, 데이터 인에이블 신호(DE')와 리드 데이터(DATA=Dout)를 타이밍 컨트롤러(340A)로 전송한다. 데이터 인에이블 신호(DE')는 리드 데이터(DATA=Dout)의 유효 구간을 지시하는 지시 신호의 기능을 수행할 수 있다.
오실레이터(350)는 내부 클락(fosc)을 생성한다.
타이밍 컨트롤러(340A)는, 내부 클락(fosc)에 기초하여 생성된 제어 신호들(PEN, CLK, iVsync, 및 iHsync)을 이용하여, 패널 셀프 리프레쉬를 제어할 수 있다.
타이밍 컨트롤러(340A)는 인터럽트 생성기(341), 제어 신호 생성기(343), 및 이미지 처리 모듈(345)을 포함한다.
인터럽트 생성기(341)는 내부 클락(fosc)에 기초하여 주기적으로 인터럽트 (INT)를 생성한다. 예컨대, 인터럽트(INT)의 주파수는 60Hz일 수 있다.
이미지 처리 시스템(100A)이 MIPI를 지원할 때, 인터럽트 생성기(341)는 인터럽트(INT)로서 TE 신호를 생성하는 TE 신호 생성기의 기능을 수행할 수 있다.
제어 신호 생성기(343)는 내부 클락(fosc)에 기초하여 리드 인에이블 신호 (PEN)와 클락(CLK)을 생성한다.
디스플레이 드라이버 IC(300A)에 의해 패널 셀프 리프레쉬가 수행될 때, 메모리 컨트롤러(330)는 클락(CLK)과 주기적으로 활성화되는 리드 인에이블 신호 (PEN)를 이용하여 스캔 동작(scan operation)을 수행할 수 있다.
상기 스캔 동작은 패널 셀프 리프레쉬에 필요한 데이터(DATA)를 프레임 메모리(330)로부터 리드하고, 리드 데이터(DATA=Dout)를 타이밍 컨트롤러(340A)와 디스플레이 인터페이스(360)를 통해 디스플레이(400)로 전송하는 동작을 의미한다.
클락(CLK)은 내부 클락(fosc)을 이용하여 생성될 수 있고, 클락(CLK)의 주파수와 내부 클락(fosc)의 주파수는 서로 동일하거나 서로 다를 수 있다.
실시 예들에 따라, 데이터 인에이블 신호(DE')는 리드 인에이블 신호(PEN)와 동일하거나 서로 다를 수 있다.
제어 신호 생성기(343)는, 내부 클락(fosc)에 기초하여, 내부 수직 동기 신호(iVsync)와 내부 수평 동기 신호(iHsync)를 더 생성할 수 있다. 내부 수직 동기 신호(iVsync)는 디스플레이 데이터(DDATA)의 디스플레이에 관련된 수직 동기 신호이고, 내부 수평 동기 신호(iHsync)는 디스플레이 데이터(DDATA)의 디스플레이에 관련된 수평 동기 신호이다.
이미지 처리 모듈(345)은 클락(CLK), 데이터 인에이블 신호(DE'), 및 리드 데이터(DATA=Dout)를 수신하고, 클락(CLK)과 데이터 인에이블 신호(DE')를 이용하여 리드 데이터(DATA=Dout)를 처리하고, 처리의 결과로서 데이터 인에이블 신호 (DDE)와 디스플레이 데이터(DDATA)를 생성할 수 있다.
데이터 인에이블 신호(DDE)는 디스플레이 데이터(DDATA)의 유효 구간을 지시하는 지시 신호의 기능을 수행할 수 있다.
예컨대, 이미지 처리 모듈(345)은 이미지 향상(image enhancement) 기능 및/또는 이미지 편집(image editing) 기능을 수행할 수 있다. 예컨대, 이미지 처리 모듈(345)은 데이터(DATA=Dout)의 밝기(brightness), 컨트라스트(contrast), 포화 (saturation), 또는 샤프니스(sharpness) 등을 조절하고, 조절의 결과에 상응하는 디스플레이 데이터(DDATA)를 생성할 수 있다.
디스플레이 인터페이스(360)는 내부 수직 동기 신호(iVsync), 내부 수평 동기 신호(iHsync), 데이터 인에이블 신호(DDE), 및 디스플레이 데이터(DDATA)를 수신하고, 이들을 이용하여 패널 셀프 리프레쉬를 위해 디스플레이(400)를 구동할 수 있다.
예컨대, 디스플레이 인터페이스(360)는 드라이버의 기능을 수행할 수 있다. 따라서, 디스플레이 인터페이스(360)는 디스플레이 데이터(DDATA)에 상응하는 아날로그 신호들을 디스플레이(400)에 배치된 데이터 라인들로 전송할 수 있다.
디스플레이(400)는 TFT-LCD(thin-film-transistor liquid-crystal display), LED(light-emitting diode) 디스플레이, OLED(organic light-emitting diode) 디스플레이, AMOLED(active-matrix organic light-emitting diode) 디스플레이 또는 플랙시블(flexible) 디스플레이로 구현될 수 있다.
도 2는 본 발명의 다른 실시 예에 따른 데이터 처리 시스템의 블록도를 나타낸다.
송신 인터페이스(250B)와 수신 인터페이스(310B)의 기능을 제외하면, 도 1의 이미지 처리 시스템(100A)의 구조와 동작과 도 2의 이미지 처리 시스템(100A-1)의 구조와 동작은 실질적으로 동일하다.
호스트(200A-1)의 송신 인터페이스(250B)는, 인터럽트(240)에 응답하여, 클락(CLKM)과 데이터(DATA)를 포함하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A-1)로 전송할 수 있다.
각 송신 인터페이스(250A와 250B)를 제외하면, 도 2의 호스트(200A-1)의 구조와 동작은 도 1의 호스트(200A)의 구조와 동작과 실질적으로 동일하다. 또한, 각 수신 인터페이스(310A와 310B)를 제외하면, 도 2의 디스플레이 드라이버 IC(300A-1)의 구조와 동작은 도 1의 디스플레이 드라이버 IC(300A)의 구조와 동작과 실질적으로 동일하다.
예컨대, 각 인터페이스(250B와 310B)는 eDP를 지원하는 인터페이스로 구현될 수 있다.
디스플레이 드라이버 IC(300A)의 수신 인터페이스(310B)는 클락(CLKm)과 데이터(DATA)를 포함하는 비디오 스트림(DPAC)을 수신하고, 클락(CLKm)을 이용하여 비디오 스트림(DPAC)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 데이터(DATA), 및 클락(CLKm)을 복원할 수 있다. 이때, 클락(CLKm)과 데이터(DATA)를 포함하는 비디오 스트림(DPAC)은 하나의 전송 라인을 통해 전송될 수 있다.
도 3은 도 1 또는 도 2에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 타이밍 도이다.
도 1, 도 2, 및 도 3의 경우 1(CASE1)을 참조하면, 호스트(200A 또는 200A-1)가 디스플레이 드라이버 IC(300A 또는 300A-1)로 비디오 스트림(DPAC), 즉 동영상 데이터를 60Hz로 전송할 때, 호스트(200A 또는 200A-1)는 인터럽트(INT)에 기초하여 각 프레임(FRAME1~FRAME60)마다 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송할 수 있다.
이때, 디스플레이 드라이버 IC(300A 또는 300A-1)는, 프레임 버퍼(330)를 이용하여, 각 프레임(FRAME1~FRAME60)마다 해당하는 디스플레이 데이터(DDATA)를 디스플레이(400)로 전송할 수 있다. 따라서, 해당하는 디스플레이 데이터(DDATA)에 상응하는 동영상이 디스플레이(400)에서 디스플레이된다.
도 1, 도 2, 및 도 3의 경우 2(CASE2)를 참조하면, 호스트(200A 또는 200A-1)가 디스플레이 드라이버 IC(300A 또는 300A-1)로 비디오 스트림(DPAC), 즉 동영상 데이터를 30Hz로 전송할 때, 호스트(200A 또는 200A-1)는 인터럽트(INT)에 기초하여 각 홀수 번째 프레임(FRAME1, FRAME3, FRAME5, ...)마다 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A0-1)로 전송할 수 있다.
예컨대, 디스플레이 드라이버 IC(300A 또는 300A-1)는 첫 번째 프레임 (FRAME1)의 비디오 스트림(DPAC)에 해당하는 데이터(DATA)를 프레임 버퍼(330)에 저장하고, 프레임 버퍼(330)에 저장된 데이터(DATA)에 해당하는 디스플레이 데이터 (DDATA)를 디스플레이(400)로 전송한다.
두 번째 프레임(FRAME2)에 해당하는 비디오 스트림(DPAC)이 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송될 필요가 없을 때, 호스트(200A 또는 200A-1)는 두 번째 프레임(FRAME2)에 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송하지 않는다.
따라서, 디스플레이 드라이버 IC(300A 또는 300A-1)는 프레임 버퍼(330)로부터 출력된 데이터(DATA)에 해당하는 디스플레이 데이터(DDATA)를 패널 셀프 리프레쉬를 위해 디스플레이(400)로 전송한다. 즉, 스캔 동작이 수행된다.
두 번째 프레임(FRAME2)에서, 디스플레이(400)는 첫 번째 프레임 (FRAME1)의 비디오 스트림(DPAC)에 해당하는 디스플레이 데이터(DDATA)를 디스플레이한다. 즉, 첫 번째 프레임(FRAME1)과 두 번째 프레임(FRAME2)에서, 패널 셀프 리프레쉬를 통해 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
도 1, 도 2, 및 도 3의 경우 3(CASE3)을 참조하면, 호스트(200A 또는 200A-1)가 디스플레이 드라이버 IC(300A 또는 300A-1)로 비디오 스트림(DPAC), 즉 동영상 데이터를 20Hz로 전송할 때, 호스트(200A 또는 200A-1)는 인터럽트(INT)에 기초하여 대응되는 프레임(FRAME1, FRAME4, ...)마다 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송할 수 있다.
예컨대, 디스플레이 드라이버 IC(300A 또는 300A-1)는 첫 번째 프레임 (FRAME1)의 비디오 스트림(DPAC)에 해당하는 데이터(DATA)를 프레임 버퍼(330)에 저장하고, 프레임 버퍼(330)에 저장된 데이터(DATA)에 해당하는 디스플레이 데이터 (DDATA)를 디스플레이(400)로 전송한다.
두 번째 프레임(FRAME2)과 세 번째 프레임(FRAME3) 각각에 해당하는 비디오 스트림(DPAC)이 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송될 필요가 없을 때, 호스트(200A 또는 200A-1)는 두 번째 프레임(FRAME2)과 세 번째 프레임 (FRAME3) 각각에 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송하지 않는다.
따라서, 디스플레이 드라이버 IC(300A 또는 300A01)는 프레임 버퍼(330)로부터 출력된 데이터(DATA)에 해당하는 디스플레이 데이터(DDATA)를 패널 셀프 리프레쉬를 위해 디스플레이(400)로 전송한다.
두 번째 프레임(FRAME2)과 세 번째 프레임(FRAME3) 각각에서, 디스플레이 (400)는 첫 번째 프레임(FRAME1)의 비디오 스트림(DPAC)에 해당하는 디스플레이 데이터(DDATA)를 디스플레이한다. 즉, 첫 번째 프레임(FRAME1)부터 세 번째 프레임 (FRAME3)에서, 패널 셀프 리프레쉬를 통해 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
도 1, 도 2, 및 도 3의 경우 4(CASE4)를 참조하면, 호스트(200A 또는 200A-1)가 디스플레이 드라이버 IC(300A 또는 300A-1)로 비디오 스트림(DPAC), 즉 정지 영상 데이터를 1Hz로 전송할 때, 호스트(200A 또는 200A-1)는 인터럽트(INT)에 기초하여 첫 번째 프레임(FRAME1)에 해당하는 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송할 수 있다.
예컨대, 디스플레이 드라이버 IC(300A 또는 300A-1)는 첫 번째 프레임 (FRAME1)의 비디오 스트림(DPAC)에 해당하는 데이터(DATA)를 프레임 버퍼(330)에 저장하고, 프레임 버퍼(330)에 저장된 데이터(DATA)에 해당하는 디스플레이 데이터 (DDATA)를 디스플레이(400)로 전송한다.
두 번째 프레임(FRAME2)부터 60번째 프레임(FRAME60) 각각에서, 디스플레이 드라이버 IC(300A 또는 300A-1)는 프레임 버퍼(330)로부터 출력된 데이터(DATA)에 해당하는 디스플레이 데이터(DDATA)를 패널 셀프 리프레쉬를 위해 디스플레이(400)로 전송한다.
두 번째 프레임(FRAME2)부터 60번째 프레임(FRAME60) 각각에서, 디스플레이 (400)는 첫 번째 프레임(FRAME1)의 비디오 스트림(DPAC)에 해당하는 디스플레이 데이터(DDATA)를 디스플레이한다. 즉, 첫 번째 프레임(FRAME1)부터 60번째 프레임(FRAME60)에서, 패널 셀프 리프레쉬를 통해 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
상술한 바와 같이, 호스트(200A 또는 200A-1)는, 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송할 필요가 있을 때에만, 인터럽트 (INT)에 응답하여 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송할 수 있다.
도 4는, 본 발명의 일 실시 예에 따른, 브리지 칩과 디스플레이 드라이버 IC를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 1과 도 4를 참조하면, 데이터 처리 시스템(100B)은 호스트(200B), 브리지 칩 (500), 및 디스플레이 드라이버 IC(300A), 및 디스플레이(400)를 포함한다.
호스트(200B)는 호스트(200A 또는 200A-1)보다 저가의 호스트일 수 있다.
호스트(200B)는 브리지 칩(500)을 제어할 수 있다.
호스트(200B)는 버스(202), CPU(211), 및 송신 인터페이스(251)를 포함한다.
CPU(211)는 버스(202)를 통해 송신 인터페이스(251)로 이미지 데이터(예컨대, 정지 영상 데이터 또는 동영상 데이터)를 전송할 수 있다.
호스트(200B)는 복수의 이미지 데이터 소스들을 포함할 수 있다. 상기 복수의 이미지 데이터 소스들은 외부 메모리와 카메라일 수 있다. 따라서, 호스트 (200B)는 도 1에 도시된 바와 같이 상기 외부 메모리와 인터페이스할 수 있는 메모리 컨트롤러(260)와 동일한 기능을 수행하는 메모리 컨트롤러와, 상기 카메라와 인터페이스할 수 있는 카메라 인터페이스(270)와 동일한 기능을 수행하는 카메라 인터페이스를 더 포함할 수 있다.
송신 인터페이스(251)는 브리지 칩(500)의 수신 인터페이스(510)와 통신할 수 있다. 예컨대, 각 인터페이스(251과 510)는 RGB 인터페이스 또는 LVDS(low-voltage differential signaling)를 지원할 수 있다.
브리지 칩(500)은 수신 인터페이스(510), 이미지 종류 검출기(220), 이미지 처리 회로(230), 인터럽트 검출기(240), 및 송신 인터페이스(250A)를 포함할 수 있다.
도 4의 각 구성 요소(220, 230, 240, 250A, 및 310A)의 구조와 동작은 도 1의 각 구성 요소(220, 230, 240, 250A, 및 310A)의 구조와 동작과 실질적으로 동일하다.
브리지 칩(500)이 디스플레이 드라이버 IC(300A)에 대해 호스트의 기능을 수행할 때, 호스트(200B)는 브리지 칩(500)에 대해 메인 호스트의 기능을 수행할 수 있다.
도 5는, 본 발명의 다른 실시 예에 따른, 브리지 칩과 디스플레이 드라이버 IC를 포함하는 데이터 처리 시스템의 블록도를 나타낸다.
도 2와 도 5를 참조하면, 데이터 처리 시스템(100B-1)은 호스트(200B), 브리지 칩(500A), 및 디스플레이 드라이버 IC(300A-1), 및 디스플레이(400)를 포함한다.
호스트(200B)는 브리지 칩(500A)을 제어할 수 있다.
브리지 칩(500A)은 수신 인터페이스(510), 이미지 종류 검출기(220), 이미지 처리 회로(230), 인터럽트 검출기(240), 및 송신 인터페이스(250B)를 포함할 수 있다.
도 5의 각 구성 요소(220, 230, 240, 250B, 및 310B)의 구조와 동작은 도 2의 각 구성 요소(220, 230, 240, 250B, 및 310B)의 구조와 동작과 실질적으로 동일하다.
도 6은 본 발명의 일 실시 예에 따라 패널 리프레쉬 레이트를 조절할 수 있는 데이터 처리 시스템의 블록도를 나타낸다.
도 6을 참조하면, 데이터 처리 시스템(100C)은 호스트(200C), 외부 메모리 (262), 카메라(272), 디스플레이 드라이버 IC(300B), 및 디스플레이(또는 패널; 410)를 포함한다.
송신 인터페이스(250C)를 제외하면, 도 6의 호스트(200C)의 구조와 동작은 도 1의 호스트(200A)의 구조와 동작과 실질적으로 동일하다.
호스트(200C)는 디스플레이(410)의 패널 리프레쉬 레이트(panel refresh rate)를 조절할 수 있는 명령을 디스플레이 드라이버 IC(300B)로 출력할 수 있다.
본 명세서에서 명령은 패널 리프레쉬 레이트를 조절하기 위한 비트(들) 또는 제어 신호(들)를 통칭하는 것으로 설명된다.
도 1과 도 6을 참조하면, 호스트(200C)의 CPU(210) 또는 이미지 종류 검출기 (220)는, 디스플레이 드라이버 IC(300)로 전송될 비디오 스트림(DPAC)의 종류에 기초하여, 패널 리프레쉬 레이트를 조절할 수 있는 명령을 생성할 수 있다.
호스트(200C)는, 패널 리프레쉬 레이트를 조절할 필요가 있을 때, 상기 명령을 생성할 수 있다.
도 1 또는 도 2에 도시된 데이터 처리 시스템(100A 또는 100A-1)의 패널 리프레쉬 레이트는 60Hz로 고정되어 있다. 그러나, 디스플레이(410)의 구조적 특성에 따라, 데이터 처리 시스템(100C)의 패널 리프레쉬 레이트는 다양하게 변경될 수 있다.
도 8에 도시된 바와 같이, 호스트(200C)의 제어에 따라, 디스플레이(410)의 패널 리프레쉬 레이트는 60Hz, 30Hz, 20Hz 또는 1Hz로 변경될 수 있다. 도 8에 도시된 패널 리프레쉬 레이트는 설명의 편의를 위해 예시적인 설명한 것에 불과하다.
실시 예들에 따라, 상기 명령은 도 6에 도시된 바와 같이 비디오 스트림 (DPAC)에 포함될 수도 있고, 도 7에 도시된 바와 같이 비디오 스트림(DPAC)과 다른 별도의 명령(CMD)일 수도 있다.
디스플레이(410)의 패널 리프레쉬 레이트를 조절할 수 있는 명령을 정의하는 방법, 상기 명령의 생성 시점, 및/또는 상기 명령을 디스플레이 드라이버 IC(300B)로 전송하는 방법은 데이터 처리 시스템(100C 또는 100C-1)을 설계하는 설계자에 따라 다양하게 변경될 수 있다.
송신 인터페이스(250C)는 명령(CMD), 동기 신호들, 및 데이터(DATA)를 포함하는 비디오 스트림(DPAC)을 제1전송 라인을 통해 전송하고, 클락(CLKm)을 제2전송 라인을 통해 전송한다.
디스플레이 드라이버 IC(300B)는 수신 인터페이스(310C), 라인 버퍼(315), 명령 디코더(322), 타이밍 컨트롤러(340B), 오실레이터(350), 및 디스플레이 인터페이스(360B)를 포함한다.
수신 인터페이스(310C)는 호스트(200C)로부터 출력된 비디오 스트림(DPAC)과 클락(CLKm)을 수신하고, 클락(CLKm)을 이용하여 비디오 스트림(DPAC)으로부터 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 및 데이터(DATA)를 복원하고, 클락(CLKm)은 라인 버퍼(315)로 바이패스한다.
수신 인터페이스(310C)는 클락(CLKm)을 이용하여 비디오 스트림(DPAC)으로부터 명령(CMD)을 추출하고, 추출된 명령(CMD)을 명령 디코더(322)로 전송한다.
라인 버퍼(315)는, 클락(CLKm)과 데이터 인에이블 신호(DE)에 기초하여, 유효한 데이터(DATA)를 저장할 수 있다.
명령 디코더(322)는 수신 인터페이스(310C)로부터 출력된 명령(CMD)을 디코드하고, 디코드된 명령(DCMD)을 디스플레이 제어 신호 생성기(342)로 전송한다.
오실레이터(350)는 내부 클락(fosc)을 생성한다.
라인 버퍼(315)는 내부 클락(fosc)을 이용하여 데이터(DATA)를 출력한다. 예컨대, 라인 버퍼(315)는 내부 클락(fosc)을 이용하여 데이터(DATA)의 유효 구간을 지시하는 데이터 인에이블 신호(DE')를 생성할 수 있다.
타이밍 컨트롤러(340B)는, 디코드된 명령(DCMD)과 내부 클락(fosc)에 기초하여 생성된 제어 신호들(PCTL, iVsync, 및 iHsync)을 이용하여, 디스플레이 데이터(DDATA)를 디스플레이하기 위한 패널 리프레쉬 레이트를 제어할 수 있다.
타이밍 컨트롤러(340B)는 인터럽트 생성기(341), 디스플레이 제어 신호 생성기(342), 제어 신호 생성기(344), 및 이미지 처리 모듈(346)을 포함한다.
인터럽트 생성기(341)는 내부 클락(fosc)에 기초하여 주기적으로 인터럽트 (INT)를 생성한다. 예컨대, 인터럽트(INT)의 주파수는 60Hz일 수 있다.
디스플레이 제어 신호 생성기(342)는 디코드된 명령(DCMD), 내부 클락 (fosc), 및 제어 신호들(CTRL)에 응답하여 패널 리프레쉬 레이트를 조절할 수 있는 레이트 제어 신호들(PCTL)을 생성할 수 있다.
제어 신호 생성기(344)는 내부 클락(fosc)에 기초하여 내부 수직 동기 신호(iVsync), 내부 수평 동기 신호(iHsync), 및 제어 신호들(CTRL)을 생성할 수 있다.
내부 수직 동기 신호(iVsync)는 디스플레이 데이터(DDATA)의 디스플레이에 관련된 수직 동기 신호이고, 내부 수평 동기 신호(iHsync)는 디스플레이 데이터 (DDATA)의 디스플레이에 관련된 수평 동기 신호이다.
제어 신호들(CTRL)은 레이트 제어 신호들(PCTL)의 생성 타이밍을 제어할 수 있는 신호들일 수 있다. 예컨대, 제어 신호들(CTRL)은 내부 수직 동기 신호 (iVsync)과 내부 수평 동기 신호(iHsync)를 포함할 수 있다.
이미지 처리 모듈(346)은 내부 클락(fosc), 데이터 인에이블 신호(DE'), 및 데이터(DATA)를 수신하고, 내부 클락(fosc)과 데이터 인에이블 신호(DE')를 이용하여 데이터(DATA)를 처리하고, 처리의 결과로서 데이터 인에이블 신호(DDE)와 디스플레이 데이터(DDATA)를 생성한다.
상술한 바와 같이, 이미지 처리 모듈(346)은 이미지 향상 모듈 및/또는 이미지 편집 기능을 수행할 수 있다. 예컨대, 이미지 처리 모듈(345)은 데이터 (DATA)의 밝기(brightness), 컨트라스트(contrast), 포화(saturation), 또는 샤프니스(sharpness) 등을 조절하고, 조절의 결과에 상응하는 디스플레이 데이터 (DDATA)를 생성할 수 있다.
디스플레이 인터페이스(360B)는 내부 수직 동기 신호(iVsync), 내부 수평 동기 신호(iHsync), 레이트 제어 신호들(PCTL), 데이터 인에이블 신호(DDE), 및 디스플레이 데이터(DDATA)를 수신하고, 이들을 이용하여 패널 리프레쉬를 위해 디스플레이(410)를 구동할 수 있다.
디스플레이(410)는 옥사이드(oxide)-TFT-LCD로 구현될 수 있다.
도 7은 본 발명의 다른 실시 예에 따라 패널 리프레쉬 레이트를 조절할 수 있는 데이터 처리 시스템의 블록도를 나타낸다.
송신 인터페이스(250D)와 수신 인터페이스(310D)를 제외하면, 도 7의 데이터 처리 시스템(100C-1)의 구조와 동작은 도 6의 데이터 처리 시스템(100C)의 구조와 동작과 실질적으로 동일하다.
송신 인터페이스(250D)를 제외하면, 도 7의 호스트(200C-1)의 구조와 동작은 도 1의 호스트(200A)의 구조와 동작과 실질적으로 동일하다.
도 1과 도 7을 참조하면, 호스트(200C-1)의 CPU(210) 또는 이미지 종류 검출기(220)는 디스플레이 드라이버 IC(300B-1)로 전송될 비디오 스트림(DPAC)의 종류에 기초하여 패널 리프레쉬 레이트를 조절할 수 있는 명령(CMD)을 생성할 수 있다.
호스트(200C-1)는, 패널 리프레쉬 레이트를 조절할 필요가 있을 때, 명령 (CMD)을 생성할 수 있다. 호스트(200C-1)는 클락(CLKm)과 데이터(DATA)를 포함하는 비디오 스트림(DPAC)을 제1전송 라인을 통해 전송하고, 명령(CMD)을 제2전송 라인을 통해 전송할 수 있다.
수신 인터페이스(310D)를 제외하면, 도 7의 디스플레이 드라이버 IC(300B-1)의 구조와 동작은 도 6의 디스플레이 드라이버 IC(300B)의 구조와 동작과 실질적으로 동일하다.
수신 인터페이스(310D)는 비디오 스트림(DPAC)으로부터 수직 동기 신호 (Vsync), 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 데이터(DATA), 및 클락(CLKm)을 복원하고, 데이터 인에이블 신호(DE), 데이터(DATA), 및 클락(CLKm)을 라인 버퍼(315)로 전송한다.
수신 인터페이스(310D)는 명령(CMD)을 명령 디코더(322)로 전송한다.
도 8은 도 6 또는 도 7에 도시된 데이터 처리 시스템에 의해 조절된 패널 리프레쉬 레이트에 따라 전송되는 비디오 스트림의 타이밍 도를 나타낸다.
도 6, 도 7, 및 도 8의 경우 1(CASE1)을 참조하면, 패널 리프레쉬 레이트가 60Hz일 때, 호스트(200C 또는 200C-1)는 각 프레임(FRAME1-FRAME60)마다 비디오 스트림(DPAC)를 인터럽트(INT)에 따라 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다.
디스플레이 드라이버 IC(300B 또는 300B-1)는 각 프레임(FRAME1-FRAME60)마다 활성화된 레이트 제어 신호들(PCTL)을 생성하고, 생성된 레이트 제어 신호들 (PCTL)을 디스플레이(410)로 전송한다.
도 8에서, ACT는 레이트 제어 신호들(PCTL)의 활성화 구간을 나타낸다. 디스플레이(410)는, 각 프레임(FRAME1-FRAME60)마다 활성화되는 레이트 제어 신호들 (PCTL)에 응답하여, 각 프레임(FRAME1-FRAME60)에 해당하는 디스플레이 데이터 (DDATA)를 리프레쉬한다.
도 6, 도 7, 및 도 8의 경우 2(CASE2)를 참조하면, 패널 리프레쉬 레이트가 30Hz일 때, 호스트(200C 또는 200C-1)는 홀수 번째 프레임(FRAME1, FRAME3, FRAME5, ...)마다 비디오 스트림(DPAC)를 인터럽트(INT)에 따라 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다.
디스플레이 드라이버 IC(300B 또는 300B-1)는 홀수 번째 프레임((FRAME1, FRAME3, FRAME5, ...)마다 활성화된 레이트 제어 신호들(PCTL)을 생성하고, 생성된 레이트 제어 신호들(PCTL)을 디스플레이(410)로 전송한다.
도 8에서 INACT는 레이트 제어 신호들(PCTL)의 비활성화 구간을 나타낸다. 디스플레이(410)는, 비활성화된 레이트 제어 신호들(PCTL)에 응답하여, 패널 리프레쉬를 수행하지 않는다.
첫 번째 프레임(FRAME1)과 두 번째 프레임(FRAM2) 동안, 동일한 디스플레이 데이터(DDATA)가 디스플레이되고, 세 번째 프레임(FRAME3)과 네 번째 프레임 (FRAM4) 동안, 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
그러나, 종래의 호스트는 패널 리프레쉬 레이트를 조절할 수 없으므로, 상기 호스트는 각 프레임(FRAME1-FRAME60)마다 비디오 스트임(PA)을 상기 호스트에 접속된 디스플레이 드라이버 IC로 전송한다.
즉, 패널 리프레쉬 레이트가 30Hz로 감소하면, 디스플레이(410)의 전력 소모는 60Hz로 리프레쉬 되는 종래의 디스플레이의 전력 소모에 비해 1/2로 감소한다.
도 6, 도 7, 및 도 8의 경우 3(CASE3)을 참조하면, 패널 리프레쉬 레이트가 20Hz일 때, 호스트(200C 또는 200C-1)는 대응되는 프레임(FRAME1, FRAME4, FRAME5, ...)마다 비디오 스트림(DPAC)를 인터럽트(INT)에 따라 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다.
디스플레이 드라이버 IC(300B 또는 300B-1)는 대응되는 프레임((FRAME1, FRAME4, ...) 마다 활성화된 레이트 제어 신호들(PCTL)을 생성하고, 생성된 레이트 제어 신호들(PCTL)을 디스플레이(410)로 전송한다.
두 번째 프레임(FRAME2)과 세 번째 프레임(FRAME3) 동안, 디스플레이(410)는, 비활성화된 레이트 제어 신호들(PCTL)에 응답하여, 패널 리프레쉬를 수행하지 않는다.
첫 번째 프레임(FRAME1)부터 세 번째 프레임(FRAM3) 동안, 동일한 디스플레이 데이터(DDATA)가 디스플레이되고, 네 번째 프레임(FRAME3)부터 여섯 번째 프레임 동안, 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
그러나, 종래의 호스트는 패널 리프레쉬 레이트를 조절할 수 없으므로, 상기 호스트는 각 프레임(FRAME1-FRAME60) 마다 비디오 스트임(PA)을 상기 호스트에 접속된 디스플레이 드라이버 IC로 전송한다.
즉, 패널 리프레쉬 레이트가 20Hz로 감소하면, 디스플레이(410)의 전력 소모는 60Hz로 리프레쉬 되는 종래의 디스플레이의 전력 소모에 비해 1/3로 감소한다.
도 6, 도 7, 및 도 8의 경우 4(CASE4)를 참조하면, 패널 리프레쉬 레이트가 1Hz일 때, 호스트(200C 또는 200C-1)는 첫 번째 프레임(FRAME1)에 해당하는 비디오 스트림(DPAC)를 인터럽트(INT)에 따라 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다.
디스플레이 드라이버 IC(300B 또는 300B-1)는, 첫 번째 프레임(FRAME1) 동안, 활성화된 레이트 제어 신호들(PCTL)을 생성하고 생성된 레이트 제어 신호들 (PCTL)을 디스플레이(410)로 전송한다.
두 번째 프레임(FRAME2)부터 60번째 번째 프레임(FRAME60) 동안, 디스플레이 (410)는, 비활성화된 레이트 제어 신호들(PCTL)에 응답하여, 패널 리프레쉬를 수행하지 않는다.
첫 번째 프레임(FRAME1)부터 60번째 프레임(FRAM3) 동안, 동일한 디스플레이 데이터(DDATA)가 디스플레이된다.
그러나, 종래의 호스트는 패널 리프레쉬 레이트를 조절할 수 없으므로, 상기 호스트는 각 프레임(FRAME1-FRAME60) 마다 비디오 스트임(PA)을 상기 호스트에 접속된 디스플레이 드라이버 IC로 전송한다.
즉, 패널 리프레쉬 레이트가 1Hz로 감소하면, 디스플레이(410)의 전력 소모는 60Hz로 리프레쉬 되는 종래의 디스플레이의 전력 소모에 비해 1/60로 감소한다.
도 8에 도시된 바와 같이, 패널 리프레쉬 레이트가 N(N은 자연수)으로 설정될 때, 호스트(200C 또는 200C-1)는 초당 N개의 비디오 스트림(DPAC)을 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송하고, 디스플레이 드라이버 IC(300B 또는 300B-1)는 초당 N번 활성화된 레이트 제어 신호들(PCTL)을 생성하고, 디스플레이 (410)는 초당 N번 패널 리프레쉬를 수행할 수 있다.
도 6과 도 7에 도시된 데이터 처리 시스템(100C 또는 100C-1)에서 패널 리프레쉬는 레이트 제어 신호들(PCTL)에 기초하여 디스플레이(410)에 수행된다.
도 9는 도 1 또는 도 2에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 플로우차트를 나타낸다.
도 1부터 도 5, 및 도 9를 참조하면, 각각이 비디오 스트림 인터페이스를 지원할 수 있는 호스트(200A, 200A-1, 500, 또는 500A)는 상기 비디오 스트림 인터페이스를 지원할 수 있도록 설정된다(S110).
각 호스트(200A, 200A-1, 500, 또는 500A)는, 디스플레이 드라이버 IC(300A 또는 300A-1)로부터 출력된 인터럽트(INT)에 응답하여, 디스플레이 드라이버 IC (300A 또는 300A-1)로 비디오 스트림(DPAC)을 전송할 필요가 있을 때마다, 비디오 스트림(DPAC)을 비디오 스트림 인터페이스를 통해 디스플레이 드라이버 IC(300A 또는 300A-1)로 전송한다(S120).
수신 인터페이스(310A 또는 310B)에 의해 복원된 데이터(DATA)는 클락(CLKm)과 데이터 인에이블 신호(DE)에 기초하여 프레임 버퍼(330)에 라이트된다(S130).
메모리 컨트롤러(320)는 프레임 버퍼(330)에 저장된 데이터(DATA)를 클락 신호(CLK)와 리드 인에이블 신호(PEN)에 응답하여 리드한다(S140).
메모리 컨트롤러(320)와 타이밍 컨트롤러(340A)는 패널 셀프 리프레쉬가 필요할 때마다 프레임 버퍼(330)에 저장된 데이터(DATA)를 리드하고, 리드된 데이터(DATA)에 상응하는 디스플레이 데이터(DDATA)를 디스플레이(400)로 전송한다.
따라서, 프레임 메모리(330)를 포함하는 디스플레이 드라이버 IC(300A 또는 300A-1)에 의해 패널(400)에 대한 패널 셀프 리프레쉬가 수행된다(S150).
도 10은 도 6 또는 도 7에 도시된 데이터 처리 시스템의 동작을 설명하기 위한 플로우차트를 나타낸다.
도 6부터 도 10을 참조하면, 호스트(200C 또는 200C-1)는 패널 셀프 리프레쉬 레이트를 조절할 필요가 있을 때마다 명령을 생성한다.
호스트(200C 또는 200C-1)는 상기 명령을 디스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다(S210).
호스트(200C 또는 200C-1)는, 디스플레이 드라이버 IC(300A 또는 300A-1)로부터 출력된 인터럽트(INT)에 응답하여, 패널 셀프 리프레쉬 레이트만큼 해당하는 비디오 스트림(PDAC)을 디스스플레이 드라이버 IC(300B 또는 300B-1)로 전송한다 (S220).
디스플레이(410)는, 활성화된 레이트 제어 신호들(PCTL)에 응답하여, 패널 리프레쉬를 수행한다(S230).
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100A, 100A-1, 100B, 100B-1, 100C, 100C-1; 데이터 처리 시스템
200A, 200A-1, 200C, 200C-1; 호스트
210; CPU
220; 이미지 종류 검출기
230; 이미지 처리 회로
240; 인터럽트 검출기
250A, 205B, 250C, 및 250D; 송신 인터페이스
260; 메모리 컨트롤러
270; 카메라 인터페이스
300A, 300A-1, 300B, 300B-1; 디스플레이 드라이버 IC
310A, 310B, 310C, 및 310D; 수신 인터페이스
315; 라인 버퍼
320; 메모리 컨트롤러
322; 명령 디코더
330; 프레임 버퍼
340A, 340: 타이밍 컨트롤러
350; 오실레이터
360, 360B; 디스플레이 인터페이스
400, 410; 디스플레이

Claims (10)

  1. 호스트, 디스플레이 드라이버 IC, 및 패널을 포함하는 시스템의 동작 방법에 있어서,
    비디오 스트림 인터페이스를 지원하도록 상기 호스트를 설정하는 단계; 및
    상기 호스트가, 상기 디스플레이 드라이버 IC로 비디오 스트림을 전송할 필요가 있을 때마다, 상기 디스플레이 드라이버 IC로부터 출력된 인터럽트에 기초하여 상기 비디오 스트림을 상기 비디오 스트림 인터페이스를 통해 상기 디스플레이 드라이버 IC로 전송하는 단계를 포함하는 시스템의 동작 방법.
  2. 제1항에 있어서,
    상기 호스트는 펌웨어를 이용하여 상기 비디오 스트림 인터페이스를 설정하는 시스템의 동작 방법.
  3. 제1항에 있어서,
    상기 인터럽트는 상기 디스플레이 드라이버 IC로 전송될 상기 비디오 스트림의 전송 타이밍을 제어하는 제어 신호인 시스템의 동작 방법.
  4. 제1항에 있어서,
    상기 호스트는 상기 비디오 스트림이 정지 영상 데이터인지 동영상 데이터인지를 판단하고, 판단의 결과에 따라 상기 비디오 스트림의 전송 여부를 제어하는 단계를 더 포함하는 시스템의 동작 방법.
  5. 제1항에 있어서,
    상기 비디오 스트림 인터페이스는 MIPI 비디오 모드에 관련된 인터페이스되고,
    상기 비디오 스트림은 동기 신호들과 데이터를 포함하고,
    상기 호스트는 제1클락을 이용하여 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하고,
    상기 인터럽트는 TE(tearing effect) 신호인 시스템의 동작 방법.
  6. 제1항에 있어서,
    상기 시스템이 제1데이터 포맷을 갖는 제1데이터를 상기 호스트로 출력하는 메인 호스트를 더 포함할 때,
    상기 호스트는 상기 제1데이터를 제2데이터 포맷을 갖는 상기 비디오 스트림으로 변환하고,
    상기 메인 호스트는 제1칩으로 구현되고 상기 호스트는 제2칩으로 구현되는 시스템의 동작 방법.
  7. 제1항에 있어서,
    상기 비디오 스트림은 제1클락과 데이터를 포함하는 시스템의 동작 방법.
  8. 제1항에 있어서,
    상기 호스트가 상기 패널의 패널 리프레쉬 레이트를 조절하기 위한 명령을 상기 디스플레이 드라이버 IC로 전송하는 단계; 및
    상기 호스트가 상기 패널 리프레쉬 레이트만큼 상기 비디오 스트림을 상기 디스플레이 드라이버 IC로 전송하는 단계를 더 포함하는 시스템의 동작 방법.
  9. 호스트로부터 비디오 스트림과 클락을 수신하고, 상기 비디오 스트림으로부터 데이터 인에이블 신호와 데이터를 복원하는 수신 인터페이스;
    프레임 버퍼;
    내부 클락을 생성하는 오실레이터;
    상기 내부 클락을 이용하여 상기 비디오 스트림의 전송 타이밍을 제어하는 인터럽트를 상기 호스트로 전송하고, 패널 셀프 리프레쉬에 관련된 제어 신호들을 생성하는 타이밍 컨트롤러; 및
    복원된 데이터를 상기 클락에 관련된 라이트 클락과 복원된 데이터 인에이블 신호를 이용하여 상기 프레임 버퍼에 라이트하는 메모리 컨트롤러를 포함하는 디스플레이 드라이버 IC.
  10. 제9항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제어 신호들 중에서 제1제어 신호들에 관련된 리드 클락을 이용하여, 상기 프레임 버퍼에 저장된 상기 데이터를 상기 타이밍 컨트롤러로 전송하고,
    상기 타이밍 컨트롤러는 상기 제어 신호들 중에서 상기 리드된 데이터의 디스플레이에 관련된 제2제어 신호들과 상기 리드된 데이터를 패널로 전송하는 디스플레이 드라이버 IC.
KR1020130140753A 2013-11-19 2013-11-19 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법 KR20150057404A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130140753A KR20150057404A (ko) 2013-11-19 2013-11-19 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법
US14/452,950 US20150138212A1 (en) 2013-11-19 2014-08-06 Display driver ic and method of operating system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130140753A KR20150057404A (ko) 2013-11-19 2013-11-19 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150057404A true KR20150057404A (ko) 2015-05-28

Family

ID=53172837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130140753A KR20150057404A (ko) 2013-11-19 2013-11-19 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US20150138212A1 (ko)
KR (1) KR20150057404A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102189928B1 (ko) * 2019-07-03 2020-12-11 주식회사 사피엔반도체 MIP(Memory Inside Pixel) 디스플레이를 포함하는 시스템의 데이터 전송 방법
US11538421B2 (en) 2019-06-25 2022-12-27 Samsung Display Co., Ltd. Display device performing adaptive refresh

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905199B2 (en) * 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
US10032430B2 (en) 2014-09-17 2018-07-24 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device
CN106776430A (zh) * 2016-12-12 2017-05-31 英业达科技有限公司 服务器系统
KR102223032B1 (ko) 2017-03-27 2021-03-04 삼성전자주식회사 디스플레이 구동 장치
US10694197B2 (en) * 2018-01-17 2020-06-23 Qualcomm Incorporated Composition based dynamic panel mode switch
US11091087B2 (en) 2018-09-10 2021-08-17 Lumileds Llc Adaptive headlamp system for vehicles
US11011100B2 (en) 2018-09-10 2021-05-18 Lumileds Llc Dynamic pixel diagnostics for a high refresh rate LED array
US10932336B2 (en) * 2018-09-10 2021-02-23 Lumileds Llc High speed image refresh system
US11521298B2 (en) 2018-09-10 2022-12-06 Lumileds Llc Large LED array with reduced data management
TWI826530B (zh) 2018-10-19 2023-12-21 荷蘭商露明控股公司 驅動發射器陣列之方法及發射器陣列裝置
KR102655530B1 (ko) * 2019-10-15 2024-04-08 주식회사 엘엑스세미콘 스트림 클럭 생성 장치 및 이를 포함하는 임베디드 디스플레이포트 시스템
CN113160748B (zh) * 2020-01-22 2022-03-29 Oppo广东移动通信有限公司 显示屏变频方法、显示驱动集成电路芯片及应用处理器
KR20210158110A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 디스플레이의 리프레쉬 레이트를 동적으로 조정하는 전자 장치
CN111836037A (zh) * 2020-07-13 2020-10-27 紫旸升光电科技(苏州)有限公司 一种微型显示器3d自动调适影像显示系统及方法
CN113066451B (zh) * 2021-03-26 2022-06-28 联想(北京)有限公司 一种显示控制方法及显示设备
US11854491B2 (en) * 2022-03-24 2023-12-26 Synaptics Incorporated Mode switching in display device for driving a display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621429A (en) * 1993-03-16 1997-04-15 Hitachi, Ltd. Video data display controlling method and video data display processing system
JP3777884B2 (ja) * 1999-07-23 2006-05-24 セイコーエプソン株式会社 表示用ドライバｉｃ及びそれを用いた電子機器
JP2002135126A (ja) * 2000-10-26 2002-05-10 Seiko Epson Corp 半導体装置及びこれを用いた電子機器
TWI279736B (en) * 2005-03-11 2007-04-21 Himax Tech Ltd Integrated video control chipset
US8458370B1 (en) * 2007-12-05 2013-06-04 Nvidia Corporation Method and system for supporting multiple display interface standards
US8780065B2 (en) * 2012-07-19 2014-07-15 Cypress Semiconductor Corporation Interface and synchronization method between touch controller and display driver for operation with touch integrated displays
US8884977B2 (en) * 2012-08-24 2014-11-11 Analogix Semiconductor, Inc. Panel self refreshing with changing dynamic refresh rate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11538421B2 (en) 2019-06-25 2022-12-27 Samsung Display Co., Ltd. Display device performing adaptive refresh
KR102189928B1 (ko) * 2019-07-03 2020-12-11 주식회사 사피엔반도체 MIP(Memory Inside Pixel) 디스플레이를 포함하는 시스템의 데이터 전송 방법

Also Published As

Publication number Publication date
US20150138212A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
KR20150057404A (ko) 디스플레이 드라이버 ic와 이를 포함하는 시스템의 동작 방법
KR101861723B1 (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
JP6085739B1 (ja) 低消費電力表示装置
US9293119B2 (en) Method and apparatus for optimizing display updates on an interactive display device
US9905193B2 (en) Host for controlling frequency of operating clock signal of display driver IC and system including the same
KR102211123B1 (ko) 디스플레이 드라이버, 디스플레이 시스템 및 디스플레이 드라이버의 동작방법
US9383851B2 (en) Method and apparatus for buffering sensor input in a low power system state
EP2857930B1 (en) Techniques to transmit commands to a target device
JP6099659B2 (ja) 液晶表示装置およびその駆動方法
US20160329033A1 (en) Display driver, display device, and display system
US9865194B2 (en) Display system and method for driving same between normal mode and panel self-refresh (PSR) mode
KR20160046620A (ko) 디스플레이 구동 회로 및 디스플레이 시스템
WO2019041863A1 (zh) 图像处理系统、图像显示方法及显示装置、存储介质
KR20150055324A (ko) 압축 데이터를 이용하여 패널 셀프 리프레쉬를 수행할 수 있는 타이밍 컨트롤러, 이의 동작 방법, 및 상기 타이밍 컨트롤러를 포함하는 데이터 처리 시스템
KR20130040251A (ko) 디스플레이 활동을 제어하기 위한 기법들
KR20160109905A (ko) 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치
US20160180796A1 (en) Overlay for display self refresh
KR102288524B1 (ko) 표시장치
JP5974218B1 (ja) 画像通信装置
US20180286345A1 (en) Adaptive sync support for embedded display
US8120599B2 (en) Method of automatically recovering bit values of control register and LCD drive integrated circuit for performing the same
KR20150012549A (ko) Ddi, 상기 ddi를 포함하는 장치들, 및 이의 동작 방법
US8963936B1 (en) Method and apparatus for refreshing a display
US11615640B2 (en) Driving device and operation method thereof
KR20150007948A (ko) 애플리케이션 프로세서와 이를 포함하는 디스플레이 시스템

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid