KR102612384B1

KR102612384B1 - Ｐｗｍ 커패시터 제어

Info

Publication number: KR102612384B1
Application number: KR1020187026080A
Authority: KR
Inventors: 밀리사프 다닐로비치
Original assignee: 위트리시티 코포레이션
Priority date: 2016-02-08
Filing date: 2017-02-08
Publication date: 2023-12-12
Also published as: JP6888017B2; JP2019512162A; US10913368B2; CA3012697A1; KR20180104176A; US20170229917A1; JP7089619B2; WO2017139406A1; EP3203634A1; CN114123540A; US10063104B2; JP2021145133A; AU2017218337A1; US20180323654A1; CN109075614B; US11807115B2; US20210129690A1; CN109075614A

Abstract

가변 커패시터를 제어하기 위한 방법, 시스템 및 장치. 하나의 양태는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 상기 제어 회로는 제1 시간에서 입력 전류의 부호전환을 검출하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터를 스위칭 오프한다. 커패시터 양단의 전압이 0일 때 상기 제1 트랜지스터를 스위칭 온하기 위한 제1 지연 기간을 추정한다. 상기 제1 시간으로부터의 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 제2 시간에서 상기 입력 전류의 부호전환을 검출한다. 제2 트랜지스터를 스위칭 오프한다. 상기 커패시터 양단의 전압이 0일 때 상기 제2 트랜지스터를 스위칭 온하기위한 제2 지연 기간을 추정한다. 상기 제2 시간으로부터의 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

Description

ＰＷＭ 커패시터 제어

(관련 출원에 대한 상호 참조)

본 출원은 2016년 2월 8일 출원된 미국 가특허 출원 제62/292,474호, 2016년 8월 17일 출원된 미국 가특허 출원 제62/376,217호, 2016년 10월 12일 출원된 미국 가특허 출원 제62/407,010호 및 2016년 10월 14일 출원된 미국 가특허 출원 제62/408,204호의 우선권을 주장하며, 그 전체 내용은 본원에 참고로 통합된다.

(기술 분야)

본 발명은 PWM 커패시터 제어에 관한 것이다.

전력 전자 장치는 정류기, AC(교류)-DC(직류) 변환기, 임피던스 매칭 회로 및 다른 전력 전자 장치와 같은 전자 회로에 의존하여, 전자 장치에 전력을 제공하기 위해 사용되는 전압 및/전류의 특성을 컨디셔닝, 유지, 및/또는 변경한다. 조정 가능한 임피던스를 가진 회로 컴포넌트는 이러한 상황에서 다양한 전자 장치의 전압 및/또는 전류 특성을 변경하는데 사용될 수 있다. 손상을 피하기 위해 이러한 컴포넌트를 제어하는 것은 어려울 수 있다. 더욱이, 현재의 조정 가능한 임피던스 회로 컴포넌트는 안전 동작을 보장하기 위해 효율 전력 손실을 희생시킬 수 있다. 예를 들어, PWM 제어된 리액티브 컴포넌트(예를 들어, 커패시터 및 인덕터)는 손실이 있는 다이오드 전도 전류에 의존하여 컴포넌트 전압을 제로로 클램핑하는 반면, 트랜지스터를 통한 전류 서지 손상을 방지하기 위해 트랜지스터가 스위칭된다.

본 발명에 따라 PWM 커패시터 제어가 제공된다.

일반적으로, 본 발명은 PWM 제어 커패시터와 같은 가변 리액티브 회로 엘리먼트를 제어하기 위한 제어 시스템 및 프로세스를 특징으로 한다. 본 명세서에 기재된 장치 및 프로세스는 임피던스 매칭 네트워크, 이식형 장치, 휴대 전화 및 기타 모바일 컴퓨팅 장치 충전기, 및 전기 자동차용 충전기를 포함하는 다양한 상황에서 사용될 수 있다.

제1 양태에서, 본 발명은 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에서 입력 전류의 제1 부호변환(zero-crossing)을 검출하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 제1 시간으로부터의 제1 지연 기간 후에 상기 제1 트랜지스터를 끈다. 제1 지연 기간의 길이는 입력 값에 의해 제어될 수 있다. 제1 시간 이후 제2 시간에 입력 전류의 제2 부호전환을 검출한다. 제1 트랜지스터를 스위칭 오프하고 제2 부호전환을 검출하는 사이의 경과 시간을 측정한다. 경과 시간에 따라 카운터를 설정한다. 카운터에 기초하여 제2 지연 기간 후에 제1 트랜지스터를 스위칭 온한다.

제2 양태에서, 본 발명은 임피던스 매칭 네트워크 및 가변 커패시턴스 장치를 포함하는 고전압 임피던스 매칭 시스템을 특징으로 한다. 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에서 입력 전류의 제1 부호전환(zero-crossing)을 검출하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 제1 시간으로부터의 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 오프한다. 제1 지연 기간의 길이는 입력 값에 의해 제어될 수 있다. 제1 시간 이후 제2 시간에 입력 전류의 제2 부호전환을 감지한다. 제1 트랜지스터를 스위칭 오프하고 제2 부호전환을 검출하는 사이의 경과 시간을 측정한다. 경과 시간에 따라 카운터를 설정한다. 카운터에 기초하여 제2 지연 기간 후에 제1 트랜지스터를 스위칭 온한다.

제3 양태에서, 본 발명은 가변 커패시턴스 장치에 전기적으로 연결된 유도 코일을 포함하는 무선 에너지 전송 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 제1 시간에서 입력 전류의 제1 부호전환을 검출하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 제1 시간으로부터의 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 오프한다. 상기 제1 지연 기간의 길이는 입력 값에 의해 제어될 수 있다. 제1 시간 이후 제2 시간에 상기 입력 전류의 제2 부호전환을 검출한다. 상기 제1 트랜지스터를 스위칭 오프하고 상기 제2 부호전환을 검출하는 사이의 경과 시간을 측정한다. 상기 경과 시간에 따라 카운터를 설정한다. 상기 카운터에 기초하여 상기 제2 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다.

이들 및 하기 양태는 각각 선택적으로 하나 이상의 다음 특징을 포함할 수 있다.

일부 구현 예에서, 상기 제어 회로의 동작은 상기 제2 시간으로부터 상기 제1 지연 기간 후에 상기 제2 트랜지스터를 스위칭 오프하는 것을 포함한다. 상기 제2 시간 후에 제3 시간에 상기 입력 전류의 제3 부호전환을 검출한다. 상기 제2 트랜지스터를 스위칭 오프하고 제3 부호전환을 검출하는 사이의 제2 경과 시간을 측정한다. 상기 제2 경과 시간에 기초하여 제2 카운터를 설정한다. 상기 제2 카운터에 기초하여 제3 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

일부 구현 예에서, 상기 커패시터의 유효 커패시턴스는 상기 입력 값에 의해 제어된다.

일부 구현 예에서, 상기 입력 값은 위상 지연 값이고, 상기 제1 지연 기간은 와 동일하며, 여기서 는 위상 지연 값을 나타내고, T는 입력 전류의 주기를 나타낸다.

일부 구현 예에서, 상기 경과 시간에 기초하여 상기 카운터를 설정하는 것은 측정된 경과 시간 + 소정의 지연 시간으로 카운터를 설정하는 것을 포함한다.

일부 구현 예에서, 소정의 시간 지연은 800ns 미만이다.

일부 구현 예에서, 상기 제1 및 제2 트랜지스터는 실리콘 MOSFET 트랜지스터, 실리콘 카바이드 MOSFET 트랜지스터 또는 질화 갈륨 MOSFET 트랜지스터이다.

일부 구현 예에서, 상기 제1 트랜지스터를 스위칭 온하는 것은 상기 제1 트랜지스터를 통한 바디 다이오드 전도의 검출에 응답하여 상기 제1 트랜지스터를 스위칭 온 하는 것을 포함한다.

일부 구현 예에서, 상기 제1 트랜지스터를 통한 상기 바디 다이오드 전도는 상기 커패시터 양단의 제로 전압 조건을 나타낸다.

제4 양태에서, 본 발명은 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 위상 지연 값에 기초하여 제1 지연 기간을 판정하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 위상 지연 값에 기초하여 제2 지연 기간을 판정하며, 상기 제2 지연 기간은 상기 제1 지연 기간보다 길다. 제1 시간에 입력 전류의 제1 부호전환을 검출한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 오프한다. 상기 제1 시간으로부터의 상기 제2 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 상기 제1 시간 이후 제2 시간에 상기 입력 전류의 제2 부호전환을 검출한다. 상기 제2 시간으로부터의 상기 제1 지연 기간 후에 상기 제2 트랜지스터를 스위칭 오프한다. 상기 제2 시간으로부터의 상기 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

제5 양태에서, 본 발명은 임피던스 매칭 네트워크 및 가변 커패시턴스 장치를 포함하는 고전압 임피던스 매칭 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 위상 지연 값에 기초하여 제1 지연 기간을 판정하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 위상 지연 값에 기초하여 제2 지연 기간을 판정하며, 상기 제2 지연 기간은 상기 제1 지연 기간보다 길다. 제1 시간에서 입력 전류의 제1 부호전환을 검출한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 오프한다. 상기 제1 시간으로부터의 상기 제2 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 상기 제1 시간 이후 제2 시간에 상기 입력 전류의 제2 부호전환을 검출한다. 상기 제2 시간으로부터의 상기 제1 지연 기간 후에 상기 제2 트랜지스터를 스위칭 오프한다. 상기 제2 시간으로부터의 상기 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

제6 양태에서, 본 발명은 가변 커패시턴스 장치에 전기적으로 연결된 유도 코일을 포함하는 무선 에너지 전송 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 위상 지연 값에 기초하여 제1 지연 기간을 판정하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 위상 지연 값에 기초하여 제2 지연 기간을 판정하며, 상기 제2 지연 기간은 상기 제1 지연 기간보다 길다. 제1 시간에서 입력 전류의 제1 부호전환을 검출한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 오프한다. 상기 제1 시간으로부터의 상기 제2 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 상기 제1 시간 이후 제2 시간에 상기 입력 전류의 제2 부호전환을 검출한다. 상기 제2 시간으로부터의 상기 제1 지연 기간 후에 상기 제2 트랜지스터를 스위칭 오프한다. 상기 제2 시간으로부터의 상기 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

이러한 측면 및 다른 측면은 각각 선택적으로 다음 특징 중 하나 이상을 포함할 수 있다.

일부 구현 예에서, 상기 커패시터의 유효 커패시턴스는 상기 위상 지연 값에 의해 제어된다.

일부 구현 예에서, 상기 제1 지연 기간은 와 동일하며, 여기서 는 위상 지연 값을 나타내고, T는 상기 입력 전류의 주기를 나타낸다.

일부 구현 예에서, 상기 제2 지연 기간은 와 동일하며, 여기서 는 위상 지연 값을 나타내고, T는 상기 입력 전류의 주기를 나타낸다.

일부 구현 예에서, 상기 제1 시간으로부터 제2 지연 기간 후에 제1 트랜지스터를 스위칭 온하는 것은 제1 시간으로부터의 제2 지연 기간 후에 고정된 시간 지연 후에 제1 트랜지스터를 스위칭 온하는 것을 포함한다.

일부 구현 예에서, 상기 제1 시간으로부터의 상기 제2 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온하는 것은 상기 제1 트랜지스터를 통한 바디 다이오드 전도를 검출하는 것에 응답하여 상기 제1 트랜지스터를 스위칭 온하는 것을 포함한다.

제7 양태에서, 본 발명은 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 입력 전류의 부호전환에 대응하도록 타이밍된 피크 및 골(trough)을 갖는 교번하는 램프 신호를 생성하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 램프 신호가 제1 기준값을 교차하는 것에 응답하여 제1 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 제1 기준값을 가로지른 후 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도 검출에 응답하여 상기 제1 트랜지스터를 스위칭 온한다. 상기 램프 신호가 제2 기준값을 교차하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 상기 제2 기준값을 가로지른 후에 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도를 검출하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 온한다.

제8 양태에서, 본 발명은 임피던스 매칭 네트워크 및 가변 커패시턴스 장치를 포함하는 고전압 임피던스 매칭 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 입력 전류의 부호전환에 대응하도록 타이밍된 피크 및 골(trough) 갖는 교번하는 램프 신호를 생성하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 램프 신호가 제1 기준값과 교차하는 것에 응답하여 상기 제1 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 제1 기준값을 교차한 후 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도 검출에 응답하여 상기 제1 트랜지스터를 스위칭 온한다. 상기 램프 신호가 제2 기준값과 교차하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 상기 제2 기준값을 교차한 후에 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도를 검출하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 온한다.

제9 양태에서, 본 발명은 가변 커패시턴스 장치에 전기적으로 연결된 유도 코일을 포함하는 무선 에너지 전송 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 입력 전류의 부호전환에 대응하도록 타이밍된 피크 및 골을 갖는 교번하는 램프 신호를 생성하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 상기 램프 신호가 제1 기준값과 교차하는 것에 응답하여 상기 제1 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 상기 제1 기준값을 가로지른 후 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도 검출에 응답하여 상기 제1 트랜지스터를 스위칭 온한다. 상기 램프 신호가 제2 기준값과 교차하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 오프한다. 상기 램프 신호가 상기 제2 기준값을 가로지른 후 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도를 검출하는 것에 응답하여 상기 제2 트랜지스터를 스위칭 온한다.

이들 및 다른 양태는 각각 선택적으로 다음 특징 중 하나 이상을 포함할 수 있다.

일부 구현 예에서, 상기 커패시터의 유효 커패시턴스는 제1 및 제2 기준값에 의해 제어된다.

일부 구현 예에서, 상기 제2 기준값은 상기 제1 기준값의 음의 값을 갖는다.

일부 구현 예에서, 상기 제1 트랜지스터를 스위칭 온하는 것은, 상기 램프 신호가 상기 램프 신호에서의 피크에 후속한 상기 제1 기준값을 교차한 후에 고정된 시간 지연에 후속하여 상기 제1 트랜지스터를 스위칭 온하는 단계를 포함한다.

일부 구현 예에서, 상기 제1 트랜지스터를 스위칭 온하는 것은 상기 램프 신호가 상기 램프 신호에서의 피크에 후속하여 상기 제1 기준값을 가로지른 후 그리고 상기 제1 트랜지스터를 통한 바디 다이오드 전도 검출에 응답하여 상기 제1 트랜지스터를 스위칭 온하는 단계를 포함한다.

일부 구현 예에서, 상기 제1 및 제2 트랜지스터는 실리콘 MOSFET 트랜지스터, 실리콘 카바이드 MOSFET 트랜지스터 또는 갈륨 질화물 MOSFET 트랜지스터이다.

제10 양태에서, 본 발명은 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 제1 시간에서 입력 전류의 부호전환을 검출하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터를 스위칭 오프한다. 입력 값에 기초하여, 상기 커패시터 양단의 전압이 0일 때 상기 제1 트랜지스터를 스위칭 온하기 위한 제1 지연 기간을 추정한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 제2 시간에 상기 입력 전류의 부호전환을 검출한다. 제2 트랜지스터를 스위칭 오프한다. 상기 입력 값에 기초하여, 상기 커패시터 양단의 전압이 0일 때 상기 제2 트랜지스터를 스위칭 온하기 위한 제2 지연 기간을 추정한다. 상기 제2 시간으로부터의 상기 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

제11 양태에서, 본 발명은 임피던스 매칭 네트워크 및 가변 커패시턴스 장치를 포함하는 고전압 임피던스 매칭 시스템을 특징으로 한다. 상기 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 상기 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결된다. 상기 제1 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 소스 단자는 상기 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 상기 제2 트랜지스터 게이트 단자는 상기 제어 회로에 결합된다. 상기 제어 회로는 제1 시간에서 입력 전류의 부호전환을 검출하는 단계를 포함하는 동작을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터를 스위칭 오프한다. 입력 값에 기초하여, 커패시터 양단의 전압이 0일 때 상기 제1 트랜지스터를 스위칭하기 위한 제1 지연 기간을 추정한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 제2 시간에 상기 입력 전류의 부호전환을 검출한다. 제2 트랜지스터를 스위칭 오프한다. 상기 입력 값에 기초하여, 상기 커패시터 양단의 전압이 0일 때 상기 제2 트랜지스터를 스위칭 온하기 위한 제2 지연 기간을 추정한다. 상기 제2 시간으로부터의 제2 지연 기간 후에 상기 제2 트랜지스터를 스위칭 온한다.

제12 양태에서, 본 발명은 가변 커패시턴스 장치에 전기적으로 연결된 유도 코일을 포함하는 무선 에너지 전송 시스템을 특징으로 한다. 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에서 입력 전류의 부호전환을 검출하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터를 스위칭 오프한다. 입력 값에 기초하여, 커패시터 양단의 전압이 0일 때 제1 트랜지스터를 스위칭하기 위한 제1 지연 기간을 추정한다. 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 상기 제1 트랜지스터를 스위칭 온한다. 제2 시간에 입력 전류의 부호전환을 검출한다. 제2 트랜지스터를 스위칭 오프한다. 입력 값에 기초하여, 커패시터 양단의 전압이 0일 때 제2 트랜지스터를 스위칭하기 위한 제2 지연 기간을 추정한다. 제2 시간으로부터의 제2 지연 기간 후에 제2 트랜지스터를 스위칭 온한다.

이러한 양태 및 다른 양태는 각각 선택적으로 다음 특징 중 하나 이상을 포함할 수 있다.

일부 구현 예에서, 커패시터의 유효 커패시턴스는 입력 값에 의해 제어된다.

일부 구현 예에서, 제1 지연 기간은 와 동일하며, 여기서 는 입력 값을 나타내고, T는 입력 전류의 주기를 나타낸다.

일부 구현 예에서, 제1 시간으로부터의 제1 지연 기간 후에 제1 트랜지스터를 스위칭 온하는 것은 제1 시간으로부터의 제1 지연 기간에 후에 고정된 시간 지연에 후속하여 제1 트랜지스터를 스위칭 온하는 것을 포함한다.

일부 구현 예에서, 제1 시간으로부터 제1 지연 기간 후에 제1 트랜지스터를 스위칭 온하는 것은 제1 트랜지스터를 통한 바디 다이오드 전도를 검출하는 것에 응답하여 제1 트랜지스터를 스위칭 온하는 것을 포함한다.

일부 구현 예에서, 제1 트랜지스터를 통한 바디 다이오드 전도는 커패시터 양단의 제로 전압 조건을 나타낸다.

일부 구현 예에서, 제1 및 제2 트랜지스터는 실리콘 MOSFET 트랜지스터, 실리콘 카바이드 MOSFET 트랜지스터 또는 질화 갈륨 MOSFET 트랜지스터이다.

일부 구현 예들에서, 제어 회로의 동작들은 입력 값에 기초하여 제3 지연 기간을 판정하는 것을 포함하고, 제1 트랜지스터를 스위칭 오프하는 것은 제1 시간으로부터의 제3 지연 기간 후에 제1 트랜지스터를 스위칭 오프하는 것을 포함한다.

일부 구현 예에서, 제3 지연 기간은 와 동일하며, 여기서 는 입력 값을 나타내고, T는 입력 전류의 주기를 나타낸다.

일부 구현 예에서, 제어 회로의 동작은 입력 값에 기초하여 제4 지연 기간을 결정하는 것을 포함하고, 제2 트랜지스터를 스위칭 오프하는 것은 제2 시간으로부터 제4 지연 기간 후에 제2 트랜지스터를 스위칭 오프하는 것을 포함한다.

일부 구현 예에서, 제4 지연 기간은 와 동일하며, 여기서 는 입력 값을 나타내고, T는 입력 전류의 주기를 나타낸다.

제13 양태에서, 본 발명은 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함하는 가변 커패시턴스 장치를 특징으로 한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에 제1 트랜지스터를 스위칭 오프하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터와 관련된 제1 다이오드를 통하는 전류를 검출한 후 제1 트랜지스터를 스위칭 온한다. 제2 시간에서 제2 트랜지스터를 스위칭 오프한다. 제2 트랜지스터와 관련된 제2 다이오드를 통하는 전류를 검출한 후에 제2 트랜지스터를 스위칭 온한다.

제14 양태에서, 본 발명은 임피던스 매칭 네트워크 및 가변 커패시턴스 장치를 포함하는 고전압 임피던스 매칭 시스템을 특징으로 한다. 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에 제1 트랜지스터를 스위칭 오프하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터와 관련된 제1 다이오드를 통하는 전류를 검출한 후 제1 트랜지스터를 스위칭 온한다. 제2 시간에서 제2 트랜지스터를 스위칭 오프한다. 제2 트랜지스터와 관련된 제2 다이오드를 통하는 전류를 검출한 후에 제2 트랜지스터를 스위칭 온한다.

제15 양태에서, 본 발명은 가변 커패시턴스 장치에 전기적으로 연결된 유도 코일을 포함하는 무선 에너지 전송 시스템을 특징으로 한다. 가변 커패시턴스 장치는 커패시터, 제1 트랜지스터, 제2 트랜지스터 및 제어 회로를 포함한다. 제1 트랜지스터는 제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 포함한다. 제1 트랜지스터 드레인 단자는 커패시터의 제1 단자에 전기적으로 연결된다. 제1 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제2 트랜지스터는 제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자 및 제2 트랜지스터 게이트 단자를 포함한다. 제2 트랜지스터 드레인 단자는 커패시터의 제2 단자에 전기적으로 연결된다. 제2 트랜지스터 소스 단자는 제2 트랜지스터 소스 단자에 전기적으로 연결된다. 제2 트랜지스터 게이트 단자는 제어 회로에 결합된다. 제어 회로는 제1 시간에 제1 트랜지스터를 스위칭 오프하는 단계를 포함하는 동작을 수행함으로써 커패시터의 유효 커패시턴스를 조정하도록 구성된다. 제1 트랜지스터와 관련된 제1 다이오드를 통하는 전류를 검출한 후 제1 트랜지스터를 스위칭 온한다. 제2 시간에서 제2 트랜지스터를 스위칭 오프한다. 제2 트랜지스터와 관련된 제2 다이오드를 통하는 전류를 검출한 후에 제2 트랜지스터를 스위칭 온한다.

일부 구현 예에서, 제1 다이오드는 제1 트랜지스터와 전기적으로 병렬로 연결되고, 제2 다이오드는 제2 트랜지스터와 전기적으로 병렬로 연결된다.

일부 구현 예에서, 제1 다이오드는 제1 트랜지스터의 바디 다이오드이고, 제2 다이오드는 제2 트랜지스터의 바디 다이오드이다.

일부 구현 예들은 제1 트랜지스터 및 제2 트랜지스터에 전기적으로 연결된 바디 다이오드 전도 센서를 포함한다.

일부 구현 예에서, 바디 다이오드 전도 센서는 제어 회로에 결합되고, 바디 다이오드 전도의 시작을 나타내는 신호를 제1 다이오드 및 제2 다이오드를 통해 제공한다.

일부 구현 예에서, 바디 다이오드 전도 센서는 제1 트랜지스터와 제2 트랜지스터 사이에 전기적으로 연결된 감지 저항을 포함한다.

일부 구현 예에서, 바디 다이오드 전도 센서는 감지 저항의 일 단자에 전기적으로 연결된 제1 입력 단자 및 감지 저항의 다른 단자에 전기적으로 연결된 제2 입력 단자를 포함하는 연산 증폭기를 포함한다.

일부 구현 예에서, 바디 다이오드 전도 센서는 바이폴라 전압 공급장치를 사용하여 동작하도록 구성된다.

일부 구현 예에서, 바디 다이오드 전도 센서는 단극성 전압 공급장치를 사용하여 동작하도록 구성된다.

제16 양태에서, 본 발명은 내부 바디 다이오드 또는 이와 관련된 외부 역 병렬 다이오드를 갖는 제1 및 제2 트랜지스터 스위칭 엘리먼트를 포함하는 무선 전력 전송 시스템의 임피던스 매칭 네트워크를 특징으로 한다. 제1 및 제2 스위칭 엘리먼트 양단에 결합된 PWM 스위칭 커패시터. 바디 다이오드로부터 제1 및 제2 트랜지스터 스위칭 엘리먼트의 채널로 전류 흐름을 조정함으로써 바디 다이오드 전도 시간을 최소화하도록 제1 및 제2 스위칭 엘리먼트를 제어하도록 결합된 컨트롤러. 이 양태 및 다른 양태는 각각 선택적으로 다음 특징 중 하나 이상을 포함할 수 있다.

일부 구현 예에서, 컨트롤러는 제로 전압 스위칭 ZVS 회로를 포함하여 PWM 스위칭된 커패시터 및 제1 및 제2 스위칭 엘리먼트 양단의 전압이 0이거나 또는 0에 가까울 때 스위칭이 발생하도록 제어한다.

일부 구현 예에서, 컨트롤러는 혼합 신호 구현이다.

일부 구현 예에서, 컨트롤러는 디지털 신호 구현이며, 마이크로 컨트롤러, 마이크로 컨트롤러에 전송된 출력을 갖는 부호전환 검출 스테이지 및 부호전환 검출 스테이지가 결합되는 전력 스테이지를 포함한다. 부호전환 검출 스테이지는 비교기 및 이 비교기에 대한 전압 신호를 생성하는 전류 센서(908)를 포함한다. 전력 스테이지는 제1 및 제2 트랜지스터 스위칭 엘리먼트를 구동하기 위한 게이트 드라이버 및 마이크로 컨트롤러에 의해 생성된 게이트 드라이버로의 입력 신호를 위한 신호 분리를 포함한다.

일부 구현 예에서, 컨트롤러는 스위칭 주기의 사이클을 시작하는 단계; 상기 입력 전류가 상승할 때 부호전환 검출기에 의해 입력 전류의 부호전환을 검출하는 단계; 이고, T는 입력 전류의 기간이고, 위상 는 에 근접하여 PWM 스위칭 커패시터의 등가 커패시턴스를 설정하는, 시간 t₂에서 제1 트랜지스터 스위칭 엘리먼트를 턴오프하도록 스케줄링 하는 단계; 이고, 지연 T_delay는 조정되어, 모든 동작 조건에 대해 제로 전압 스위칭이 보장되도록 하는, 시간 t₅에서 제2 트랜지스터 스위칭 엘리먼트를 턴온하도록 스케줄링하는 단계; 제2 트랜지스터 스위칭 엘리먼트(M2)를 턴온하여 사이클을 종료시키는 단계; 상기 제1 트랜지스터 스위칭 엘리먼트를 턴 오프하는 단계; 상기 입력 전류가 떨어지는 경우 상기 입력 전류의 부호전환을 검출하는 단계; 인 시간 t₆에서 제2 트랜지스터 스위칭 엘리먼트를 턴오프하도록 스케줄링하는 단계; 인 시간 t₉에서 제2 트랜지스터 스위칭 엘리먼트를 턴온하도록 스케줄링하는 단계; 제1 트랜지스터 스위칭 엘리먼트를 제로 전압 스위칭하는 단계; 상기 제1 트랜지스터 스위칭 엘리먼트를 턴온하는 단계; 상기 제2 트랜지스터 스위칭 엘리먼트를 턴오프하는 단계; 상기 입력 전류가 상승할 때 다음 사이클을 시작하기 위해 상기 입력 전류의 부호전환을 검출하는 단계; 후에 스위칭 엘리먼트를 턴오프하도록 스케줄링하는 단계; 제2 트랜지스터 스위칭 엘리먼트를 제로 전압 스위칭하는 단계; 상기 제2 트랜지스터 스위칭 엘리먼트를 턴온하는 단계; 다음 사이클의 시작으로 트랜지션하는 단계;를 포함하는 디지털 신호 구현이다.

일부 구현 예에서, 제1 및 제2 트랜지스터 스위칭 엘리먼트는 MOSFET 장치이다.

일부 구현 예에서, 제1 및 제2 트랜지스터 스위칭 엘리먼트는 질화 갈륨(GaN) 또는 실리콘 카바이드(SiC) 트랜지스터 스위칭 엘리먼트이다.

일부 구현 예에서, 컨트롤러는 제1 스위칭 엘리먼트에 대한 제1 게이트 제어 신호 및 제2 스위칭 엘리먼트에 대한 제2 게이트 제어 신호뿐만 아니라 제1 및 제2 스위칭 엘리먼트들의 게이트들 사이의 노드에 대한 기준 전위를 제공하는 게이트 제어 모듈이다.

일부 구현들에서, PWM 스위칭 커패시터는 의 등가 커패시턴스를 제공하는데, 여기서 C1은 커패시터의 임피던스 값이고, 는 위상 지연이다.

제17 양태에서, 본 발명은 소스 측 회로 및 장치 측 회로를 포함하는 무선 전력 전송 시스템을 특징으로 한다. 소스 측 회로는 소스 측 회로에 전력을 공급하기 위한 인버터, 상술한 양태 중 임의의 것의 임피던스 매칭 네트워크, 및 소스 공진기를 포함한다. 장치 측 회로는 장치 공진기, 장치 임피던스 매칭 네트워크 및 정류기를 포함한다. 임피던스 매칭 네트워크는 발진 전자기 에너지가 정류기에 의해 변환되는 장치 측 회로에 발진 전자기 에너지를 커플링 팩터를 가지고 결합시킨다.

일부 구현 예에서, 소스 측 회로는 소스 공진기 코일, 직렬 커패시터, 병렬 커패시터, 커패시터 및 인덕터를 포함하며, 여기서 커패시터는 PWM 스위칭 커패시터이다.

본 명세서에서 설명된 본 발명의 특정 구현 예는 다음 이점 중 하나 이상을 실현하도록 구현될 수 있다. 구현은 스위칭 트랜지스터의 전력 손실과 관련된 바디 다이오드(또는 역 병렬 다이오드) 전도 시간을 감소시킬 수 있으며, 이로써 운영 효율 및/또는 열 관리를 향상시킬 수 있다. 구현은 실리콘 카바이드(SiC) 트랜지스터의 질화 갈륨(GaN)과 같은 상대적으로 큰 전방 바디 다이오드 전압 강하를 가진 트랜지스터를 포함하여 더 넓은 범위의 트랜지스터의 사용을 허용할 수 있다. 구현은 삼각 파형, 사다리꼴 파형, 사각 파형 또는 현저한 고조파 성분을 갖는 사인파 특성을 가진 파형과 같은 고조파 성분을 갖는 입력 전류의 허용 오차를 개선할 수 있다.

개시된 장치, 회로 및 시스템의 실시 예는 또한 상이한 실시 예와 함께 개시된 특징을 포함하여, 그리고 임의의 적절한 조합으로 본 명세서에 개시된 임의의 다른 특징을 포함할 수 있다.

본 명세서에서 설명된 본 발명의 하나 이상의 구현의 상세는 첨부 도면과 함께 이하의 설명에서 설명된다. 본 발명의 다른 특징, 양태 및 이점은 상세한 설명, 도면 및 청구 범위로부터 명백해질 것이다.

도 1은 무선 에너지 전송 시스템의 개략도이다.
도 2는 하나 이상의 튜닝 가능한 커패시터를 갖는 예시적인 임피던스 매칭 네트워크(IMN)를 포함하는 무선 에너지 전송 시스템의 개략 회로도이다.
도 3a 및 도 3b는 PWM 커패시터의 개략도를 도시한다.
도 4는 PWM 커패시터의 제어의 혼합 신호 구현의 개략도이다.
도 5a는 도 4의 혼합 신호 구현의 변조기의 개략도이다.
도 5b는 도 5a의 변조기와 관련된 파형을 나타내는 그래프이다.
도 6a는 도 4의 혼합 신호 구현의 펄스 형성 회로의 도식도이다. 도 6b는 도 6a의 변조기와 관련된 파형을 나타내는 그래프이다.
도 7a는 도 4의 혼합 신호 구현의 전력 스테이지의 도식도이다. 도 7b는 도 6a의 변조기와 관련된 파형을 나타내는 그래프이다. 도 7c는 도 7b에 도시된 그래프의 확대도이다.
도 8a-8f는 PWM 커패시터의 제어의 혼합 신호 구현과 관련된 측정 파형의 그래프 표현이다.
도 9는 PWM 커패시터의 제어의 디지털 구현의 도식도이다.
도 10a는 PWM 커패시터의 제어를 위한 예시적인 프로세스의 흐름도이다.
도 10b는 도 10a 및 도 10c에서 설명된 프로세스의 타이밍도이다.
도 10c는 PWM 커패시터의 제어를 위한 다른 예시적인 프로세스의 흐름도이다.
도 11a 내지 도 11f는 PWM 커패시터의 제어의 디지털 구현과 관련된 측정 파형의 그래프 표현이다.
도 12는 PWM 커패시터 스위칭 시스템의 개략도이다.
도 13a는 도 12의 시스템의 일부를 형성할 수 있는 피크 검출기의 예시적인 회로 구현 예이다.
도 13b의 도 13의 회로의 예시적인 파형을 나타내는 파형도이다.
도 13c는 도 12의 시스템의 일부를 형성할 수 있는 피크 검출기의 또 다른 회로 구현 예이다.
도 14a 및 도 14b는 도 12의 시스템의 일부를 형성할 수 있는 전류 형상 분석의 회로 구현 예이다.
도 14c는 도 14a 및 도 14b의 회로에 대한 예시적인 파형을 나타내는 파형도이다.
도 15는 도 12의 시스템의 일부를 형성할 수 있는 과전류 보호 회로의 예시적인 회로 구현 예이다.
도 15a는 도 15의 회로의 예시적인 파형을 나타내는 파형도이다.
도 16은 도 12의 시스템의 일부를 형성할 수 있는 증분 과전류 보호 회로의 예시적인 회로 구현 예이다.
도 16a는 도 16의 회로의 예시적인 파형을 나타내는 파형도이다.
도 17은 도 12의 시스템의 일부를 형성할 수 있는 과전압 보호 회로의 예시적인 회로 구현 예이다.
도 17a는 도 17의 회로의 예시적인 파형을 나타내는 파형도이다.
도 18은 도 12의 시스템의 일부를 형성할 수 있는 부호전환 검출기의 예시적인 회로 구현 예이다.
도 19는 도 12의 시스템의 일부를 형성할 수 있는 램프 신호를 생성하기 위한 대역 통과 필터/적분기 회로의 예시적인 회로 구현 예이다.
도 20은 도 12의 시스템의 일부를 형성할 수 있는 PWM 신호 발생기의 예시적인 회로 구현 예이다.
도 21은 PWM 커패시터 스위칭 시스템의 개략도이다.
도 22는 ZVS를 갖는 PWM 커패시터 스위칭 시스템의 개략도이다.
도 23a는 부호전환 검출기의 예시적인 회로 구현 예이다.
도 23b는 바디 다이오드 전도 센서의 예시적인 회로 구현 예이다.
도 24a 내지 도 24e는 도 22의 회로의 예시적인 파형을 나타내는 파형도이다.
도 25a 내지 도 25c는 도 22 및 도 23의 회로에 대한 예시적인 파형을 도시하는 파형도이다.
도 26은 도 22의 변조기의 예시적인 회로 구현 예이다.
도 27a 내지 도 27e는 도 22 및 도 26의 회로에 대한 예시적인 파형을 나타내는 파형도이다.
도 28a는 신호 지연 회로의 예시적인 회로 구현 예이고, 도 28b는 신호 컨디셔닝 회로의 회로 구현 예이다.
도 29a 내지 도 29d는 도 22 및 도 28a 및 도 28b의 회로에 대한 예시적인 파형을 도시하는 파형도이다.
도 30a 내지 도 30f는 도 22 및 도 28a 및 도 28b의 회로에 대한 예시적인 파형을 도시하는 파형도이다.
도 31a 및 도 31b는 자동 ZVS가 없는 실리콘 MOSFET을 가진 도 31c에 도시된 회로에 대한 예시적인 파형, 및 자동 ZVS를 가진 도 31c에 도시된 회로에 대한 예시적인 파형을 도시한다.
도 32는 자동 ZVS가 없는 그리고 자동 ZVS를 가진 실리콘 카바이드 MOSFET을 갖는 회로의 예시적인 파형을 도시한다.
도 33은 자동 ZVS가 없는 그리고 자동 ZVS를 가진 회로의 예시적인 열 이미징을 도시한다.
도 34는 여기에 설명된 처리의 적어도 일부를 수행할 수 있는 예시적인 컴퓨터의 개략도를 도시한다.
다양한 도면에서 유사한 참조 번호 및 명칭은 유사한 엘리먼트를 나타낸다.

일반적으로, 본 발명은 가변 반응 회로 컴포넌트를 제어하기 위한 제어 시스템 및 프로세스를 특징으로 한다. 본 발명의 구현 예는 제1 및 제2 스위칭 엘리먼트(예를 들어, 트랜지스터)에 걸쳐 결합된 PWM 스위칭 커패시터를 포함하는 회로와 관련하여 설명된다. 본 명세서에 개시된 구현 예들은 제1 및 제2 스위칭 엘리먼트와 관련된 외부 역병렬 또는 내부 바디 다이오드에 대한 다이오드 전도 시간을 최소화할 수 있다. PWM 스위칭 커패시터 회로의 구현은 기존 회로보다 훨씬 더 높은 고조파 콘텐츠를 가진 사인 곡선의 입력 전류로 동작할 수 있다. 제로 전압이 존재하지 않을 때 PWM 스위칭 커패시터를 단락시키는 것은 바람직하지 않을 수 있으며 스위칭 엘리먼트를 손상시키거나 및/또는 전력 손실을 증가시킬 수 있다. 본 명세서에서 설명된 구현 예들은 제1 및 제2 스위칭 엘리먼트들을 제어하여 바디 다이오드들로부터 트랜지스터(예컨대, MOSFET) 채널로 전류 흐름을 조종함으로써 바디 다이오드 전도 시간(데드 타임)을 최소화한다. 이렇게 하면, 다이오드 전압 강하로 인한 손실이 최소화된다. 따라서, 구현 예는 제로 전압 스위칭을 유지하면서 효율적인 회로 동작을 제공할 수 있다. 구현 예는 게이트 제어 신호, 혼합 신호 구성 및 디지털 회로를 생성하기 위해 컴퓨터 프로세서, 마이크로 컨트롤러, 디지털 신호 프로세서, FPGA, CPLD 또는 임의의 다른 프로그램 가능한 처리 장치로 구현될 수 있다. 또한, 본 발명의 구현 예는 예를 들어 고전력 차량 충전 시스템과 같은 높은 공진 무선 전력 전송 시스템(HRWPT) 시스템에서 임피던스 매칭 네트워크에 의해 마주치는 조건의 전체 범위에 걸쳐 효율적인 동작을 가능하게 하는 가변 커패시터 제어를 제공한다.

PWM 커패시터의 제어는 혼합 신호(아날로그 및 디지털) 구현 및/또는 디지털 신호 구현과 같은 여러 방법으로 구현될 수 있다. 이러한 구현에 대해서는 아래에서 자세히 설명한다. 개시된 구현의 장점은 다음을 포함한다:

일부 구현 예에서, 바디 다이오드(또는 역 병렬 다이오드) 전도 시간은 조정 가능하고 상당히 감소될 수 있다. 이러한 바디 다이오드(또는 역 병렬 다이오드) 전도 시간의 단축은 MOSFET 손실을 줄이고 전력 전자 장치의 효율 및 열 관리를 향상시킨다.

일부 구현 예에서, PWM 커패시터 제어 기술은 비교적 큰 순방향 바디 다이오드 전압 강하를 갖는, 예컨대 실리콘 카바이드(SiC) 트랜지스터의 질화 갈륨(GaN)과 같은 트랜지스터의 보다 넓은 어레이의 사용을 허용한다.

일부 구현 예에서, PWM 커패시터는 삼각파, 사다리꼴 파형, 사각 파형, 또는 현저한 고조파 성분을 갖는 사인파 특성을 갖는 파형과 같은 고조파 성분을 갖는 입력 전류의 개선된 공차를 제공한다. 이는 순수한 사인 곡선 전류가 필요한 기존의 제어 방법에 비해 장점이다. 예를 들어, 순수한 사인파 전류를 얻기 위해, 필터링 컴포넌트를 회로에 추가하여 비용과 부품 수를 추가할 수 있다. 일부 구현 예에서, PWM 커패시터는 관련 시스템의 시동시와 같이 과도 전류를 견딜 수 있다.

도 1은 PWM 스위칭 커패시터들을 갖는 무선 전력 전송 시스템(100)의 예시적인 구현의 고 레벨 기능 블록도를 도시한다. 시스템으로의 입력 전력은 예컨대 AC/DC 변환기 블록(102)에서 DC로 변환되는 벽 전력(AC 주전원)에 의해 제공될 수 있다. 일부 구현 예에서, DC 전압은 배터리 또는 다른 DC 전원공급장치로부터 직접 제공될 수 있다. 일부 구현 예에서, AC/DC 컨버터 블록(102)은 역률 보정(PFC) 스테이지를 포함할 수 있다. PFC는 AC 입력(예를 들어, 50 또는 60 Hz)을 DC로 변환하는 것 외에도 전류가 전압과 실질적으로 동 위상이 되도록 전류를 조절할 수 있다.

스위칭 인버터(104)는 DC 전압을 AC 전압 파형(예를 들어, 고주파수 AC 전압 파형)으로 변환한다. 인버터(104)에 의해 출력된 AC 전압 파형은 소스 공진기(106)를 구동하는데 사용된다. 일부 구현 예에서, AC 전압 파형의 주파수는 80 내지 90kHz 범위일 수 있다. 일부 구현 예에서, AC 전압 파형의 주파수는 1kHz 내지 15MHz의 범위 내에 있을 수 있다. 일부 구현 예에서, 인버터(104)는 증폭기를 포함한다.

소스 임피던스 매칭 네트워크(IMN)(108)는 인버터(104) 출력을 소스 공진기(106)에 결합시킨다. 소스 IMN(108)은 효율적인 스위칭 증폭기 동작을 가능하게할 수 있다. 예를 들어, 클래스 D 또는 E 스위칭 증폭기는 많은 애플리케이션에 적합하며, 최고의 효율을 위해 유도 부하 임피던스가 필요할 수 있다. 소스 IMN(108)은 인버터(104)에 의해 도시된 바와 같이 소스 공진기의 유효 임피던스를 변환할 수 있다. 소스 공진기 임피던스는 예를 들어 디바이스 공진기(110) 및/또는 출력 로드에 전자기적으로 결합됨으로써 로딩될 수 있다. 예를 들어, 소스 공진기(106)에 의해 생성된 자기장은 장치 공진기(110)에 커플링되어 대응하는 전압을 유도한다. 이 에너지는 예를 들어 직접적으로 부하에 전력을 공급하거나 배터리를 충전하기 위해 장치 공진기(110) 외부로 결합된다.

장치 IMN(112)은 장치 공진기(110)로부터의 에너지를 부하(114)에 효율적으로 결합시키고 소스 공진기(106)와 장치 공진기(110) 사이의 전력 전달을 최적화하는데 사용될 수 있다. 장치 IMN(112)은 시스템 효율을 증가시키 위해 소스 임피던스를 보다 근접하게 매칭시키는 장치 공진기(110)에 의해 나타나는 유효 부하 임피던스로 부하(114)의 임피던스를 변환한다. DC 전압을 필요로하는 부하의 경우, 정류기(116)는 수신된 AC 전력을 DC로 변환한다. 일부 구현 예에서, 소스(118) 및 장치(120a)는 필터, 센서 및 다른 컴포넌트를 더 포함한다.

임피던스 매칭 네트워크(IMN)(108, 112)는 원하는 주파수(예를 들어, 80-90kHz, 100-200 kHz, 6.78 MHz)에서 부하(114)로 전달되는 전력을 최대화하거나 전력 전달 효율을 향상시키도록 설계될 수 있다. IMN(108, 112) 내의 임피던스 매칭 컴포넌트들은 공진기(106, 110)의 고품질 인자(Q) 값을 보존하도록 선택되고 연결될 수 있다. 동작 조건에 따라, IMN(108, 112) 내의 컴포넌트들은 부하(114)에 대한 전력 공급을 위해 전달되는 전력을 제어하도록 조정되어, 예를 들어 전력의 효율적인 무선 전달을 개선한다.

IMN(108, 112)은 커패시터 또는 커패시터의 네트워크, 인덕터 또는 인덕터의 네트워크, 또는 커패시터, 인덕터, 다이오드, 스위치 및 저항의 다양한 조합을 포함하는(그러나 이에 한정되지 않는) 컴포넌트를 가질 수 있다. IMN의 컴포넌트는 조정 및/또는 가변적일 수 있으며 시스템의 효율 및 작동 지점에 영향을 미치도록 제어될 수 있다. 임피던스 매칭은 커패시턴스 변경, 인덕턴스 변경, 공진기의 연결점 제어, 자성 재료의 투자율 조정, 바이어스 필드 제어, 여기 주파수 조정 등에 의해 수행될 수 있다. 임피던스 매칭은 임의의 수의 버랙터, 버랙터 어레이, 스위칭 엘리먼트, 커패시터 뱅크, 스위칭 및 튜닝 가능 엘리먼트, 역 바이어스 다이오드, 에어 갭 커패시터, 압축 커패시터, 바륨 지르코늄 티탄산염(BZT) 전기적으로 튜닝된 커패시터, 마이크로 전자 기계 시스템(MEMS)-튜닝 가능한 커패시터, 전압 가변 유전체, 변압기 결합 동조 회로 등 또는 그의 조합을 사용하거나 포함한다. 가변 컴포넌트들은 기계적으로 튜닝되거나, 열적으로 튜닝되거나, 전기적으로 튜닝되거나, 압전 등으로 튜닝될 수 있다. 임피던스 매칭의 엘리먼트는 실리콘 장치, 갈륨 질화물 장치, 실리콘 카바이드 장치 등일 수 있다. 엘리먼트는 고전류, 고전압, 고전력 또는 전류, 전압 및 전력의 임의의 조합을 견디도록 선택될 수 있다. 엘리먼트는 높은 Q 엘리먼트가 되도록 선택될 수 있다.

소스(118) 및/또는 장치(120) 내의 제어 회로는 소스(118)와 장치(120) 간의 임피던스 차이를 모니터링하고 각각의 IMN(108, 112) 또는 그 컴포넌트를 튜닝하기 위한 제어 신호를 제공한다. 일부 구현 예에서, IMN(108, 112)은 고정 IMN 및 동적 IMN을 포함할 수 있다. 예를 들어, 고정 IMN은 시스템의 일부분간에 정적 임피던스로 임피던스 매칭을 제공하거나 공지된 동적 임피던스 범위로 회로를 크게 튜닝할 수 있다. 일부 구현 예에서, 동적 IMN은 개략적으로 조정 가능한 컴포넌트 및/또는 미세하게 조정 가능한 컴포넌트로 더 구성될 수 있다. 예를 들어, 대략적으로 조정 가능한 컴포넌트는 동적 임피던스 범위 내에서 거친 임피던스 조정을 허용할 수 있지만 미세 조정 가능한 컴포넌트는 IMN(들)의 전체 임피던스를 미세 조정하는 데 사용될 수 있다. 또 다른 예에서, 대략적으로 조정 가능한 컴포넌트는 바람직한 임피던스 범위 내에서 임피던스 매칭을 달성할 수 있고, 미세 조정 가능한 컴포넌트는 원하는 임피던스 범위 내에서 타겟 주위에서 더 정확한 임피던스를 달성할 수 있다.

도 2는 커플링 인자(k)로, 장치 측 회로(장치 공진기 및 장치 IMN을 포함함)(206)에 발진 전자기 에너지를 결합시키는 소스 측 회로(소스 공진기 및 소스 IMN을 포함함)(204)에 전력을 공급하는 인버터(202)를 갖는 무선 전력 전송 시스템(200)의 예시적인 실시 예를 도시한다. 이 발진 에너지는 그런 다음 정류기(208)에 의해 변환된다. 소스 측 회로(204) 컴포넌트는 소스 공진기 코일(L_s)(210), 직렬 커패시터(C_1s)(212)(위치 1), 병렬 커패시터(C_2s)(214)(위치 2), 및 커패시터 C_3s(216) 및 인덕터 L_3s(218)(위치 3)를 포함한다. 예시적인 실시 예에서, 커패시터 C_3s(216)는 하나 이상의 가변 커패시터를 포함할 수 있다. 예를 들어, 가변 커패시터는 펄스 폭 변조(PWM) 제어 커패시터일 수 있다. 목록에 있는 각 컴포넌트는 네트워크 또는 컴포넌트 그룹을 나타낼 수 있으며 적어도 위치 1과 3의 컴포넌트는 균형을 이룰 수 있다는 것에 유의하라. 장치 측 회로(206) 컴포넌트는 장치 공진기 코일 L_d(222), 직렬 커패시터 C_1d(224)(위치 1), 병렬 커패시터 C_2d(226)(위치 2) 및 커패시터 C_3d(228) 및 인덕터 L_3d(230)(위치 3)를 포함할 수 있다. 커패시터 C_3d(228)는 PWM 커패시터와 같은 하나 이상의 가변 커패시터를 포함할 수 있다. PWM 스위칭 커패시터(216, 228)는 이하에서 더 충분히 설명되는 바와 같이 효율적인 무선 에너지 전송을 촉진할 수 있다.

IMN(108 및 112)은 특정 애플리케이션의 필요들을 충족시키기 위해 임피던스들을 갖는 다양한 컴포넌트들을 갖는 광범위한 회로 구현을 가질 수 있다. 예를 들어, Kesler 등의 미국 특허 제8,461,719호는 그 전체가 본원에 참고로 인용되며, 도 28a 내지 도 37b에서와 같은 다양한 튜닝 가능한 임피던스 네트워크 구성을 개시한다. 일부 구현 예에서, 도 2에 도시된 각 컴포넌트는 네트워크 또는 컴포넌트 그룹을 나타낼 수 있다. 또한, 예시적인 실시 예가 고도의 공진 무선 에너지 전송 시스템과 관련하여 도시되고 설명되었지만, 여기에 설명된 PWM 스위치 컴포넌트의 구현은 주어진 등가 임피던스를 달성하고 다이오드 전도 시간을 최소화하는 것이 바람직한 광범위한 애플리케이션에 적용 가능하다.

도 3a는 PWM 스위칭 커패시터(C1)의 예시적인 회로 구현을 도시한다. 일부 구현 예에서, 등가 커패시턴스는 로 결정될 수 있고, 하기에 더 완전히 기술되는 바와 같이, 여기서 C1은 커패시터의 임피던스 값이고, 는 입력 위상 지연이다.

제1 및 제2 스위칭 엘리먼트(M1, M2)는 커패시터(C1)에 걸쳐 또는 커패시터(C1)에 병렬로 백투백(back-to-back) 결합된다. 제1 및 제2 스위칭 엘리먼트(M1, M2)는 MOSFET 장치일 수 있다. 게이트 제어 회로(300)는 제1 스위칭 엘리먼트(M1)에 대한 제1 게이트 제어 신호(g1) 및 제2 스위칭 엘리먼트(M2)에 대한 제2 게이트 제어 신호(g2)를 제공한다. 일부 구현 예에서, 게이트 제어 회로(300)는 제1 및 제2 스위칭 엘리먼트(M1, M2)의 게이트 사이의 노드에 대한 기준 전위(s12)를 제공한다.

입력 전류(I₁)는 제1 노드(N1)로 흐르고, 전류(I_C1)는 제1 노드에서 커패시터(C1)로 흐른다. 전류(I₂)는 제1 노드(N1)로부터 제1 스위칭 엘리먼트(M1)의 드레인 단자로 흐른다. 커패시터(C1)는 V_cap+ 노드와 V_cap- 노드 사이에 연결되어 커패시터 양단의 전압을 정의한다. 일부 구현 예에서, 상기 회로는 아래에서 더 상세히 설명되는 바와 같이 MOSFET 바디 다이오드 전도를 감지하는 제1 센서(S1) 및 스위칭된 커패시터를 통과하는 전류를 감지하는 제2 센서(S2)를 포함할 수 있다. 일부 구현 예에서, 스위칭 엘리먼트(M1, M2)는 실리콘 MOSFET일 수 있다. 도 3b는 외부 다이오드(D1, D2)가 M1, M2에 대하여 역 병렬 구성으로 배치된 도 3a의 회로를 도시한다. 이들 다이오드(D1, D2)는 외부 다이오드 또는 스위칭 엘리먼트(M1, M2)의 바디 다이오드일 수 있다. 따라서, 본 명세서에서 "바디 다이오드"라는 용어는 전력 트랜지스터 바디 다이오드 또는 도 3a 및 3b에 도시된 바와 같이 트랜지스터에 연관된 외부 역 병렬 다이오드 모두를 집합적으로 가리키도록 사용된다. 스위칭 엘리먼트는 실리콘 트랜지스터, 실리콘 카바이드 트랜지스터, 질화 갈륨 트랜지스터, MOSFET(금속 산화물 반도체 전계효과 트랜지스터), IGBT(절연 게이트 바이폴라 트랜지스터), JFET(접합 게이트 전계효과 트랜지스터), 또는 BJT(바이폴라 접합 트랜지스터)를 포함하지만, 이에 한정되는 것은 아니다.

혼합 신호 구현

도 4는 PWM 커패시터의 제어의 혼합 신호 구현의 예시적인 실시 예의 다이어그램을 도시한다. 이 구현 예는 변조기(404)와 통신하는 컨트롤러 인터페이스(402)와 통신하는 컨트롤러(400)를 포함한다. 변조기(404)는 제로 전압 스위칭(ZVS) 제어를 위해 펄스 성형 회로(406)와 통신한다. 펄스 성형 회로(406)는 변조기(404)와 통신하는 전력 스테이지(408)와 통신한다. 이들 블록은 이하에서 더 설명된다.

도 5a는 도 4의 컨트롤러 인터페이스(402) 및 변조기(404)의 예시적인 실시 예의 다이어그램을 도시한다. 변조기 스테이지는 기준 신호 생성, 전류 센서 출력, 부호전환 검출, 램프 생성 및 PWM 생성을 포함할 수 있다. 마이크로 컨트롤러(μC)는 PWM 커패시터의 등가 커패시턴스를 제어하는 데 사용되는 제어 신호(V_r)를 설정한다. 제어 신호(V_r)는 평균 전압(V_ref)을 갖는 변조된 신호의 펄스 폭 또는 DC 전압 신호일 수 있다. 기준 신호 발생기(502)는 거의 동일한 절대 값이지만 반대 부호를 갖는 V_ref ₊ 및 V_ref _- 전압을 생성한다. 전류 센서(504)의 출력은 부호전환 검출기(506)에 제공된다. 전류 센서(504)의 출력은 PWM 커패시터에 대한 입력 전류(I₁)를 나타내는 전체적으로 사인곡선 신호이다. 일부 구현 예에서, I₁은 상당한 고조파 콘텐츠를 가질 수 있다. 부호전환 검출기(506)는 전류(I₁)의 부호전환을 검출한다.

부호전환 검출기(506)는 구형파 신호 V_zc = V_zc _--V_zc ₊를 출력한다. 다시 말하면, 부호전환 검출기(506)의 출력은, 예를 들어, I₁이 음일 때 + 5V 진폭을 가지며, I₁이 양일 때 -5V 진폭을 가지는 신호일 수 있다. 램프 발생기(508)는 예를 들어 적분기 회로를 사용하여 구형파 신호(V_zc)를 램프 신호(V_amp)로 변환한다. 램프 발생기(508)는 전류(I₁)가 양일 때 양의 기울기 및 전류(I₁)가 음일 때 음의 기울기를 갖는 램프 신호를 제공한다. 또한, 램프 신호의 피크는 도 5b의 서브플롯 III에 도시된 바와 같이, 전류 I₁의 부호전환에 대응할 수 있다.

C20 및 R49로 구성된 고주파수 필터(510)는 연산 증폭기(U2)의 출력에 존재할 수 있는 DC 바이어스를 제거한다. PWM 생성(512)은 스위칭 엘리먼트(M1 및 M2)를 제어하는 스위칭 함수(PWM_M1 및 PWM_M2)를 생성한다. 2개의 비교기(514a, 514b)는 V_ramp로부터의 이들 신호, V_ref ₊ 및 V_ref _-를 생성하는데 사용된다.

도 5b는 도 5a에서 기술된 바와 같은 변조기(404)의 파형의 플롯을 도시한다. 서브 플롯(I)은 전력 스테이지(408)에서 전류 감지 트랜스포머(L1)에서의 전류 측정치 I(L1)를 도시하며, 이하에서 더 설명된다. 이 전류는 순전히 사인곡선이 아니며 일부 고조파 성분을 포함한다. 일부 실시 예에서, 전류는 1:100(또는 유사한)의 비율을 갖는 트랜스포머(도 5a의 L1:L2로 표시됨)를 사용하여 단계적으로 감소될 수 있어, 전류는 변조기 회로의 컴포넌트에 의해 핸들링될 수 있다. 서브 플롯(II)은 부호전환 검출기(506)에서 노드 V_zc-와 V_zc+ 사이의 전압 측정치 V(V_zc-, V_zc+)를 도시한다. 서브 플롯(III)은 램프 생성기(508)의 출력에서 삼각 파형을 갖는 전압 측정치 V(Vramp)를 도시한다. 서브 플롯(IV)은 PWM 생성 비교기(514a)의 출력에서 점선으로 표시된 전압 측정치 V(PWM_M1) 및 PWM 생성 비교기(514b)의 출력에서 실선으로 표시된 V(PWM_M2)를 도시한다. 서브 플롯(V)은 노드 V_cap+ 및 V_cap- 사이의 전압 측정의 전압 파형 V_c1을 나타내며, 따라서 노드 V_cap+ 및 V_cap- 사이에서 측정된 유효 커패시턴스를 나타낸다. 이 유효 커패시턴스는 커패시턴스(C1) 및 스위칭 엘리먼트(M1 및 M2)의 기여를 포함한다. 라인(516)은 일부 구현 예에서, 스위칭 엘리먼트(M1)의 ZVS 동작을 위해 스위칭 엘리먼트(M1) 턴-온 신호의 상승 에지가 지연되어야 한다는 것을 나타낸다.

도 6a는 도 4의 ZVS 제어를 위한 펄스 성형 회로(406)의 예시적인 실시 예의 다이어그램을 도시한다. 펄스 성형 회로(406)는 출력 PWM1을 갖는 서브 회로(602) 및 출력 PWM2를 갖는 서브 회로(604)를 포함한다. 일부 구현 예에서, 입력 PWM_M1 및 PWM_M2는 커패시터(C1)의 턴온시 가능한 비제로 전압 조건으로 인해 스위칭 엘리먼트(M1 및 M2)를 직접 구동하는데 사용될 수 없다. 따라서, 신호(PWM_M1 및 PWM_M2)는 서브 회로들(602 및 604)에 의해 컨디셔닝되어 각각 바람직한 신호(PWM1 및 PWM2)를 생성할 수 있으며, 이는 그런 다음 스위칭 엘리먼트(M1, M2)를 구동하는데 사용된다. 일부 구현 예에서, 서브 회로들(602, 604)은 선택 신호들(en0 내지 en3)을 갖는 멀티플렉서들로서 작용한다.

예를 들어, 커패시터(C1)의 0이 아닌 전압에서 스위칭 엘리먼트(M1, M2)를 턴온하면, 과도한 손실, 스위칭 엘리먼트에 대한 물리적 손상 또는 둘 다가 발생할 수 있다. 펄스 성형 회로(406)는 M1 및 M2의 제로 전압 턴온이 달성될 수 있도록 PWM_M1 및 PWM_M2의 턴온 에지를 지연시킴으로써 신호(PWM_M1 및 PWM_M2)를 조절할 수 있다. 수동으로 조정 가능한 펄스 성형 회로는 상이한 입력 전류 I₁에 대해 ZVS 조건을 즉각적으로 조정하도록 구성될 수 있다. ZVS는 선택 신호(en0 ~ en3) 중 하나를 활성화하여 수동으로 조정할 수 있다. MOSFET의 바디 다이오드는 ZVS가 켜지기 전에 온된다. 바디 다이오드의 전도 시간은 종래의 동작에서 크게 감소하지만 최소한은 아니다. 도시된 바와 같이, 펄스 성형 회로(406)는 논리 게이트를 사용하여 구현되지만, 일부 구현 예에서 디지털 멀티플렉서 회로가 또한 유사한 결과를 달성하기 위해 사용될 수 있다.

도 6b는 도 6a에서 설명된 펄스 성형 회로(406)의 파형 플롯을 도시한다. 서브플롯(I)은 전류 트랜스포머의 L1에서 전류 측정 I(L1)을 보여준다. 전류 감지 트랜스포머는 L1(전력 스테이지(408)에서) 및 L2(변조기(404)에서)를 포함한다. 서브 플롯(II)은 서브 회로(602)의 입력에서의 점선의 전압 측정 V(PWM_M1) 및 서브 회로(604)의 입력에서의 실선의 V(PWM_M2)를 도시한다. 서브 플롯(III)은 점선의 게이트 제어 신호(g1)와 기준 전위(s12) 사이의 측정된 전압(V(gl, sl2)) 및 실선의 게이트 제어 신호(g1)와 기준 전위(s12) 사이의 측정된 전압(V(g2, s12))의 전압 파형을 도시한다. 서브 플롯(IV)은 노드(V_cap+와 V_cap-) 사이의 전압 측정의 전압 파형 V_C1과, 그에 따른, 노드(V_cap+와 V_cap-) 사이에서 측정된 유효 커패시턴스를 보여준다. 윈도우(606)는 완전한 사인곡선 신호와 다른 I₁ 전류에 대해 ZVS가 달성되도록 M1의 턴온에서의 지연을 도시한다.

또한, 도 7a는 도 4의 전력 스테이지(408)의 예시적인 실시 예의 다이어그램을 도시한다. 전력 스테이지(408)는 커패시터 C1, 백-투-백 스위칭 엘리먼트 쌍(M1 및 M2), PWM 커패시터를 통과하는 전류(I₁)를 측정하는 전류 센서(전류 감지 트랜스포머)(L1), M1 및 M2를 구동하는 게이트 드라이버(702), 게이트 드라이버를 위한 절연 전원(704), 게이트 드라이버 입력 신호를 위한 신호 절연(706)을 포함한다. 입력 신호는 변조기(404) 및 펄스 성형 스테이지(406)에 의해 생성된다. 일부 구현 예에서, 전류 감지 신호 형태(L1)는 변조기(404)에 공급된다.

도 7b는 도 7a에서 설명된 전력 스테이지(408)의 파형들의 플롯들을 도시한다. 서브 플롯(I)은 점선으로 된 게이트 제어 신호(g1)와 기준 전위(s12) 사이의 시뮬레이션된 전압 V(g1, s12) 및 실선으로 된 게이트 제어 신호(g2)와 기준 전위(s12) 사이의 측정된 전압(V(g2, s12))의 전압 파형을 나타낸다. 전압 파형(V(g1, s12) 및 V(g2, s12))은 진폭에서 중첩되지만, V(C1)의 양의 반주기가 V(C1)의 음의 반주기와 대칭되도록 180도 또는 서로에 대해 스위칭주기의 1/2만큼 시프트된다. 서브플롯(II)은 전류 감지 트랜스포머(L1)에서의 전류 파형 I(L1)을 도시한다(도 5c의 전력 스테이지(408) 참조). 이 전류는 순전히 사인곡선이 아니며 일부 고조파 성분이 있다. 서브플롯(III)은 제1 노드(N1)로부터 제1 스위칭 엘리먼트(M1)의 드레인 단자로 흐르는 I₂의 전류 파형을 도시한다. 서브플롯(IV)은 입력 전류가 커패시터(C1)를 통해 흐르고 그런 다음 두 스위칭 엘리먼트가 턴온될 때 스위칭 엘리먼트(M1 및 M2)로 전환되는 것을 나타내는 전류 파형(I(C1))을 도시한다. 서브 플롯(V)은 노드(V_cap+ 및 V_cap-) 사이의 전압 파형 V_C1 = V_cap+ - V_cap-를 나타내며, 따라서 노드(V_cap+ 및 V_cap-) 사이에서 측정된 유효 커패시턴스를 나타낸다. 이 유효 커패시턴스는 커패시턴스(C1) 및 스위칭 엘리먼트(M1 및 M2)의 기여를 포함한다.

일부 구현 예에서, 게이트 신호의 중첩, Vsg1 및 Vgs2는 중첩을 완료하기 위해 제로 중첩으로부터 제어될 수 있다. 중첩이 0일 때, PWM 커패시터의 유효 커패시턴스가 C1의 값이 되도록 모든 입력 전류(I₁)가 커패시터(C1)를 통해 흐른다. 게이트 신호 중첩이 완료되면, 모든 입력 전류(I₁)가 스위칭 엘리먼트(M1, M2)만을 통해 흐른다. PWM 커패시터의 유효 커패시턴스는 무한대이다(단락 회로 효과로 인해 그리고, 스위칭 주파수에서 무한히 큰 커패시턴스를 갖는 것으로 인해). 제어 회로가 중첩을 제어할 수 있기 때문에 C1의 값에서 무한대까지의 유효 PWM 커패시터 커패시턴스가 생성될 수 있다.

또한, 도 7c는 도 7a의 파형의 확대도이다. 도 7c의 서브 플롯들(I-V)은 도 7b의 서브 플롯들(I-V)의 축소된 도면에 대응한다. 윈도우(710)는 바디 다이오드 전도 시간이 크게 감소함을 보여준다.

또한, 도 8a 내지 8f는 PWM 커패시터의 제어의 혼합 신호 구현의 예시적인 실시 예로부터의 측정을 나타낸다. 측정은 약 500V/div의 인버터(202)의 출력에서의 절대 전압 V_ab(802), 약 20A/div의 입력 전류 I₁(804), 커패시터(C1)에서의 대략 100V/div의 전압 V_C1(806) 및 게이트(g1)와 기준(s) 사이의 10V/div의 전압 측정 V_gs1(808)을 포함한다. 이 실시 예에서, 전력 레벨은 대략 6kW와 12kW 사이에서 유지된다. 기준 전압(V_ref)이 조정됨에 따라, 유효 커패시턴스는 변화한다(V_C1로 표시됨). 도 8a는 2.5 V의 V_ref를 도시한다. 도 8b는 1.4V의 V_ref를 도시한다. 도 8c는 1V의 Vref를 도시한다. 도 8d는 0.8V의 V_ref를 도시한다. 도 8e는 0.5V의 V_ref를 도시한다. 도 8f는 0.3V의 V_ref를 도시한다.

디지털 구현

또한, 도 9는 PWM 커패시터용 컨트롤러의 예시적인 디지털 구현의 예시적인 실시 예의 다이어그램을 도시한다. 이 구현 예는 컨트롤러(902), 부호전환 검출 스테이지(904) 및 전력 스테이지(906)를 포함한다. 컨트롤러(902)는 부호전환 검출 스테이지(904)와 통신하며, 이는 부호전환 검출기(910)에서 비교기에 대한 전압 신호를 산출하는 전류 센서(908)를 포함한다. 부호전환 검출기(910)는 부호전환 신호를 컨트롤러(902)에 제공하여, 전류가 부호전환을 할 때(예를 들어, 극성 변화) 표시한다. 부호전환 검출 스테이지(904)는 전력 스테이지(906)에 결합된다. 전력 스테이지(906)는 게이트 드라이버(914) 입력 신호에 대한 신호 절연 회로(912)를 포함한다. 컨트롤러(902)는 게이트 드라이버(914)에 대한 입력 신호를 제공한다. 게이트 드라이버(914)는 커패시터(C1)와 병렬로 결합된 스위칭 엘리먼트(M1 및 M2)를 구동한다. 전류 센서(908)는 전류 감지 신호를 부호전환 검출기(910)에 제공한다. 부호전환 검출기(910)의 출력은 트랜지스터(M1 및 M2)에 대한 구동 신호를 생성하는 컨트롤러(902)에 제공된다. 컨트롤러(902)는 하나 이상의 프로세서 또는 마이크로 컨트롤러로서 구현될 수 있다. 일부 구현 예에서, 컨트롤러(902)는 ASIC 또는 FPGA 컨트롤러로서 구현될 수 있다.

동작시, 컨트롤러(902)는 AC 입력 전압 신호의 양 및 음의 절반 모두의 부분에 대해 커패시터(C1)를 우회하거나 단락시키기 위해 트랜지스터(M1 및 M2)를 교대로 스위칭함으로써 커패시터(C1)의 유효 커패시턴스를 제어한다. 커패시터(C1)에 대해 원하는 유효 커패시턴스를 나타내는 입력 신호가 컨트롤러(902)에 제공된다. 컨트롤러(902)는 입력 신호에 기초하여 트랜지스터(M1 및 M2)에 대한 온 및 오프 시간을 결정한다. 일부 구현 예에서, 입력 신호는 90°와 180° 사이 범위의 위상 지연 이다. 컨트롤러(902)는 위상 지연 에 기초하여 입력 전류의 트리거 포인트로부터 제1 및 제2 지연 기간을 결정한다. 컨트롤러(902)는 지연 시간을 기초로 게이트 드라이버(914)를 제어하여 트랜지스터(M1 및 M2)를 구동하기 위한 PWM 신호를 생성한다. 설명을 위해 입력 전류 부호전환이 트리거 포인트로 사용된다. 그러나, 일부 구현 예에서, 전류 피크가 트리거 포인트로서 사용될 수 있다. 예를 들어, 부호전환 검출기는 예를 들어 차동 회로를 통합하여 전류 피크를 검출하도록 수정될 수 있다. 이러한 n 개의 구현 예에서, 위상 지연 입력의 범위는 트리거 포인트에서의 시프트를 설명하기 위해 90°만큼 시프트될 수 있다.

일반적으로, 컨트롤러(902)는 트랜지스터 턴 오프 지연 기간 및 트랜지스터 턴온 지연 기간을 계산한다. 컨트롤러(902)는 부호전환 검출기(910)로부터 부호전환 신호를 수신하고 제1 트랜지스터(예를 들어, M1)를 턴 오프하기 전에 트랜지스터 턴 오프 지연 시간을 대기한다. 컨트롤러(902)는 그런 다음 부호전환으로부터 턴온 지연 기간 후에 제1 트랜지스터를 다시 턴온할 때까지 대기한다. 제1 트랜지스터가 턴 오프되는 동안 전류의 또 다른 부호전환이 발생한다. 일부 구현 예에서, 트랜지스터 턴온 지연 기간은 트랜지스터 턴 오프 지연 기간과 동일한 부호전환으로부터 측정될 수 있거나, 일부 구현 예에서, 트랜지스터 턴온 지연 기간은 트랜지스터가 턴오프되는 동안 발생하는 부호전환으로부터 측정될 수 있다. 이 프로세스는 입력 전류 신호의 다음 절반 사이클 동안 제2 트랜지스터에 대해 반복된다.

트랜지스터 턴 오프 및 턴온 지연 시간은 두 트랜지스터 모두에 대해 동일할 수 있지만, 상이한 부호전환 포인트(예를 들어, 입력 전류의 반대 위상에서 발생하는 부호전환 포인트)로부터 트리거된다. 일부 구현 예에서, 턴 오프 및 턴 및 턴온 지연 시간은 각 트랜지스터마다 다를 수 있다. 일부 구현 예에서, 트랜지스터가 제로 전압에서 스위칭되는 것을 보장하는 것은 트랜지스터를 턴 오프시키는 것보다 트랜지스터를 턴하는 것에 더 중요하다. 따라서, 컨트롤러(902)는 후술되는 바와 같이, 위상 지연 값에 기초하여 이론적인 트랜지스터 턴온 지연을 추정할 수 있다. 커패시터(C1) 양단의 전압이 0일 때 트랜지스터가 턴온되도록 보장하기 위해, 컨트롤러(902)는 추정된 트랜지스터 턴온 지연 기간 이후 추가시간 동안 대기할 수 있다. 일부 구현 예에서, 부가적인 시간주기는, 예를 들어, 트랜지스터를 턴온하기 전에 파워 트랜지스터의 바디 다이오드 전류(또는 역 병렬 다이오드를 통과하는 전류)가 발생하여 제로에서 C1에 걸리는 전압을 잠깐 클램핑하는 것을 보장하도록, 미리 정해진 지연 기간(예를 들어, ≤ 300ns, ≤ 500ns, ≤ 800ns 또는 ≤ 1000ns)이 된다. 일부 구현 예에서, 컨트롤러(902)는 추정된 트랜지스터 턴온 지연 기간 이후 및 트랜지스터를 통과한(또는 역 병렬 다이오드를 통과한) 바디 다이오드 전도를 검출한 후에 트랜지스터를 턴온시킨다. 일부 구현 예에서, 컨트롤러(902)는 트랜지스터 턴온 시간을 추정하지 않지만, 트랜지스터를 통과한(또는 역 병렬 다이오드를 통과한) 바디 다이오드 전도를 검출한 후에 트랜지스터를 턴온한다. 예를 들어, 컨트롤러(902)는 도 22를 참조하여 이하에서 더 상세히 설명되는 바와 같은 바디 다이오드 전도 센서로부터 바디 다이오드 전도 신호를 수신할 수 있다.

도 10a는 PWM 커패시터의 제어를 위한 예시적인 프로세스(1000)의 흐름도를 도시한다. 일부 예에서, 예시적인 프로세스(1000)는 하나 이상의 처리 장치(예를 들어, 프로세서 또는 마이크로 컨트롤러) 또는 컴퓨팅 장치를 사용하여 실행되는 컴퓨터 실행 가능 명령어로서 제공될 수 있다. 일부 예에서, 프로세스(1000)는 예를 들어 ASIC 또는 FPGA 컨트롤러와 같은 유선 전기 회로에 의해 실행될 수 있다. 프로세스(1000)는 예를 들어 컨트롤러(902)에 의해 실행될 수 있다.

단계(1002)는 스위칭주기의 사이클을 시작한다. 단계(1004)(시간 t₀)에서, 입력 전류 I₁의 부호전환은 전류 I₁이 상승할 때 부호전환 검출기(910)에 의해 검출된다. 단계(1006)에서, 트랜지스터(M1)는 부호전환 이후에 턴 오프 지연 기간, 시간(t₂)에서 턴 오프되도록 스케줄링된다. 예를 들어, 제1 지연 기간은 입력 위상 에 기초하여 계산되며, 여기서,

이고,

여기서 T는 입력 전류 I₁의 주기이고 입력 위상 는 등가 커패시턴스를 대략적으로 다음과 같이 설정한다:

.

단계(1008)에서, 트랜지스터(M1)는 부호전환 이후의 턴온 지연 기간, 시간(t₅)에서 턴온하도록 스케줄링되고, 이는 예를 들면

로 표현되고,

여기서, 소정의 지연(T_delay)은 제로 전압 스위칭이 보장되도록 조정된다. 일부 구현 예에서, 미리 결정된 지연 T_delay는 고정된 지연(예를 들어, T_delay≤300ns, ≤500ns, ≤800ns 또는 ≤1000ns)이다. 단계(1010)(시간 t₁)에서, 스위칭 엘리먼트(M2)를 턴온함으로써 이전 사이클이 완료된다. 단계(1012)(시간 t₂)에서, 트랜지스터(M1)는 턴 오프 지연 기간 후에 턴 오프된다. 단계(1014)(시간 t₃)에서, 전류가 떨어질 때 입력 전류(I₁)의 부호전환이 검출된다. 일부 구현 예에서, 시간(t₃)은 T/2와 동일하다. 단계(1016)에서, 트랜지스터(M2)는 t₀에서의 제1 부호전환 이후의 제2 턴 오프 지연 기간 t₆에서 턴 오프되도록 스케줄링되고, 이는 예를 들어 다음과 같이 표현된다:

.

일부 구현 예에서, 트랜지스터(M2)는 제1 턴 오프 지연 기간(t₂로 상기에서 계산된)을 사용함으로써 시간 t₆에서 턴 오프되도록 스케줄링되지만, 시간 t₃에서 입력 전류 I₁의 제2 부호전환으로부터 측정된다.

단계(1018)에서, 트랜지스터(M2)는 부호전환 이후의 제2 턴온 지연 기간, 시간(t₉)에서 턴온하도록 스케줄링되고, 이는 예를 들어 다음과 같이 표현된다:

.

일부 구현 예에서, 트랜지스터(M2)는 제1 턴온 지연주기(t₅로 상기 계산된)를 사용함으로써 시간 t₉에서 턴온하도록 스케줄링되지만 시간 t₃에서 입력 전류 I₁의 제2 부호전환으로부터 측정된다.

단계(1020)(시간 t₄)에서, 입력 I₁에 대한 사인파와 같은 주기적 파형을 가정한 스위칭 엘리먼트(M1)에 대해 ZVS 조건이 이론적으로 달성된다. 일부 구현 예에서, 시간(t₄)은 다음에 의해 추정된다:

.

단계(1022)(시간 t₅)에서, 턴온 지연 기간 후에 트랜지스터(M1)가 턴온된다. 단계(1024)(시간 t₆)에서, 트랜지스터(M2)는 제2 턴오프 지연 기간 후에 턴오프된다. 단계(1026)(시간 t₇)에서, 입력 전류(I₁)의 부호전환이 검출되어 전류(I₁)가 상승할 때 다음 사이클을 시작한다. 트랜지스터(M1)는 후에 턴오프하도록 스케줄링된다.

단계(1028)(시간 t₈)에서, 입력 전류(I₁)에 대한 사인파와 같은 주기적 파형을 가정한 트랜지스터(M2)에 대해 ZVS 조건이 이론적으로 달성된다. 단계(1030)(시간 t₉)에서, 트랜지스터(M2)는 제2 턴온 지연 기간 후에 턴온된다. 단계(1032)는 단계(1012)로 이어지는 다음 사이클을 시작하는 트랜지션이다.

도 10b는 도 10a에서 설명된 프로세스(1000)의 타이밍도를 도시한다. 이 다이어그램은 이벤트를 나타내는 수직선으로 표시된 전류 I₁ 파형을 보여준다. 이들 수직선은 도 10a에서 설명된 단계들에 대응하도록 표시되어있다. 또한, 위상 지연 마커들(1034, 1036, 1038, 1040)이 도시되고 계산된다. 시간 t₀에서, 상승 전류(I₁)의 부호전환은 부호전환 검출기(910)를 사용하여 검출된다. 시간 t₁에서, 스위칭 엘리먼트(M2)는 스위치 온(논리 1)되고 이전 사이클이 종료된다. 시간 t₂에서, 위상 지연(1034)은 대략 이고 PWM1은 스위치 오프된다(논리 0). 시간 t₃에서, 부호전환 검출기(910)를 사용하여 하강 전류 I₁의 부호전환이 검출된다. 시간 t₄는 I₁ 전류에 대한 이론적인 M1 바디 다이오드 전도를 표시하고, 여기서 위상 지연(1036)은 대략 2π-이다. 시간 t₅에서 모든 동작 조건에 대해 ZVS가 보장되도록 지연 T_delay(t₄와 t₅ 사이) 후에 PWM1이 스위칭 온된다(논리 1). 시간 t₆에서, 위상 지연(1038)은 대략 π+이고, PWM2는 스위칭 오프된다(로직 0). 시간 t₇에서, 부호전환 검출기(910)를 사용하여 하강 전류 I₁의 부호전환이 검출된다. 시간 t₈은 사인파 I₁ 전류에 대한 이론적 M2 바디 다이오드 전도를 표시한다. 시간 t₉에서, PWM1은 모든 동작 조건에 대해 ZVS가 보장되도록 지연 T_delay(t₈과 t9 사이) 후에 스위치 온된다. 신호 PWM1(1042) 및 PWM2(1044)의 스위칭 온(설정) 및 스위칭 오프(리셋)는 타임 스탬프(t₀ 내지 t₉)와 일치하는 것으로 도시된다.

도 10c는 PWM 커패시터의 제어를 위한 다른 예시적인 프로세스(1050)의 흐름도를 도시한다. 일부 예에서, 예시적인 프로세스(1050)는 하나 이상의 처리 장치(예를 들어, 프로세서 또는 마이크로 컨트롤러) 또는 컴퓨팅 장치를 사용하여 실행되는 컴퓨터 실행 가능 명령어로서 제공될 수 있다. 일부 예에서, 프로세스(1050)는 예를 들어 ASIC 또는 FPGA 컨트롤러와 같은 유선 전기 회로에 의해 실행될 수 있다. 프로세스(1050)는 예를 들어 컨트롤러(902)에 의해 실행될 수 있다. 프로세스(1050)는 도 10b에 도시된 시간 및 이벤트를 참조하여 기술된다.

단계(1052)는 스위칭주기의 사이클을 시작한다. 단계(1054)(시간 t₀)에서, 컨트롤러(902)는 예를 들어 부호전환 검출기(910)로부터 부호전환 검출 신호를 수신함으로써 입력 전류 I₁의 제1 부호전환을 검출한다. 단계(1056)에서, 컨트롤러는 턴오프 지연 기간을 판정한다. 예를 들어, 턴오프 지연 기간은 입력 위상 와 같은 입력 값에 기초하여 판정될 수 있다. 즉, 입력 값은 턴 오프 지연 기간의 길이를 제어한다. 예를 들어, 턴오프 지연은 다음과 같은 방법으로 계산할 수 있다:

.

턴 오프 지연 기간은 컨트롤러가 각각의 부호전환 검출로부터 트랜지스터(M1 또는 M2) 중 하나를 스위칭 오프할 때까지 대기하는 시간 기간을 나타낸다. 일부 구현 예에서, 턴오프 지연 기간은 커패시터(C1)의 유효 임피던스를 판정한다.

단계(1058)(시간 t₂)에서, 제1 트랜지스터(M1)는 입력 전류(I₁)의 제1 부호전환으로부터 턴오프 지연 기간 후에 턴오프된다. 이것은 PWM1 신호가 논리 0으로 떨어지는 것으로 도 10b에 도시된다. 단계(1060)에서, 컨트롤러(902)는 트랜지스터(M1) 스위칭 오프와 입력 전류(I₁)의 후속(제2) 부호전환 검출(시간 t₃) 사이의 경과 시간을 측정한다. 경과 시간은 시간(t₂)와 시간(t₃) 사이의 간격으로 도 10b에 표시된다. 예를 들어, 컨트롤러(902)는 트랜지스터(M1)가 스위칭 오프될 때 카운터 또는 타이머를 시작하고 다음 부호전환이 검출될 때 경과 시간을 측정할 수 있다.

단계(1062)(시간 t₃)에서, 컨트롤러(902)는 예를 들어 부호전환 검출기(910)로부터 부호전환 검출 신호를 수신함으로써 입력 전류 I₁의 제2 부호전환을 검출한다. 단계(1064)에서 컨트롤러(902)는 경과 시간에 기초하여 제1 턴온 카운터를 설정한다. 예를 들어, 턴온 카운터는 경과 시간으로부터 카운트 다운하도록 설정되거나 경과 시간을 측정한 카운터를 역전시켜 0으로 카운트 다운할 수 있다. 컨트롤러(902)는 턴온 타이머를 사용하여 커패시터(C1) 양단의 전압이 언제 0으로 복귀하는지를 추정한다. 예를 들어, 하기의 도 11a 내지 도 11f에 도시된 바와 같이, 커패시터(C1) 양단의 전압 상승 및 하강은 입력 전류(I₁)의 부호전환 포인트에 대해 전체적으로 대칭이다. 따라서, 컨트롤러(902)는 트랜지스터를 차단하는(전압이 크기가 증가할 때) 것과 후속하는 제로 전류 크로싱(전압이 피크에 도달할 때) 사이(예를 들어, t₂-t₃) 및 후속하는 제로 전류 크로싱과 추정된 ZVS 시간 사이(예를 들어, t₃-t₄)의 대칭적인 시간 간격을 카운팅함으로써 트랜지스터(예를 들어, 트랜지스터(M1))를 턴온하기 위한 이론적인 ZVS 시간(예를 들어, 시간 t₄)을 추정할 수 있다.

단계(1066)에서, 컨트롤러(902)는 턴온 카운터가 만료한 후(예를 들어, 턴온 카운터에 의해 측정된 제2 지연 기간 후에) 제1 트랜지스터(M1)를 다시 턴온시킨다. 이것은 PWM1 신호가 논리 1로 상승함으로써 도 10b에 도시된다. 턴온 카운터는 이론적인 ZVS 시간을 추정하기 위해 사용되기 때문에, 컨트롤러(902)는 제로 전압이 달성되는 것을 보장하기 위해 트랜지스터(M1)를 다시 켜기 전에 추가적인 지연(T_delay)을 통합할 수 있다. 추가적인 지연(T_delay)은 시간 t₄와 t₅ 사이의 간격에 의해 도 10b에 도시된다. 추가적인 지연(T_delay)은 미리 결정된 고정 지연 기간(예를 들어, ≤300ns, ≤500ns, ≤800ns, 또는 ≤1000ns)일 수 있다. 일부 구현 예에서, 추가 지연 T_delay은 추정된 ZVS 시간과 바디 다이오드 전도 센서와 같은 센서를 사용하는 제로 전압 조건을 검출하는 것 사이의 지연이 될 수 있다. 예를 들어, 컨트롤러(902)는 (도 22를 참조하여 후술되는 것과 같은) 바디 다이오드 전도 센서로부터의 신호에 응답하여 트랜지스터(M1)를 다시 턴온시킬 수 있다. 예를 들어, 바디 다이오드 전도 센서는 트랜지스터(또는 관련된 역 병렬 다이오드)를 통한 바디 다이오드 전도 감지를 검출하는 데 사용할 수 있다. 컨트롤러(902)는 커패시터 양단의 제로 전압 조건이 달성되었다는 표시로서 바디 다이오드 전도를 사용할 수 있다.

단계(1068)(시간 t₆)에서, 제2 트랜지스터(M2)는 입력 전류(I₁)의 제2 부호전환으로부터 턴오프 지연 기간 후에(예를 들어, 시간 t₃에서) 턴오프된다. 이것은 PWM2 신호가 논리 0으로 떨어짐으로써 도 10b에 도시된다. 단계(1070)에서, 컨트롤러(902)는 트랜지스터(M2) 스위칭 오프와 입력 전류(I₁)의 후속(제3) 부호전환을 검출하는 것 사이의 경과 시간(시간 t₇)을 측정한다. 경과 시간은 시간 t₆과 t₇ 사이의 간격에 의해 도 10b에 도시된다. 예를 들어, 컨트롤러(902)는 트랜지스터(M2)가 스위치 오프될 때 카운터 또는 타이머를 시작할 수 있고 다음 부호전환이 검출될 때 경과 시간을 측정할 수 있다.

단계(1072)(시간 t₇)에서, 컨트롤러(902)는 예를 들어 부호전환 검출기(910)로부터 부호전환 검출 신호를 수신함으로써 입력 전류(I₁)의 제3 부호전환을 검출한다. 단계(1074)에서, 경과 시간에 기초하여 제2 턴온 카운터를 설정한다. 예를 들어, 제2 턴온 카운터는 경과 시간으로부터 카운트 다운하도록 설정하거나 경과 시간을 측정한 카운터를 역전시켜 0으로 카운트 다운할 수 있다. 컨트롤러(902)는 턴온 타이머를 사용하여 커패시터(C1) 양단의 전압이 언제 0으로 복귀하는지를 추정한다. 따라서, 컨트롤러(902)는 (전압이 크기가 증가할 때) 트랜지스터를 셧오프하는 것과 후속하는 제로 전류 크로싱(전압이 피크에 도달할 때) 사이(예를 들어, t₆-t₇) 및 후속하는 제로 전류 크로싱과 추정된 ZVS 시간 사이(예를 들어, t₇-t₈)의 대칭적인 시간 간격을 카운팅함으로써 트랜지스터(예를 들면, 트랜지스터(M2))를 턴온하는 이론적인 ZVS 시간(예를 들어, 시간 t₈)을 추정할 수 있다.

단계(1076)에서, 컨트롤러(902)는 제2 턴온 카운터가 만료한 후(예를 들어, 턴온 카운터에 의해 측정된 제2 지연 기간 후에) 제2 트랜지스터(M2)를 다시 턴온시킨다. 이것은 PWM2 신호가 논리 1로 상승함으로써 도 10b에 도시된다. 턴온 카운터는 이론적인 ZVS 시간을 추정하기 위해 사용되기 때문에, 컨트롤러(902)는 제로 전압이 달성되는 것을 보장하기 위해 트랜지스터(M2)를 다시 턴온하기 전에 추가적인 지연(T_delay)을 통합할 수 있다. 추가적인 지연(T_delay)은 시간 t₈과 시간 t₉ 사이의 시간 간격에 의해 도 10b에 도시된다. 상술한 바와 같이, 추가적인 지연(T_delay)은 미리 결정된 고정 지연 기간(예를 들어, ≤300ns, ≤500ns, ≤800ns, 또는 ≤1000ns)일 수 있다. 일부 구현 예에서, 추가적인 지연(T_delay)은 추정된 ZVS 시간과 바디 다이오드 전도 센서와 같은 센서를 사용하여 제로 전압 조건을 검출하는 것 사이의 지연이 될 수 있다. 단계(1078)는 단계(1058)로 이어지는 다음 사이클을 시작하는 트랜지션이다.

도 11a 내지 도 11f는 PWM 커패시터의 제어의 디지털 구현의 예시적인 실시 예로부터의 측정을 나타낸다. 측정은 약 500V/div의 인버터(202)의 출력에서의 절대 전압 V_ab(802), 약 20A/div의 입력 전류 I₁(804), 커패시터 C1에서의 대략 100V/div의 전압 VC1(806) 및 게이트(g1)와 기준(s) 사이의 10V/div 전압 측정 V_gs1(808)을 포함한다. 이 실시 예에서, 전력 레벨은 대략 6kW와 12kW 사이에서 유지된다. 위상 지연 가 조정되면, 유효 커패시턴스가 변경된다(V_C1로 표시). 도 11a는 180°의 위상 를 도시한다. 도 11b는 140°의 위상 를 도시한다. 도 11c는 120°의 위상 를 도시한다. 도 11d는 110°의 위상 를 도시한다. 도 11e는 100°의 위상 를 도시한다. 도 11f는 90°의 위상 를 도시한다.

보호 및 진단

도 12는 스위칭 엘리먼트(M1, M2) 및 보호/진단 기능에 의해 제어되는 등가 커패시턴스를 갖는 PWM 제어 커패시터(C1)의 예시적인 혼합 신호 구현 예(1200)를 도시한다. 일부 구현 예에서, 컨트롤러(1202), 변조기(1204) 및 전력 스테이지(1206)는 상술한 실시 예들에 대한 일부 공통점을 가질 수 있다. 전력 스테이지(1206)는 커패시터(C1) 및 스위칭 엘리먼트(M1, M2) 및 커패시터(C1)를 통과하는 전류를 감지하기 위한 전류 센서(1208)를 포함한다. 전류 센서(1208)는 보호/진단 회로(1210), 피크 검출기(1212) 및 부호전환 검출기(1214) 중 하나 이상에 제공될 수 있는 커패시터 전류 정보(CS1, CS2)를 제공한다. 구현 예들은 모두, 전류 센서 정보(CS1, CS2)를 수신하는 회로의 전부, 또는 그의 임의의 조합을 포함하거나, 또는 포함하지 않을 수 있다.

변조기(1204)는 상술한 것과 유사할 수 있는 기준 전압 발생기(1217) 및 대역 통과 필터 또는 적분기(1218)를 포함할 수 있다. 전력 스테이지(1206)는 신호 분리 회로(1222) 및 게이트 드라이버(1224)를 포함할 수 있으며, 이는 상술한 것과 유사할 수 있다.

도 13a는 도 12의 피크 검출기(1212)로서 제공되는 예시적인 피크 검출기(1300)를 도시한다. 도 13a에 도시된 예시적인 피크 검출기(1300)는 바이폴라(예를 들어, +5V 및 -5V) 전압 공급을 사용한다. 도시된 구현 예에서, 피크 검출기(1300)는 저역 통과 필터링 및 히스테리시스를 갖는 연산 증폭기 차등화기(1302) 및 부호전환 회로(1304)를 포함한다. 피크 검출기(1300)는 전류 센서(1208)(도 12)로부터 커패시터 전류 정보(CS1, CS2)를 수신하고 도 13b에 도시된 바와 같이 입력 전류 최대 신호(CF) 및 최소 신호(CR)를 출력한다. 일부 구현 예에서, CF의 상승 에지는 입력 전류 최대치에 대응하고 CR의 상승 에지는 입력 전류 최소치에 대응한다.

도 13c는 도 12의 피크 검출기(1212)로서 제공되는 예시적인 피크 검출기(1300)를 도시한다. 도 13c에 도시된 예시적인 피크 검출기(1300)는 단극성(예를 들어, +3.3V) 전압 공급을 사용한다. 도시된 구현 예에서, 피크 검출기(1300)는 저역 통과 필터링 및 히스테리시스를 갖는 1.5V DC 바이어스 회로(1303) 및 부호전환 회로(1304)를 포함한다. 피크 검출기(1300)는 전류 센서(1208)(도 12)로부터 커패시터 전류 정보(CS1)(또는 CS2)를 수신하고 입력 전류 최대 신호(CF)를 출력한다. 일부 구현 예에서, CF의 상승 에지는 입력 전류 최대에 대응한다. 또한 CS1 전류 측정과 같은 AC 파형은 +1.5V dc 전압 바이어스로 정규화된다. DC 전압 바이어스는 예를 들어 저항 분배기, 전압 레퍼런스, 션트 및 레귤레이터, 연산 증폭기, DC-DC 컨버터 또는 이들의 조합을 사용하여 생성될 수 있다. 비교기의 각 출력의 기울기는 부하 저항 및 커패시터로 제어할 수 있다.

또한, 도 14a 및 도 14b는 보호/진단 회로(1210)에서 CSOK로서 도 12에 도시된 전류 성형 OK(CSOK) 진단을 위한 예시적인 회로 구현 예를 도시한다. PWM 커패시터 시스템의 구현은 여기에 기술된 보호/진단 기능의 전부 또는 그의 임의의 조합을 포함하거나, 포함하지 않을 수 있다. 또한, 여기에 기술된 보호/진단 기능의 전부 또는 일부, 또는 임의의 조합은 임의의 적합한 프로그램 가능 장치를 포함하여 하드웨어 및 소프트웨어의 임의의 조합으로 구현될 수 있다.

CSOK 회로는 입력 전류가 제로에서 불연속없이 "사인파"인지 여부를 검사한다. 도시된 실시 예에서, 커패시터 전류 정보(CS1, CS2)는 각각의 양 및 음의 임계치(도 14b)와 비교되고 CF 및 CR 신호에 의해 래치되는 전류 정보 신호 CS_SE(도 14a)를 출력하는 연산 증폭기에 제공된다. 래치 출력은 논리적으로 OR 되어 CSOKF 신호를 제공하며, 이는 도 14c의 파형도에 도시된다. CSOK 회로는 연속적인 입력 전류 최대치 및 최소치를 검사하여 이들 중 하나가 예를 들어 약 0.5-10A로 설정될 수 있는 지정된 임계 값보다 작은 지 여부를 판정한다. 연속 최대값 및 최소값 중 하나가 각각의 임계 값보다 큰 경우, CSOKF 신호는 입력 전류가 허용 가능한 형상을 가진다는 것을 나타내는 것으로 풀 다운된다.

또한, 도 15는 보호/진단 회로(1210)에서 OCP로서 도 12에서 볼 수 있는 예시적인 과전류 보호 회로를 도시한다. 예시된 실시 예에서, OCP 회로는 입력 전류가 각각의 양 및 음의 임계치(OCL+, OCL-)보다 큰지를 검사하는 각각의 비교기에 제공되는 CS_SE 신호(도 14a)를 사용한다. 비교기 출력은 논리적으로 OR'되고 출력은 마이크로 컨트롤러가 오류 신호(OCEF- 과전류오류 플래그)를 읽을 수 있도록 오류 신호를 래치하는 데 사용된다.

도 15a는 OCP+가 26A로 설정되고 OCP-가 -26A로 설정된 예시적인 파형을 도시한다. 도시된 바와 같이, 서브플롯(I)은 입력 전류를 도시하고, 서브플롯(II)은 비교기로부터 출력된 OECF+ 및 OECF- 신호를 나타내고, 서브플롯(III)은 입력 전류가 약 +/-26A를 초과할 때 설정된(래치 출력) OCEF 신호를 보여준다.

도 16은 도 12의 보호/진단 회로(1210)에서 IOCP로서 표현되는 증분 과전류 보호 회로의 예를 도시한다. 일부 구현 예에서, IOCP 회로는 입력 전류가 지수 포락선(exponential envelope)으로 증가하는 큰 과도현상(transiect)을 검출한다. 이해할 수 있는 바와 같이, 이러한 과도현상은 전형적으로 시스템의 결함에 의해 야기된다.

도시된 실시 예에서, 상술된 CS_SE는 최대 및 최소 전류 레벨의 입력을 갖는 일련의 비교기에 제공된다. 비교기 출력은 CF, CR 신호로 래칭되며 래치 출력은 결합되어 과전류 상태를 식별한다.

도 16a의 파형도에 도시된 바와 같이, 연속 최대 및 최소 전류 레벨이 모니터링된다. 연속 최대 및 최소 레벨 사이의 전류 레벨 차이가 임계 값보다 큰 경우 오류 신호 OCEF_diff는 컨트롤러에 의해 리셋될 때까지 래치된다. 서브플롯(I, II, III)은 각각 상술한 바와 같이 예시적인 입력 전류, CF 및 CR 신호를 각각 도시한다. 서브플롯(IV)은 CF 신호에 의해 래치된 최대 전류 레벨을 검출하기 위한 비교기 출력의 값인 예시적인 A 신호를 나타내고, 서브플롯(V)은 CR 신호에 의해 래치된 최소 전류 레벨을 검출하기 위한 비교기 출력의 값인 예시적인 C 신호를 나타낸다. 서브플롯(VI)은 A와 C 신호의 논리적 AND에 해당할 수 있는 OCED_diff 신호의 예를 보여준다.

도 17은 도 12의 보호/진단 회로(1210)에서 OVP로 표현되는 예시적인 과전압 보호 회로를 도시한다. 일반적으로 OVP 회로는 이전 사이클로부터의 정보를 사용하여 현재 사이클에서의 과전압 상태로부터 보호한다. 일부 구현 예에서, 스위칭 엘리먼트에 대한 구동 PWM 신호의 턴오프 에지를 지연시킴으로써, MOSFET과 같은 스위칭 엘리먼트의 조기 턴오프가 방지된다.

도 17a는 도시된 바와 같이, 입력 전류, CF 신호, 지연된 CF 신호 및 전압 부호전환 신호를 포함하는 예시적인 파형을 도시한다. PWM_1은 지연되어 전류 사이클에서의 과전압 상태로부터 보호하기 위해 스위칭 엘리먼트를 스위칭 오프하는 것을 지연시키는 신호 C1을 생성한다.

일부 구현 예에서, 보호/진단 회로(1210)는 측정된 온도가 주어진 임계 값을 초과하면 오류 신호를 생성할 수 있는 온도 센서를 갖는 과열 보호(OTP)를 더 포함할 수 있다.

도 18a는 도 12의 부호전환 검출기(1214)에 대응할 수 있는 부호전환 검출기의 예시적인 구현 예를 도시한다. 부호전환 검출기의 이러한 예시적인 구현은 도 5a에 도시된 부호전환 검출기의 변형된 버전 또는 상이한 버전일 수 있다. 부호전환 검출기는 차동 출력 신호(V_ZC ₊, V_ZC)를 생성할 수 있다.

도 19는 도 16에서의 대역 통과 필터 또는 적분기(1618)에 대응할 수 있는 대역 통과 필터/적분기 또는 램프 생성 회로의 예시적인 구현을 도시한다. 램프 생성 회로의 이러한 예시적인 구현은 도 5a의 램프 생성기(508)의 변형된 버전 또는 상이한 버전일 수 있다. 대역 통과 필터/적분기는 도 5b, 서브플롯(III)에 도시된 램프 신호와 같은 램프 신호를 생성할 수 있다.

도 20은 도 12의 PWM 신호 발생 회로(1220)에 대응할 수 있는 PWM 신호 발생기의 예시적인 구현을 도시한다. PWM 신호 생성기의 이러한 예시적인 구현은 도 5a의 변조기(404) 내의 PWM 생성회로의 변형된 버전 또는 상이한 버전일 수 있다. 상술한 바와 같이, PWM 신호 발생기는 도 12의 M1, M2와 같은 스위칭 엘리먼트에 대한 구동 신호를 생성할 수 있다.

도 21은 도 12의 시스템과 일부 공통점을 가질 수 있는 보호/진단 기능을 포함하는 예시적인 디지털 구현(2100)을 도시한다. 도시된 실시 예에서, 컨트롤러(2102)는 도 12와 관련하여 도시된 것과 유사할 수 있는 피크 검출기(2106) 및 부호전환 검출기(2108)를 포함하는 변조기(2104)의 일부를 형성한다. 피크 검출기(2106) 및 부호전환 검출기(2108)는 전력 스테이지(2120)로부터 센서 출력 신호(CS1, CS2)를 수신할 수 있다. 변조기(2104)는 도 12 및/또는 도 13-20에 도시된 보호/진단 회로(1210) 기능의 모두, 또는 그의 조합을 포함하고, 또 포함하지 않을 수 있다 도시된 실시 예에서, 보호 회로(2110)는 과전압 보호(OVP)(2112) 및 과열 보호(OTP)(2114)를 포함할 수 있다. 일부 구현 예에서, OVP(2112) 및 OTP(2114)는 예를 들어 도 12 및 도 17와 함께 도시되고 상술된 기능과 유사할 수 있다. 일부 구현 예에서, 마이크로 컨트롤러(2102)는 혼합 신호 구현의 기능의 일부 또는 전부를 수행하도록 구성되거나 프로그래밍될 수 있다는 것에 유의하라. 일부 기능의 경우, 유사한 기능을 달성하기 위해 추가 하드웨어가 필요할 수 있다. 예를 들어, 마이크로 컨트롤러(2102)로 프로그래밍될 수 있는 기능은 과전류 보호(OCP), 증분 과전류 보호(iOCP), 전류 성형 OK(CSOK) 및/또는 대역 통과 필터/적분기일 수 있다.

전력 스테이지(2120)는 신호 분리 회로(1222) 및 게이트 드라이버(1224)를 포함할 수 있으며, 이는 상술한 것과 유사할 수 있다. 전력 스테이지(2120)는, 예를 들어, 상술한 바와 같이, 커패시터(C1) 및 스위칭 엘리먼트(M1, M2) 및 커패시터(C1)를 통과하는 전류를 감지하고 전류 정보 신호(CS1, CS2)를 제공하는 전류 센서를 포함할 수 있다.

자동 제로 전압 스위칭 제어

일부 구현 예에서, PWM 제어 커패시터를 갖는 시스템은 자신의 스위치(예를 들어, MOSFET)의 제로-전압 스위칭을 위한 강화된 회로를 포함한다. 일부 구현 예에서, 자동 ZVS 구현은 상대적으로 현저한 신호 과도 상태에서 ZVS를 제공하여 PWM 제어 커패시터와 관련된, 스위칭 엘리먼트, 예를 들어 MOSFET의, 브레이크 다운을 감소 또는 제거한다. 일부 구현 예에서, 바디 다이오드 전도 센서는 스위칭 엘리먼트 내의 바디 다이오드 전도를 검출하고 하기에서 더 상세히 설명되는 바와 같이 스위칭 엘리먼트 제어 신호에 영향을 미친다.

도 22는 스위칭 엘리먼트(M1, M2 및 ZVS) 기능에 의해 제어되는 등가 커패시턴스를 갖는 PWM 제어 커패시터(C1)의 예시적인 혼합 신호 구현 예(2200)를 나타낸다. 일부 구현 예에서, 컨트롤러(2202), 변조기(2204) 및 전력 스테이지(2206)는 상술한 실시 예들에 대한 일부 공통점을 가질 수 있다. 전력 스테이지(2206)는 커패시터(C1) 및 내부 또는 외부 바디 다이오드(D1, D2) 및 커패시터(C1)를 통과하는 전류를 감지하기 위한 전류 센서(2208)를 포함할 수 있는 스위칭 엘리먼트(M1, M2)를 포함한다. 전류 센서(2208)는 예를 들어 변조기(2204)에서 부호전환 검출기(2214)에 제공될 수 있는 커패시터 전류 정보(CS1, CS2)를 제공한다.

일부 구현 예에서, 전력 스테이지(2206)는 M1 또는 M2 MOSFET과 같은 스위칭 엘리먼트의 바디 다이오드, 예를 들어 D1, D2의 전도를 검출할 수 있는 바디 다이오드 전도 센서(2215)를 포함한다. 이하 보다 상세하게 설명되는 바와 같이, 노드(s1, s2)에서 감지 저항기(Rdcs) 양단의 전압이 바디 다이오드 전도 센서(2215)에 제공될 수 있다.

변조기(2204)는 기준 전압 발생기(2218), 부호전환 검출기(2214)에 결합된 대역 통과 필터 또는 적분기(2220), 및 위에서 설명한 것과 유사할 수 있는 스위칭 엘리먼트(M1, M2)에 대한 제어 신호를 생성하는 PWM 신호 발생기(2222)를 포함할 수 있다. 전력 스테이지(2206)는 바디 다이오드 전도 센서(2215)뿐만 아니라, 상술한 것과 유사한 신호 절연 회로(2224) 및 게이트 드라이버(2226)를 포함할 수 있다. ZVS 회로(2230)는 변조기(2204)와 전력 스테이지(2206) 사이에 제공될 수 있다. 일부 구현 예에서, 바디 다이오드 전도 센서(2215)는 컨트롤러 인터페이스(2203)를 통해 컨트롤러(2202)에 결합될 수 있다.

도 23a는 도 22의 부호전환 검출기(2214)에 대응할 수 있는 부호전환 검출기의 예시적인 구현 예를 도시한다. 부호전환 검출기(2214)는 입력으로서 커패시터 전류 정보 신호(CS1, CS2)를 수신하고 출력 신호(CP)를 생성한다. 출력 신호(CP)는 컨트롤러(2202)에 제공된다. 예를 들어, 신호(CP)의 상승 에지 및 하강 에지는 커패시터 전류의 부호전환을 나타낸다. 일부 구현 예에서, 부호전환 검출기(2214)는 도 18에 도시된 바와 같이 그리고 상술한 바와 같이 구성될 수 있다.

도 23a에 도시된 예시적인 부호전환 검출기(2214)는 단극성(예를 들어, +3.3V) 전압 공급장치를 사용한다. 일부 구현 예에서, 부호전환 검출기(2214)는 바이폴라(예를 들어, +5V 및 -5V) 전압 공급장치를 사용하도록 구성될 수 있다(예를 들어, 도 18에 도시된 바와 같이). 또한, 비교기는 오류 전류 펄스 검출을 방지하는 히스테리시스를 포함할 수 있다. 또한 전류 측정과 같은 AC 파형을 +1.5V dc 전압 바이어스로 정규화할 수 있다. DC 전압 바이어스는 예를 들어 저항 분배기, 전압 레퍼런스, 션트 및 레귤레이터, 연산 증폭기, dc-dc 컨버터 또는 이들의 조합을 이용하여 생성될 수 있다. 비교기 출력의 기울기는 부하 저항 및 커패시터에 의해 제어될 수 있다.

도 23b는 도 22의 바디 다이오드 전도 센서(2215)의 예시적인 실시 예를 도시한다. 도 23a에 도시된 예시적 바디 다이오드 전도 센서(2215)는 바이폴라(예를 들어, +5V 및 -5V) 전압 공급장치를 사용한다. 일부 구현 예에서, 바디 다이오드 전도 센서(2215)는 단극성(예를 들어, 3.3 V) 전압 공급장치를 사용하도록 구성될 수 있다. 상술한 바와 같이, 바디 다이오드 전도 센서(2215)는 감지 레지스터(Rdcs)의 각 단자에서의 노드(s1, s2)에서 전압을 수신한다(도 22). 일부 구현 예에서, 바디 다이오드 전도 센서(2215)는 제1 및 제2 입력을 가로질러 결합된 커패시터(C4)를 가지고, R7을 통해 노드(s2)에 결합된 제1 입력 및 R8을 통해 노드(s1)에 결합된 제2 입력을 갖는 레일-투-레일 비교기(2302)를 포함한다. 비교기(2302)는 R9 및 R10을 통해 비교기의 입력으로 피드백되는 차동 출력 Vp, Vn을 제공한다.

일 실시 예에서, 스위칭 엘리먼트(M1, M2)가 MOSFET로서 제공되는 경우, 예를 들어 M1에 대한 바디 다이오드가 통전하기 시작할 때, 감지 저항기(Rdcs)의 전류 펄스가 검출된다. 컴포넌트(R7, R8 및 C4)는 M1(또는 M2) 전류의 링잉으로 인한 잡음을 줄이기 위해 저역 통과 필터를 형성한다. 컴포넌트(R7, R8, R9, R10)는 오류 전류 펄스 검출을 방지하는 비교기(2302)에 대한 히스테리시스를 제공한다. 출력 V_n의 상승 에지는 전도의 M1 바디 다이오드 시작 검출에 해당하고 출력 V_p의 상승 에지는 전도의 M2 바디 다이오드 시작 검출에 해당한다. 일부 구현 예에서, 출력 V_n 및 V_p는 상보 신호이다.

도 24a-24e는 본 발명의 예시적인 실시 예에 따른 자동 ZVS에 대한 예시적인 파형을 도시한다. 도 24a는 M1 양단의 전압에 대응하는 전압 V(V_cap+, s1)(도 22 참조)에 대한 파형을 도시하고, 도 24b는 M2 양단의 전압인 파형 V(V_cap-, s2)를 도시한다. 도 24c는 감지 저항 Rdcs(도 22 참조) 양단의 전류 I(Rdcs)를 도시한다. 위에서 언급했듯이, 바디 다이오드 전도가 시작되면, 감지 저항 Rdcs에서 전류 펄스가 감지된다. 도시된 실시 예에서, 시간 t₁에서 M2(도 24b 참조)는 바디 다이오드 전도를 시작하고, M2 전압은 바디 다이오드 전도가 감지 저항(Rdcs)을 가로 질러 전류 펄스를 생성하는 M2 전압을 클램핑함에 따라 거의 제로로 강하한다. 시간 t₂에서, M2는 도 24e에 도시된 바와 같이 M2 게이트 구동 신호(PWM2, s12(도 22 및 도 23 참조)에 걸친 전압)에 의해 턴온된다. 도 24d는 M1에 대한 게이트 구동 신호를 도시한다. 알 수 있듯이 Rdcs의 전류 펄스는 M1, M2 스위칭 엘리먼트의 바디 다이오드 전도에 해당한다. 바디 다이오드 전도 시간인 td는 t₂-t₁에 해당한다. 또한 MOSFET 채널의 전압 강하가 바디 다이오드 D1, D2의 전압 강하보다 낮기 때문에 바디 다이오드 전도 시간(td)이 짧을수록 손실이 감소할 수 있다. 일부 구현 예에서, 자동 ZVS는 해당 스위치(예를 들어, M1/M2)가 턴온할 수 있을 때까지 M1 또는 M2 전압 검출이 0이 될 때까지 대기한다.

도 25a-25c는 예시적인 자동 ZVS 구현을 위한 추가의 예시적인 파형을 도시한다. 도 25a는 커패시터 C1(V(V_cap ₊, V_cap _-)) 양단의 전압을 도시한다. 시간 t_zva에서 C1에 걸리는 제로 전압이 달성되고, 이는 도 25b에 도시된 바와 같이 M1 또는 M2의 바디 다이오드 전도에 의해 야기된 감지 저항 Rdcs 양단의 전류 펄스에 대응한다. 상술한 바와 같이, 전류 펄스는 도 25c에 도시된 비교기(2302)(도 23)의 출력 V(V_n)의 변화를 초래한다.

도 26은 도 5a의 변조기와 유사성을 갖는 예시적인 변조기 회로 구현을 도시한다. 프로그래밍 가능 장치 및 하드웨어와 소프트웨어 간의 다양한 파티션을 포함할 수 있는 다른 회로 구현이 가능하다. 도 26의 변조기의 동작은 다음에서 간단히 설명한다.

저항(R1)은 전류 신호(CS1, CS2)(도 22 참조)를 전류로부터 전압 신호로 변환한다. 컴포넌트(R13, R14, R6, R21, Cf1, Cf2) 및 비교기(CMP)는 부호전환 검출기를 형성하며, 그 동작은 상술한 바와 같다. 컴포넌트(R13, R14, Cf1, Cf2)는 공통 모드 및 차동 모드 노이즈를 감쇠시키는 저역 통과 필터를 형성하며 R13, R14, R6 및 R21은 부호전환 검출기에서 히스테리시스를 제공한다. 컴포넌트(R2, R4, Cd1, Cd2, R3, R5, C2, C3, Cdcf, Rdcf) 및 op amp(OA)는 대역 통과 필터/적분기를 포함한다. 적분기 기능은 구형파 신호 Vzc = V_zc- - V_zc+를 삼각 파형(V_ramp)으로 변환한다. 대역 통과 필터 기능은 노이즈의 영향을 제한한다. 일부 구현 예에서는 V_ref = V_{ref +} = -V_ref이고, 여기서 V_ref는 전력 MOSFET으로서 제공될 수 있는 M1, M2에 대한 게이트 드라이버 신호 및 PWM 커패시터(C1)의 등가 임피던스의 턴오프 에지를 결정한다. PWM 생성 회로는 PWM_M1n, PWM_M1, PWM_M2n 및 PWM_M2를 출력한다.

도 27a-27e는 ZVS에 대한 변조기 동작에 대한 예시적인 파형을 도시한다. 도 27a는 전류 파형(I(L3))을 도시하고, 이는 예를 들어 도 2의 인덕터(L3s)를 통과하는 전류이다. 도 27b는 도 27c에 도시된 삼각 램프 신호 V(V_ramp)의 고 피크 및 저 피크에서 부호전환 검출을 포함하는 부호전환 검출기(도 26 참조)의 차동 출력(V_zc+, V_zc-)을 도시하고, 이는 대역 통과 필터/적분기로부터 출력된다. 도 27d는 PWM 신호 생성 회로(도 26)로부터 출력된 M1 게이트 구동 신호 V(pwm_m1)를 도시한다. 도 27e는 커패시터(C1) 양단의 전압을 도시한다. 알 수 있듯이 M1은 C1 양단의 전압이 0V에서 상승하는 시간에 턴오프된다.

도 28a 및 28b는 예시적인 실시 예들에서 ZVS를 달성하기 위한 예시적인 펄스 성형 및 논리 컨디셔닝 회로 구현을 도시한다. 도 28a는 도 26의 PWM 신호 생성기에 의해 출력된 신호 PWM_M1 및 PWM_M2를 수신하는 펄스 성형 회로(2800)를 도시한다. 펄스 성형 회로(2800)는 신호 PWM_M1 및 PWM_M2의 턴온 에지를 지연시킨다.

도 28은 예를 들어 컨트롤러로부터의 인에이블 신호(Ton_cond)로서의 제1 입력 및 도 23의 비교기(2302)에 의해 제공될 수 있는 제2 입력(V_n)을 갖는 논리 AND 게이트(A3)를 갖는 회로를 도시한다. 상술한 바와 같이, 출력의 상승 에지, V_n은 전도의 M1 바디 다이오드 시작 감지에 대응하고, 출력의 상승 에지, V_p는 전도의 M2 바디 다이오드의 검출에 대응한다. AND(A3) 출력은 컨트롤러에 의해 활성화된 신호 V_n인 신호 V_ne이다. 유사하게, AND 게이트(A4)는 인에이블 신호(V_pe)를 생성한다. 컨트롤러는 턴온 또는 턴오프 자동 ZVS 기능뿐만 아니라 PWM 커패시터 C1 스위칭 엘리먼트 M1, M2를 턴온 또는 턴오프할 수 있음을 이해할 것이다.

M1 펄스 성형 게이트 구동 신호(PWM_1_PS) 및 V_ne 신호는 M1 게이트 구동 신호(PWM_1)를 출력하는 논리 OR 게이트(A1)에 대한 입력으로서 제공된다. M2 지연된 게이트 구동 신호(PWM_2_PS) 및 V_pe 신호는 M2 게이트 구동 신호(PWM_2)를 출력하는 논리 OR 게이트(A2)에 대한 입력으로서 제공된다.

신호(PWM_M1 및 PWM_M2)는 PWM_1_PS 및 PWM_2_PS로 변경되어, V_n 및 V_p의 상승 에지 후에 시간 영역 파형에서의 자신들의 상승 에지가 발생하도록 한다. M1 게이트 드라이버 신호(PWM_1)의 상승 에지는 V_ne의 상승 에지에 의해 결정되는 반면, 하강 에지는 PWM_1_PS에 의해 결정된다. M2 게이트 드라이버 신호(PWM_2)의 상승 에지는 V_pe의 상승 에지에 의해 결정되는 반면, 하강 에지는 PWM_2_PS에 의해 결정된다.

또한, 도 29a는 전류 신호 I(L3)를 도시하고, 도 29b는 신호(PWM_M1)(도 28a의 회로(2800)로의 입력)의 전압 레벨을 도시하고, 도 29c는 PWM_1_PS*5의 전압 레벨을 나타내며 "*5"는 스케일링 계수를 나타낸다. 도 29d는 C1 양단의 전압 V(V_cap+, V_cap-)을 도시한다. 상술한 바와 같이, M1 게이트 구동 신호(PMW_M1)는 지연되어 M1 턴 온을 지연시켜 자동 ZVS가 완료되도록 허용한다.

도 30a-30f는 본 발명의 예시적인 실시 예에 따라 자동 ZVS를 갖는 커패시터 C1의 PWM 제어를 위한 예시적인 파형을 도시한다. 도 30a는 커패시터(C1) 양단의 전압 V(V_cap+, V_cap-)를 도시하고, 도 30b는 감지 저항(Rdcs)(도 25b)을 가로지르는 전류 펄스 I(Rdcs)를 도시하고, 도 30c(도 25c에도 도시됨)의 신호 V_n의 트랜지션을 가져와, M1이 턴온할 수 있게 한다. M1의 지연된 턴온은 도 30d에 V(pwm_1_ps)로서 도시되고, 그 생성은 도 28a에 도시된다. 변조기 및 펄스 성형(도 28a 및 도 28b 참조)은 M1을 턴오프하는 V(pwm_1_ps)의 펄스 에지를 결정한다. 도 30e는 도 28b에 도시된 바와 같이 V_n과 pwm_1_ps의 논리 OR로서 M1에 대한 게이트 구동 신호 V(PWM1, s12)를 나타낸다. 도 30f에 도시된 M2에 대한 게이트 구동 신호 V(PWM2, s12)는 유사한 방식으로 생성된다.

또한, 도 31a 및 도 31b는, 도 31c에 도시된 예시적인 테스트 회로에 대한 예시적인 결과들을 도시하고, 이는 도 2의 회로와 유사하다. 상술한 바와 같이, 커패시터 C3s(도 31c 참조)의 PWM은 자동 ZVS로 수행된다. 도 31a는 M1 및 M2용 실리콘 MOSFET 스위칭 장치에 대해, 자동 ZVS는 없는 것은 좌측에, 자동 ZVS가 있는 것은 우측에 도시한다. 도 31b는 좌측에는 자동 ZVS를 가진 M1 및 M2를 위한 실리콘 MOSFET 스위칭 장치에 대해 도시하고, 도 31a의 것과는 상이한 기준 전압 V_ref에 대해 자동 ZVS가 없는 것은 우측에 도시한다.

도 32는 도 31c의 회로에 대해 자동 ZVS를 가지지 않은(도 32의 좌측) 및 자동 ZVS를 가진(도 32의 우측) M1 및 M2에 대한 SiC MOSFET에 대한 전력 손실 감소를 도시한다. 알 수 있듯이 자동 ZVS는 약 16W의 전력 손실을 절감한다.

도 33은 ZVS 기능이 없는 동작(도 33의 좌측)과 비교하여 자동 ZVS(도 33의 우측)의 동작 동안 약 7.3 ℃의 온도 감소를 제공하는 SiC MOSFET으로서의 M1 및 M2의 열적 이미징을 나타낸다.

도 34는 여기에 설명된 처리의 적어도 일부를 수행할 수 있는 예시적인 컴퓨터(3400)를 도시한다. 컴퓨터(3400)는 프로세서(3402), 휘발성 메모리(3404), 비 휘발성 메모리(3406)(예를 들어, 하드 디스크), 출력 장치(3407) 및 그래픽 사용자 인터페이스(GUI)(3408)(예를 들어, 마우스, 키보드, 디스플레이)를 포함한다. 비휘발성 메모리(3406)는 컴퓨터 명령어(3412), 운영 시스템(3416) 및 데이터(3418)를 저장한다. 일 실시 예에서, 컴퓨터 명령어(3412)는 휘발성 메모리(3404)로부터 프로세서(3402)에 의해 실행된다. 일 실시 예에서, 아티클(3420)은 비 일시적인 컴퓨터 판독 가능 명령어를 포함한다.

개시된 기술이 소정의 바람직한 실시 예와 관련하여 기술되었지만, 다른 실시 예는 당업자에 의해 이해될 것이고, 본 발명의 범위 내에 있는 것으로 의도된다. 예를 들어, 무선 전력 전송과 관련된 설계, 방법, 컴포넌트의 구성 등은 다양한 특정 애플리케이션 및 그 예들과 함께 위에서 설명되었다. 당업자는 본원에 기재된 설계, 컴포넌트, 구성 또는 컴포넌트가 조합하여 또는 상호 교환적으로 사용될 수 있고, 상기 설명이 이러한 상호 교환 가능성 또는 컴포넌트의 조합을 여기에 기재된 것에만 한정하지 않는다는 것을 이해할 것이다.

설명의 목적을 위해, 상술한 설명은 고 전력 무선 전력 전송 애플리케이션, 예를 들어 전기 자동차를 충전하기 위한 전력 전송에서의 장치, 컴포넌트 및 방법의 사용에 초점을 맞춘다.

그러나, 보다 일반적으로는, 본 명세서에 개시된 장치, 컴포넌트 및 방법을 사용하여 전력을 수신할 수 있는 장치는 광범위한 전기 장치를 포함할 수 있고, 여기서 예시 목적으로 설명된 장치로 제한되지 않는다는 것을 이해해야한다. 일반적으로, 휴대 전화, 키보드, 마우스, 라디오, 카메라, 이동식 핸드셋, 헤드셋, 시계, 헤드폰, 동글, 다기능 카드, 음식 및 음료 액세서리 등과 같은 휴대용 전자 장치, 및 프린터, 시계, 램프, 헤드폰, 외장형 드라이브, 프로젝터, 디지털 포토 프레임, 추가 디스플레이 등과 같은 작업 공간 전자 장치는 여기에 개시된 장치, 컴포넌트 및 방법을 사용하여 무선으로 전력을 수신할 수 있다. 또한, 전기 또는 하이브리드 자동차, 전동 휠체어, 스쿠터, 전동 공구(power tool) 등과 같은 임의의 전기 장치는 여기에 개시된 장치, 컴포넌트 및 방법을 사용하여 무선으로 전력을 수신할 수 있다.

이 개시에서, 커패시터, 인덕터, 레지스터와 같은 특정 회로 또는 시스템 컴포넌트는 회로 "컴포넌트" 또는 "엘리먼트"로 지칭된다. 본 발명은 또한 엘리먼트, 네트워크, 토폴로지, 회로 등과 같은 이들 컴포넌트 또는 엘리먼트의 직렬 및 병렬 조합을 가리킨다. 그러나, 보다 일반적으로 단일 컴포넌트 또는 특정 컴포넌트 네트워크가 본 명세서에 설명되는 경우, 대안적인 실시 예는 엘리먼트, 대체 네트워크 및/또는 유사 장치를 위한 네트워크를 포함할 수 있음을 이해해야한다.

본 명세서에 사용된 바와 같이, 회로 또는 시스템 컴포넌트를 지칭할 때 "결합된(coupled)"이라는 용어는 하나 이상의 컴포넌트들 사이의 적절한 유선 또는 무선의 직접 또는 간접 연결을 기술하는데 사용되며, 이를 통해 정보 또는 신호가 컴포넌트로부터 다른 컴포넌트로 전달될 수 있다.

본 명세서에 사용된 바와 같이, "직접 연결" 또는 "직접 연결되는"이라는 용어는 두 엘리먼트 사이의 직접 연결을 지칭하며, 여기서 엘리먼트는 이들 엘리먼트 사이에 개재된 능동 엘리먼트없이 연결된다. "전기적으로 연결된" 또는 "전기 연결"이라는 용어는 엘리먼트가 공통 전위를 갖도록 엘리먼트가 연결되는 두 엘리먼트 간의 전기 연결을 가리킨다. 또한, 제1 컴포넌트와 제2 컴포넌트의 단자 사이의 연결은 제1 컴포넌트와 제2 컴포넌트를 통과하지 않는 단자 사이의 경로가 있음을 의미한다.

본 명세서에서 설명된 주제 및 동작의 구현은 디지털 전자 회로, 또는 본 명세서 및 그 구조적 등가물에 개시된 구조를 포함하는 컴퓨터 소프트웨어, 펌웨어 또는 하드웨어, 또는 그것들의 하나 이상의 조합에서 구현될 수 있다. 본 명세서에서 설명된 본 발명의 구현은 하나 이상의 컴퓨터 프로그램, 즉 데이터 처리 장치에 의한 실행 또는 데이터 처리 장치의 동작을 제어하기 위해 컴퓨터 저장 매체 상에 인코딩된 컴퓨터 프로그램 명령의 하나 이상의 모듈을 사용하여 구현될 수 있다. 대안적으로 또는 부가적으로, 프로그램 명령은 예를 들어, 데이터 처리 장치에 의한 실행을 위해 적절한 수신기 장치로의 전송을 위해 정보를 인코딩하도록 생성된 기계-생성 전기, 광학 또는 전자기 신호와 같은 인위적으로 생성된 전파 신호 상에서 인코딩될 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독 가능 저장 장치, 컴퓨터 판독 가능 저장 기판, 랜덤 또는 직렬 액세스 메모리 어레이 또는 장치, 또는 이들 중 하나 이상의 조합일 수 있거나 이에 포함될 수 있다. 또한, 컴퓨터 저장 매체는 전파된 신호가 아니면서; 컴퓨터 저장 매체는 인위적으로 생성된 전파된 신호로 인코딩된 컴퓨터 프로그램 명령의 소스 또는 목적지일 수 있다. 또한, 컴퓨터 저장 매체는 하나 이상의 개별 물리적 컴포넌트 또는 매체(예를 들어, 다수의 CD, 디스크 또는 다른 저장 장치)일 수 있거나 그에 포함될 수 있다.

본 명세서에서 설명된 동작은 하나 이상의 컴퓨터 판독 가능 저장 장치에 저장되거나 다른 소스로부터 수신된 데이터에 대해 데이터 처리 장치에 의해 수행되는 동작으로서 구현될 수 있다.

"데이터 처리 장치"라는 용어는 데이터를 처리하기 위한 모든 종류의 장치, 디바이스 및 기계를 포함하며, 예를 들어 프로그램 가능 프로세서, 컴퓨터, 칩 상의 시스템, 또는 복수의 것들 또는 이들의 조합을 포함한다. 이 장치는 전용 논리 회로, 예를 들어 FPGA(필드 프로그램 가능 게이트 어레이) 또는 ASIC(주문형 집적 회로)을 포함할 수 있다. 또한, 장치는 하드웨어 이외에 해당 컴퓨터 프로그램을 위한 실행 환경을 생성하는 코드, 예를 들어 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운영 체제, 크로스-플랫폼 런타임(cross-platform runtime) 환경, 가상 머신, 또는 이들 중 하나 이상의 조합으로 구성되는 코드를 포함할 수 있다. 장치 및 실행 환경은 웹 서비스, 분산 컴퓨팅 및 그리드 컴퓨팅 설비와 같은 다양하고 상이한 컴퓨팅 모델 설비를 실현할 수 있다.

컴퓨터 프로그램(프로그램, 소프트웨어, 소프트웨어 애플리케이션, 스크립트 또는 코드로도 알려져 있음)은 컴파일 또는 인터프리트 언어, 선언적 또는 절차적 언어를 포함하는 임의의 형태의 프로그래밍 언어로 기록될 수 있으며, 이것은 독립 실행형 프로그램 또는 모듈, 컴포넌트, 서브 루틴, 객체 또는 컴퓨팅 환경에서 사용하기에 적합한 기타 유닛을 포함한 임의의 형태로 전개될 수 있다. 컴퓨터 프로그램은 파일 시스템의 파일에 해당할 수 있지만 반드시 그런 것은 아니다. 프로그램은 다른 프로그램이나 데이터(예를 들어, 마크업 언어 문서에 저장된 하나 이상의 스크립트)를 유지하는 파일의 일부, 해당 프로그램 전용 단일 파일, 또는 여러 개의 조정 파일(예를 들어, 하나 이상의 모듈, 하위 프로그램 또는 코드의 일부를 저장하는 파일)에 저장될 수 있다. 하나의 컴퓨터 또는 한 사이트에 있거나 여러 사이트에 분산되어 있으며 통신 네트워크로 상호 연결된 여러 대의 컴퓨터에서 실행되도록 컴퓨터 프로그램을 배포할 수 있다.

본 명세서에서 설명된 프로세스 및 논리 흐름은 입력 데이터를 연산하고 출력을 생성함으로써 동작을 수행하기 위해 하나 이상의 컴퓨터 프로그램을 실행하는 하나 이상의 프로그램 가능 프로세서에 의해 수행될 수 있다. 프로세스 및 논리 흐름은 또한 예를 들어 FPGA(필드 프로그램 가능 게이트 어레이) 또는 ASIC(주문형 집적 회로)과 같은 전용 논리 회로에 의해 수행될 수 있고, 장치는 또한 전용 논리 회로로서 구현될 수 있다.

컴퓨터 프로그램의 실행에 적합한 프로세서는 예를 들어 범용 및 전용 마이크로 프로세서와 임의의 종류의 디지털 컴퓨터의 임의의 하나 이상의 프로세서를 포함한다. 일반적으로, 프로세서는 판독 전용 메모리 또는 랜덤 액세스 메모리 또는 둘 모두로부터 명령 및 데이터를 수신할 것이다. 컴퓨터의 엘리먼트는 명령에 따라 동작을 수행하기 위한 프로세서 및 명령 및 데이터를 저장하기 위한 하나 이상의 메모리 장치를 포함할 수 있다. 일반적으로, 컴퓨터는 예를 들어, 자기, 광 자기 디스크 또는 광 디스크와 같은 데이터를 저장하기 위한 하나 이상의 대용량 저장 장치를 포함하고, 그로부터 데이터를 수신하거나 그로 전송, 또는 송수신하기 위해 동작 가능하게 결합될 것이다. 그러나 컴퓨터에는 그러한 장치가 있을 필요가 없을 수 있다. 또한, 컴퓨터는 단지 약간의 예시로서 무선 전력 송신기 또는 수신기 또는 차량, 이동 전화, PDA(personal digital assistant), 이동 오디오 또는 비디오 플레이어, 게임 콘솔, 또는 GPS(Global Positioning System) 수신기 등과 같은 무선으로 충전되거나 전력이 공급되는 장치와 같은 다른 장치에 내장될 수 있다. 컴퓨터 프로그램 명령 및 데이터를 저장하기에 적합한 장치는 예를 들어 EPROM, EEPROM 및 플래시 메모리 장치와 같은 반도체 메모리 장치; 내장 하드 디스크 또는 착탈식 디스크와 같은 자기 디스크; 광 자기 디스크; 및 CD-ROM 및 DVD-ROM 디스크를 포함하는 모든 형태의 비휘발성 메모리, 매체 및 메모리 장치를 포함한다. 프로세서 및 메모리는 전용 논리 회로에 의해 보충되거나 그 안에 포함될 수 있다.

이 명세서는 많은 특정 구현 세부 사항을 포함하지만, 이들은 본 발명의 구현의 범위 또는 청구될 수 있는 범위에 대한 제한으로서 해석되어서는 안되며, 오히려 예시적인 구현 예에 특정한 특징의 설명으로 해석되어야한다. 별도의 구현의 문맥에서 본 명세서에 기술된 특정 특징은 또한 단일 구현으로 조합하여 구현될 수 있다. 반대로, 단일 구현의 맥락에서 기술된 다양한 특징은 또한 다수의 구현 예에서 개별적으로 또는 임의의 적합한 하위 조합으로 구현될 수 있다. 더욱이, 특징들은 특정 조합으로 작용하고 심지어 그 자체로 초기에 청구된 것으로서 기술되었을지라도, 청구된 조합으로부터의 하나 이상의 특징이 일부 경우에는 그 조합으로부터 제거될 수 있고, 청구된 조합은 하위 조합 또는 하위 조합의 변형으로 지향될 수 있다.

유사하게, 동작들이 특정 순서로 도면들에 도시되어 있지만, 이는 바람직한 결과를 달성하기 위해 이러한 동작들이 도시된 특정 순서 또는 순차적 순서로 수행되거나, 도시된 모든 동작들이 수행될 것을 요구하는 것으로 이해되어서는 안된다. 특정 상황에서 멀티태스킹 및 병렬 처리가 유리할 수 있다. 또한, 상술한 구현 예에서 다양한 시스템 컴포넌트의 분리는 모든 구현 예에서 그러한 분리를 필요로하는 것으로 이해되어서는 안되며, 기술된 프로그램 컴포넌트 및 시스템은 일반적으로 단일 소프트웨어 제품 내에 함께 통합되거나 여러 소프트웨어 제품으로 패키징될 수 있다는 것을 이해해야한다.

Claims

가변 커패시턴스 장치로서,
커패시터;
제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자 및 제1 트랜지스터 게이트 단자를 구비하고, 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결되는 제1 트랜지스터;
제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자, 및 제2 트랜지스터 게이트 단자를 구비하고, 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결되고, 상기 제2 트랜지스터 소스 단자는 상기 제1 트랜지스터 소스 단자에 전기적으로 연결되는 제2 트랜지스터; 및
상기 제1 트랜지스터 게이트 단자 및 상기 제2 트랜지스터 게이트 단자에 결합된 제어 회로;
를 포함하고,
상기 제어 회로는:
제1 시간에서 입력 전류의 제1 부호변환을 검출하는 단계;
상기 제1 시간으로부터의 제1 지연 기간 후에, 상기 제1 트랜지스터를 스위칭 오프하는 단계로서, 상기 제1 지연 기간의 길이가 입력 값에 의해 제어되는 상기 제1 트랜지스터를 스위칭 오프하는 단계;
상기 제1 시간 후에 제2 시간에서 상기 입력 전류의 제2 부호변환을 검출하는 단계;
상기 제1 트랜지스터를 스위칭 오프하는 단계와 상기 제2 부호변환을 검출하는 단계 사이의 경과 시간을 측정하는 단계;
상기 경과 시간에 기초하여 카운터를 설정하는 단계; 및
상기 카운터에 기초한 제2 지연 기간 후에, 상기 제1 트랜지스터를 스위칭 온하는 단계;
를 포함하는 동작들을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성되는 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항에 있어서, 상기 동작들은:
상기 제2 시간으로부터의 상기 제1 지연 기간 후에, 상기 제2 트랜지스터를 스위칭 오프하는 단계;
상기 제2 시간 후에 제3 시간에서 상기 입력 전류의 제3 부호변환을 검출하는 단계;
상기 제2 트랜지스터를 스위칭 오프하는 단계와 상기 제3 부호변환을 검출하는 단계 사이의 제2 경과 시간을 측정하는 단계;
상기 제2 경과 시간에 기초하여 제2 카운터를 설정하는 단계; 및
상기 제2 카운터에 기초한 제3 지연 기간 후에, 상기 제2 트랜지스터를 스위칭 온하는 단계;
를 더 포함하는 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항에 있어서, 상기 커패시터의 유효 커패시턴스는 상기 입력 값에 의해 제어되는 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항에 있어서, 상기 입력 값은 위상 지연 값이고, 상기 제1 지연 기간은 와 동일하고, 는 상기 위상 지연 값을 나타내고, T는 상기 입력 전류의 주기를 나타내는 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항에 있어서, 상기 경과 시간에 기초하여 상기 카운터를 설정하는 단계는 상기 카운터를 측정된 상기 경과 시간에 미리 정해진 지연 시간을 더한 값으로 설정하는 단계를 포함하는 것을 특징으로 하는 가변 커패시턴스 장치.
제5 항에 있어서, 상기 미리 정해진 지연 시간은 800ns보다 작은 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항에 있어서, 상기 제1 및 제2 트랜지스터는 실리콘 MOSFET 트랜지스터, 실리콘 카바이드 MOSFET 트랜지스터, 또는 갈륨 질화물 MOSFET 트랜지스터로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 가변 커패시턴스 장치.
제1 항의 가변 커패시턴스 장치를 포함하는 것을 특징으로 하는 고전압 임피던스 매칭 시스템.
제1 항의 가변 커패시턴스 장치에 전기적으로 결합된 유도 코일을 포함하는 것을 특징으로 하는 고전력 무선 에너지 전송 시스템.
가변 커패시턴스 장치로서,
커패시터;
제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자, 및 제1 트랜지스터 게이트 단자를 구비하고, 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결되는 제1 트랜지스터;
제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자, 및 제2 트랜지스터 게이트 단자를 구비하고, 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결되고, 상기 제2 트랜지스터 소스 단자는 상기 제1 트랜지스터 소스 단자에 전기적으로 연결되는 제2 트랜지스터; 및
상기 제1 트랜지스터 게이트 단자 및 상기 제2 트랜지스터 게이트 단자에 결합되는 제어 회로;
를 포함하고,
상기 제어 회로는:
제1 시간에서 입력 전류의 부호변환을 검출하는 단계;
상기 제1 트랜지스터를 스위칭 오프하는 단계;
입력 값에 기초하여, 상기 커패시터 양단의 전압이 0일 때 상기 제1 트랜지스터를 스위칭하기 위한 제1 지연 기간을 추정하는 단계;
상기 제1 시간으로부터의 상기 제1 지연 기간 후에, 상기 제1 트랜지스터를 스위칭 온하는 단계;
제2 시간에서 상기 입력 전류의 부호변환을 검출하는 단계;
상기 제2 트랜지스터를 스위칭 오프하는 단계;
상기 입력 값에 기초하여, 상기 커패시터 양단의 전압이 0일 때 상기 제2 트랜지스터를 스위칭하기 위한 제2 지연 기간을 추정하는 단계; 및
상기 제2 시간으로부터의 상기 제2 지연 기간 후에, 상기 제2 트랜지스터를 스위칭 온하는 단계;
를 포함하는 동작들을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성되는 것을 특징으로 하는 가변 커패시턴스 장치.
제10 항에 있어서, 상기 커패시터의 상기 유효 커패시턴스는 상기 입력 값에 의해 제어되는 것을 특징으로 하는 가변 커패시턴스 장치.
제10항에 있어서, 상기 제1 시간으로부터의 상기 제1 지연 기간 이후에, 상기 제1 트랜지스터를 스위칭 온하는 단계는 상기 제1 시간으로부터의 상기 제1 지연 기간 후에 고정된 시간 지연에 후속하여 상기 제1 트랜지스터를 스위치 온하는 단계를 포함하는 것을 특징으로 하는 가변 커패시턴스 장치.
제10 항의 가변 커패시턴스 장치를 포함하는 것을 특징으로 하는 고전압 임피던스 매칭 시스템.
제10 항의 가변 커패시턴스 장치에 전기적으로 결합되는 유도 코일을 포함하는 것을 특징으로 하는 고전력 무선 에너지 전송 시스템.
가변 커패시턴스 장치로서,
커패시터;
제1 트랜지스터 소스 단자, 제1 트랜지스터 드레인 단자, 및 제1 트랜지스터 게이트 단자를 구비하고, 상기 제1 트랜지스터 드레인 단자는 상기 커패시터의 제1 단자에 전기적으로 연결되는 제1 트랜지스터;
제2 트랜지스터 소스 단자, 제2 트랜지스터 드레인 단자, 및 제2 트랜지스터 게이트 단자를 구비하고, 상기 제2 트랜지스터 드레인 단자는 상기 커패시터의 제2 단자에 전기적으로 연결되고, 상기 제2 트랜지스터 소스 단자는 상기 제1 트랜지스터 소스 단자에 전기적으로 연결되는 제2 트랜지스터; 및
상기 제1 트랜지스터 게이트 단자 및 상기 제2 트랜지스터 게이트 단자에 결합되는 제어 회로;
를 포함하고,
상기 제어 회로는:
제1 시간에서 상기 제1 트랜지스터를 스위칭 오프하는 단계;
상기 제1 트랜지스터와 관련된 제1 다이오드를 통과하는 전류를 검출한 후에 상기 제1 트랜지스터를 스위칭 온하는 단계;
제2 시간에서 상기 제2 트랜지스터를 스위칭 오프하는 단계; 및
상기 제2 트랜지스터와 관련된 제2 다이오드를 통과하는 전류를 검출한 후에 상기 제2 트랜지스터를 스위칭 온하는 단계;
를 포함하는 동작들을 수행함으로써 상기 커패시터의 유효 커패시턴스를 조정하도록 구성되는 것을 특징으로 하는 가변 커패시턴스 장치.
제15 항에 있어서, 상기 제1 다이오드는 상기 제1 트랜지스터와 전기적으로 병렬로 연결되고, 상기 제2 다이오드는 상기 제2 트랜지스터와 전기적으로 병렬로 연결되는 것을 특징으로 하는 가변 커패시턴스 장치.
제15 항에 있어서, 상기 제1 다이오드는 상기 제1 트랜지스터의 바디 다이오드이고, 상기 제2 다이오드는 상기 제2 트랜지스터의 바디 다이오드인 것을 특징으로 하는 가변 커패시턴스 장치.
제15 항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 전기적으로 연결된 바디 다이오드 전도 센서를 더 포함하는 것을 특징으로 하는 가변 커패시턴스 장치.
제18 항에 있어서, 상기 바디 다이오드 전도 센서는 상기 제어 회로에 결합되고, 상기 바디 다이오드 전도의 시작을 나타내는 신호를 상기 제1 다이오드 및 상기 제2 다이오드를 통해 제공하는 것을 특징으로 하는 가변 커패시턴스 장치.
제18 항에 있어서, 상기 바디 다이오드 전도 센서는 상기 제1 트랜지스터와 상기 제2 트랜지스터 사이에 전기적으로 연결된 감지 저항을 포함하는 것을 특징으로 하는 가변 커패시턴스 장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제