KR102491580B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR102491580B1
KR102491580B1 KR1020150179205A KR20150179205A KR102491580B1 KR 102491580 B1 KR102491580 B1 KR 102491580B1 KR 1020150179205 A KR1020150179205 A KR 1020150179205A KR 20150179205 A KR20150179205 A KR 20150179205A KR 102491580 B1 KR102491580 B1 KR 102491580B1
Authority
KR
South Korea
Prior art keywords
layer
stud
insulating layer
separation
transparent electrode
Prior art date
Application number
KR1020150179205A
Other languages
English (en)
Other versions
KR20170071183A (ko
Inventor
이광민
나경원
임동모
권석진
임정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150179205A priority Critical patent/KR102491580B1/ko
Priority to US15/350,201 priority patent/US10243022B2/en
Priority to TW105141293A priority patent/TWI713208B/zh
Priority to DE102016124298.5A priority patent/DE102016124298B4/de
Priority to CN201611154548.7A priority patent/CN107039476B/zh
Priority to JP2016243538A priority patent/JP7048207B2/ja
Publication of KR20170071183A publication Critical patent/KR20170071183A/ko
Priority to US16/266,531 priority patent/US10535715B2/en
Priority to US16/707,002 priority patent/US11335732B2/en
Application granted granted Critical
Publication of KR102491580B1 publication Critical patent/KR102491580B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/87—Light-trapping means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

화소 크기를 줄이고, 신뢰성을 가지는 이미지 센서 및 그 제조 방법을 제공한다. 본 발명에 따른 이미지 센서는, 복수의 화소 영역을 가지는 반도체 기판, 복수의 화소 영역에 형성된 복수의 광전 변환 소자, 복수의 광전 변환 소자와 이격되도록 반도체 기판에 형성된 복수의 스토리지 노드 영역, 반도체 기판 상에 형성되며, 복수의 광전 변화 소자에 대응되는 복수의 컬러필터층, 복수의 컬러필터층 사이에 배치되며, 복수의 스토리지 노드 영역과 전기적으로 연결되는 복수의 스터드층, 컬러필터층을 덮으며, 스터드층의 상면을 노출시키는 코팅층, 코팅층 상에 형성되고, 복수의 광전 변환 소자에 대응하는 복수의 분리 공간을 한정하고 스터드층의 적어도 일부분을 노출시키는 분리 절연층, 복수의 분리 공간을 각각을 채우며, 복수의 분리 공간 각각 내에서 일체로 형성되는 복수의 하부 투명 전극층, 및 복수의 하부 투명 전극층 상에 순차적으로 배치되는 유기 광전층 및 상부 투명 전극층을 포함한다.

Description

이미지 센서 및 그 제조 방법{Image sensor and method for manufacturing the same}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 유기 광전층을 가지는 이미지 센서 및 그 제조 방법에 관한 것이다.
화상을 촬영하여 전기적 신호로 변환하는 이미지 센서는 디지털 카메라, 휴대전화용 카메라 및 휴대용 캠코더와 같은 일반 소비자용 전자기기뿐만 아니라, 자동차, 보안장치 및 로봇에 장착되는 카메라에도 사용된다.
광 다이오드를 포함하는 이미지 센서는 날이 갈수록 소형화 및 높은 해상도가 요구되고 있으며, 이에 따라 화소 크기를 줄이는 것이 필요하다.
본 발명의 기술적 과제는 이미지 센서 및 그 제조 방법에 관한 것으로, 화소 크기를 줄이기 위하여 유기 광전층을 가지는 이미지 센서 및 그 제조 방법을 제공하는 데에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 이미지 센서를 제공한다. 본 발명에 따른 이미지 센서는, 복수의 화소 영역을 가지는 반도체 기판; 상기 복수의 화소 영역에 형성된 복수의 광전 변환 소자; 상기 복수의 광전 변환 소자와 이격되도록 상기 반도체 기판에 형성된 복수의 스토리지 노드 영역; 상기 반도체 기판 상에 형성되며, 상기 복수의 광전 변화 소자에 대응되는 복수의 컬러필터층; 상기 복수의 컬러필터층 사이에 배치되며, 상기 복수의 스토리지 노드 영역과 전기적으로 연결되는 복수의 스터드층; 상기 컬러필터층을 덮으며, 상기 스터드층의 상면을 노출시키는 코팅층; 상기 코팅층 상에 형성되고, 상기 복수의 광전 변환 소자에 대응하는 복수의 분리 공간을 한정하고 상기 스터드층의 적어도 일부분을 노출시키는 분리 절연층; 상기 복수의 분리 공간을 각각을 채우며, 상기 복수의 분리 공간 각각 내에서 일체로 형성되는 복수의 하부 투명 전극층; 및 상기 복수의 하부 투명 전극층 상에 순차적으로 배치되는 유기 광전층 및 상부 투명 전극층;을 포함한다.
상기 분리 절연층은, 상기 스터드층의 적어도 일부분을 노출시키는 개구부를 가지는 베이스층; 및 상기 복수의 분리 공간 각각의 사이에 배치되도록 상기 베이스층 상에 형성되는 분리층;을 포함하며, 상기 복수의 분리 공간 각각은, 상기 개구부 내의 공간, 및 상기 베이스층 상에서 상기 분리층에 의하여 둘러싸인 공간으로 이루어지고, 상기 복수의 하부 투명 전극층의 상면과 상기 분리층의 상면은 동일한 레벨을 가질 수 있다.
상기 개구부의 폭은, 상기 스터드층의 폭보다 작을 수 있다.
상기 코팅층과 상기 하부 투명 전극층은 접하지 않도록 이격될 수 있다.
상기 코팅층의 일부분은 상기 하부 투명 전극층과 접할 수 있다.
상기 유기 광전층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성될 수 있다.
상기 상부 투명 전극층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성될 수 있다.
상기 코팅층의 상면과 상기 스터드층의 상면은 동일 레벨의 평면을 이룰 수 있다.
상기 반도체 기판을 관통하여, 상기 스토리지 노드 영역와 상기 스터드층을 전기적으로 연결하는 관통 비아를 더 포함할 수 있다.
상기 복수의 컬러필터층과 중첩되도록 상기 상부 투명 전극층 상에 형성되는 복수의 마이크로 렌즈를 더 포함할 수 있다.
상기 광전 변환 소자는 제1 불순물 영역 및 제2 불순물 영역을 포함하고, 상기 제1 불순물 영역은 상기 제2 불순물 영역보다 상기 반도체 기판의 표면으로부터 깊게 형성되고, 상기 제1 불순물 영역 및 상기 제2 불순물 영역은 다른 도전형을 갖을 수 있다.
상기 스토리지 노드 영역은, 상기 광전 변환 소자보다 작은 면적을 가질 수 있다.
상기 컬러필터층의 상면은 상기 스터드층의 상면보다 낮은 레벨을 가질 수 있다.
본 발명에 따른 이미지 센서의 제조 방법은, 복수의 화소 영역을 가지는 반도체 기판을 준비하는 단계; 상기 반도체 기판의 복수의 화소 영역 각각에, 복수의 광전 변환 소자 및 상기 복수의 광전 변환 소자와 이격되는 복수의 스토리지 노드 영역을 형성하는 단계; 상기 반도체 기판 상에 상기 복수의 광전 변화 소자 각각에 대응되는 복수의 컬러필터층, 및 상기 복수의 컬러필터층 사이에 배치되며 상기 복수의 스토리지 노드 영역과 전기적으로 연결되는 복수의 스터드층을 형성하는 단계; 상기 컬러필터층을 덮으며, 상기 스터드층의 상면을 노출시키는 코팅층을 형성하는 단계; 상기 코팅층 상에 형성되고, 상기 복수의 광전 변환 소자에 대응하는 복수의 분리 공간을 한정하고 상기 복수의 스터드층 각각의 적어도 일부분을 노출시키는 복수의 개구부를 가지는 분리 절연층을 형성하는 단계; 상기 복수의 분리 공간을 각각을 채우며, 상기 분리 절연층을 덮는 하부 투명 물질층을 형성하는 단계; 상기 분리 절연층이 노출되도록 평탄화 공정을 수행하여, 상기 복수의 분리 공간 각각을 채우는 복수의 하부 투명 전극층을 형성하는 단계; 및 상기 복수의 하부 투명 전극층 상에 순차적으로 배치되도록 유기 광전층 및 상부 투명 전극층을 형성하는 단계;를 포함한다.
상기 분리 절연층을 형성하는 단계는, 상기 코팅층 및 상기 복수의 스터드층을 덮는 예비 절연층을 형성하는 단계; 상기 예비 절연층 상측에 돌출부를 가지도록 상기 예비 절연층의 상면으로부터 일부분을 제거하는 단계; 상기 돌출부를 가지는 상기 예비 절연층의 일부분을 제거하여, 상기 복수의 개구부에 대응하되, 상기 예비 절연층을 관통하지 않는 복수의 리세스부를 형성하는 단계; 상기 복수의 리세스부 및 상기 돌출부를 가지는 상기 예비 절연층을 상측으로부터 일부분을 제거하여, 상기 복수의 개구부를 형성하는 단계;를 포함할 수 있다.
상기 복수의 개구부를 형성하는 단계는, 에치백 공정을 통하여 수행할 수 있다.
상기 복수의 리세스부를 형성하는 단계는, 상기 복수의 리세스부에 대응하는 상기 예비 절연층의 상면을 노출하는 포토 레지스트층을 형성하는 단계; 상기 포토 레지스트층을 식각 마스크로, 상기 예비 절연층의 일부분을 제거하는 단계; 및 상기 복수의 개구부를 형성하기 전에, 상기 포토 레지스트층을 제거하는 단계;를 포함할 수 있다.
상기 코팅층은 수지(resin)으로 이루어지며, 상기 포토 레지스트층을 제거하는 단계는, 애싱(ashing) 공정에 의하여 수행될 수 있다.
상기 분리 절연층은, 상기 복수의 개구부를 가지는 베이스층; 및 상기 복수의 분리 공간 각각의 사이에 배치되도록 상기 베이스층 상에 형성되며 상기 돌출부에 대응되는 분리층;을 포함하며, 상기 복수의 분리 공간 각각은, 상기 개구부 내의 공간, 및 상기 베이스층 상에서 상기 분리층에 의하여 둘러싸인 공간으로 이루어질 수 있다.
상기 복수의 하부 투명 전극층을 형성하는 단계는, 상기 하부 투명 전극층의 상면과 상기 분리층의 상면이 동일한 레벨을 가지도록 평탄화 공정을 수행할 수 있다.
상기 복수의 개구부를 형성하는 단계는, 상기 복수의 개구부의 저면에, 상기 코팅층이 노출되지 않도록 할 수 있다.
상기 복수의 개구부를 형성하는 단계는, 상기 복수의 개구부의 저면에, 상기 코팅층의 일부분이 노출되게 할 수 있다.
상기 유기 광전층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성할 수 있다.
상기 상부 투명 전극층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성할 수 있다.
상기 코팅층을 형성하는 단계는, 상기 코팅층의 상면과 상기 스터드층의 상면이 동일 레벨의 평면을 이루도록 할 수 있다.
상기 복수의 컬러필터층과 중첩되도록 상기 상부 투명 전극층 상에 형성되는 복수의 마이크로 렌즈를 형성하는 단계;를 더 포함할 수 있다.
상기 분리 절연층을 형성하는 단계는, 상기 코팅층 및 상기 복수의 스터드층을 덮는 예비 절연층을 형성하는 단계; 상기 예비 절연층의 일부분을 제거하여, 상기 복수의 개구부에 대응하되, 상기 예비 절연층을 관통하지 않는 복수의 리세스부를 형성하는 단계; 상기 예비 절연층의 상면으로부터 일부분을 제거하여 상기 예비 절연층 상측에 돌출부를 형성하는 단계; 및 상기 복수의 리세스부 및 상기 돌출부를 가지는 상기 예비 절연층을 상측으로부터 일부분을 제거하여, 상기 복수의 개구부를 형성하는 단계;를 포함할 수 있다.
상기 돌출부를 형성하는 단계는, 상기 복수의 리세스부의 저면으로부터 상기 예비 절연층의 일부분을 함께 제거하되, 상기 복수의 리세스부가 상기 예비 절연층을 관통하지 않도록 할 수 있다.
상기 복수의 컬러필터층 및 상기 복수의 스터드층을 형성하는 단계는, 상기 컬러필터층의 상면이 상기 스터드층의 상면보다 낮은 레벨을 가지도록 할 수 있다.
상기 분리 절연층을 형성하는 단계는, 상기 개구부의 폭이, 상기 스터드층의 폭보다 작도록 할 수 있다.
본 발명에 따른 이미지 센서 및 그 제조 방법은, 듀얼 다마신 공정에 의하여 하부 투명 전극층을 형성하며, 포토레지스트층을 형성하는 과정에서 오정렬이 발생하는 경우에도 이미지 센서 내에 손상을 방지할 수 있어, 신뢰성 있는 이미지 센서를 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다.
도 2는 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다.
도 3a 내지 도 3r은 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다.
도 5a 내지 도 5o는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다.
도 6a 내지 도 6e는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다.
도 7은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다.
도 8은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다.
도 9는 본 발명의 실시 예에 따른 이미지 센서의 리드아웃 회로이다.
도 10은 본 발명의 실시 예에 따른 이미지 센서의 리드아웃 회로이다.
도 11은 본 발명의 실시 예에 따른 이미지 센서의 구성을 나타내는 블록도 이다.
도 12는 본 발명의 실시 예에 따른 이미지 센서를 포함하는 시스템을 나타내는 블록도이다.
도 13은 본 발명의 실시 예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 14는 본 발명의 실시 예에 따른 이미지 센서가 응용된 전자 시스템을 개략적으로 보여주는 사시도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시 예들에 대한 설명은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기를 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "상에" 있다거나 "접하여" 있다고 기재된 경우, 다른 구성 요소에 상에 직접 맞닿아 있거나 또는 연결되어 있을 수 있지만, 중간에 또 다른 구성 요소가 존재할 수 있다고 이해되어야 할 것이다. 반면, 어떤 구성 요소가 다른 구성 요소의 "바로 위에" 있다거나 "직접 접하여" 있다고 기재된 경우에는, 중간에 또 다른 구성 요소가 존재하지 않는 것으로 이해될 수 있다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 예를 들면, "~사이에"와 "직접 ~사이에" 등도 마찬가지로 해석될 수 있다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용될 수 있다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
본 발명의 실시 예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다.
도 1을 참조하면, 이미지 센서(1)는 제1 화소 영역(P1) 및 제2 화소 영역(P2)을 포함하는 반도체 기판(200)을 포함한다. 반도체 기판(200)에는 소자 분리막(202)이 배치될 수 있다. 소자 분리막(202)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)을 정의할 수 있다.
반도체 기판(200), 예컨대 각각 벌크(bulk) 기판, 에피텍셜(epitaxial) 기판 또는 SOI(silicon on insulator) 기판 중 어느 하나일 수 있다. 반도체 기판(200)은 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 반도체 기판(200)은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 반도체 기판(200)은 제1 도전형을 가지는 반도체 기판을 기반으로 이루어질 수 있다. 반도체 기판(200)은 예를 들면, P형 반도체 기판일 수 있다.
제1 및 제2 화소 영역들(P1, P2)의 반도체 기판(200) 내에는 광전 변환 소자(204)가 배치될 수 있다. 광전 변환 소자(204)는 포토다이오드일 수 있다. 광전 변환 소자(204)는 제1 불순물 영역(204a)과 제2 불순물 영역(204b)을 포함할 수 있다. 제1 불순물 영역(204a)은 반도체 기판(200)의 표면으로부터 깊게 형성될 수 있다. 제2 불순물 영역(204b)은 반도체 기판(200)의 표면에 얇게 형성될 수 있다. 제1 불순물 영역(204a)과 제2 불순물 영역(204b)은 서로 다른 도전형을 포함할 수 있다. 예를 들어, 제1 불순물 영역(204a)은 n형의 불순물이 도핑될 수 있고, 제2 불순물 영역(204b)은 p형의 불순물이 도핑될 수 있다.
광전 변환 소자(204)는 적색 빛과 청색 빛을 감지하는 화소에 배치될 수 있다. 예를 들어, 적색 빛을 감지하는 화소는 제1 화소 영역(P1)일 수 있고, 청색 빛을 감지하는 화소는 제2 화소 영역(P2)일 수 있다. 광전 변환 소자(204)와 이격되며, 제1 및 제2 화소 영역들(P1, P2) 각각의 반도체 기판(200) 내에 스토리지 노드 영역(206)이 배치될 수 있다. 스토리지 노드 영역(206)은 예를 들어, n형 불순물이 도핑될 수 있다. 스토리지 노드 영역(206)은 하나의 도핑 영역으로 이루어져 있으며, 스토리지 노드 영역(206)은 광전 변환 소자(204)보다 작은 면적을 가질 수 있다.
반도체 기판(200)의 제1 면(201a) 상에는 배선 구조체(220)가 배치된다. 배선 구조체(220)에는 제1 콘택홀 (215)을 형성될 수 있다. 제1 콘택홀(215)의 측면에는 제1 측면 절연막(211)을 형성될 수 있다. 제1 콘택비아(213)은 제1 콘택홀(215)을 완전히 채우고 제1 측면 절연막(211)과 접촉할 수 있다. 제1 콘택홀 (215)의 폭은 반도체 기판(200)의 표면으로부터 멀어질수록 점차적으로 넓어질 수 있다. 제1 측면 절연막(211)은 산화물 또는 질화물로 이루어질 수 있다. 제1 콘택비아(213)는 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 형성될 수 있다.
배선 구조체(220)는 제1 콘택 비아(213)와 접촉하는 버퍼층(217)을 포함할 수 있다. 버퍼층(217)은 제1 콘택 비아(213)를 통하여 반도체 기판(200)에 형성된 스토로지 노드 영역(206)과 전기적으로 연결될 수 있다. 버퍼층(217)은 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질, 또는 탄소나노튜브를 포함할 수 있다.
배선 구조체(220)는 전면 층간 절연막(221)과 복수의 전면 배선(223)을 포함할 수 있다. 전면 층간 절연막(221)은 HDP(High Density Plasma) 산화막, TEOS 산화막, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 또는 저유전막(low-k dielectric layer) 등이 사용될 수 있다. 복수의 전면 배선(223)은 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질을 포함할 수 있다.
배선 구조체(220)에는 지지막(227)을 접착될 수 있다. 지지막(227)은 연마 공정을 통해 얇아진 반도체 기판(200)의 강도를 확보하기 위하여 사용될 수 있다. 일부 실시 예에서, 지지막(227)은 실리콘 산화물, 실리콘 질화물 및/또는 반도체 물질로 이루어질 수 있다.
이미지 센서(1)는 반도체 기판(200)의 제2 면(201b)로부터 버퍼 영역(217)까지 반도체 기판(200)을 관통하여 연장되는 제2 콘택홀(225)을 포함할 수 있다. 제2 콘택홀(225)의 폭은 버퍼 영역(217)으로부터 반도체 기판(200)의 제2 면(201b)으로 갈수록 점차적으로 넓어질 수 있다. 일부 실시 예에서, 제2 콘택홀(225)은 소자 분리막(202)을 관통하도록 형성될 수 있다.
제2 콘택홀(225)의 측면에는 제2 측면 절연막(227)이 형성될 수 있다. 제2 측면 절연막(227)은 산화물 또는 질화물로 이루어질 수 있다. 제2 콘택홀(225)은 제2 콘택비아(229)로 채워질 수 있다. 제2 콘택비아(229)는 제2 측면 절연막(227)과 접촉하도록 제2 콘택홀(225)을 완전히 채울 수 있다. 따라서 제2 콘택비아(229)는 반도체 기판(200)을 관통할 수 있다. 제2 콘택비아(229)는 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 형성될 수 있다.
반도체 기판(200)의 제2 면(301b) 상에는 제2 콘택비아(229)와 전기적으로 연결되는 스터드층(230)이 형성될 수 있다. 스터드층(230)은 반도체 기판(200)의 제2 면(301b) 상에 형성되는 제1 스터드층(231) 및 제1 스터드층(231) 상에 형성되는 제2 스터드층(233)을 포함할 수 있다. 제2 스터드층(233)은 제1 스터드층(231)의 측면 및 상면을 감싸도록 형성하여, 제1 스터드층(231)보다 큰 폭을 가질 수 있다. 제1 스터드층(231)과 제2 스터드층(233)은 다른 금속 물질로 이루어질 수 있다. 일부 실시 예에서, 제1 스터드층(231)은 텅스텐(W)으로 이루어지고, 제2 스터드층(233)은 알루미늄(Al)으로 이루어질 수 있다. 스터드층(230)은 제1 폭(W1)을 가질 수 있다. 제2 스터드층(233)이 제1 스터드층(231)보다 큰 폭을 가지는 경우, 제2 스터드층(233)은 제1 폭(W1)을 가질 수 있다.
반도체 기판(200)의 제2 면(301b) 상에는 컬러필터층(240)이 형성될 수 있다. 컬러필터층(240)은 마이크로 렌즈(280)을 통해서 입사된 빛을 통과시켜 제2 면(201b)을 통하여 필요한 파장의 빛만을 광전 변환 소자(204)로 입사시킬 수 있다. 일부 실시 예에서, 반도체 기판(200)의 제2 면(301b)과 컬러필터층(240) 사이에는 빛의 반사를 방지하여 광전 변환 소자(204)로 빛을 입사시키기 위한 반사 방지막(도시 생략)이 형성될 수 있다. 상기 반사 방지막은 예를 들면, SiON, SiC, SICN, 및 SiCO 등으로 형성될 수 있다.
컬러필터층(240)은 제1 컬러필터층(241) 및 제2 컬러필터층(243)을 포함할 수 있다. 제1 화소 영역(P1) 및 제2 화소 영역(P2)에는 각각에 형성된 광전 변환 소자(204)에 대응되는 제1 컬러필터층(241) 및 제2 컬러필터층(243)이 배치될 수 있다. 일부 실시 예에서, 제1 화소 영역(P1)에 배치된 제1 컬러필터층(241)은 적색(R) 컬러 필터이고, 제2 화소 영역(P2)에 배치된 제2 컬러필터층(243)은 청색(R) 컬러 필터일 수 있다. 이에 따라, 제1 화소 영역(P1)에는 적색 파장의 빛을 통과시켜, 상기 적색 파장이 광전 변환 소자(204)에 도달되도록 한다. 또한, 제2 화소 영역(P2)에서는 청색 파장의 빛을 통과시켜, 상기 청색 파장이 광전 변환 소자(204)에 도달되도록 한다.
컬러필터층(240)은 스터드층(230)보다 낮은 레벨의 상면을 가지도록 형성할 수 있다. 즉, 컬러필터층(240)의 높이는 스터드층(230)의 높이보다 작은 값을 가지도록 형성할 수 있다.
반도체 기판(200)의 제2 면(201b) 상에는 컬러필터층(240)을 덮는 코팅층(245)이 형성될 수 있다. 코팅층(245)은 스터드층(230) 및 컬러필터층(240)이 형성된 반도체 기판(200) 상을 덮는 코팅 물질층을 형성한 후, 평탄화 공정을 수행하여 형성할 수 있다. 코팅층(245)은 스터드층(230)의 상면을 노출시킬 수 있다. 코팅층(245)과 스터드층(230)은 동일한 레벨의 상면을 가질 수 있다. 즉, 코팅층(245)의 상면과 스터드층(230)의 상면은 동일 레벨의 평면을 이룰 수 있다. 코팅층(245)은, 상기 코팅 물질층을 형성한 후 스터드층(230)의 상면이 노출할 때까지 상기 코팅 물질층의 일부를 제거하여 형성할 수 있다. 코팅층(245)은 투명한 유기물로 이루어질 수 있다. 일부 실시 예에서 코팅층(245)은 수지(resin)로 이루어질 수 있다. 코팅층(245)은 복수의 컬러필터층(240) 각각의 사이에서, 스터드층(230)이 형성되지 않은 부분을 채울 수 있다.
코팅층(245) 상에는 복수의 개구부(262H)를 가지는 분리 절연층(260c)이 형성된다. 복수의 개구부(262H)는 분리 절연층(260c)을 관통할 수 있다.
분리 절연층(260c)은 예를 들면, 산화물로 이루어질 수 있다. 분리 절연층(260c)은 베이스층(262) 및 베이스층(262) 상에 형성된 분리층(264)으로 이루어질 수 있다. 베이스층(262)은 스터드층(230)의 적어도 일부를 노출시키는 개구부(262H)를 가질 수 있다. 분리 절연층(260c), 즉 베이스층(262) 및 분리층(264)에 의하여 한정되는 분리 공간(260D)이 형성될 수 있다. 분리 공간(260D)은 복수의 화소 영역(P1, P2)에 대응하여, 복수개가 형성될 수 있다.
분리 공간(260D)은 분리 절연층(260c)의 하면의 레벨로부터 상면의 레벨 사이의 공간 중에서 분리 절연층(260c)이 형성되지 않은 곳을 의미한다. 즉, 분리 공간(260D)은 베이스층(262)의 상면으로부터 및 분리층(264)의 상면의 레벨 사이에서 분리층(264)에 의하여 둘러싸인 공간 및, 개구부(262H) 내의 공간을 포함할 수 있다. 복수의 화소 영역(P1, P2)에 대응하여 서로 분리된 복수개의 분리 공간(260D)이 형성될 수 있다. 즉, 복수개의 분리 공간(260D) 각각은 복수개의 광전 변환 소자(204) 각각과 대응하도록 형성될 수 있다.
개구부(262H)의 폭인 제2 폭(W2)은 스터드층(230)의 제1 폭(W1)보다 작은 값을 가질 수 있다. 개구부(262H)를 가지는 분리 절연층(260c)에 의하여 코팅층(245)은 노출되지 않고 상면이 완전히 덮힐 수 있다. 즉 코팅층(245)은 상기 개구부(262H)의 저면에 노출되지 않도록, 코팅층(245)의 상면은 분리 절연층(260c)에 의하여 모두 덮일 수 있다. 그러나 일부 실시 예에서, 개구부(262H)의 저면에 코팅층(245)의 일부분이 노출될 수 있다.
분리 절연층(260c) 상에는 분리 공간(260D)을 채우는 하부 투명 전극층(266)이 형성된다. 하부 투명 전극층(266)은 개구부(262H) 내를 채우는 하부 콘택(266C)과 하부 콘택(266C)과 연결되며 베이스층(262)의 상면 상에 배치되는 하부 전극(266E)으로 이루어질 수 있다.
즉, 하부 투명 전극층(266)은 듀얼 다마신(dual damascene) 방법에 의하여 분리 공간(260D)을 채우도록 형성될 수 있다. 따라서 하부 콘택(266C)과 하부 전극(266E)은 일체로 형성될 수 있다. 하부 투명 전극층(266)의 상면과 분리 절연층(260c)의 최상단은 동일한 레벨을 가질 수 있다. 하부 투명 전극층(266)의 상면과 분리층(264)의 상면은 동일한 레벨을 가질 수 있다. 즉, 하부 투명 전극층(266)의 상면과 분리층(264)의 상면은 동일 레벨의 평면을 이룰 수 있다.
분리층(264)에 의하여, 하부 투명 전극층(266)은 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에 대응하도록 분리될 수 있다. 즉, 하부 투명 전극층(266)은 복수의 화소 영역(P1, P2)에 대응하도록 분리된 복수개가 형성될 수 있다. 구체적으로, 하나의 분리 공간(260D)을 채우는 하부 투명 전극층(266)을 이루는 하부 콘택(266C)과 하부 전극(266E)은 일체로 형성될 수 있다.
코팅층(245)은 상기 개구부(262H)의 저면에 노출되지 않을 수 있다. 이 경우, 코팅층(245)은 하부 투명 전극층(266)이 접하지 않도록 이격될 수 있다. 그러나 일부 실시 예에서, 코팅층(245)의 일부분은 하부 투명 전극층(266)과 접할 수 있다.
하부 투명 전극층(266) 상에 유기 광전층(272)이 형성된다. 유기 광전층(272)은 복수의 투명 전극층(266) 상에 일체로 형성될 수 있다. 유기 광전층(272)은 특정 파장의 빛에서만 광전 변화를 일으키는 유기물질일 수 있다. 예를 들어, 유기 광전층(272)은 녹색 빛의 파장에서만 광전 변화를 일으킬 수 있다. 예를 들어, 유기 광전층(272)은 제1 및 제2 화소 영역(P1, P2) 모두에서 약 500㎚ 내지 600㎚에서 최대 흡수 파장(λmax)을 나타낼 수 있다.
유기 광전층(272)은 p형 반도체 물질과 n형 반도체 물질이 pn 접합(pn flat junction) 또는 벌크 이종접합(bulk heterojunction)을 형성하는 층으로 단일 층 또는 다수 층으로 구성될 수 있으며, 입사된 광을 받아 엑시톤(exciton)을 생성한 후 생성된 엑시톤을 정공과 전자로 분리하는 층이다.
상기 p형 반도체 물질과 n형 반도체 물질은 각각 녹색 파장 영역의 광을 흡수할 수 있으며, 각각 약 500nm 내지 600nm의 파장 영역에서 최대 흡수 피크를 나타낼 수 있다.
상기 p형 반도체 물질과 상기 n형 반도체 물질은 각각 예컨대 약 1.5 eV 내지 3.5 eV의 밴드갭(bandgap)을 가질 수 있고, 상기 범위 내에서 약 2.0 eV 내지 2.5 eV의밴드갭을 가질 수 있다. 상기 p형 반도체 물질과 상기 n형 반도체 물질이 상기 범위의 밴드갭을 가짐으로써 녹색 파장 영역의 광을 흡수할 수 있으며, 구체적으로 약 500nm 내지 600nm의 파장 영역에서 최대 흡수 피크를 나타낼 수 있다.
상기 p형 반도체 물질과 상기 n형 반도체 물질은 흡광 곡선에서 약 50nm 내지 150nm의 반치폭(full width at half maximum, FWHM)을 가질 수 있다. 여기서 반치폭은 최대 흡광 지점의 반(half)에 대응되는 파장의 폭(width)으로, 반치폭이 작으면 좁은 파장 영역의 빛을 선택적으로 흡수하여 파장 선택성이 높다는 것을 의미한다. 상기 범위의 반치폭을 가짐으로써 녹색 파장 영역에 대한 선택성이 높을 수 있다.
상기 p형 반도체 물질의 LUMO(lowest unoccupied molecular orbital) 에너지 레벨과 상기 n형 반도체 물질의 LUMO 에너지 레벨의 차이는 약 0.2 내지 0.7 eV 일 수 있다. 상기 범위 내에서 약 0.3 내지 0.5 eV 일 수 있다. 유기 광전층(272)의 p형 반도체 물질과 n형 반도체 물질이 상기 범위의 LUMO 에너지 레벨의 차이를 가짐으로써 외부양자효율(external quantum efficiency, EQE)을 개선할 수 있고, 인가되는 바이어스(bias)에 따라 외부양자효율을 효과적으로 조절할 수 있다.
상기 p형 반도체 물질은 예컨대 N,N-디메틸-퀴나크리돈(N,N'-dimethyl-quinacridone, DMQA) 및 그 유도체, 디인데노페릴렌(diindenoperylene), 디벤조{[f,f']-4,4',7,7'-테트라페닐}디인데노[1,2,3-cd:1',2',3'-lm]페릴렌(dibenzo{[f,f']-4,4',7,7'-tetraphenyl}diindeno[1,2,3-cd:1',2',3'-lm]perylene)과 같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다. n형 반도체 물질은 예컨대 디시아노비닐-터티오펜(dicyanovinyl-terthiophene, DCV3T) 및 그 유도체, 페릴렌 디이미드(perylene diimide), 프탈로시아닌 및 그 유도체, 서브프탈로시아닌 및 그 유도체, 보론 디피로메텐(boron dipyrromethene, BODIPY) 및 그 유도체와같은 화합물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
유기 광전층(272)은 단일 층일 수도 있고 복수 층일 수 있다. 유기 광전층(272)은 예컨대 진성층(intrinsic layer, I층), p형 층/I층, I층/n형 층, p형 층/I층/n형 층, p형 층/n형 층 등 다양한 조합일 수 있다.
진성층(I층)은 상기 p형 반도체 화합물과 상기 n형 반도체 화합물이 약 1:100 내지 약 100:1의 비율로 혼합되어 포함될 수 있다. 상기 범위 내에서 약 1:50 내지 50:1의 비율로 포함될 수 있으며, 상기 범위 내에서 약 1:10 내지 10:1의 비율로 포함될 수 있으며, 상기 범위 내에서 약 1: 1의 비율로 포함될 수 있다. p형 반도체와 n형 반도체가 상기 범위의 조성비를 가짐으로써 효과적인 엑시톤 생성 및 pn 접합 형성에 유리하다.
p형 층은 상기 p형 반도체 화합물을 포함할 수 있고, n형 층은 상기 n형 반도체 화합물을 포함할 수 있다.
유기 광전층(272)은 예를 들면, 약 1㎚ 내지 500㎚의 두께를 가질 수 있다. 일부 실시 예에서, 유기 광전층(272)은 약 5㎚ 내지 300㎚의 두께를 가질 수 있다. 유기 광전층(272)은 빛을 효과적으로 흡수하고 정공과 전자를 효과적으로 분리 및 전달함으로써 광전 변환 효율을 효과적으로 개선할 수 있는 두께를 가질 수 있다.
유기 광전층(272) 상에는 상부 투명 전극층(274)이 형성된다. 상부 투명 전극층(274)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다. 상부 투명 전극층(274)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)에 걸쳐서 일체로 형성될 수 있다.
상부 투명 전극층(274) 상에는 컬러필터층(240)과 대응하는 마이크로 렌즈(280)를 형성한다. 마이크로 렌즈(280)는 대응하는 컬러필터층(240)과 중첩되게 형성될 수 있다. 마이크로 렌즈(280)는 복수의 컬러필터층(240)에 대응되는 복수개가 형성될 수 있다. 마이크로 렌즈(280)는 광전 변환 소자(204) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 광전 변환 소자(204)로 빛을 집광시킬 수 있다.
일부 실시 예에서, 마이크로 렌즈(280)와 상부 투명 전극층(274) 사이에 더 보호층(278)이 형성될 수 있다. 보호층(278)은 투명한 절연 물질로 이루어질 수 있다.
도 2는 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다. 도 2에 대한 설명 중 도 1과 중복되는 내용은 생략될 수 있다.
도 2를 참조하면, 이미지 센서(2)는 제1 화소 영역(P1) 및 제2 화소 영역(P2)을 포함하는 반도체 기판(300)을 포함한다. 반도체 기판(300)에는 소자 분리막(302)이 배치될 수 있다. 소자 분리막(302)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)을 정의할 수 있다.
제1 및 제2 화소 영역들(P1, P2)의 반도체 기판(300) 내에는 광전 변환 소자(304)가 배치될 수 있다. 광전 변환 소자(304)는 포토다이오드일 수 있다. 광전 변환 소자(304)는 제1 불순물 영역(304a)과 제2 불순물 영역(304b)을 포함할 수 있다. 제1 불순물 영역(304a)은 반도체 기판(300)의 상부면으로부터 깊게 형성될 수 있다. 제2 불순물 영역(304b)은 반도체 기판(300)의 표면에 얇게 형성될 수 있다. 제1 불순물 영역(304a)과 제2 불순물 영역(304b)은 서로 다른 도전형을 포함할 수 있다. 예를 들어, 제1 불순물 영역(304a)은 n형의 불순물이 도핑될 수 있고, 제2 불순물 영역(304b)은 p형의 불순물이 도핑될 수 있다.
광전 변환 소자(304)는 적색 빛과 청색 빛을 감지하는 화소에 배치될 수 있다. 예를 들어, 적색 빛을 감지하는 화소는 제1 화소 영역(P1)일 수 있고, 청색 빛을 감지하는 화소는 제2 화소 영역(P2)일 수 있다. 광전 변환 소자(304)와 이격되며, 제1 및 제2 화소 영역들(P1, P2) 각각의 반도체 기판(300) 내에 스토리지 노드 영역(306)이 배치될 수 있다. 스토리지 노드 영역(306)은 예를 들어, n형 불순물이 도핑될 수 있다. 스토리지 노드 영역(306)은 하나의 도핑 영역으로 이루어져 있으며, 스토리지 노드 영역(306)은 광전 변환 소자(304)보다 작은 면적을 가질 수 있다.
반도체 기판(300) 상에는 층간 절연 구조체(310)가 배치될 수 있다. 층간 절연 구조체(310)는 반도체 기판(300) 상에 차례로 적층된 복수의 층간 절연막(311, 312, 313, 314) 및 복수의 층간 절연막(311, 312, 313, 314)의 상부 표면에는 배치된 식각 정지막(316)을 포함할 수 있다. 일부 실시 예에서, 복수의 층간 절연막(311, 312, 313, 314) 중 최상단의 층간 절연막(314)은 나머지 층간 절연막(311, 312, 313)들보다 두껍게 형성될 수 있다. 복수의 층간 절연막(311, 312, 313, 314)은 산화물로 이루어 질 수 있다. 예를 들어, 복수의 층간 절연막(311, 312, 313, 314)은 HDP(High Density Plasma) 산화막, TEOS 산화막, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 또는 저유전막(low-k dielectric layer) 등으로 이루어질 수 있다. 식각 정지막(215)은 실리콘 질화막 또는 실리콘 산질화막으로 이루어질 수 있다.
반도체 기판(300) 상의 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에는 배선 구조체(320)이 배치된다. 배선 구조체(320)은 예를 들면, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 이루어질 수 있다. 예를 들어, 배선 구조체(320)은 복수의 층간 절연막(311, 312, 313, 314) 중 적어도 일부에 배치되는 층간 배선들(321), 및 복수의 층간 절연막(311, 312, 313, 314)을 관통하여 층간 배선들(321)을 연결하는 콘택 비아들(323)을 포함할 수 있다. 콘택 비아들(323)은 최하부 콘택비아(323a), 중간 콘택비아(323b) 및 최상부 콘택비아(323c)를 포함할 수 있다. 최하부 콘택비아(323a)는 스토리지 노드(306)와 접촉될 수 있다.
일부 실시 예에서, 최하부 콘택비아(323a)와 스토리지 노드 영역(306) 사이에는 버퍼비아(325)가 제공될 수 있다. 버퍼비아(325)는 예를 들어, 탄소나노튜브를 포함할 수 있다. 버퍼비아(325)는 예를 들면, 금속과 실리콘 사이의 일함수를 갖는 물질을 제공하여, 반도체 기판(300)과 배선 구조체(320) 사이에 에너지 장벽을 줄여 양호한 오믹컨택을 기대할 수 있다. 예를 들어, 반도체 기판(300)에서 실리콘(Si)의 일함수는 4.05eV이고, 배선 구조체(320)에서 금속(예를 들어, 구리)의 일함수는 4.70eV이며, 버퍼비아(325)(예를 들어, 탄소나노튜브)의 일함수는 약 4.3eV 내지 약 4.8eV일 수 있다. 버퍼비아(325)는 상기 실리콘과 상기 금속 사이의 에너지 장벽을 줄여주어, 배선 구조체(320)을 통하여 스토리지 노드 영역(306)으로 전자 및/또는 정공이 잘 전달될 수 있도록 할 수 있다.
층간 절연 구조체(310) 상에는 최상부 콘택비아(323c)와 전기적으로 연결되는 스터드층(330)이 형성될 수 있다. 스터드층(330)은 층간 절연 구조체(310) 상에 형성되는 제1 스터드층(331) 및 제1 스터드층(331) 상에 형성되는 제2 스터드층(333)을 포함할 수 있다. 제2 스터드층(333)은 제1 스터드층(331)의 측면 및 상면을 감싸도록, 제1 스터드층(331)보다 큰 폭을 가질 수 있다. 제1 스터드층(331)과 제2 스터드층(333)은 다른 금속 물질로 이루어질 수 있다. 일부 실시 예에서, 제1 스터드층(331)은 텅스텐(W)으로 이루어지고, 제2 스터드층(333)은 알루미늄(Al)으로 이루어질 수 있다. 스터드층(330)은 제1 폭(W1)을 가질 수 있다. 제2 스터드층(333)이 제1 스터드층(331)보다 큰 폭을 가지는 경우, 제2 스터드층(333)은 제1 폭(W1)을 가질 수 있다.
층간 절연 구조체(310) 상에는 컬러필터층(340)이 형성될 수 있다. 컬러필터층(340)은 마이크로 렌즈(380)를 통해서 입사된 빛을 통과시켜 필요한 파장의 빛만을 광전 변환 소자(304)로 입사시킬 수 있다. 일부 실시 예에서, 층간 절연 구조체(310)와 컬러필터층(340) 사이에는 빛의 반사를 방지하여 광전 변환 소자(304)로 빛을 입사시키기 위한 반사 방지막(도시 생략)이 형성될 수 있다. 상기 반사 방지막은 예를 들면, SiON, SiC, SICN, 및 SiCO 등으로 형성될 수 있다.
컬러필터층(340)은 제1 컬러필터층(341) 및 제2 컬러필터층(343)을 포함할 수 있다. 제1 화소 영역(P1) 및 제2 화소 영역(P2)에는 각각 제1 컬러필터층(341) 및 제2 컬러필터층(343)이 배치될 수 있다. 일부 실시 예에서, 제1 화소 영역(P1)에 배치된 제1 컬러필터층(341)은 적색(R) 컬러 필터이고, 제2 화소 영역(P2)에 배치된 제2 컬러필터층(343)은 청색(R) 컬러 필터일 수 있다. 이에 따라, 제1 화소 영역(P1)에는 적색 파장의 빛을 통과시켜, 상기 적색 파장이 광전 변환 소자(304)에 도달되도록 한다. 또한, 제2 화소 영역(P2)에서는 청색 파장의 빛을 통과시켜, 상기 청색 파장이 광전 변환 소자(304)에 도달되도록 한다.
컬러필터층(340)은 스터드층(330)보다 낮은 레벨의 상면을 가질 수 있다. 즉, 컬러필터층(340)의 높이는 스터드층(330)의 높이보다 작은 값을 가질 수 있다.
층간 절연 구조체(310) 상에는 코팅층(345)이 형성될 수 있다. 코팅층(345)은 컬러필터층(340)을 덮을 수 있다. 코팅층(345)은 스터드층(330) 및 컬러필터층(340)이 형성된 층간 절연 구조체(310) 상을 덮는 코팅 물질층을 형성한 후, 평탄화 공정을 수행하여 형성할 수 있다. 코팅층(345)은 스터드층(330)의 상면을 노출시킬 수 있다. 코팅층(345)과 스터드층(330)은 동일한 레벨의 상면을 가질 수 있다. 즉, 코팅층(345)의 상면과 스터드층(330)의 상면은 동일 레벨의 평면을 이룰 수 있다. 코팅층(345)은, 상기 코팅 물질층을 형성한 후 스터드층(330)의 상면이 노출할 때까지 상기 코팅 물질층의 일부를 제거하여 형성할 수 있다. 코팅층(345)은 복수의 컬러필터층(340) 각각의 사이에서, 스터드층(330)이 형성되지 않은 부분을 채울 수 있다.
코팅층(345)이 형성된 층간 절연 구조체(310) 상에는 분리 절연층(360c)이 형성될 수 있다. 분리 절연층(360c)은 예를 들면, 산화물로 이루어질 수 있다. 분리 절연층(360c)은 베이스층(362) 및 베이스층(362) 상에 형성된 분리층(364)으로 이루어질 수 있다. 베이스층(362)은 스터드층(330)의 적어도 일부를 노출시키는 개구부(362H)를 가질 수 있다. 분리 절연층(360c), 즉 베이스층(362) 및 분리층(364)에 의하여 한정되는 분리 공간(360D)이 형성될 수 있다. 분리 공간(360D)은 복수의 화소 영역(P1, P2)에 대응하여, 복수개가 형성될 수 있다.
분리 공간(360D)은 분리 절연층(360c)의 하면의 레벨로부터 상면의 레벨 사이의 공간 중에서 분리 절연층(360c)이 형성되지 않은 곳을 의미한다. 즉, 분리 공간(360D)은 베이스층(362)의 상면으로부터 및 분리층(364)의 상면의 레벨 사이에서 분리층(364)에 의하여 둘러싸인 공간 및, 개구부(362H) 내의 공간을 포함할 수 있다. 복수의 화소 영역(P1, P2)에 대응하여 서로 분리된 복수개의 분리 공간(360D)이 형성될 수 있다. 즉, 복수개의 분리 공간(360D) 각각은 복수개의 광전 변환 소자(304) 각각과 대응하도록 형성될 수 있다.
개구부(362H)의 폭인 제2 폭(W2)은 스터드층(330)의 제1 폭(W1)보다 작은 값을 가질 수 있다. 개구부(362H)를 가지는 분리 절연층(360c)에 의하여 코팅층(345)은 노출되지 않고 상면이 완전히 덮힐 수 있다. 즉 코팅층(345)은 상기 개구부(362H)의 저면에 노출되지 않도록, 코팅층(345)의 상면은 분리 절연층(360c)에 의하여 모두 덮일 수 있다. 그러나 일부 실시 예에서, 개구부(362H)의 저면에 코팅층(345)의 일부분이 노출될 수 있으며, 이에 대해서는 도 8에서 자세히 설명하도록 한다.
분리 절연층(360c) 상에는 분리 공간(360D)을 채우는 하부 투명 전극층(366)이 형성될 수 있다. 하부 투명 전극층(366)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다. 하부 투명 전극층(366)은 듀얼 다마신(dual damascene) 방법에 의하여 분리 공간(360D)을 채우도록 형성될 수 있다. 하부 투명 전극층(366)은 분리 공간(360D)을 채우도록 분리 절연층(360c) 상을 덮는 하부 투명 물질층을 형성한 후, 분리 절연층(360), 즉 분리층(364)이 노출될때까지 평탄화 공정을 수행하여 형성할 수 있다. 하부 투명 전극층(366)을 형성하기 위한 평탄화 공정은 CMP 공정에 의하여 수행될 수 있다.
따라서 하부 투명 전극층(366)은 개구부(362H) 내를 채우는 하부 콘택(366C)과 하부 콘택(366C)과 연결되며 베이스층(362)의 상면 상에 배치되는 하부 전극(366E)으로 이루어질 수 있다. 하부 콘택(366C)과 하부 전극(366E)은 일체로 형성될 수 있다. 하부 투명 전극층(366)의 상면과 분리 절연층(360c)의 최상단은 동일한 레벨을 가질 수 있다. 하부 투명 전극층(366)의 상면과 분리층(364)의 상면은 동일한 레벨을 가질 수 있다. 즉, 하부 투명 전극층(366)의 상면과 분리층(364)의 상면은 동일 레벨의 평면을 이룰 수 있다.
분리층(364)에 의하여, 하부 투명 전극층(366)은 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에 대응하도록 분리될 수 있다. 즉, 하부 투명 전극층(366)은 복수의 화소 영역(P1, P2)에 대응하도록 분리된 복수개가 형성될 수 있다. 구체적으로, 하나의 분리 공간(360D)을 채우는 하부 투명 전극층(366)을 이루는 하부 콘택(366C)과 하부 전극(366E)은 일체로 형성될 수 있다.
코팅층(345)이 상기 개구부(362H)의 저면에 노출되지 않는 경우, 코팅층(345)은 하부 투명 전극층(366)이 접하지 않도록 이격될 수 있다. 그러나 일부 실시 예에서, 코팅층(345)의 일부분은 하부 투명 전극층(366)과 접할 수 있으며, 이에 대해서는 도 8에서 자세히 설명하도록 한다.
하부 투명 전극층(366) 상에는 유기 광전층(372)과 상부 투명 전극층(374)을 순차적으로 배치한다. 유기 광전층(372)은 복수의 투명 전극층(366) 상에 일체로 형성될 수 있다. 유기 광전층(372)은 특정 파장의 빛에서만 광전 변화를 일으키는 유기물질일 수 있다. 예를 들어, 유기 광전층(372)은 녹색 빛의 파장에서만 광전 변화를 일으킬 수 있다. 예를 들어, 유기 광전층(372)은 제1 및 제2 화소 영역(P1, P2) 모두에서 약 500㎚ 내지 600㎚에서 최대 흡수 파장(λmax)을 나타낼 수 있다.
상부 투명 전극층(374)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)에 걸쳐서 일체로 형성될 수 있다. 상부 투명 전극층(374) 상에는 컬러필터층(340)과 대응하는 마이크로 렌즈(380)를 배치한다. 일부 실시 예에서, 마이크로 렌즈(380)와 상부 투명 전극층(374) 사이에 더 보호층(378)이 형성될 수 있다. 보호층(378)은 투명한 절연 물질로 이루어질 수 있다. 마이크로 렌즈(380)는 대응하는 컬러필터층(340)과 중첩되게 형성될 수 있다. 마이크로 렌즈(380)는 복수의 컬러필터층(340)에 대응되는 복수개가 형성될 수 있다.
마이크로 렌즈(380)는 광전 변환 소자(304) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 광전 변환 소자(304)로 빛을 집광시킬 수 있다.
도 3a 내지 도 3r은 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다. 구체적으로 도 3a 내지 도 3r은 도 1에 보인 이미지 센서(1)를 제조하는 과정을 나타내는 단면도들이다. 도 3a 내지 도 3r에 대한 설명 중 도 1과 중복되는 내용은 생략될 수 있다.
도 3a를 참조하면, 소자 분리막(202)에 의하여 정의되는 복수의 화소 영역을 가지는 반도체 기판(200)을 준비한다. 반도체 기판(200)의 상기 복수의 화소 영역 각각에 복수의 광전 변환 소자(204)와 복수의 광전 변환 소자(204)와 이격되는 복수의 스토리지 노드 영역(206)을 형성한다.
반도체 기판(200), 예컨대 각각 벌크(bulk) 기판, 에피텍셜(epitaxial) 기판 또는 SOI(silicon on insulator) 기판 중 어느 하나일 수 있다. 반도체 기판(200)은 예를 들면, 실리콘(Si, silicon)을 포함할 수 있다. 또는 반도체 기판(200)은 저머늄(Ge, germanium)과 같은 반도체 원소, 또는 SiC (silicon carbide), GaAs(gallium arsenide), InAs (indium arsenide), 및 InP (indium phosphide)와 같은 화합물 반도체를 포함할 수 있다. 반도체 기판(200)은 제1 도전형을 가지는 반도체 기판을 기반으로 이루어질 수 있다. 반도체 기판(200)은 예를 들면, P형 반도체 기판일 수 있다.
복수의 광전 변환 소자(204)는 반도체 기판(200) 내에 배치되도록 형성한다. 복수의 광전 변환 소자(204) 각각은 상기 복수의 화소 영역 각각에 대응하여 반도체 기판(200) 내에 배치될 수 있다. 광전 변환 소자(204)는 반도체 기판(200)의 표면으로부터 깊게 형성될 수 있다. 광전 변환 소자(204)는 제1 불순물 영역(204a)과 제2 불순물 영역(204b)을 포함할 수 있다. 제1 불순물 영역(204a)은 반도체 기판(200)의 표면으로부터 깊게 형성되고, 제2 불순물 영역(204b)은 표면으로부터 얇게 형성될 수 있다. 제1 불순물 영역(204a) 및 제2 불순물 영역(204b)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 제1 불순물 영역(204a)은 n형으로 도핑된 영역일 수 있고, 제2 불순물 영역(204b)은 p형으로 도핑된 영역일 수 있다.
반도체 기판(200) 내의 상기 복수의 화소 영역 각각에는 광전 변환 소자(204)와 이격되고 반도체 기판(200)의 표면과 접촉하거나 인접하는 스토리지 노드 영역(206)을 형성한다. 스토리지 노드 영역(206)은 n형으로 도핑된 불순물 영역일 수 있다. 스토리지 노드 영역(206)은 하나의 도핑 영역으로 이루어질 수 있으며, 광전 변환 소자(204)보다 작은 면적을 가질 수 있다.
도 3b를 참조하면, 반도체 기판(200)의 제1 면(201a) 상에 배선 구조체(220)를 형성한다.
배선 구조체(220)에는 제1 콘택홀 (215)을 형성한 후, 제1 콘택홀(215)의 측면에 제1 측면 절연막(211)을 형성하고, 이후에 제1 콘택홀(215)을 완전히 채우고 제1 측면 절연막(211)과 접촉하는 제1 콘택비아(213)를 형성한다. 제1 콘택홀 (215)의 폭은 반도체 기판(200)의 표면으로부터 상측으로 갈수록 점차적으로 넓어질 수 있다. 제1 측면 절연막(211)은 산화물 또는 질화물로 이루어질 수 있다. 제1 콘택비아(213)는 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 형성될 수 있다.
이후, 반도체 기판(200)과 인접하며, 제1 콘택 비아(213)와 접촉하는 버퍼층(217)을 형성한다.
버퍼층(217)은 제1 콘택 비아(213)를 통하여 반도체 기판(200)에 형성된 스토로지 노드 영역(206)과 전기적으로 연결될 수 있다. 버퍼층(217)은 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질, 또는 탄소나노튜브를 포함할 수 있다.
배선 구조체(220)는 전면 층간 절연막(221)과 복수의 전면 배선(223)을 포함하도록 형성할 수 있다. 전면 층간 절연막(221)은 HDP(High Density Plasma) 산화막, TEOS 산화막, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 또는 저유전막(low-k dielectric layer) 등이 사용될 수 있다. 복수의 전면 배선(223)은 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질을 포함할 수 있다.
배선 구조체(220) 상에는 지지막(227)을 접착할 수 있다. 지지막(227)은 연마 공정을 통해 얇아진 반도체 기판(200)의 강도를 확보하기 위하여 사용될 수 있다. 일부 실시 예에서, 지지막(227)은 실리콘 산화물, 실리콘 질화물 및/또는 반도체 물질로 이루어질 수 있다.
도 3c를 참조하면, 배선 구조체(220)가 반도체 기판(200)의 하측에 배치되도록 반도체 기판(200)을 뒤집는다. 이후, 반도체 기판(200)의 상측, 즉 도 3b에서 보인 반도체 기판(200)의 하측의 일부분(점선으로 구분된 아래 부분)을 제거한다.
도 3d를 참조하면, 반도체 기판(200)의 제2 면(201b)로부터 버퍼 영역(217)까지 반도체 기판(200)을 관통하여 연장되는 제2 콘택홀(225)을 형성한다. 제2 콘택홀(225)의 폭은 버퍼 영역(217)으로부터 반도체 기판(200)의 제2 면(201b)으로 갈수록 점차적으로 넓어질 수 있다. 일부 실시 예에서, 제2 콘택홀(225)은 소자 분리막(202)을 관통하도록 형성될 수 있다.
제2 콘택홀(225)의 측면에는 제2 측면 절연막(227)이 형성될 수 있다. 제2 측면 절연막(227)은 산화물 또는 질화물로 이루어질 수 있다. 제2 콘택홀(225)은 제2 콘택비아(229)로 채워질 수 있다. 제2 콘택비아(229)는 제2 측면 절연막(227)과 접촉하도록 제2 콘택홀(225)을 완전히 채울 수 있다. 따라서 제2 콘택비아(229)는 반도체 기판(200)을 관통할 수 있다. 제2 콘택비아(229)는 예를 들어, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 형성될 수 있다.
도 3e를 참조하면, 반도체 기판(200)의 제2 면(301b) 상에는 제2 콘택비아(229)와 전기적으로 연결되는 스터드층(230)이 형성될 수 있다. 스터드층(230)은 반도체 기판(200)의 제2 면(301b) 상에 형성되는 제1 스터드층(231) 및 제1 스터드층(231) 상에 형성되는 제2 스터드층(233)을 포함할 수 있다. 제2 스터드층(233)은 제1 스터드층(231)의 측면 및 상면을 감싸도록 형성하여, 제1 스터드층(231)보다 큰 폭을 가질 수 있다. 제1 스터드층(231)과 제2 스터드층(233)은 다른 금속 물질로 이루어질 수 있다. 일부 실시 예에서, 제1 스터드층(231)은 텅스텐(W)으로 이루어지고, 제2 스터드층(233)은 알루미늄(Al)으로 이루어질 수 있다. 스터드층(230)은 제1 폭(W1)을 가질 수 있다. 제2 스터드층(233)이 제1 스터드층(231)보다 큰 폭을 가지는 경우, 제2 스터드층(233)은 제1 폭(W1)을 가질 수 있다.
도 3d를 참조하면, 반도체 기판(200)의 제2 면(301b) 상에는 컬러필터층(240)이 형성될 수 있다. 컬러필터층(240)은 마이크로 렌즈(280)을 통해서 입사된 빛을 통과시켜 제2 면(201b)을 통하여 필요한 파장의 빛만을 광전 변환 소자(204)로 입사시킬 수 있다. 일부 실시 예에서, 반도체 기판(200)의 제2 면(301b)과 컬러필터층(240) 사이에는 빛의 반사를 방지하여 광전 변환 소자(204)로 빛을 입사시키기 위한 반사 방지막(도시 생략)이 형성될 수 있다. 상기 반사 방지막은 예를 들면, SiON, SiC, SICN, 및 SiCO 등으로 형성될 수 있다.
컬러필터층(240)은 제1 컬러필터층(241) 및 제2 컬러필터층(243)을 포함할 수 있다. 제1 화소 영역(P1) 및 제2 화소 영역(P2)에는 각각에 형성된 광전 변환 소자(204)에 대응되는 제1 컬러필터층(241) 및 제2 컬러필터층(243)이 배치될 수 있다. 일부 실시 예에서, 제1 화소 영역(P1)에 배치된 제1 컬러필터층(241)은 적색(R) 컬러 필터이고, 제2 화소 영역(P2)에 배치된 제2 컬러필터층(243)은 청색(R) 컬러 필터일 수 있다. 이에 따라, 제1 화소 영역(P1)에는 적색 파장의 빛을 통과시켜, 상기 적색 파장이 광전 변환 소자(204)에 도달되도록 한다. 또한, 제2 화소 영역(P2)에서는 청색 파장의 빛을 통과시켜, 상기 청색 파장이 광전 변환 소자(204)에 도달되도록 한다.
컬러필터층(240)은 스터드층(230)보다 낮은 레벨의 상면을 가지도록 형성할 수 있다. 즉, 컬러필터층(240)의 높이는 스터드층(230)의 높이보다 작은 값을 가지도록 형성할 수 있다.
도 3g를 참조하면, 반도체 기판(200)의 제2 면(201b) 상에는 코팅층(245)이 형성될 수 있다. 코팅층(245)은 컬러필터층(240)을 덮을 수 있다. 코팅층(245)은 스터드층(230) 및 컬러필터층(240)이 형성된 반도체 기판(200) 상을 덮는 코팅 물질층을 형성한 후, 평탄화 공정을 수행하여 형성할 수 있다. 코팅층(245)은 스터드층(230)의 상면을 노출시킬 수 있다. 코팅층(245)과 스터드층(230)은 동일한 레벨의 상면을 가질 수 있다. 즉, 코팅층(245)의 상면과 스터드층(230)의 상면은 동일 레벨의 평면을 이룰 수 있다. 코팅층(245)은, 상기 코팅 물질층을 형성한 후 스터드층(230)의 상면이 노출할 때까지 상기 코팅 물질층의 일부를 제거하여 형성할 수 있다. 코팅층(245)은 투명한 유기물로 이루어질 수 있다. 일부 실시 예에서 코팅층(245)은 수지(resin)로 이루어질 수 있다. 코팅층(245)은 복수의 컬러필터층(240) 각각의 사이에서, 스터드층(230)이 형성되지 않은 부분을 채울 수 있다.
도 3h를 참조하면, 코팅층(245) 및 스터드층(230)을 덮는 예비 절연층(260)을 형성한다. 이후, 예비 절연층(260) 상에 제1 포토레지스트층(M1)을 형성한다. 제1 포토레지스트층(M1)은 도 1에 보인 분리층(264)에 대응하는 위치에 형성될 수 있다.
도 3i를 참조하면, 제1 포토레지스트층(M1)을 식각 마스크로, 예비 절연층(도 3h의 260)의 상면로부터 일부분을 제거하여, 상측에 돌출부(263)를 가지는 예비 절연층(260a)을 형성한다. 예비 절연층(260a)은 코팅층(245) 및 스터드층(230)을 덮는 기저부(261) 및 기저부(261)로부터 돌출된 돌출부(263)를 포함할 수 있다.
도 3j를 참조하면, 제1 포토레지스트층(도 3i의 M1)을 제거한다. 제1 포토레지스트층(M1)은 애싱 공정에 의하여 제거될 수 있다.
도 3k를 참조하면, 돌출부(263)를 가지는 예비 절연층(260a)의 일부분을 노출하는 레지스트홀(M2H)을 가지는 제2 포토레지스트층(M2)을 형성한다. 레지스트홀(M2H)은 도 1에 보인 개구부(262H)에 대응되는 위치에 배치될 수 있다. 제2 포토레지스트층(M2)은 돌출부(263)를 모두 덮을 수 있다.
도 3l을 참조하면, 제2 포토레지스트층(M2)을 식각 마스크로 예비 절연층(도 3k의 260a)의 일부분을 제거하여 복수의 리세스부(261R)를 가지는 예비 절연층(260b)을 형성한다. 복수의 리세스부(261R)는 도 1에 보인 개구부(262H)에 대응되는 위치에 배치될 수 있다.
복수의 리세스부(261R)는 예비 절연층(260b)을 완전히 관통하지 않도록 형성할 수 있다. 따라서 제2 포토레지스트층(M2)을 형성하는 과정에서 오정렬이 발생하여도, 복수의 리세스부(261R)의 저면에는 코팅층(245)이 노출되지 않을 수 있다.
도 3m을 참조하면, 제2 포토레지스트층(도 3l의 M2)을 제거한다. 제2 포토레지스트층(M2)은 애싱 공정에 의하여 제거될 수 있다.
코팅층(245)은 제2 포토레지스트층(M2)과 유사한 성질, 예를 들면, 애싱 공정에 의하여 함께 제거되는 성질을 가질 수 있다. 따라서 복수의 리세스부(261R)의 저면에는 코팅층(245)이 노출되는 경우, 제2 포토레지스트층(M2)을 제거하는 과정에서 코팅층(245)의 적어도 일부분이 함께 제거될 수 있다. 그러나, 복수의 리세스부(261R)는 예비 절연층(260b)을 완전히 관통하지 않도록 형성하여, 복수의 리세스부(261R)의 저면에는 코팅층(245)이 노출되지 않기 때문에, 제2 포토레지스트층(M2)을 제거하는 과정에서 코팅층(245)의 적어도 일부분이 함께 제거되는 것을 방지할 수 있다.
도 3n을 참조하면, 복수의 리세스부(도 3m의 261R) 및 돌출부(264)를 가지는 예비 절연층(도 3m의 260b)을 상측으로부터 일부분을 제거하여, 복수의 개구부(262H)를 가지는 분리 절연층(260c)을 형성한다. 복수의 개구부(262H)는 복수의 리세스부(261R)의 저면으로부터 예비 절연층(260b)의 일부분을 제거하여 형성할 수 있다. 복수의 개구부(262H)는 분리 절연층(260c)을 관통할 수 있다.
분리 절연층(260c)은 예를 들면, 산화물로 이루어질 수 있다. 분리 절연층(260c)은 베이스층(262) 및 베이스층(262) 상에 형성된 분리층(264)으로 이루어질 수 있다. 베이스층(262)은 스터드층(230)의 적어도 일부를 노출시키는 개구부(262H)를 가질 수 있다. 분리 절연층(260c), 즉 베이스층(262) 및 분리층(264)에 의하여 한정되는 분리 공간(260D)이 형성될 수 있다. 분리 공간(260D)은 복수의 화소 영역(P1, P2)에 대응하여, 복수개가 형성될 수 있다.
분리 공간(260D)은 분리 절연층(260c)의 하면의 레벨로부터 상면의 레벨 사이의 공간 중에서 분리 절연층(260c)이 형성되지 않은 곳을 의미한다. 즉, 분리 공간(260D)은 베이스층(262)의 상면으로부터 및 분리층(264)의 상면의 레벨 사이에서 분리층(264)에 의하여 둘러싸인 공간 및, 개구부(262H) 내의 공간을 포함할 수 있다. 복수의 화소 영역(P1, P2)에 대응하여 서로 분리된 복수개의 분리 공간(260D)이 형성될 수 있다. 즉, 복수개의 분리 공간(260D) 각각은 복수개의 광전 변환 소자(204) 각각과 대응하도록 형성될 수 있다.
개구부(262H)의 폭인 제2 폭(W2)은 스터드층(230)의 제1 폭(W1)보다 작은 값을 가질 수 있다. 개구부(262H)를 가지는 분리 절연층(260c)에 의하여 코팅층(245)은 노출되지 않고 상면이 완전히 덮힐 수 있다. 즉 코팅층(245)은 상기 개구부(262H)의 저면에 노출되지 않도록, 코팅층(245)의 상면은 분리 절연층(260c)에 의하여 모두 덮일 수 있다. 그러나 일부 실시 예에서, 제2 포토레지스트층(도 3k의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우, 개구부(262H)의 저면에 코팅층(245)의 일부분이 노출될 수 있다.
도 3o를 참조하면, 분리 공간(260D)을 채우도록 분리 절연층(260c) 상을 덮는 하부 투명 물질층(265)을 형성한다. 하부 투명 물질층(265)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다.
도 3p를 참조하면, 하부 투명 물질층(도 3o의 265)에 대하여 분리 절연층(260), 즉 분리층(264)이 노출될 때까지 평탄화 공정을 수행하여, 분리 절연층(260c) 상에 분리 공간(260D)을 채우는 하부 투명 전극층(266)을 형성할 수 있다. 하부 투명 전극층(266)을 형성하기 위한 평탄화 공정은 CMP 공정에 의하여 수행될 수 있다.
하부 투명 전극층(266)은 개구부(262H) 내를 채우는 하부 콘택(266C)과 하부 콘택(266C)과 연결되며 베이스층(262)의 상면 상에 배치되는 하부 전극(266E)으로 이루어질 수 있다.
즉, 하부 투명 전극층(266)은 듀얼 다마신(dual damascene) 방법에 의하여 분리 공간(260D)을 채우도록 형성될 수 있다. 따라서 하부 콘택(266C)과 하부 전극(266E)은 일체로 형성될 수 있다. 하부 투명 전극층(266)의 상면과 분리 절연층(260c)의 최상단은 동일한 레벨을 가질 수 있다. 하부 투명 전극층(266)의 상면과 분리층(264)의 상면은 동일한 레벨을 가질 수 있다. 즉, 하부 투명 전극층(266)의 상면과 분리층(264)의 상면은 동일 레벨의 평면을 이룰 수 있다.
분리층(264)에 의하여, 하부 투명 전극층(266)은 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에 대응하도록 분리될 수 있다. 즉, 하부 투명 전극층(266)은 복수의 화소 영역(P1, P2)에 대응하도록 분리된 복수개가 형성될 수 있다. 구체적으로, 하나의 분리 공간(260D)을 채우는 하부 투명 전극층(266)을 이루는 하부 콘택(266C)과 하부 전극(266E)은 일체로 형성될 수 있다.
코팅층(245)이 상기 개구부(262H)의 저면에 노출되지 않는 경우, 코팅층(245)은 하부 투명 전극층(266)이 접하지 않도록 이격될 수 있다. 그러나 일부 실시 예에서, 제2 포토레지스트층(도 3k의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우, 코팅층(245)의 일부분은 하부 투명 전극층(266)과 접할 수 있다.
도 3q를 참조하면, 하부 투명 전극층(266) 상에 유기 광전층(272)을 형성한다. 유기 광전층(272)은 복수의 투명 전극층(266) 상에 일체로 형성될 수 있다. 유기 광전층(272)은 특정 파장의 빛에서만 광전 변화를 일으키는 유기물질일 수 있다. 예를 들어, 유기 광전층(272)은 녹색 빛의 파장에서만 광전 변화를 일으킬 수 있다. 예를 들어, 유기 광전층(272)은 제1 및 제2 화소 영역(P1, P2) 모두에서 약 500㎚ 내지 600㎚에서 최대 흡수 파장(λmax)을 나타낼 수 있다.
유기 광전층(272)은 예를 들면, 약 1㎚ 내지 500㎚의 두께를 가질 수 있다. 일부 실시 예에서, 유기 광전층(272)은 약 5㎚ 내지 300㎚의 두께를 가질 수 있다. 유기 광전층(272)은 빛을 효과적으로 흡수하고 정공과 전자를 효과적으로 분리 및 전달함으로써 광전 변환 효율을 효과적으로 개선할 수 있는 두께를 가질 수 있다.
도 3r을 참조하면, 유기 광전층(272) 상에 상부 투명 전극층(274)을 형성한다. 상부 투명 전극층(274)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다. 상부 투명 전극층(274)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)에 걸쳐서 일체로 형성될 수 있다.
이후, 도 1에 보인 것과 같이 상부 투명 전극층(274) 상에는 컬러필터층(240)과 대응하는 마이크로 렌즈(280)를 형성하여, 이미지 센서(1)를 형성한다. 마이크로 렌즈(280)는 대응하는 컬러필터층(240)과 중첩되게 형성될 수 있다. 마이크로 렌즈(280)는 복수의 컬러필터층(240)에 대응되는 복수개가 형성될 수 있다. 마이크로 렌즈(280)는 광전 변환 소자(204) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 광전 변환 소자(204)로 빛을 집광시킬 수 있다.
일부 실시 예에서, 마이크로 렌즈(280)와 상부 투명 전극층(274) 사이에 더 보호층(278)이 형성될 수 있다. 보호층(278)은 투명한 절연 물질로 이루어질 수 있다.
본 발명의 실시 예에 따른 이미지 센서의 제조 방법은, 제2 포토레지스트층(도 3k의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우에도 코팅층(245)의 손상을 방지할 수 있어, 신뢰성 있는 이미지 센서를 형성할 수 있다.
도 4a 내지 도 4e는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다. 도 4a 내지 도 4e는 도 1에 보인 이미지 센서(1)를 제조하는 과정을 나타내는 단면도들이다. 도 4a 내지 도 4e에 대한 설명 중 도 1, 및 도 3a 내지 도 3r과 중복되는 내용은 생략될 수 있다. 구체적으로, 도 4a 내지 도 4e는 도 3g 이후에 과정을 나타내는 단면도들이다.
도 4a를 참조하면, 예비 절연층(260) 상에 예비 절연층(260)의 일부분을 노출하는 레지스트홀(M1Ha)을 가지는 제1 포토레지스트층(M1a)을 형성한다. 레지스트홀(M1Ha)은 도 1에 보인 개구부(262H)에 대응되는 위치에 배치될 수 있다.
도 4b를 참조하면, 제1 포토레지스트층(M1a)을 식각 마스크로 예비 절연층(260)의 일부분을 제거하여 복수의 리세스부(260R)를 형성한다. 복수의 리세스부(260R)는 도 1에 보인 개구부(262H)에 대응되는 위치에 배치될 수 있다.
복수의 리세스부(260R)는 예비 절연층(260)을 완전히 관통하지 않도록 형성할 수 있다.
도 4c를 참조하면, 제1 포토레지스트층(도 4b의 M1a)을 제거한다. 제1 포토레지스트층(M1a)은 애싱 공정에 의하여 제거될 수 있다.
도 4d를 참조하면, 예비 절연층(260) 상에 제2 포토레지스트층(M2a)을 형성한다. 제2 포토레지스트층(M2a)은 도 1에 보인 분리층(264)에 대응하는 위치에 형성될 수 있다.
도 4e를 참조하면, 제2 포토레지스트층(M2a)을 식각 마스크로, 예비 절연층(도 4d의 260)의 상면로부터 일부분을 제거하여, 상측에 돌출부(263)를 가지는 예비 절연층(260b)을 형성한다. 예비 절연층(260b)은 코팅층(245) 및 스터드층(230)을 덮는 기저부(261) 및 기저부(261)로부터 돌출된 돌출부(263)를 포함할 수 있다. 돌출부(263)를 형성하는 과정에서 복수의 리세스부(261R)은 도 4d에 보인 복수의 리세스부(260R)보다 깊이가 증가할 수 있다.
이후, 제2 포토레지스트층(M2a)을 제거하여, 도 3m에 보인 것과 같은 결과물을 얻을 수 있다. 복수의 리세스부(261R)는 예비 절연층(260b)을 완전히 관통하지 않도록 형성할 수 있다. 따라서, 제1 포토레지스트층(도 4a의 M1a)을 형성하는 과정에서 오정렬이 발생하여도, 복수의 리제스부(261R)의 저면에는 코팅층(245)이 노출되지 않을 수 있다.
이후 도 3n 내지 도 3r에서 보인 것과 같은 과정을 통하여 도 1에 보인 이미지 센서(1)를 형성할 수 있다.
도 5a 내지 도 5o는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다. 구체적으로 도 5a 내지 도 5o는 도 2에 보인 이미지 센서(1)를 제조하는 과정을 나타내는 단면도들이다. 도 5a 내지 도 5o에 대한 설명 중 도 2 및 도 3a 내지 도 3r과 중복되는 내용은 생략될 수 있다.
도 5a를 참조하면, 소자 분리막(302)에 의하여 정의되는 복수의 화소 영역(P1, P2)을 가지는 반도체 기판(300)을 준비한다. 반도체 기판(300)의 복수의 화소 영역(P1, P2) 각각에는 복수의 광전 변환 소자(304)와 복수의 광전 변환 소자(304)와 이격되는 복수의 스토리지 노드 영역(306)을 형성한다.
제1 및 제2 화소 영역들(P1, P2)의 반도체 기판(300) 내에는 광전 변환 소자(304)가 배치될 수 있다. 광전 변환 소자(304)는 포토다이오드일 수 있다. 광전 변환 소자(304)는 제1 불순물 영역(304a)과 제2 불순물 영역(304b)을 포함할 수 있다. 제1 불순물 영역(304a)은 반도체 기판(300)의 상부면으로부터 깊게 형성될 수 있다. 제2 불순물 영역(304b)은 반도체 기판(300)의 표면에 얇게 형성될 수 있다. 제1 불순물 영역(304a)과 제2 불순물 영역(304b)은 서로 다른 도전형을 포함할 수 있다. 예를 들어, 제1 불순물 영역(304a)은 n형의 불순물이 도핑될 수 있고, 제2 불순물 영역(304b)은 p형의 불순물이 도핑될 수 있다.
광전 변환 소자(304)는 적색 빛과 청색 빛을 감지하는 화소에 배치될 수 있다. 예를 들어, 적색 빛을 감지하는 화소는 제1 화소 영역(P1)일 수 있고, 청색 빛을 감지하는 화소는 제2 화소 영역(P2)일 수 있다. 광전 변환 소자(304)와 이격되며, 제1 및 제2 화소 영역들(P1, P2) 각각의 반도체 기판(300) 내에 스토리지 노드 영역(306)이 배치될 수 있다. 스토리지 노드 영역(306)은 예를 들어, n형 불순물이 도핑될 수 있다. 스토리지 노드 영역(306)은 하나의 도핑 영역으로 이루어져 있으며, 스토리지 노드 영역(306)은 광전 변환 소자(304)보다 작은 면적을 가질 수 있다.
반도체 기판(300) 상에는 층간 절연 구조체(310)가 배치될 수 있다. 층간 절연 구조체(310)는 반도체 기판(300) 상에 차례로 적층된 복수의 층간 절연막(311, 312, 313, 314) 및 복수의 층간 절연막(311, 312, 313, 314)의 상부 표면에는 배치된 식각 정지막(316)을 포함할 수 있다. 일부 실시 예에서, 복수의 층간 절연막(311, 312, 313, 314) 중 최상단의 층간 절연막(314)은 나머지 층간 절연막(311, 312, 313)들보다 두껍게 형성될 수 있다. 복수의 층간 절연막(311, 312, 313, 314)은 산화물로 이루어 질 수 있다. 예를 들어, 복수의 층간 절연막(311, 312, 313, 314)은 HDP(High Density Plasma) 산화막, TEOS 산화막, TOSZ(Tonen SilaZene), SOG(Spin On Glass), USG(Undoped Silica Glass) 또는 저유전막(low-k dielectric layer) 등으로 이루어질 수 있다. 식각 정지막(215)은 실리콘 질화막 또는 실리콘 산질화막으로 이루어질 수 있다.
반도체 기판(300) 상의 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에는 배선 구조체(320)이 배치된다. 배선 구조체(320)은 예를 들면, 구리(Cu), 알루미늄(Al), 및 텅스텐(W)과 같은 금속 물질로 이루어질 수 있다. 예를 들어, 배선 구조체(320)은 복수의 층간 절연막(311, 312, 313, 314) 중 적어도 일부에 배치되는 층간 배선들(321), 및 복수의 층간 절연막(311, 312, 313, 314)을 관통하여 층간 배선들(321)을 연결하는 콘택 비아들(323)을 포함할 수 있다. 콘택 비아들(323)은 최하부 콘택비아(323a), 중간 콘택비아(323b) 및 최상부 콘택비아(323c)를 포함할 수 있다. 최하부 콘택비아(323a)는 스토리지 노드(306)와 접촉될 수 있다.
일부 실시 예에서, 최하부 콘택비아(323a)와 스토리지 노드 영역(306) 사이에는 버퍼비아(325)가 제공될 수 있다. 버퍼비아(325)는 예를 들어, 탄소나노튜브를 포함할 수 있다. 버퍼비아(325)는 예를 들면, 금속과 실리콘 사이의 일함수를 갖는 물질을 제공하여, 반도체 기판(300)과 배선 구조체(320) 사이에 에너지 장벽을 줄여 양호한 오믹컨택을 기대할 수 있다. 예를 들어, 반도체 기판(300)에서 실리콘(Si)의 일함수는 4.05eV이고, 배선 구조체(320)에서 금속(예를 들어, 구리)의 일함수는 4.70eV이며, 버퍼비아(325)(예를 들어, 탄소나노튜브)의 일함수는 약 4.3eV 내지 약 4.8eV일 수 있다. 버퍼비아(325)는 상기 실리콘과 상기 금속 사이의 에너지 장벽을 줄여주어, 배선 구조체(320)을 통하여 스토리지 노드 영역(306)으로 전자 및/또는 정공이 잘 전달될 수 있도록 할 수 있다.
도 5b를 참조하면, 배선 구조체(320) 상에 콘택 비아들(323)과 전기적으로 연결되는 스터드층(330)을 형성한다. 스터드층(330)은 제1 스터드층(331) 및 제1 스터드층(331) 상에 형성되는 제2 스터드층(333)을 포함할 수 있다. 제2 스터드층(333)은 제1 스터드층(331)의 측면 및 상면을 감싸도록 형성하여, 제1 스터드층(331)보다 큰 폭을 가질 수 있다. 제1 스터드층(331)과 제2 스터드층(333)은 다른 금속 물질로 이루어질 수 있다. 일부 실시 예에서, 제1 스터드층(331)은 텅스텐(W)으로 이루어지고, 제2 스터드층(333)은 알루미늄(Al)으로 이루어질 수 있다. 스터드층(330)은 제1 폭(W1)을 가질 수 있다. 제2 스터드층(333)이 제1 스터드층(331)보다 큰 폭을 가지는 경우, 제2 스터드층(333)은 제1 폭(W1)을 가질 수 있다.
도 5c를 참조하면, 배선 구조체(320) 상에 컬러필터층(340)이 형성될 수 있다. 컬러필터층(340)은 마이크로 렌즈(380)을 통해서 입사된 빛을 통과시켜 제2 면(301b)을 통하여 필요한 파장의 빛만을 광전 변환 소자(304)로 입사시킬 수 있다. 일부 실시 예에서, 반도체 기판(300)의 제2 면(301b)과 컬러필터층(340) 사이에는 빛의 반사를 방지하여 광전 변환 소자(304)로 빛을 입사시키기 위한 반사 방지막(도시 생략)이 형성될 수 있다. 상기 반사 방지막은 예를 들면, SiON, SiC, SICN, 및 SiCO 등으로 형성될 수 있다.
컬러필터층(340)은 제1 컬러필터층(341) 및 제2 컬러필터층(343)을 포함할 수 있다. 제1 화소 영역(P1) 및 제2 화소 영역(P2)에는 각각에 형성된 광전 변환 소자(304)에 대응되는 제1 컬러필터층(341) 및 제2 컬러필터층(343)이 배치될 수 있다. 일부 실시 예에서, 제1 화소 영역(P1)에 배치된 제1 컬러필터층(341)은 적색(R) 컬러 필터이고, 제2 화소 영역(P2)에 배치된 제2 컬러필터층(343)은 청색(R) 컬러 필터일 수 있다. 이에 따라, 제1 화소 영역(P1)에는 적색 파장의 빛을 통과시켜, 상기 적색 파장이 광전 변환 소자(304)에 도달되도록 한다. 또한, 제2 화소 영역(P2)에서는 청색 파장의 빛을 통과시켜, 상기 청색 파장이 광전 변환 소자(304)에 도달되도록 한다.
컬러필터층(340)은 스터드층(330)보다 낮은 레벨의 상면을 가지도록 형성할 수 있다. 즉, 컬러필터층(340)의 높이는 스터드층(330)의 높이보다 작은 값을 가지도록 형성할 수 있다.
도 5d를 참조하면, 컬러필터층(340)을 덮는 코팅층(345)을 형성한다. 코팅층(345)은 스터드층(330) 및 컬러필터층(340)이 형성된 반도체 기판(300) 상을 덮는 코팅 물질층을 형성한 후, 평탄화 공정을 수행하여 형성할 수 있다. 코팅층(345)은 스터드층(330)의 상면을 노출시킬 수 있다. 코팅층(345)과 스터드층(330)은 동일한 레벨의 상면을 가질 수 있다. 즉, 코팅층(345)의 상면과 스터드층(330)의 상면은 동일 레벨의 평면을 이룰 수 있다. 코팅층(345)은, 상기 코팅 물질층을 형성한 후 스터드층(330)의 상면이 노출할 때까지 상기 코팅 물질층의 일부를 제거하여 형성할 수 있다. 코팅층(345)은 투명한 유기물로 이루어질 수 있다. 일부 실시 예에서 코팅층(345)은 수지(resin)로 이루어질 수 있다. 코팅층(345)은 복수의 컬러필터층(340) 각각의 사이에서, 스터드층(330)이 형성되지 않은 부분을 채울 수 있다.
도 5e를 참조하면, 코팅층(345) 및 스터드층(330)을 덮는 예비 절연층(360)을 형성한다. 이후, 예비 절연층(360) 상에 제1 포토레지스트층(M1)을 형성한다. 제1 포토레지스트층(M1)은 도 2에 보인 분리층(364)에 대응하는 위치에 형성될 수 있다.
도 5f를 참조하면, 제1 포토레지스트층(M1)을 식각 마스크로, 예비 절연층(도 3h의 360)의 상면로부터 일부분을 제거하여, 상측에 돌출부(363)를 가지는 예비 절연층(360a)을 형성한다. 예비 절연층(360a)은 코팅층(345) 및 스터드층(330)을 덮는 기저부(361) 및 기저부(361)로부터 돌출된 돌출부(363)를 포함할 수 있다.
도 5g를 참조하면, 제1 포토레지스트층(도 5f의 M1)을 제거한다. 제1 포토레지스트층(M1)은 애싱 공정에 의하여 제거될 수 있다.
도 5h를 참조하면, 돌출부(363)를 가지는 예비 절연층(360a)의 일부분을 노출하는 레지스트홀(M2H)을 가지는 제2 포토레지스트층(M2)을 형성한다. 레지스트홀(M2H)은 도 2에 보인 개구부(362H)에 대응되는 위치에 배치될 수 있다. 제2 포토레지스트층(M2)은 돌출부(363)를 모두 덮을 수 있다.
도 5i을 참조하면, 제2 포토레지스트층(M2)을 식각 마스크로 예비 절연층(도 5h의 360a)의 일부분을 제거하여 복수의 리세스부(361R)를 가지는 예비 절연층(360b)을 형성한다. 복수의 리세스부(361R)는 도 2에 보인 개구부(362H)에 대응되는 위치에 배치될 수 있다.
복수의 리세스부(361R)는 예비 절연층(360b)을 완전히 관통하지 않도록 형성할 수 있다. 따라서 제2 포토레지스트층(M2)을 형성하는 과정에서 오정렬이 발생하여도, 복수의 리세스부(361R)의 저면에는 코팅층(345)이 노출되지 않을 수 있다.
도 5j를 참조하면, 제2 포토레지스트층(도 3l의 M2)을 제거한다. 제2 포토레지스트층(M2)은 애싱 공정에 의하여 제거될 수 있다.
코팅층(345)은 제2 포토레지스트층(M2)과 유사한 성질, 예를 들면, 애싱 공정에 의하여 함께 제거되는 성질을 가질 수 있다. 따라서 복수의 리세스부(361R)의 저면에는 코팅층(345)이 노출되는 경우, 제2 포토레지스트층(M2)을 제거하는 과정에서 코팅층(345)의 적어도 일부분이 함께 제거될 수 있다. 그러나, 복수의 리세스부(361R)는 예비 절연층(360b)을 완전히 관통하지 않도록 형성하여, 복수의 리세스부(361R)의 저면에는 코팅층(345)이 노출되지 않기 때문에, 제2 포토레지스트층(M2)을 제거하는 과정에서 코팅층(345)의 적어도 일부분이 함께 제거되는 것을 방지할 수 있다.
도 5k를 참조하면, 복수의 리세스부(도 5j의 361R) 및 돌출부(364)를 가지는 예비 절연층(도 5j의 360b)을 상측으로부터 일부분을 제거하여, 복수의 개구부(362H)를 가지는 분리 절연층(360c)을 형성한다. 복수의 개구부(362H)는 복수의 리세스부(361R)의 저면으로부터 예비 절연층(360b)의 일부분을 제거하여 형성할 수 있다. 복수의 개구부(362H)는 분리 절연층(360c)을 관통할 수 있다.
분리 절연층(360c)은 예를 들면, 산화물로 이루어질 수 있다. 분리 절연층(360c)은 베이스층(362) 및 베이스층(362) 상에 형성된 분리층(364)으로 이루어질 수 있다. 베이스층(362)은 스터드층(330)의 적어도 일부를 노출시키는 개구부(362H)를 가질 수 있다. 분리 절연층(360c), 즉 베이스층(362) 및 분리층(364)에 의하여 한정되는 분리 공간(360D)이 형성될 수 있다. 분리 공간(360D)은 복수의 화소 영역(P1, P2)에 대응하여, 복수개가 형성될 수 있다.
분리 공간(360D)은 분리 절연층(360c)의 하면의 레벨로부터 상면의 레벨 사이의 공간 중에서 분리 절연층(360c)이 형성되지 않은 곳을 의미한다. 즉, 분리 공간(360D)은 베이스층(362)의 상면으로부터 및 분리층(364)의 상면의 레벨 사이에서 분리층(364)에 의하여 둘러싸인 공간 및, 개구부(362H) 내의 공간을 포함할 수 있다. 복수의 화소 영역(P1, P2)에 대응하여 서로 분리된 복수개의 분리 공간(360D)이 형성될 수 있다. 즉, 복수개의 분리 공간(360D) 각각은 복수개의 광전 변환 소자(304) 각각과 대응하도록 형성될 수 있다.
개구부(362H)의 폭인 제2 폭(W2)은 스터드층(330)의 제1 폭(W1)보다 작은 값을 가질 수 있다. 개구부(362H)를 가지는 분리 절연층(360c)에 의하여 코팅층(345)은 노출되지 않고 상면이 완전히 덮힐 수 있다. 즉 코팅층(345)은 상기 개구부(362H)의 저면에 노출되지 않도록, 코팅층(345)의 상면은 분리 절연층(360c)에 의하여 모두 덮일 수 있다. 그러나 일부 실시 예에서, 제2 포토레지스트층(도 5h의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우, 개구부(362H)의 저면에 코팅층(345)의 일부분이 노출될 수 있다.
도 5l을 참조하면, 분리 공간(360D)을 채우도록 분리 절연층(360c) 상을 덮는 하부 투명 물질층(365)을 형성한다. 하부 투명 물질층(365)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다.
도 5m을 참조하면, 하부 투명 물질층(도 5l의 365)에 대하여 분리 절연층(360), 즉 분리층(364)이 노출될 때까지 평탄화 공정을 수행하여, 분리 절연층(360c) 상에 분리 공간(360D)을 채우는 하부 투명 전극층(366)을 형성할 수 있다. 하부 투명 전극층(366)을 형성하기 위한 평탄화 공정은 CMP 공정에 의하여 수행될 수 있다.
하부 투명 전극층(366)은 개구부(362H) 내를 채우는 하부 콘택(366C)과 하부 콘택(366C)과 연결되며 베이스층(362)의 상면 상에 배치되는 하부 전극(366E)으로 이루어질 수 있다.
즉, 하부 투명 전극층(366)은 듀얼 다마신(dual damascene) 방법에 의하여 분리 공간(360D)을 채우도록 형성될 수 있다. 따라서 하부 콘택(366C)과 하부 전극(366E)은 일체로 형성될 수 있다. 하부 투명 전극층(366)의 상면과 분리 절연층(360c)의 최상단은 동일한 레벨을 가질 수 있다. 하부 투명 전극층(366)의 상면과 분리층(364)의 상면은 동일한 레벨을 가질 수 있다. 즉, 하부 투명 전극층(366)의 상면과 분리층(364)의 상면은 동일 레벨의 평면을 이룰 수 있다.
분리층(364)에 의하여, 하부 투명 전극층(366)은 제1 화소 영역(P1) 및 제2 화소 영역(P2) 각각에 대응하도록 분리될 수 있다. 즉, 하부 투명 전극층(366)은 복수의 화소 영역(P1, P2)에 대응하도록 분리된 복수개가 형성될 수 있다. 구체적으로, 하나의 분리 공간(360D)을 채우는 하부 투명 전극층(366)을 이루는 하부 콘택(366C)과 하부 전극(366E)은 일체로 형성될 수 있다.
코팅층(345)이 상기 개구부(362H)의 저면에 노출되지 않는 경우, 코팅층(345)은 하부 투명 전극층(366)이 접하지 않도록 이격될 수 있다. 그러나 일부 실시 예에서, 제2 포토레지스트층(도 5h의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우, 코팅층(345)의 일부분은 하부 투명 전극층(366)과 접할 수 있다.
도 5n을 참조하면, 하부 투명 전극층(366) 상에 유기 광전층(372)을 형성한다. 유기 광전층(372)은 복수의 투명 전극층(366) 상에 일체로 형성될 수 있다. 유기 광전층(372)은 특정 파장의 빛에서만 광전 변화를 일으키는 유기물질일 수 있다. 예를 들어, 유기 광전층(372)은 녹색 빛의 파장에서만 광전 변화를 일으킬 수 있다. 예를 들어, 유기 광전층(372)은 제1 및 제2 화소 영역(P1, P2) 모두에서 약 500㎚ 내지 600㎚에서 최대 흡수 파장(λmax)을 나타낼 수 있다.
유기 광전층(372)은 예를 들면, 약 1㎚ 내지 500㎚의 두께를 가질 수 있다. 일부 실시 예에서, 유기 광전층(372)은 약 5㎚ 내지 300㎚의 두께를 가질 수 있다. 유기 광전층(372)은 빛을 효과적으로 흡수하고 정공과 전자를 효과적으로 분리 및 전달함으로써 광전 변환 효율을 효과적으로 개선할 수 있는 두께를 가질 수 있다.
도 5o를 참조하면, 유기 광전층(372) 상에 상부 투명 전극층(374)을 형성한다. 상부 투명 전극층(374)은 예를 들면, ITO, IZO, ZnO, SnO2, ATO(antimony-doped tin oxide), AZO(Al-doped zinc oxide), GZO(gallium-doped zinc oxide), TiO2, 또는 FTO(fluorine-doped tin oxide)로 이루어질 수 있다. 상부 투명 전극층(374)은 제1 화소 영역(P1) 및 제2 화소 영역(P2)에 걸쳐서 일체로 형성될 수 있다.
이후, 도 2에 보인 것과 같이 상부 투명 전극층(374) 상에는 컬러필터층(340)과 대응하는 마이크로 렌즈(380)를 형성하여, 이미지 센서(2)를 형성한다. 마이크로 렌즈(380)는 대응하는 컬러필터층(340)과 중첩되게 형성될 수 있다. 마이크로 렌즈(380)는 복수의 컬러필터층(340)에 대응되는 복수개가 형성될 수 있다. 마이크로 렌즈(380)는 광전 변환 소자(304) 이외의 영역으로 입사하는 빛의 경로를 변경시켜 광전 변환 소자(304)로 빛을 집광시킬 수 있다.
일부 실시 예에서, 마이크로 렌즈(380)와 상부 투명 전극층(374) 사이에 더 보호층(378)이 형성될 수 있다. 보호층(378)은 투명한 절연 물질로 이루어질 수 있다.
본 발명의 실시 예에 따른 이미지 센서의 제조 방법은, 제2 포토레지스트층(도 5h의 M2)을 형성하는 과정에서 오정렬이 발생하는 경우에도 코팅층(345)의 손상을 방지할 수 있어, 신뢰성 있는 이미지 센서를 형성할 수 있다.
도 6a 내지 도 6e는 본 발명의 실시 예에 따른 이미지 센서를 제조하는 과정을 나타내는 단면도들이다. 도 6a 내지 도 6e는 도 2에 보인 이미지 센서(2)를 제조하는 과정을 나타내는 단면도들이다. 도 6a 내지 도 6e에 대한 설명 중 도 2, 및 도 5a 내지 도 5o과 중복되는 내용은 생략될 수 있다. 구체적으로, 도 6a 내지 도 6e는 도 5d 이후에 과정을 나타내는 단면도들이다.
도 6a를 참조하면, 예비 절연층(360) 상에 예비 절연층(360)의 일부분을 노출하는 레지스트홀(M1Ha)을 가지는 제1 포토레지스트층(M1a)을 형성한다. 레지스트홀(M1Ha)은 도 2에 보인 개구부(362H)에 대응되는 위치에 배치될 수 있다.
도 6b를 참조하면, 제1 포토레지스트층(M1a)을 식각 마스크로 예비 절연층(360)의 일부분을 제거하여 복수의 리세스부(360R)를 형성한다. 복수의 리세스부(360R)는 도 2에 보인 개구부(362H)에 대응되는 위치에 배치될 수 있다.
복수의 리세스부(360R)는 예비 절연층(360)을 완전히 관통하지 않도록 형성할 수 있다.
도 6c를 참조하면, 제1 포토레지스트층(도 6b의 M1a)을 제거한다. 제1 포토레지스트층(M1a)은 애싱 공정에 의하여 제거될 수 있다.
도 6d를 참조하면, 예비 절연층(360) 상에 제2 포토레지스트층(M2a)을 형성한다. 제2 포토레지스트층(M2a)은 도 2에 보인 분리층(364)에 대응하는 위치에 형성될 수 있다.
도 6e를 참조하면, 제2 포토레지스트층(M2a)을 식각 마스크로, 예비 절연층(도 6d의 360)의 상면로부터 일부분을 제거하여, 상측에 돌출부(363)를 가지는 예비 절연층(360b)을 형성한다. 예비 절연층(360b)은 코팅층(345) 및 스터드층(330)을 덮는 기저부(361) 및 기저부(361)로부터 돌출된 돌출부(363)를 포함할 수 있다. 돌출부(363)를 형성하는 과정에서 복수의 리세스부(361R)은 도 6d에 보인 복수의 리세스부(360R)보다 깊이가 증가할 수 있다.
이후, 제2 포토레지스트층(M2a)을 제거하여, 도 5k에 보인 것과 같은 결과물을 얻을 수 있다. 복수의 리세스부(361R)는 예비 절연층(360b)을 완전히 관통하지 않도록 형성할 수 있다. 따라서, 제1 포토레지스트층(도 6a의 M1a)을 형성하는 과정에서 오정렬이 발생하여도, 복수의 리제스부(361R)의 저면에는 코팅층(345)이 노출되지 않을 수 있다.
이후 도 5l 내지 도 5o에서 보인 것과 같은 과정을 통하여 도 1에 보인 이미지 센서(2)를 형성할 수 있다
도 7은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다. 도 7에 대한 설명 중 도 1과 중복되는 내용은 생략한다.
도 7을 참조하면, 이미지 센서(1a)는 도 1에 보인 이미지 센서(1)와 달리, 코팅층(245)의 일부분이 하부 투명 전극층(266)과 접촉할 수 있다.
도 3a 내지 도 4e에서 설명한 바와 같이, 본 발명에 의한 이미지 센서(1a)는 분리 절연층(260c)을 형성하는 과정에서 사용되는 포토레지스트층을 형성하는 과정에서 오정렬이 발생하는 경우에도, 코팅층(245)의 손상을 방지할 수 있다.
도 8은 본 발명의 실시 예에 따른 이미지 센서의 요부를 나타내는 단면도이다. 도 8에 대한 설명 중 도 2와 중복되는 내용은 생략한다.
도 8을 참조하면, 이미지 센서(2a)는 도 2에 보인 이미지 센서(2)와 달리, 코팅층(245)의 일부분이 하부 투명 전극층(266)과 접촉할 수 있다.
도 5a 내지 도 6e에서 설명한 바와 같이, 본 발명에 의한 이미지 센서(2a)는 분리 절연층(260c)을 형성하는 과정에서 사용되는 포토레지스트층을 형성하는 과정에서 오정렬이 발생하는 경우에도, 코팅층(245)의 손상을 방지할 수 있다.
도 9는 본 발명의 실시 예에 따른 이미지 센서의 리드아웃 회로이다. 구체적으로, 도 9는 본 발명의 실시 예에 따른 이미지 센서의 그린 픽셀과 레드 픽셀을 포함하는 리드아웃 회로를 나타낸다.
도 9를 참조하면, OPD와 R_PD는 하나의 플로팅 디퓨전 영역(FD)을 공유한다. 또한, 다른 예에서, OPD와 B_PD는 하나의 플로팅 디퓨전 영역(FD)을 공유한다. 플로팅 디퓨전 영역(FD)은 플로팅 디퓨전 노드로 불릴수 있다. 픽셀 관점에서 보면, 그린 픽셀과 레드 픽셀은 하나의 플로팅 디퓨전 영역 (FD)을 공유한다.
리드아웃 회로는 두 개의 전송 트랜지스터들(TG1과 TG2), 플로팅 디퓨전 영역(FD), 리셋 트랜지스터(RX)와, 드라이브 트랜지스터(DX), 및 선택 트랜지스터 (SX)를 포함한다.
제1 전송 트랜지스터(TG1)는 제1 전송 제어 신호(TS1)에 응답하여 동작하고, 제2 전송 트랜지스터(TG2)는 제2 전송 제어 신호(TS2)에 응답하여 동작하고, 리셋 트랜지스터(RX)는 리셋 제어 신호(RS)에 응답하여 동작하고, 선택 트랜지스터(SX)는 선택 신호(SEL)에 응답하여 동작한다.
제1 전송 제어 신호(TS1)의 활성화 시간과 제2 전송 제어 신호(TS2)의 활성화 시간이 적절히 제어되면, OPD에 의해 생성된 전기 전하들에 상응하는 신호와 R_PD에 의해 생성된 전기 전하들에 상응하는 신호는 각 트랜지스터(DX, 및 SX)의 동작에 따라 컬럼 라인(COL)으로 전송될 수 있다.
여기서, OPD, R_PD, 또는 B_PD는 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode(PPD)), 또는 이들의 조합으로 구현될 수 있다.
도 10은 본 발명의 실시 예에 따른 이미지 센서의 리드아웃 회로이다. 구체적으로, 도 10은 본 발명의 실시 예에 따른 그린 픽셀과 레드 픽셀을 포함하는 리드아웃 회로를 나타낸다.
도 10을 참조하면, R_PD에 의해 생성된 전기 전하들을 리드아웃하는 제1리드아웃 회로와 OPD에 의해 생성된 전기 전하들을 리드아웃하는 제2리드아웃 회로는 서로 분리되어 있다. 픽셀 관점에서 표현하면, 그린 픽셀과 레드 픽셀은 서로 분리되어 있다.
제1 리드아웃 회로는 제1 전송 트랜지스터(TGA), 제1 플로팅 디퓨전 영역(FD1), 제1 리셋 트랜지스터(RX1), 제1 드라이브 트랜지스터(DX1), 및 제1 선택 트랜지스터 (SX1)를 포함한다.
제1 전송 트랜지스터(TGA)는 제1 전송 제어 신호(TS1)에 응답하여 동작하고, 제1 리셋 트랜지스터(RX1)는 제1 리셋 제어 신호(RS1)에 응답하여 동작하고, 제1 선택 트랜지스터(SX1)는 제1 선택 신호(SEL1)에 응답하여 동작한다.
제2 리드아웃 회로는 제2 전송 트랜지스터(TGB), 제2 플로팅 디퓨전 영역(FD2), 제2 리셋 트랜지스터(RX2), 제2 드라이브 트랜지스터(DX2), 및 제2 선택 트랜지스터 (SX2)를 포함한다.
제2 전송 트랜지스터(TGB)는 제2 전송 제어 신호(TS2)에 응답하여 동작하고, 제2 리셋 트랜지스터(RX2)는 제2리셋 제어 신호(RS2)에 응답하여 동작하고, 제2 선택 트랜지스터(SX2)는 제2 선택 신호(SEL2)에 응답하여 동작한다.
제1 전송 제어 신호(TS1)의 활성화 시간과 제2 전송 제어 신호(TS2)의 활성화 시간이 적절히 제어되면, OPD에 의해 생성된 전기 전하들에 상응하는 신호와 R_PD에 의해 생성된 전기 전하들에 상응하는 신호는 각 트랜지스터(DX1과 SX1, 및 DX2와 SX2)의 동작에 따라 컬럼 라인(COL)으로 전송될 수 있다.
도 11은 본 발명의 실시 예에 따른 이미지 센서의 구성을 나타내는 블록도 이다.
도 11을 참조하면, 이미지 센서(2100)는 화소 어레이(2110), 컨트롤러(2130), 로우 드라이버(2120) 및 픽셀 신호 처리부(2140)를 포함할 수 있다. 이미지 센서(2100)는 도 1 내지 도 8에서 설명한 이미지 센서(1, 1a, 2, 2a) 중 적어도 하나를 포함한다.
화소 어레이(2110)는 2차원적으로 배열된 복수의 단위 화소들을 포함할 수 있고, 각 단위 화소는 광전 변환 소자를 포함할 수 있다. 광전 변환 소자는 빛을 흡수하여 전하를 생성하고, 생성된 전하에 따른 전기적 신호(출력 전압)는 수직 신호 라인을 통해서 픽셀 신호 처리부(2140)로 제공될 수 있다. 화소 어레이(2110) 가 포함하는 단위 화소들은 로우(row) 단위로 한번에 하나씩 출력 전압을 제공할 수 있고, 이에 따라 화소 어레이(2110)의 하나의 로우에 속하는 단위 화소들은 로우 드라이버(2120)가 출력하는 선택 신호에 의해 동시에 활성화될 수 있다. 선택된 로우에 속하는 단위 화소는 흡수한 빛에 따른 출력 전압을 대응하는 컬럼의 출력 라인에 제공할 수 있다.
컨트롤러(2130)는 화소 어레이(2110)가 빛을 흡수하여 전하를 축적하게 하거나, 축적된 전하를 임시로 저장하게 하고, 저장된 전하에 따른 전기적 신호를 화소 어레이(2110)의 외부로 출력하게 하도록, 로우 드라이버(2120)를 제어할 수 있다. 또한, 컨트롤러(2130)는 화소 어레이(2110)가 제공하는 출력 전압을 측정하도록, 픽셀 신호 처리부(2140)를 제어할 수 있다.
픽셀 신호 처리부(2140)는 상관 이중 샘플러(CDS, 2142), 아날로그-디지털 컨버터(ADC, 2144) 및 버퍼(2146)를 포함할 수 있다. 상관 이중 샘플러(2142)는 화소 어레이(2110)에서 제공한 출력 전압을 샘플링 및 홀드할 수 있다. 상관 이중 샘플러(2142)는 특정한 잡음 레벨과 생성된 출력 전압에 따른 레벨을 이중으로 샘플링하여, 그 차이에 해당하는 레벨을 출력할 수 있다. 또한, 상관 이중 샘플러(2142)는 램프 신호 생성기(2148)가 생성한 램프 신호를 입력받아 서로 비교하여 비교 결과를 출력할 수 있다.
아날로그-디지털 컨버터(2144)는 상관 이중 샘플러(2142)로부터 수신하는 레벨에 대응하는 아날로그 신호를 디지털 신호로 변환할 수 있다. 버퍼(2146)는 디지털 신호를 래치(latch)할 수 있고, 래치된 신호는 순차적으로 이미지 센서(2100)의 외부로 출력되어 이미지 프로세서(도시 생략)로 전달될 수 있다.
도 12는 본 발명의 실시 예에 따른 이미지 센서를 포함하는 시스템을 나타내는 블록도이다.
도 12을 참조하면, 시스템(2200)은 이미지 데이터를 필요로 하는 컴퓨팅 시스템, 카메라 시스템, 스캐너, 차량 네비게이션, 비디오 폰, 경비 시스템 또는 움직임 검출 시스템 중 어느 하나 일 수 있다.
시스템(2200)은 중앙처리장치(또는 프로세서)(2210), 비휘발성 메모리(2220), 이미지 센서(2230), 입출력 장치(2240) 및 RAM(2250)을 포함할 수 있다. 중앙처리장치(2210)는 버스(2260)를 통해서 비휘발성 메모리(2220), 이미지 센서(2230), 입출력 장치(2240) 및 RAM(2250)과 통신할 수 있다. 이미지 센서(2240)는 독립된 반도체 칩으로 구현될 수도 있고, 중앙처리장치(2210)와 결합하여 하나의 반도체 칩으로 구현될 수도 있다. 이미지 센서(2230)는 도 1 내지 도 8에서 설명한 이미지 센서(1, 1a, 2, 2a) 중 적어도 하나를 포함할 수 있다.
도 13은 본 발명의 실시 예에 따른 이미지 센서를 포함하는 전자 시스템 및 인터페이스를 나타낸다.
도 13을 참조하면, 상기 전자시스템(3000)은 MIPI(Mobile Industry Processor Interface) 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA, PMP 또는 스마트 폰으로 구현될 수 있다. 상기 전자 시스템(3000)은 어플리케이션 프로세서(3010), 이미지 센서(3040) 및 디스플레이(3050)를 포함할 수 있다. 이미지 센서(3040)는 도 1 내지 도 8에서 설명한 이미지 센서(1, 1a, 2, 2a) 중 적어도 하나를 포함한다.
어플리케이션 프로세서(3010)에 구현된 CSI 호스트(3012)는 카메라 시리얼 인터페이스(camera serial interface; CSI)를 통하여 이미지 센서(3040)의 CSI 장치(3041)와 시리얼 통신할 수 있다. 이때, 예컨대, 상기 CSI 호스트(3012)에는 광 디시리얼라이저가 구현될 수 있고, CSI 장치(3041)에는 광 시리얼라이저가 구현될 수 있다.
어플리케이션 프로세서(3010)에 구현된 DSI 호스트(3011)는 디스플레이 시리얼 인터페이스(display serial interface; DSI)를 통하여 디스플레이(3050)의 DSI 장치(3051)와 시리얼 통신할 수 있다. 이때, 예컨대, DSI 호스트(3011)에는 광 시리얼라이저가 구현될 수 있고, DSI 장치(3051)에는 광 디시리얼라이저가 구현될 수 있다.
전자 시스템(3000)은 어플리케이션 프로세서(3010)와 통신할 수 있는 RF 칩(3060)을 더 포함할 수 있다. 전자 시스템(3000)의 PHY(3013)와 RF 칩(3060)의 PHY(3061)는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(3000)은 GPS(3020), 스토리지(3070), 마이크(3080), DRAM(3085) 및 스피커(3090)를 더 포함할 수 있으며, 상기 전자 시스템(3000)은 Wimax(3030), WLAN(3100) 및 UWB(3110) 등을 이용하여 통신할 수 있다.
도 14는 본 발명의 실시 예에 따른 이미지 센서가 응용된 전자 시스템을 개략적으로 보여주는 사시도이다.
도 14는 도 13의 전자 시스템(3000)이 모바일 폰(4000)에 적용되는 예를 보여주고 있다. 모바일 폰(4000)은 이미지 센서(4010)를 포함할 수 있다. 이미지 센서(4010)는 1 내지 도 8에서 설명한 이미지 센서(1, 1a, 2, 2a) 중 적어도 하나를 포함한다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.
1, 1a, 2, 2a : 이미지 센서, 200, 300 : 반도체 기판, 202, 302 : 소자 분리막, 204, 304 : 광전 변환 소자, 266, 366 : 하부 투명 전극층, 272, 372 : 유기 광전층

Claims (20)

  1. 복수의 화소 영역을 가지는 반도체 기판;
    상기 복수의 화소 영역에 형성된 복수의 광전 변환 소자;
    상기 복수의 광전 변환 소자와 이격되도록 상기 반도체 기판에 형성된 복수의 스토리지 노드 영역;
    상기 반도체 기판 상에 형성되며, 상기 복수의 광전 변화 소자에 대응되는 복수의 컬러필터층;
    상기 복수의 컬러필터층 사이에 배치되며, 상기 복수의 스토리지 노드 영역과 전기적으로 연결되는 복수의 스터드층;
    상기 컬러필터층을 덮으며, 상기 스터드층의 상면을 노출시키는 코팅층;
    상기 코팅층 상에 형성되고, 상기 복수의 광전 변환 소자에 대응하는 복수의 분리 공간을 한정하고 상기 스터드층의 적어도 일부분을 노출시키는 분리 절연층;
    상기 복수의 분리 공간을 각각을 채우며, 상기 복수의 분리 공간 각각 내에서 일체로 형성되는 복수의 하부 투명 전극층; 및
    상기 복수의 하부 투명 전극층 상에 순차적으로 배치되는 유기 광전층 및 상부 투명 전극층;을 포함하고,
    상기 분리 절연층은,
    상기 스터드층의 적어도 일부분을 노출시키는 개구부를 가지는 베이스층; 및 상기 복수의 분리 공간 각각의 사이에 배치되도록 상기 베이스층 상에 형성되는 분리층;을 포함하며,
    상기 복수의 분리 공간 각각은, 상기 개구부 내의 공간, 및 상기 베이스층 상에서 상기 분리층에 의하여 둘러싸인 공간으로 이루어지고,
    상기 복수의 하부 투명 전극층의 상면과 상기 분리층의 상면은 동일한 레벨을 가지는 이미지 센서.
  2. 삭제
  3. 제1 항에 있어서,
    상기 개구부의 폭은, 상기 스터드층의 폭보다 작은 것을 특징으로 하는 이미지 센서.
  4. 제1 항에 있어서,
    상기 코팅층과 상기 하부 투명 전극층은 접하지 않도록 이격되는 것을 특징으로 하는 이미지 센서.
  5. 제1 항에 있어서,
    상기 코팅층의 일부분은 상기 하부 투명 전극층과 접하는 것을 특징으로 하는 이미지 센서.
  6. 제1 항에 있어서,
    상기 유기 광전층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성되는 것을 특징으로 하는 이미지 센서.
  7. 제1 항에 있어서,
    상기 상부 투명 전극층은, 상기 복수의 하부 투명 전극층 상에 일체로 형성되는 것을 특징으로 하는 이미지 센서.
  8. 제1 항에 있어서,
    상기 코팅층의 상면과 상기 스터드층의 상면은 동일 레벨의 평면을 이루는 것을 특징으로 하는 이미지 센서.
  9. 제1 항에 있어서,
    상기 반도체 기판을 관통하여, 상기 스토리지 노드 영역와 상기 스터드층을 전기적으로 연결하는 관통 비아를 더 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제1 항에 있어서,
    상기 스토리지 노드 영역은, 상기 광전 변환 소자보다 작은 면적을 가지는 것을 특징으로 하는 이미지 센서.
  11. 제1 항에 있어서,
    상기 컬러필터층의 상면은 상기 스터드층의 상면보다 낮은 레벨을 가지는 것을 특징으로 하는 이미지 센서.
  12. 복수의 화소 영역을 가지는 반도체 기판을 준비하는 단계;
    상기 반도체 기판의 복수의 화소 영역 각각에, 복수의 광전 변환 소자 및 상기 복수의 광전 변환 소자와 이격되는 복수의 스토리지 노드 영역을 형성하는 단계;
    상기 반도체 기판 상에 상기 복수의 광전 변화 소자 각각에 대응되는 복수의 컬러필터층, 및 상기 복수의 컬러필터층 사이에 배치되며 상기 복수의 스토리지 노드 영역과 전기적으로 연결되는 복수의 스터드층을 형성하는 단계;
    상기 컬러필터층을 덮으며, 상기 스터드층의 상면을 노출시키는 코팅층을 형성하는 단계;
    상기 코팅층 상에 형성되고, 상기 복수의 광전 변환 소자에 대응하는 복수의 분리 공간을 한정하고 상기 복수의 스터드층 각각의 적어도 일부분을 노출시키는 복수의 개구부를 가지는 분리 절연층을 형성하는 단계;
    상기 복수의 분리 공간을 각각을 채우며, 상기 분리 절연층을 덮는 하부 투명 물질층을 형성하는 단계;
    상기 분리 절연층이 노출되도록 평탄화 공정을 수행하여, 상기 복수의 분리 공간 각각을 채우는 복수의 하부 투명 전극층을 형성하는 단계; 및
    상기 복수의 하부 투명 전극층 상에 순차적으로 배치되도록 유기 광전층 및 상부 투명 전극층을 형성하는 단계;를 포함하는 이미지 센서의 제조 방법.
  13. 제12 항에 있어서,
    상기 분리 절연층을 형성하는 단계는,
    상기 코팅층 및 상기 복수의 스터드층을 덮는 예비 절연층을 형성하는 단계;
    상기 예비 절연층 상측에 돌출부를 가지도록 상기 예비 절연층의 상면으로부터 일부분을 제거하는 단계;
    상기 돌출부를 가지는 상기 예비 절연층의 일부분을 제거하여, 상기 복수의 개구부에 대응하되, 상기 예비 절연층을 관통하지 않는 복수의 리세스부를 형성하는 단계;
    상기 복수의 리세스부 및 상기 돌출부를 가지는 상기 예비 절연층을 상측으로부터 일부분을 제거하여, 상기 복수의 개구부를 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  14. 제13 항에 있어서,
    상기 복수의 리세스부를 형성하는 단계는,
    상기 복수의 리세스부에 대응하는 상기 예비 절연층의 상면을 노출하는 포토 레지스트층을 형성하는 단계;
    상기 포토 레지스트층을 식각 마스크로, 상기 예비 절연층의 일부분을 제거하는 단계; 및
    상기 복수의 개구부를 형성하기 전에, 상기 포토 레지스트층을 제거하는 단계;를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  15. 제13 항에 있어서,
    상기 분리 절연층은, 상기 복수의 개구부를 가지는 베이스층; 및 상기 복수의 분리 공간 각각의 사이에 배치되도록 상기 베이스층 상에 형성되며 상기 돌출부에 대응되는 분리층;을 포함하며,
    상기 복수의 분리 공간 각각은, 상기 개구부 내의 공간, 및 상기 베이스층 상에서 상기 분리층에 의하여 둘러싸인 공간으로 이루어지는 것을 특징으로 하는 이미지 센서의 제조 방법.
  16. 제15 항에 있어서,
    상기 복수의 하부 투명 전극층을 형성하는 단계는,
    상기 하부 투명 전극층의 상면과 상기 분리층의 상면이 동일한 레벨을 가지도록 평탄화 공정을 수행하는 것것을 특징으로 하는 이미지 센서의 제조 방법.
  17. 제13 항에 있어서,
    상기 복수의 개구부를 형성하는 단계는,
    상기 복수의 개구부의 저면에, 상기 코팅층이 노출되지 않도록 하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  18. 제12 항에 있어서,
    상기 분리 절연층을 형성하는 단계는,
    상기 코팅층 및 상기 복수의 스터드층을 덮는 예비 절연층을 형성하는 단계;
    상기 예비 절연층의 일부분을 제거하여, 상기 복수의 개구부에 대응하되, 상기 예비 절연층을 관통하지 않는 복수의 리세스부를 형성하는 단계;
    상기 예비 절연층의 상면으로부터 일부분을 제거하여 상기 예비 절연층 상측에 돌출부를 형성하는 단계; 및
    상기 복수의 리세스부 및 상기 돌출부를 가지는 상기 예비 절연층을 상측으로부터 일부분을 제거하여, 상기 복수의 개구부를 형성하는 단계;를 포함하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  19. 제18 항에 있어서,
    상기 돌출부를 형성하는 단계는,
    상기 복수의 리세스부의 저면으로부터 상기 예비 절연층의 일부분을 함께 제거하되, 상기 복수의 리세스부가 상기 예비 절연층을 관통하지 않도록 하는 것을 특징으로 하는 이미지 센서의 제조 방법.
  20. 제12 항에 있어서,
    상기 복수의 컬러필터층 및 상기 복수의 스터드층을 형성하는 단계는,
    상기 컬러필터층의 상면이 상기 스터드층의 상면보다 낮은 레벨을 가지도록 하는 것을 특징으로 하는 이미지 센서의 제조 방법.
KR1020150179205A 2015-12-15 2015-12-15 이미지 센서 및 그 제조 방법 KR102491580B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020150179205A KR102491580B1 (ko) 2015-12-15 2015-12-15 이미지 센서 및 그 제조 방법
US15/350,201 US10243022B2 (en) 2015-12-15 2016-11-14 Image sensors and methods of forming image sensors
TW105141293A TWI713208B (zh) 2015-12-15 2016-12-14 影像感測器以及形成影像感測器的方法
DE102016124298.5A DE102016124298B4 (de) 2015-12-15 2016-12-14 Bildsensoren und Verfahren zum Bilden von Bildsensoren
CN201611154548.7A CN107039476B (zh) 2015-12-15 2016-12-14 图像传感器以及形成图像传感器的方法
JP2016243538A JP7048207B2 (ja) 2015-12-15 2016-12-15 イメージセンサ及びその製造方法
US16/266,531 US10535715B2 (en) 2015-12-15 2019-02-04 Image sensors and methods of forming image sensors
US16/707,002 US11335732B2 (en) 2015-12-15 2019-12-09 Image sensors and methods of forming image sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150179205A KR102491580B1 (ko) 2015-12-15 2015-12-15 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170071183A KR20170071183A (ko) 2017-06-23
KR102491580B1 true KR102491580B1 (ko) 2023-01-25

Family

ID=59019151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150179205A KR102491580B1 (ko) 2015-12-15 2015-12-15 이미지 센서 및 그 제조 방법

Country Status (5)

Country Link
US (3) US10243022B2 (ko)
JP (1) JP7048207B2 (ko)
KR (1) KR102491580B1 (ko)
CN (1) CN107039476B (ko)
TW (1) TWI713208B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
AU2017205207B2 (en) 2016-01-07 2021-12-16 The Research Foundation For The State University Of New York Multi-well selenium device and method for fabrication thereof
US11282884B2 (en) * 2016-12-14 2022-03-22 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10269844B2 (en) 2017-06-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of light sensing device
KR102495573B1 (ko) * 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
KR102421726B1 (ko) 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
US11843020B2 (en) 2017-10-30 2023-12-12 Samsung Electronics Co., Ltd. Image sensor
KR102510520B1 (ko) * 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
CN111630668A (zh) * 2018-01-31 2020-09-04 索尼公司 光电转换元件和摄像装置
CN111566826A (zh) * 2018-01-31 2020-08-21 索尼公司 光电转换元件和成像装置
KR102572059B1 (ko) * 2018-02-12 2023-08-29 삼성전자주식회사 유기 광전층을 가지는 이미지 센서 및 그 제조 방법
KR102506885B1 (ko) 2018-02-27 2023-03-06 삼성전자주식회사 이미지 센서
US11233085B2 (en) * 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
KR102560623B1 (ko) 2018-06-05 2023-07-26 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102625567B1 (ko) * 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102498503B1 (ko) 2018-09-05 2023-02-09 삼성전자주식회사 이미지 센서
US11322536B2 (en) * 2018-09-07 2022-05-03 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR102637732B1 (ko) * 2018-09-21 2024-02-19 삼성전자주식회사 이미지 신호 프로세서, 상기 이미지 신호 프로세서의 동작 방법 및 상기 이미지 신호 프로세서를 포함하는 애플리케이션 프로세서
US10985201B2 (en) 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
KR102582669B1 (ko) * 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
KR102554689B1 (ko) * 2018-10-10 2023-07-13 삼성전자주식회사 투명 전극을 갖는 반도체 소자
KR102625276B1 (ko) 2018-10-10 2024-01-12 삼성전자주식회사 이미지 센서
KR102578655B1 (ko) 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
JP7220775B2 (ja) 2019-03-20 2023-02-10 株式会社ジャパンディスプレイ 検出装置
KR102632485B1 (ko) 2019-06-12 2024-02-01 삼성전자주식회사 이미지 센서
CN111246132A (zh) * 2019-08-22 2020-06-05 神亚科技股份有限公司 影像传感器及其制造方法
CN110718566A (zh) * 2019-09-30 2020-01-21 芯盟科技有限公司 图像传感器及其制作方法
US11515437B2 (en) * 2019-12-04 2022-11-29 Omnivision Technologies, Inc. Light sensing system and light sensor with polarizer
JP2021118273A (ja) 2020-01-27 2021-08-10 株式会社ジャパンディスプレイ フレキシブル基板
KR20220008996A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 이미지 센서
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568257B1 (ko) 2004-07-29 2006-04-07 삼성전자주식회사 듀얼 다마신 배선의 제조방법
JP2006313825A (ja) 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
KR101638183B1 (ko) * 2009-08-11 2016-07-11 삼성전자주식회사 이미지 센서
JP5534927B2 (ja) * 2010-05-06 2014-07-02 株式会社東芝 固体撮像装置
JP2011258728A (ja) * 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
KR101774491B1 (ko) 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
JP2014011392A (ja) 2012-07-02 2014-01-20 Sony Corp 固体撮像装置及びその製造方法、電子機器
US8933527B2 (en) 2012-07-31 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiodes with crosstalk isolation
JP2014067948A (ja) 2012-09-27 2014-04-17 Fujifilm Corp 固体撮像素子および撮像装置
KR102105284B1 (ko) 2013-06-21 2020-04-28 삼성전자 주식회사 이미지 센서, 이의 제조 방법, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR102095494B1 (ko) 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
US9425240B2 (en) 2013-08-28 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with organic photodiodes and methods for forming the same
JP2015115345A (ja) 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
KR102141592B1 (ko) 2014-01-02 2020-08-05 삼성전자주식회사 유기 광전 소자 및 이미지 센서
US9362327B2 (en) * 2014-01-15 2016-06-07 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same
KR102309883B1 (ko) * 2014-08-29 2021-10-06 삼성전자주식회사 광전 변환 소자 및 이를 포함하는 이미지 센서
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
US20200111841A1 (en) 2020-04-09
JP2017112376A (ja) 2017-06-22
TW201729409A (zh) 2017-08-16
US10535715B2 (en) 2020-01-14
US20190181183A1 (en) 2019-06-13
KR20170071183A (ko) 2017-06-23
JP7048207B2 (ja) 2022-04-05
CN107039476A (zh) 2017-08-11
US20170170238A1 (en) 2017-06-15
US11335732B2 (en) 2022-05-17
TWI713208B (zh) 2020-12-11
CN107039476B (zh) 2020-10-23
US10243022B2 (en) 2019-03-26

Similar Documents

Publication Publication Date Title
KR102491580B1 (ko) 이미지 센서 및 그 제조 방법
US10797092B2 (en) Image sensor having an interconnection layer connecting to stacked transparent electrodes and covering a black pixel region
US11689070B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
US10177200B2 (en) Solid-state image pickup device and manufacturing method thereof, and electronic apparatus
CN104885221B (zh) 固态图像传感器件和包含该器件的固态摄像单元
CN109285848B (zh) 图像传感器
KR20190041830A (ko) 이미지 센서
WO2017061176A1 (ja) 固体撮像素子および固体撮像素子の製造方法
EP3817053B1 (en) Image sensor
US10833129B2 (en) Image sensor with stacked structures
KR20210070800A (ko) 이미지 센서
US9905600B1 (en) Image sensor device and manufacturing method thereof
US20230268370A1 (en) Image sensor package
US20230069164A1 (en) Semiconductor image sensor and method for forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant