JP2017112376A - イメージセンサ及びその製造方法 - Google Patents

イメージセンサ及びその製造方法 Download PDF

Info

Publication number
JP2017112376A
JP2017112376A JP2016243538A JP2016243538A JP2017112376A JP 2017112376 A JP2017112376 A JP 2017112376A JP 2016243538 A JP2016243538 A JP 2016243538A JP 2016243538 A JP2016243538 A JP 2016243538A JP 2017112376 A JP2017112376 A JP 2017112376A
Authority
JP
Japan
Prior art keywords
layer
stud
image sensor
transparent electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016243538A
Other languages
English (en)
Other versions
JP7048207B2 (ja
Inventor
光 敏 李
Kwang-Min Lee
光 敏 李
敬 遠 羅
Keien Ra
敬 遠 羅
東 模 任
Dong-Mo Im
東 模 任
政 ウク 林
Jung-Wook Lim
政 ウク 林
錫 鎭 權
Seok-Jin Kwon
錫 鎭 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2017112376A publication Critical patent/JP2017112376A/ja
Application granted granted Critical
Publication of JP7048207B2 publication Critical patent/JP7048207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/87—Light-trapping means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing & Machinery (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Abstract

【課題】画素サイズを小さくし、信頼性を有するイメージセンサ及びその製造方法を提供する。
【解決手段】本発明のイメージセンサは、複数の画素領域を有する半導体基板、複数の画素領域に形成された複数の光電変換素子、複数の光電変換素子から離隔して半導体基板に形成された複数のストレージノード領域、半導体基板上に形成されて複数の光電変換素子に対応する複数のカラーフィルタ層、複数のカラーフィルタ層間に配置されて複数のストレージノード領域に電気的に連結された複数のスタッド層、カラーフィルタ層を覆ってスタッド層の上面を露出させるコーティング層、コーティング層上に形成され、複数の光電変換素子に対応する複数の分離空間を限定してスタッド層の少なくとも一部分を露出させる分離絶縁層、複数の分離空間をそれぞれを充填して複数の分離空間の内に形成された複数の下部透明電極層、並びに複数の下部透明電極層上に順に配置された有機光電層及び上部透明電極層を備える。
【選択図】図１

Description

本発明は、イメージセンサ及びその製造方法に関し、より詳しくは、有機光電層を有するイメージセンサ及びその製造方法に関する。
画像を撮影して電気信号に変換するイメージセンサは、デジタルカメラ、携帯電話用カメラ、及び携帯用カムコーダのような一般消費者用電子機器だけではなく、自動車、保安装置、及びロボットに装着されるカメラにも使用される。
光ダイオードを含むイメージセンサは、日増しに、小型化及び高解像度が要求されている。
本発明は、上記従来の問題点に鑑みてなされたものであって、本発明の目的は、有機光電層を有して小型化が可能なイメージセンサ及びその製造方法を提供することにある。
上記目的を達成するためになされた本発明の一態様によるイメージセンサは、複数の画素領域を有する半導体基板と、前記複数の画素領域にそれぞれ形成された複数の光電変換素子と、前記複数の光電変換素子から離隔して前記半導体基板にそれぞれ形成された複数のストレージノード領域と、前記半導体基板上に形成されて前記複数の光電変換素子にそれぞれ対応する複数のカラーフィルタ層と、前記複数のカラーフィルタ層の各々の間に配置されて前記複数のストレージノード領域にそれぞれ電気的に連結された複数のスタッド層と、前記複数のカラーフィルタ層を覆って前記複数のスタッド層の上面をそれぞれ露出させるコーティング層と、前記コーティング層上に形成され、前記複数の光電変換素子にそれぞれ対応する複数の分離空間を限定して前記複数のスタッド層の各々の少なくとも一部分を露出させる分離絶縁層と、前記複数の分離空間の各々を充填して前記複数の分離空間内にそれぞれ形成された複数の下部透明電極層と、前記複数の下部透明電極層上に順に配置された有機光電層及び上部透明電極層と、を備えることを特徴とする。
前記分離絶縁層は、前記スタッド層の少なくとも一部分を露出させる開口部を有するベース層と、前記複数の分離空間の各々の間に配置されるように前記ベース層上に形成された分離層と、を含み、前記複数の分離空間の各々は、前記開口部内の空間、及び前記ベース層上の前記分離層によって取り囲まれた空間からなり、前記複数の下部透明電極層の上面と前記分離層の上面とは、同一レベルを有し得る。
前記開口部の幅は、前記スタッド層の幅より狭くともよい。
前記コーティング層と前記下部透明電極層とは、接しない位置に離隔され得る。
前記コーティング層の一部分は、前記下部透明電極層に接し得る。
前記有機光電層は、前記複数の下部透明電極層上に一体に形成され得る。
前記上部透明電極層は、前記複数の下部透明電極層の上方に一体に形成され得る。
前記コーティング層の上面と前記スタッド層の上面とは、同一レベルの平面をなし得る。
前記半導体基板を貫通して前記ストレージノード領域と前記スタッド層とを電気的に連結する貫通ビアをさらに含み得る。
前記複数のカラーフィルタ層に重畳するように前記上部透明電極層上に形成された複数のマイクロレンズをさらに含み得る。
前記光電変換素子は、第１不純物領域及び第２不純物領域を含み、前記第１不純物領域は、前記第２不純物領域より前記半導体基板の表面から深く形成され、前記第１不純物領域及び前記第２不純物領域は、異なる導電型を有し得る。
前記ストレージノード領域は、前記光電変換素子より小さい面積を有し得る。
前記カラーフィルタ層の上面は、前記スタッド層の上面より低いレベルを有し得る。
上記目的を達成するためになされた本発明の一態様によるイメージセンサの製造方法は、複数の画素領域を有する半導体基板を準備する段階と、前記半導体基板の複数の画素領域に、複数の光電変換素子、及び前記複数の光電変換素子から離隔して複数のストレージノード領域をそれぞれ形成する段階と、前記半導体基板上に、前記複数の光電変換素子にそれぞれ対応する複数のカラーフィルタ層、及び前記複数のカラーフィルタ層の各々の間に配置されて前記複数のストレージノード領域にそれぞれ電気的に連結される複数のスタッド層を形成する段階と、前記複数のカラーフィルタ層を覆って前記複数のスタッド層の上面をそれぞれ露出させるコーティング層を形成する段階と、前記複数の光電変換素子にそれぞれ対応する複数の分離空間を限定して前記複数のスタッド層の各々の少なくとも一部分を露出させる複数の開口部を有する分離絶縁層を前記コーティング層上に形成する段階と、前記複数の分離空間の各々を充填して前記分離絶縁層を覆う下部透明物質層を形成する段階と、前記分離絶縁層を露出させるように平坦化工程を遂行して前記複数の分離空間を充填する複数の下部透明電極層を形成する段階と、前記複数の下部透明電極層上に順に配置されるように有機光電層及び上部透明電極層を形成する段階と、を有することを特徴とする。
前記分離絶縁層を形成する段階は、前記コーティング層及び前記複数のスタッド層を覆う予備絶縁層を形成する段階と、前記予備絶縁層の上面から一部分を除去して前記予備絶縁層の上側に突出部を形成する段階と、前記突出部を有する前記予備絶縁層の一部分を除去して前記複数の開口部に対応する前記予備絶縁層を貫通しない複数のリセス部をそれぞれ形成する段階と、前記複数のリセス部及び前記突出部を有する前記予備絶縁層を上側から一部分を除去して前記複数の開口部を形成する段階と、を含み得る。
前記複数の開口部を形成する段階は、エッチバック工程を介して遂行し得る。
前記複数のリセス部を形成する段階は、前記複数のリセス部に対応する前記予備絶縁層の上面を露出させるフォトレジスト層を形成する段階と、前記フォトレジスト層をエッチングマスクとして、前記予備絶縁層の一部分を除去する段階と、前記複数の開口部を形成する段階の前に、前記フォトレジスト層を除去する段階と、を含み得る。
前記コーティング層は、樹脂からなり、前記フォトレジスト層を除去する段階は、アッシング（ａｓｈｉｎｇ）工程によって遂行され得る。
前記分離絶縁層は、前記複数の開口部を有するベース層と、前記複数の分離空間の各々の間に配置されるように前記ベース層上に形成された前記突出部に対応する分離層と、を含み、前記複数の分離空間の各々は、前記開口部内の空間、及び前記ベース層上の前記分離層によって取り囲まれた空間からなる。
前記複数の下部透明電極層を形成する段階は、前記下部透明電極層の上面と前記分離層の上面とが同一レベルを有するように平坦化工程を遂行し得る。
前記複数の開口部を形成する段階は、前記複数の開口部の底面に、前記コーティング層を露出させない。
前記複数の開口部を形成する段階は、前記複数の開口部の底面に、前記コーティング層の一部分を露出させる。
前記有機光電層は、前記複数の下部透明電極層上に一体に形成され得る。
前記上部透明電極層は、前記複数の下部透明電極層の上方に一体に形成され得る。
前記コーティング層を形成する段階は、前記コーティング層の上面と前記スタッド層の上面とが同一レベルの平面をなすように形成し得る。
前記複数のカラーフィルタ層に重畳する前記上部透明電極層上に形成される複数のマイクロレンズを形成する段階をさらに含み得る。
前記分離絶縁層を形成する段階は、前記コーティング層及び前記複数のスタッド層を覆う予備絶縁層を形成する段階と、前記予備絶縁層の一部分を除去して前記複数の開口部に対応する前記予備絶縁層を貫通しない複数のリセス部を形成する段階と、前記予備絶縁層の上面から一部分を除去して前記予備絶縁層の上側に突出部を形成する段階と、前記複数のリセス部及び前記突出部を有する前記予備絶縁層を上側から一部分を除去して前記複数の開口部を形成する段階と、を含んでもよい。
前記突出部を形成する段階は、前記複数のリセス部の底面から、前記複数のリセス部が、前記予備絶縁層を貫通しないように前記予備絶縁層の一部分を除去し得る。
前記複数のカラーフィルタ層及び前記複数のスタッド層を形成する段階は、前記カラーフィルタ層の上面が前記スタッド層の上面より低いレベルを有するように形成し得る。
前記分離絶縁層を形成する段階は、前記開口部の幅を前記スタッド層の幅より狭く形成し得る。
本発明によれば、画素サイズを小さくし、信頼性を有するイメージセンサ及びその製造方法を提供することができる。
本発明の一実施形態によるイメージセンサの要部を示す断面図である。 本発明の他の実施形態によるイメージセンサの要部を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図１に示すイメージセンサを製造する工程を示す断面図である。 図９以降の工程を示す断面図である。 図９以降の工程を示す断面図である。 図９以降の工程を示す断面図である。 図９以降の工程を示す断面図である。 図９以降の工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２に示すイメージセンサを製造する工程を示す断面図である。 図２９以後の工程を示す断面図である。 図２９以後の工程を示す断面図である。 図２９以後の工程を示す断面図である。 図２９以後の工程を示す断面図である。 図２９以後の工程を示す断面図である。 本発明の一実施形態によるイメージセンサの他の例の要部を示す断面図である。 本発明の他の実施形態によるイメージセンサの他の例の要部を示す断面図である。 本発明の一実施形態によるイメージセンサのリードアウト回路を示す図である。 本発明の一実施形態によるイメージセンサのリードアウト回路の他の例を示す図である。 本発明の一実施形態によるイメージセンサの構成を示すブロック図である。 本発明の一実施形態によるイメージセンサを含むシステムを示すブロック図である。 本発明の一実施形態によるイメージセンサを含む電子システム及びインターフェースを示す図である。 本発明の一実施形態によるイメージセンサが応用された電子システムを概略的に示す斜視図である。
本発明の構成及び効果が十分に理解されるように、図面を参照しながら本発明の望ましい実施形態について説明する。しかし、本発明は、以下に開示する実施形態に限定されるものではなく、さまざまな形態で具現され、多様な変更を加えることができる。なお、本実施形態に係る説明は、本発明の開示を完全なものとし、本発明が属する技術分野の当業者に、本発明の技術範囲を完全に知らせるために提供される。図面に示す構成要素は、説明の便宜上、その大きさが、実際より拡大して図示され、各構成要素の比率は、誇張または縮小されている。
一つの構成要素が他の構成要素の「上に」あるか、または「接して」いると記載された場合、他の構成要素の上に直接に当接されるか、または連結されるが、中間に他の構成要素が存在し得る。一方、一つの構成要素が他の構成要素の「真上に」あるか、または「直接接して」いると記載された場合には、中間に他の構成要素が存在しない。構成要素間の関係について説明する他の表現、例えば、「〜間に」と「直接〜間に」なども、同様に解釈される。
第１、第２のような用語は、多様な構成要素の説明に使用されるが、構成要素は、この用語によって限定されない。これらの用語は、一つの構成要素を他の構成要素から区別する目的にのみ使用される。例えば、本発明の技術範囲を逸脱せずに、第１構成要素が第２構成要素に命名され、同様に、第２構成要素も、第１構成要素に命名される。
単数の表現は、文脈上特に記載しない限り、複数の表現を含む。「含む」または「有する」という用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部分品、またはそれらの組み合わせが存在することを指定するためのものであり、１またはそれ以上の他の特徴、数字、段階、動作、構成要素、部分品、またはそれらの組み合わせが付加されると解釈される。
本発明の実施形態で使用される用語は、特に定義されない限り、当該技術分野の当業者に一般的に知られた意味に解釈される。
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。
図１は、本発明の一実施形態によるイメージセンサの要部を示す断面図である。
図１を参照すると、イメージセンサ１は、第１画素領域Ｐ１及び第２画素領域Ｐ２を含む半導体基板２００を備える。半導体基板２００には、素子分離膜２０２が配置される。素子分離膜２０２は、第１画素領域Ｐ１及び第２画素領域Ｐ２を定義する。
半導体基板２００は、例えば、バルク（Ｂｕｌｋ）基板、エピタキシャル（Ｅｐｉｔａｘｉａｌ）基板、またはＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板のうちのいずれか一つである。半導体基板２００は、例えば、シリコン（Ｓｉ）を含む。または、半導体基板２００は、ゲルマニウム（Ｇｅ）のような半導体元素、またはＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）、ＧａＡｓ（Ｇａｌｌｉｕｍ Ａｒｓｅｎｉｄｅ）、ＩｎＡｓ（Ｉｎｄｉｕｍ Ａｒｓｅｎｉｄｅ）、及びＩｎＰ（Ｉｎｄｉｕｍ Ｐｈｏｓｐｈｉｄｅ）のような化合物半導体を含む。半導体基板２００は、第１導電型を有する半導体基板で形成される。半導体基板２００は、例えば、ｐ型半導体基板である。
第１画素領域Ｐ１及び第２画素領域Ｐ２に対応する半導体基板２００内には、それぞれ光電変換素子２０４が配置される。光電変換素子２０４は、フォトダイオードである。光電変換素子２０４は、第１不純物領域２０４ａ及び第２不純物領域２０４ｂを含む。第１不純物領域２０４ａは、半導体基板２００の表面から深く形成される。第２不純物領域２０４ｂは、半導体基板２００の表面に浅く形成される。第１不純物領域２０４ａ及び第２不純物領域２０４ｂは、互いに異なる導電型を有する。例えば、第１不純物領域２０４ａには、ｎ型不純物がドーピングされ、第２不純物領域２０４ｂには、ｐ型不純物がドーピングされる。
光電変換素子２０４は、赤色光を感知する画素と、青色光を感知する画素とにそれぞれ配置される。例えば、赤色光を感知する画素は、第１画素領域Ｐ１に配置され、青色光を感知する画素は、第２画素領域Ｐ２に配置される。光電変換素子２０４から離隔して、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応する半導体基板２００内に、ストレージノード領域２０６がそれぞれ配置される。ストレージノード領域２０６には、例えば、ｎ型不純物がドーピングされる。ストレージノード領域２０６は、単一のドーピング領域からなり、光電変換素子２０４より小さい面積を有する。
半導体基板２００の第１面２０１ａ上には、配線構造体２２０が配置される。配線構造体２２０には、第１コンタクトホール２１５が形成される。第１コンタクトホール２１５の側面には、第１側面絶縁膜２１１が形成される。第１コンタクトビア２１３は、第１コンタクトホール２１５を完全に充填し、第１側面絶縁膜２１１に接触する。第１コンタクトホール２１５の幅は、半導体基板２００の表面から遠くなるほど徐々に広くなる。第１側面絶縁膜２１１は、酸化物または窒化物からなる。第１コンタクトビア２１３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質で形成される。
配線構造体２２０は、第１コンタクトビア２１３に接触するバッファ領域２１７を含む。バッファ領域２１７は、第１コンタクトビア２１３を介して半導体基板２００に形成されたストレージノード領域２０６に電気的に連結される。バッファ領域２１７は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質、または炭素ナノチューブを含む。
配線構造体２２０は、前面層間絶縁膜２２１と、複数の前面配線２２３とを含む。前面層間絶縁膜２２１には、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）酸化膜、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ）酸化膜、ＴＯＳＺ（Ｔｏｎｅｎ Ｓｉｌａｚｅｎｅ）、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）または低誘電膜（Ｌｏｗ−ｋ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）などが使用される。複数の前面配線２２３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質を含む。
配線構造体２２０には、支持膜２９０が接着される。支持膜２９０は、後述の研磨工程を介して薄くなった半導体基板２００の強度を確保するために使用される。本実施形態において、支持膜２９０は、シリコン酸化物、シリコン窒化物、及び／または半導体物質からなる。
イメージセンサ１は、半導体基板２００の第２面２０１ｂからバッファ領域２１７まで、半導体基板２００を貫通して延長される第２コンタクトホール２２５を含む。第２コンタクトホール２２５の幅は、バッファ領域２１７から半導体基板２００の第２面２０１ｂに向かって徐々に広くなる。本実施形態において、第２コンタクトホール２２５は、素子分離膜２０２を貫通するように形成される。
第２コンタクトホール２２５の側面には、第２側面絶縁膜２２７が形成される。第２側面絶縁膜２２７は、酸化物または窒化物からなる。第２コンタクトホール２２５は、第２コンタクトビア２２９で充填される。第２コンタクトビア２２９は、第２側面絶縁膜２２７に接触し、第２コンタクトホール２２５を完全に充填する。従って、第２コンタクトビア２２９は、半導体基板２００を貫通する。第２コンタクトビア２２９は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質で形成される。
半導体基板２００の第２面２０１ｂ上には、第２コンタクトビア２２９に電気的に連結されるスタッド層２３０が形成される。スタッド層２３０は、半導体基板２００の第２面２０１ｂ上に形成される第１スタッド層２３１、及び第１スタッド層２３１上に形成される第２スタッド層２３３を含む。第２スタッド層２３３は、第１スタッド層２３１の側面及び上面を覆い包むように形成され、第１スタッド層２３１より広い幅を有する。第１スタッド層２３１及び第２スタッド層２３３は、異なる金属物質からなる。本実施形態において、第１スタッド層２３１は、タングステン（Ｗ）からなり、第２スタッド層２３３は、アルミニウム（Ａｌ）からなる。スタッド層２３０は、第１幅Ｗ１を有する。第２スタッド層２３３が第１スタッド層２３１より広い幅を有する場合、第２スタッド層２３３が、第１幅Ｗ１を有する。
半導体基板２００の第２面２０１ｂ上には、カラーフィルタ層２４０が形成される。カラーフィルタ層２４０は、マイクロレンズ２８０を介して入射された光を通過させ、第２面２０１ｂを介して必要な波長の光のみを光電変換素子２０４に入射させる。本実施形態において、半導体基板２００の第２面２０１ｂとカラーフィルタ層２４０との間には、光の反射を防止し、光電変換素子２０４に光を入射させるための反射防止膜（図示せず）が形成される。反射防止膜は、例えば、ＳｉＯＮ、ＳｉＣ、ＳＩＣＮ、及びＳｉＣＯなどで形成される。
カラーフィルタ層２４０は、第１カラーフィルタ層２４１及び第２カラーフィルタ層２４３を含む。第１画素領域Ｐ１及び第２画素領域Ｐ２には、それぞれの領域に形成された光電変換素子２０４に対応する第１カラーフィルタ層２４１及び第２カラーフィルタ層２４３がそれぞれ配置される。本実施形態において、第１画素領域Ｐ１に配置された第１カラーフィルタ層２４１は、赤色（Ｒ）カラーフィルタであり、第２画素領域Ｐ２に配置された第２カラーフィルタ層２４３は、青色（Ｂ）カラーフィルタである。これにより、第１画素領域Ｐ１は、赤色波長の光を通過させて、赤色波長光を光電変換素子２０４に到達させる。また、第２画素領域Ｐ２は、青色波長の光を通過させて、青色波長光を光電変換素子２０４に到達させる。
カラーフィルタ層２４０は、スタッド層２３０より低いレベルの上面を有するように形成される。すなわち、カラーフィルタ層２４０の高さは、スタッド層２３０の高さより低い値を有するように形成される。
半導体基板２００の第２面２０１ｂ上には、カラーフィルタ層２４０を覆うコーティング層２４５が形成される。コーティング層２４５は、スタッド層２３０及びカラーフィルタ層２４０が形成された半導体基板２００上を覆うコーティング物質層を形成した後、平坦化工程を遂行して形成される。コーティング層２４５は、スタッド層２３０の上面を露出させる。コーティング層２４５及びスタッド層２３０は、同一レベルの上面を有する。すなわち、コーティング層２４５の上面及びスタッド層２３０の上面は、同一レベルの平面をなす。コーティング層２４５は、コーティング物質層を形成した後、スタッド層２３０の上面が露出するまで、コーティング物質層の一部を除去して形成される。コーティング層２４５は、透明な有機物からなる。本実施形態において、コーティング層２４５は、樹脂からなる。コーティング層２４５は、複数のカラーフィルタ層２４０のそれぞれの間で、スタッド層２３０が形成されていない部分を充填する。
コーティング層２４５上には、複数の開口部２６２Ｈを有する分離絶縁層２６０ｃが形成される。複数の開口部２６２Ｈは、分離絶縁層２６０ｃを貫通する。
分離絶縁層２６０ｃは、例えば、酸化物からなる。分離絶縁層２６０ｃは、ベース層２６２、及びベース層２６２上に形成された分離層２６４からなる。ベース層２６２は、スタッド層２３０の少なくとも一部を露出させる開口部２６２Ｈを有する。分離絶縁層２６０ｃ、すなわち、ベース層２６２及び分離層２６４によって限定される分離空間２６０Ｄが形成される。分離空間２６０Ｄは、複数の画素領域（Ｐ１、Ｐ２）に対応して複数個が形成される。
分離空間２６０Ｄは、分離絶縁層２６０ｃの下面のレベルから上面のレベルまでの空間において、分離絶縁層２６０ｃが形成されていない領域を意味する。すなわち、分離空間２６０Ｄは、ベース層２６２の上面から分離層２６４の上面までのレベルの間において、分離層２６４によって取り囲まれた空間、及び開口部２６２Ｈ内の空間を含む。複数の画素領域（Ｐ１、Ｐ２）に対応して互いに分離された複数個の分離空間２６０Ｄが形成される。すなわち、複数個の分離空間２６０Ｄの各々は、複数個の光電変換素子２０４の各々に対応するようにそれぞれ形成される。
開口部２６２Ｈの幅である第２幅Ｗ２は、スタッド層２３０の第１幅Ｗ１より小さい値を有する。開口部２６２Ｈを有する分離絶縁層２６０ｃによって、コーティング層２４５は、露出されずに、その上面が完全に覆われる。すなわち、コーティング層２４５が開口部２６２Ｈの底面に露出されないように、コーティング層２４５の上面は、分離絶縁層２６０ｃによって全体的に覆われる。しかし、本実施形態の他の例に示すように、開口部２６２Ｈの底面に、コーティング層２４５の一部分が露出され得る。
分離絶縁層２６０ｃ上には、分離空間２６０Ｄを充填する下部透明電極層２６６が形成される。下部透明電極層２６６は、開口部２６２Ｈ内を充填する下部コンタクト２６６Ｃと、下部コンタクト２６６Ｃに連結されてベース層２６２の上面上に形成される下部電極２６６Ｅとからなる。
下部透明電極層２６６は、デュアルダマシン（ｄｕａｌ ｄａｍａｓｃｅｎｅ）法によって、分離空間２６０Ｄを充填するように形成される。従って、下部コンタクト２６６Ｃ及び下部電極２６６Ｅは、一体に形成される。下部透明電極層２６６の上面と、分離絶縁層２６０ｃの最上端面とは、同一レベルを有する。下部透明電極層２６６の上面及び分離層２６４の上面は、同一レベルを有する。すなわち、下部透明電極層２６６の上面及び分離層２６４の上面は、同一レベルの平面をなす。
分離層２６４によって、下部透明電極層２６６は、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応するように分離される。すなわち、下部透明電極層２６６は、複数の画素領域（Ｐ１、Ｐ２）に対応するように分離された複数層が形成される。具体的には、１つの分離空間２６０Ｄを充填する下部透明電極層２６６をなす下部コンタクト２６６Ｃ及び下部電極２６６Ｅは、一体に形成される。
コーティング層２４５は、開口部２６２Ｈの底面に露出しない。この場合、コーティング層２４５は、下部透明電極層２６６に接しないように離隔される。しかし、本実施形態の他の例に示すように、コーティング層２４５の一部分は、下部透明電極層２６６に接し得る。
下部透明電極層２６６上に、有機光電層２７２が形成される。有機光電層２７２は、複数の透明電極層２６６上に一体に形成される。有機光電層２７２は、特定波長の光でのみ光電変化を起こす有機物質である。例えば、有機光電層２７２は、緑色光の波長でのみ光電変化を起こす。例えば、有機光電層２７２は、第１画素領域Ｐ１及び第２画素領域Ｐ２のいずれにおいても、約５００ｎｍ〜約６００ｎｍで最大吸収波長（λｍａｘ）を示す。
有機光電層２７２は、ｐ型半導体物質及びｎ型半導体物質が、ｐｎ接合（ｐｎ ｆｌａｔ ｊｕｎｃｔｉｏｎ）またはバルクヘテロ接合（ｂｕｌｋ ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ）を形成する層であり、単一層または複数層で構成され、入射された光を受けて励起子を生成した後、生成された励起子を正孔と電子とに分離する層である。
上記のｐ型半導体物質及びｎ型半導体物質は、それぞれ緑色波長領域の光を吸収し、それぞれ約５００ｎｍ〜約６００ｎｍの波長領域で最大吸収ピークを示す。
ｐ型半導体物質及びｎ型半導体物質のそれぞれは、例えば、約１．５ｅＶ〜約３．５ｅＶのバンドギャップ（ｂａｎｄｇａｐ）を有し、この範囲内で、約２．０ｅＶ〜約２．５ｅＶのバンドギャップを有する。ｐ型半導体物質とｎ型半導体物質とは、上述した範囲のバンドギャップを有することにより、緑色波長領域の光を吸収する。具体的には、約５００ｎｍ〜約６００ｎｍの波長領域において、最大吸収ピークを示す。
上記のｐ型半導体物質及びｎ型半導体物質は、光吸収曲線（ｌｉｇｈｔ ａｂｓｏｒｐｔｉｏｎ ｃｕｒｖｅ）において、約５０ｎｍ〜約１５０ｎｍの半値幅（ＦＷＨＷ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を有する。ここで、半値幅は、最大光吸収ポイントの半分（ｈａｌｆ）に対応する波長の幅（ｗｉｄｔｈ）であり、半値幅が小さければ、狭い波長領域の光を選択的に吸収し、波長選択性が高いということを意味する。上述した範囲の半値幅を有することにより、緑色波長領域に対する選択性が高くなる。
また、ｐ型半導体物質のＬＵＭＯ（Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）エネルギーレベルと、ｎ型半導体物質のＬＵＭＯエネルギーレベルとの差は、約０．２〜約０．７ｅＶである。例えば、この範囲内において、約０．３〜約０．５ｅＶである。有機光電層２７２のｐ型半導体物質及びｎ型半導体物質が、この範囲のＬＵＭＯエネルギーレベルの差を有することにより、外部量子効率（ＥＱＥ：Ｅｘｔｅｒｎａｌ Ｑｕａｎｔｕｍ Ｅｆｆｉｃｉｅｎｃｙ）を改善することができ、印加されるバイアス（ｂｉａｓ）によって、外部量子効率を効果的に調節することができる。
上記のｐ型半導体物質は、例えば、Ｎ，Ｎ−ジメチル−キナクリドン（ＤＭＱＡ）及びその誘導体、ジインデノペリレン（ｄｉｉｎｄｅｎｏｐｅｒｙｌｅｎｅ）、ジベンゾ｛［ｆ，ｆ’］−４，４’，７，７’−テトラフェニル｝ジインデノ［１，２，３−ｃｄ：１’，２’，３’−ｌｍ］ペリレンのような化合物を含むが、それらに限定されるものではない。上記のｎ型半導体物質は、例えば、ジシアノビニル−ターチオフェン（ＤＣＶ３Ｔ）及びその誘導体、ペリレンジイミド（ｐｅｒｙｌｅｎｅｄｉｉｍｉｄｅ）、フタロシアニン及びその誘導体、サブフタロシアニン及びその誘導体、ボロンジピロメテン（ＢＯＤＩＰＹ）及びその誘導体のような化合物を含むが、それらに限定されるものではない。
有機光電層２７２は、単一層または複数層である。有機光電層２７２は、例えば、真性層（Ｉ層（ｉｎｔｒｉｎｓｉｃ ｌａｙｅｒ））、ｐ型層／Ｉ層、Ｉ層／ｎ型層、ｐ型層／Ｉ層／ｎ型層、ｐ型層／ｎ型層など多様な組み合わせを有する。
真性層（Ｉ層）は、ｐ型半導体化合物とｎ型半導体化合物とが約１：１００〜約１００：１の比率で混合して含まれる。例えば、この範囲内で、約１：５０〜約５０：１の比率で含まれ、この範囲内で、約１：１０〜約１０：１の比率で含まれ、この範囲内で、約１：１の比率で含まれる。ｐ型半導体とｎ型半導体とが、上述した範囲の組成比を有することにより、効果的な励起子生成及びｐｎ接合形成に有利である。
ｐ型層は、上述したｐ型半導体化合物を含み、ｎ型層は、上述したｎ型半導体化合物を含む。
有機光電層２７２は、例えば、約１ｎｍ〜約５００ｎｍの厚みを有する。一実施形態において、有機光電層２７２は、約５ｎｍ〜約３００ｎｍの厚みを有する。有機光電層２７２は、光を効果的に吸収し、正孔と電子とを効果的に分離及び伝達することにより、光電変換効率を効果的に改善できる厚みを有する。
有機光電層２７２上には、上部透明電極層２７４が形成される。上部透明電極層２７４は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ、ＳｎＯ２、ＡＴＯ（Ａｎｔｉｍｏｎｙ−ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ−ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）、ＴｉＯ２またはＦＴＯ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｔｉｎ Ｏｘｉｄｅ）からなる。上部透明電極層２７４は、第１画素領域Ｐ１及び第２画素領域Ｐ２にわたって一体に形成される。
上部透明電極層２７４上には、カラーフィルタ層２４０に対応するマイクロレンズ２８０が形成される。マイクロレンズ２８０は、対応するカラーフィルタ層２４０に重畳するように形成される。マイクロレンズ２８０は、複数のカラーフィルタ層２４０に対応する複数個が形成される。マイクロレンズ２８０は、光電変換素子２０４以外の領域に入射する光の経路を変更させて、光電変換素子２０４に光を集光させる。
本実施形態において、マイクロレンズ２８０と上部透明電極層２７４との間に、さらに保護層２７８が形成される。保護層２７８は、透明な絶縁物質からなる。
図２は、本発明の他の実施形態によるイメージセンサの要部を示す断面図である。図２の説明において、図１と重複する内容は省略する。
図２を参照すると、イメージセンサ２は、第１画素領域Ｐ１及び第２画素領域Ｐ２を含む半導体基板３００を備える。半導体基板３００には、素子分離膜３０２が配置される。素子分離膜３０２は、第１画素領域Ｐ１及び第２画素領域Ｐ２を定義する。
第１画素領域Ｐ１及び第２画素領域Ｐ２の半導体基板３００内には、それぞれ光電変換素子３０４が配置される。光電変換素子３０４は、フォトダイオードである。光電変換素子３０４は、第１不純物領域３０４ａ及び第２不純物領域３０４ｂを含む。第１不純物領域３０４ａは、半導体基板３００の上面から深く形成される。第２不純物領域３０４ｂは、半導体基板３００の上面に浅く形成される。第１不純物領域３０４ａ及び第２不純物領域３０４ｂは、互いに異なる導電型を含む。例えば、第１不純物領域３０４ａは、ｎ型不純物がドーピングされ、第２不純物領域３０４ｂは、ｐ型不純物がドーピングされる。
光電変換素子３０４は、赤色光を感知する画素及び青色光を感知する画素のそれぞれに配置される。例えば、赤色光を感知する画素は、第１画素領域Ｐ１に配置され、青色光を感知する画素は、第２画素領域Ｐ２に配置される。光電変換素子３０４から離隔して、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応する半導体基板３００内に、ストレージノード領域３０６がそれぞれ配置される。ストレージノード領域３０６は、例えば、ｎ型不純物がドーピングされる。ストレージノード領域３０６は、単一のドーピング領域からなり、光電変換素子３０４より小さい面積を有する。
半導体基板３００上には、層間絶縁構造体３１０が配置される。層間絶縁構造体３１０は、半導体基板３００上に順に積層された複数の層間絶縁膜（３１１、３１２、３１３、３１４）、及び複数の層間絶縁膜（３１１、３１２、３１３、３１４）のそれぞれの上面に配置されたエッチング停止膜３１６を含む。本実施形態において、複数の層間絶縁膜（３１１、３１２、３１３、３１４）のうちで最上端の層間絶縁膜３１４は、残りの層間絶縁膜（３１１、３１２、３１３）より厚く形成される。複数の層間絶縁膜（３１１、３１２、３１３、３１４）は、酸化物からなる。例えば、複数の層間絶縁膜（３１１、３１２、３１３、３１４）は、ＨＤＰ酸化膜、ＴＥＯＳ酸化膜、ＴＯＳＺ、ＳＯＧ、ＵＳＧまたは低誘電膜などで形成される。エッチング停止膜３１６は、シリコン窒化膜またはシリコン酸窒化膜からなる。
半導体基板３００上の第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれには、配線構造体３２０が配置される。配線構造体３２０は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質で形成される。例えば、配線構造体３２０は、複数の層間絶縁膜（３１１、３１２、３１３、３１４）のうちの少なくとも一部に配置された層間配線３２１、及び複数の層間絶縁膜（３１１、３１２、３１３、３１４）を貫通して層間配線３２１を連結するコンタクトビア３２３を含む。コンタクトビア３２３は、最下部コンタクトビア３２３ａ、中間コンタクトビア３２３ｂ、及び最上部コンタクトビア３２３ｃを含む。最下部コンタクトビア３２３ａは、ストレージノード領域３０６に接触する。
本実施形態において、最下部コンタクトビア３２３ａとストレージノード領域３０６との間には、バッファビア３２５が配置される。バッファビア３２５は、例えば、炭素ナノチューブを含む。バッファビア３２５は、例えば、金属とシリコンとの間の仕事関数を有する物質を提供し、半導体基板３００と配線構造体３２０との間のエネルギー障壁を減らすことで、良好なオーミックコンタクトが期待される。例えば、半導体基板３００において、シリコン（Ｓｉ）の仕事関数は、４．０５ｅＶであり、配線構造体３２０において、金属（例えば、銅）の仕事関数は、４．７０ｅＶであり、バッファビア３２５（例えば、炭素ナノチューブ）の仕事関数は、約４．３ｅＶ〜約４．８ｅＶである。バッファビア３２５は、上述したシリコンと金属とのエネルギー障壁を減らし、配線構造体３２０を介して、ストレージノード領域３０６に電子及び／または正孔が良好に伝達されるようにする。
層間絶縁構造体３１０上には、最上部コンタクトビア３２３ｃに電気的に連結されるスタッド層３３０が形成される。スタッド層３３０は、層間絶縁構造体３１０上に形成される第１スタッド層３３１、及び第１スタッド層３３１上に形成される第２スタッド層３３３を含む。第２スタッド層３３３は、第１スタッド層３３１の側面及び上面を覆い包むように、第１スタッド層３３１より広い幅を有する。第１スタッド層３３１及び第２スタッド層３３３は、異なる金属物質からなる。本実施形態において、第１スタッド層３３１は、タングステン（Ｗ）からなり、第２スタッド層３３３は、アルミニウム（Ａｌ）からなる。スタッド層３３０は、第１幅Ｗ１を有する。第２スタッド層３３３が第１スタッド層３３１より広い幅を有する場合、第２スタッド層３３３は、第１幅Ｗ１を有する。
層間絶縁構造体３１０上には、カラーフィルタ層３４０が形成される。カラーフィルタ層３４０は、マイクロレンズ３８０を介して入射された光を通過させ、必要な波長の光のみを光電変換素子３０４に入射させる。本実施形態において、層間絶縁構造体３１０とカラーフィルタ層３４０との間には、光の反射を防止して光電変換素子３０４に光を入射させるための反射防止膜（図示せず）が形成される。反射防止膜は、例えば、ＳｉＯＮ、ＳｉＣ、ＳＩＣＮ及びＳｉＣＯなどで形成される。
カラーフィルタ層３４０は、第１カラーフィルタ層３４１及び第２カラーフィルタ層３４３を含む。第１画素領域Ｐ１及び第２画素領域Ｐ２には、それぞれ第１カラーフィルタ層３４１及び第２カラーフィルタ層３４３が配置される。本実施形態において、第１画素領域Ｐ１に配置された第１カラーフィルタ層３４１は、赤色（Ｒ）カラーフィルタであり、第２画素領域Ｐ２に配置された第２カラーフィルタ層３４３は、青色（Ｒ）カラーフィルタである。これにより、第１画素領域Ｐ１は、赤色波長の光を通過させ、赤色波長光が光電変換素子３０４に達するようにする。また、第２画素領域Ｐ２では、青色波長の光を通過させ、青色波長光が光電変換素子３０４に達するようにする。
カラーフィルタ層３４０は、スタッド層３３０より低いレベルの上面を有する。すなわち、カラーフィルタ層３４０の高さは、スタッド層３３０の高さより低い値を有する。
層間絶縁構造体３１０上には、コーティング層３４５が形成される。コーティング層３４５は、カラーフィルタ層３４０を覆う。コーティング層３４５は、スタッド層３３０及びカラーフィルタ層３４０が形成された層間絶縁構造体３１０上を覆うコーティング物質層を形成した後、平坦化工程を遂行して形成される。コーティング層３４５は、スタッド層３３０の上面を露出させる。コーティング層３４５及びスタッド層３３０は、同一レベルの上面を有する。すなわち、コーティング層３４５の上面及びスタッド層３３０の上面は、同一レベルの平面をなす。コーティング層３４５は、コーティング物質層を形成した後、スタッド層３３０の上面が露出するまで、コーティング物質層の一部を除去して形成される。コーティング層３４５は、複数のカラーフィルタ層３４０のそれぞれにおいて、スタッド層３３０が形成されていない部分を充填する。
コーティング層３４５が形成された層間絶縁構造体３１０の上部には、分離絶縁層３６０ｃが形成される。分離絶縁層３６０ｃは、例えば、酸化物からなる。分離絶縁層３６０ｃは、ベース層３６２、及びベース層３６２上に形成された分離層３６４からなる。ベース層３６２は、スタッド層３３０の少なくとも一部を露出させる開口部３６２Ｈを有する。分離絶縁層３６０ｃ、すなわち、ベース層３６２及び分離層３６４によって限定される分離空間３６０Ｄが形成される。分離空間３６０Ｄは、複数の画素領域（Ｐ１、Ｐ２）に対応して複数個が形成される。
分離空間３６０Ｄは、分離絶縁層３６０ｃの下面のレベルから上面のレベルまでの空間において、分離絶縁層３６０ｃが形成されていない領域を意味する。すなわち、分離空間３６０Ｄは、ベース層３６２の上面から分離層３６４の上面までのレベルにおいて、分離層３６４によって取り囲まれた空間、及び開口部３６２Ｈ内の空間を含む。複数の画素領域（Ｐ１、Ｐ２）に対応して互いに分離された複数個の分離空間３６０Ｄが形成される。すなわち、複数個の分離空間３６０Ｄの各々は、複数個の光電変換素子３０４の各々に対応するようにそれぞれ形成される。
開口部３６２Ｈの幅である第２幅Ｗ２は、スタッド層３３０の第１幅Ｗ１より小さい値を有する。開口部３６２Ｈを有する分離絶縁層３６０ｃによって、コーティング層３４５は、露出されずに、その上面が完全に覆われる。すなわち、コーティング層３４５が開口部３６２Ｈの底面に露出されないように、コーティング層３４５の上面は、分離絶縁層３６０ｃによって全体的に覆われる。しかし、本実施形態の他の例に示すように、開口部３６２Ｈの底面に、コーティング層３４５の一部分が露出され得る、それについては、図４７で詳細に説明する。
分離絶縁層３６０ｃ上には、分離空間３６０Ｄを充填する下部透明電極層３６６が形成される。下部透明電極層３６６は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯ、ＧＺＯ、ＴｉＯ２、またはＦＴＯからなる。下部透明電極層３６６は、デュアルダマシン法によって、分離空間３６０Ｄを充填するように形成される。下部透明電極層３６６は、分離空間３６０Ｄを充填するように、分離絶縁層３６０ｃ上を覆う下部透明物質層を形成した後、分離絶縁層３６０、すなわち、分離層３６４が露出されるまで、平坦化工程を遂行して形成される。下部透明電極層３６６を形成するための平坦化工程は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程によって遂行される。
従って、下部透明電極層３６６は、開口部３６２Ｈ内を充填する下部コンタクト３６６Ｃと、下部コンタクト３６６Ｃに連結されてベース層３６２の上面上に配置される下部電極３６６Ｅとからなる。下部コンタクト３６６Ｃ及び下部電極３６６Ｅは、一体に形成される。下部透明電極層３６６の上面と、分離絶縁層３６０ｃの最上端面とは、同一レベルを有する。下部透明電極層３６６の上面及び分離層３６４の上面は、同一レベルを有する。すなわち、下部透明電極層３６６の上面及び分離層３６４の上面は、同一レベルの平面をなす。
分離層３６４によって、下部透明電極層３６６は、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応するように分離される。すなわち、下部透明電極層３６６は、複数の画素領域（Ｐ１、Ｐ２）に対応するように分離された複数層が形成される。具体的には、１つの分離空間３６０Ｄを充填する下部透明電極層３６６をなす下部コンタクト３６６Ｃと下部電極３６６Ｅは、一体に形成される。
コーティング層３４５が、開口部３６２Ｈの底面に露出しない場合、コーティング層３４５は、下部透明電極層３６６に接しないように離隔される。しかし、本実施形態の他の例に示すように、コーティング層３４５の一部分は、下部透明電極層３６６に接し得るが、それについては、図４７で詳細に説明する。
下部透明電極層３６６上には、有機光電層３７２と上部透明電極層３７４とが順に配置される。有機光電層３７２は、複数の透明電極層３６６上に一体に形成される。有機光電層３７２は、特定波長の光でのみ光電変化を起こす有機物質である。例えば、有機光電層３７２は、緑色光の波長でのみ光電変化を起こす。例えば、有機光電層３７２は、第１画素領域Ｐ１及び第２画素領域Ｐ２のいずれにおいても、約５００ｎｍ〜約６００ｎｍにおいて、最大吸収波長（λｍａｘ）を示す。
上部透明電極層３７４は、第１画素領域Ｐ１及び第２画素領域Ｐ２にわたって一体に形成される。上部透明電極層３７４上には、カラーフィルタ層３４０に対応するマイクロレンズ３８０が形成される。本実施形態において、マイクロレンズ３８０と上部透明電極層３７４との間に、さらに保護層３７８が形成される。保護層３７８は、透明な絶縁物質からなる。マイクロレンズ３８０は、対応するカラーフィルタ層３４０に重畳するように形成される。マイクロレンズ３８０は、複数のカラーフィルタ層３４０に対応する複数個が形成される。
マイクロレンズ３８０は、光電変換素子３０４以外の領域に入射する光の経路を変更させて、光電変換素子３０４に光を集光させる。
図３〜図２０は、本発明の一実施形態によるイメージセンサを製造する工程を示す断面図である。具体的には、図３〜図２０は、図１に示すイメージセンサを製造する工程を示す断面図である。図３〜図２０の説明において、図１と重複する内容は省略する。
図３に示すように、素子分離膜２０２によって定義される複数の画素領域を有する半導体基板２００を準備する。半導体基板２００の複数の画素領域の各々に、複数の光電変換素子２０４、及び複数の光電変換素子２０４から離隔される複数のストレージノード領域２０６の各々をそれぞれ形成する。
半導体基板２００は、例えば、バルク基板、エピタキシャル基板、またはＳＯＩ基板のうちのいずれか一つである。半導体基板２００は、例えば、シリコン（Ｓｉ）を含む。または、半導体基板２００は、ゲルマニウム（Ｇｅ）のような半導体元素、またはＳｉＣ、ＧａＡｓ、ＩｎＡｓ、及びＩｎＰのような化合物半導体を含む。半導体基板２００は、第１導電型を有する半導体基板であり、例えば、ｐ型半導体基板である。
複数の光電変換素子２０４は、半導体基板２００内に配置されるように形成される。複数の光電変換素子２０４のそれぞれは、複数の画素領域のそれぞれに対応し、半導体基板２００内に配置される。光電変換素子２０４は、半導体基板２００の表面から深く形成される。光電変換素子２０４は、第１不純物領域２０４ａ及び第２不純物領域２０４ｂを含む。第１不純物領域２０４ａは、半導体基板２００の表面から深く形成され、第２不純物領域２０４ｂは、表面から浅く形成される。第１不純物領域２０４ａ及び第２不純物領域２０４ｂは、互いに異なる導電型を有する。例えば、第１不純物領域２０４ａは、ｎ型にドーピングされた領域であり、第２不純物領域２０４ｂは、ｐ型にドーピングされた領域である。
半導体基板２００内の複数の画素領域のそれぞれに、光電変換素子２０４から離隔されて、半導体基板２００の表面に接触または隣接するストレージノード領域２０６を形成する。ストレージノード領域２０６は、ｎ型にドーピングされた不純物領域である。ストレージノード領域２０６は、１つのドーピング領域からなり、光電変換素子２０４より小さい面積を有する。
図４に示すように、半導体基板２００の第１面２０１ａ上に、配線構造体２２０を形成する。
配線構造体２２０は、第１コンタクトホール２１５を形成した後、第１コンタクトホール２１５の側面に第１側面絶縁膜２１１を形成し、その後、第１コンタクトホール２１５を完全に充填して第１側面絶縁膜２１１に接触する第１コンタクトビア２１３を形成する。第１コンタクトホール２１５の幅は、半導体基板２００の表面から上方に行くほど徐々に広くなる。第１側面絶縁膜２１１は、酸化物または窒化物からなる。第１コンタクトビア２１３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質から形成される。
その後、半導体基板２００に隣接し、第１コンタクトビア２１３に接触するバッファ領域２１７を形成する。
バッファ領域２１７は、第１コンタクトビア２１３を介して、半導体基板２００に形成されたストレージノード領域２０６に電気的に連結される。バッファ領域２１７は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質または炭素ナノチューブを含む。
配線構造体２２０は、前面層間絶縁膜２２１と複数の前面配線２２３とを含んで形成される。前面層間絶縁膜２２１は、ＨＤＰ酸化膜、ＴＥＯＳ酸化膜、ＴＯＳＺ、ＳＯＧ、ＵＳＧ、または低誘電膜などが使用される。複数の前面配線２２３は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質を含む。
配線構造体２２０上に、支持膜２９０を接着させる。支持膜２９０は、後述の研磨工程を介して薄くなった半導体基板２００の強度を確保するために使用される。本実施形態において、支持膜２９０は、シリコン酸化物、シリコン窒化物、及び／または半導体物質からなる。
図５に示すように、配線構造体２２０が半導体基板２００の下側に配置されるように、半導体基板２００を裏返しにする。その後、半導体基板２００の上側、すなわち、図４に示す半導体基板２００の裏面側の一部分（点線で区分された下の部分）を除去する。
図６に示すように、半導体基板２００の第２面２０１ｂからバッファ領域２１７まで、半導体基板２００を貫通して延長される第２コンタクトホール２２５を形成する。第２コンタクトホール２２５の幅は、バッファ領域２１７から半導体基板２００の第２面２０１ｂに行くほど徐々に広くなる。本実施形態において、第２コンタクトホール２２５は、素子分離膜２０２を貫通するように形成される。
第２コンタクトホール２２５の側面には、第２側面絶縁膜２２７が形成される。第２側面絶縁膜２２７は、酸化物または窒化物からなる。第２コンタクトホール２２５は、第２コンタクトビア２２９で充填される。第２コンタクトビア２２９は、第２側面絶縁膜２２７に接触するように、第２コンタクトホール２２５を完全に充填する。従って、第２コンタクトビア２２９は、半導体基板２００を貫通する。第２コンタクトビア２２９は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質で形成される。
図７に示すように、半導体基板２００の第２面２０１ｂ上に、第２コンタクトビア２２９に電気的に連結されるスタッド層２３０を形成する。スタッド層２３０は、半導体基板２００の第２面２０１ｂ上に形成される第１スタッド層２３１、及び第１スタッド層２３１上に形成される第２スタッド層２３３を含む。第２スタッド層２３３は、第１スタッド層２３１の側面及び上面を覆い包むように形成され、第１スタッド層２３１より広い幅を有する。第１スタッド層２３１と第２スタッド層２３３とは、異なる金属物質からなる。本実施形態において、第１スタッド層２３１は、タングステン（Ｗ）からなり、第２スタッド層２３３は、アルミニウム（Ａｌ）からなる。スタッド層２３０は、第１幅Ｗ１を有する。第２スタッド層２３３が第１スタッド層２３１より広い幅を有する場合、第２スタッド層２３３は、第１幅Ｗ１を有する。
図８に示すように、半導体基板２００の第２面２０１ｂ上に、カラーフィルタ層２４０を形成する。カラーフィルタ層２４０は、マイクロレンズ２８０を介して入射された光を通過させ、第２面２０１ｂを介して、必要な波長の光のみを光電変換素子２０４に入射させる。本実施形態において、半導体基板２００の第２面２０１ｂとカラーフィルタ層２４０との間には、光の反射を防止し、光電変換素子２０４に光を入射させるための反射防止膜（図示せず）が形成される。反射防止膜は、例えば、ＳｉＯＮ、ＳｉＣ、ＳＩＣＮ、及びＳｉＣＯなどで形成される。
カラーフィルタ層２４０は、第１カラーフィルタ層２４１及び第２カラーフィルタ層２４３を含む。第１画素領域Ｐ１及び第２画素領域Ｐ２には、それぞれに形成された光電変換素子２０４に対応する第１カラーフィルタ層２４１及び第２カラーフィルタ層２４３が配置される。本実施形態において、第１画素領域Ｐ１に配置された第１カラーフィルタ層２４１は、赤色（Ｒ）カラーフィルタであり、第２画素領域Ｐ２に配置された第２カラーフィルタ層２４３は、青色（Ｒ）カラーフィルタである。これにより、第１画素領域Ｐ１は、赤色波長の光を通過させ、赤色波長光が光電変換素子２０４に達する。また、第２画素領域Ｐ２は、青色波長の光を通過させ、青色波長光が光電変換素子２０４に達する。
カラーフィルタ層２４０は、スタッド層２３０より低いレベルの上面を有するように形成される。すなわち、カラーフィルタ層２４０の高さは、スタッド層２３０の高さより低い値を有するように形成される。
図９に示すように、半導体基板２００の第２面２０１ｂの上方に、コーティング層２４５を形成する。コーティング層２４５は、カラーフィルタ層２４０を覆う。コーティング層２４５は、スタッド層２３０及びカラーフィルタ層２４０が形成された半導体基板２００上を覆うコーティング物質層を形成した後、平坦化工程を遂行して形成される。コーティング層２４５は、スタッド層２３０の上面を露出させる。コーティング層２４５及びスタッド層２３０は、同一レベルの上面を有する。すなわち、コーティング層２４５の上面と、スタッド層２３０の上面とは、同一レベルの平面をなす。コーティング層２４５は、コーティング物質層を形成した後、スタッド層２３０の上面が露出するまで、コーティング物質層の一部を除去して形成される。コーティング層２４５は、透明な有機物からなる。本実施形態において、コーティング層２４５は、樹脂からなる。コーティング層２４５は、複数のカラーフィルタ層２４０のそれぞれの間で、スタッド層２３０が形成されていない部分を充填する。
図１０に示すように、コーティング層２４５及びスタッド層２３０を覆う予備絶縁層２６０を形成する。その後、予備絶縁層２６０上に、第１フォトレジスト層Ｍ１を形成する。第１フォトレジスト層Ｍ１は、図１に示す分離層２６４に対応する位置に形成される。
図１１に示すように、第１フォトレジスト層Ｍ１をエッチングマスクとして、予備絶縁層２６０（図１０参照）の上面から一部分を除去し、上側に突出部２６３を有する予備絶縁層２６０ａを形成する。予備絶縁層２６０ａは、コーティング層２４５及びスタッド層２３０を覆う基底部２６１、並びに基底部２６１から突出した突出部２６３を含む。
図１２に示すように、第１フォトレジスト層Ｍ１（図１１参照）を除去する。第１フォトレジスト層Ｍ１は、アッシング工程によって除去される。
図１３に示すように、突出部２６３を有する予備絶縁層２６０ａの一部分を露出させるレジストホールＭ２Ｈを有する第２フォトレジスト層Ｍ２を形成する。レジストホールＭ２Ｈは、図１に示す開口部２６２Ｈに対応する位置に配置される。第２フォトレジスト層Ｍ２は、全ての突出部２６３を覆う。
図１４に示すように、第２フォトレジスト層Ｍ２をエッチングマスクとして予備絶縁層２６０ａ（図１３参照）の一部分を除去し、複数のリセス部２６１Ｒを有する予備絶縁層２６０ｂを形成する。複数のリセス部２６１Ｒは、図１に示す開口部２６２Ｈに対応する位置に配置される。
複数のリセス部２６１Ｒは、予備絶縁層２６０ｂを完全に貫通しないように形成される。従って、第２フォトレジスト層Ｍ２を形成する過程で誤整列が発生しても、複数のリセス部２６１Ｒの底面には、コーティング層２４５が露出しない。
図１５に示すように、第２フォトレジスト層Ｍ２（図１４参照）を除去する。第２フォトレジスト層Ｍ２は、アッシング工程によって除去される。
コーティング層２４５は、第２フォトレジスト層Ｍ２に類似した性質、例えば、アッシング工程によって共に除去される性質を有する。従って、複数のリセス部２６１Ｒの底面に、コーティング層２４５が露出した場合、第２フォトレジスト層Ｍ２を除去する工程において、コーティング層２４５の少なくとも一部分が共に除去される。しかし、複数のリセス部２６１Ｒは、予備絶縁層２６０ｂを完全に貫通しないように形成され、複数のリセス部２６１Ｒの底面に、コーティング層２４５が露出しないために、第２フォトレジスト層Ｍ２を除去する工程において、コーティング層２４５の少なくとも一部分が共に除去されることが防止される。
図１６に示すように、複数のリセス部２６１Ｒ（図１５参照）、及び突出部２６３を有する予備絶縁層２６０ｂ（図１５参照）に対して、上側から一部分を除去し、複数の開口部２６２Ｈを有する分離絶縁層２６０ｃを形成する。複数の開口部２６２Ｈは、複数のリセス部２６１Ｒの底面から、予備絶縁層２６０ｂの一部分を除去して形成される。複数の開口部２６２Ｈは、分離絶縁層２６０ｃを貫通する。
分離絶縁層２６０ｃは、例えば、酸化物からなる。分離絶縁層２６０ｃは、ベース層２６２、及びベース層２６２上に形成された分離層２６４からなる。ベース層２６２は、スタッド層２３０の少なくとも一部を露出させる開口部２６２Ｈを有する。分離絶縁層２６０ｃ、すなわち、ベース層２６２及び分離層２６４によって限定される分離空間２６０Ｄが形成される。分離空間２６０Ｄは、複数の画素領域（Ｐ１、Ｐ２）に対応して複数個が形成される。
分離空間２６０Ｄは、分離絶縁層２６０ｃの下面のレベルから上面のレベルまでの空間において、分離絶縁層２６０ｃが形成されていないところを意味する。すなわち、分離空間２６０Ｄは、ベース層２６２の上面から分離層２６４の上面までのレベルの間において、分離層２６４によって取り囲まれた空間、及び開口部２６２Ｈ内の空間を含む。複数の画素領域（Ｐ１、Ｐ２）に対応してそれぞれ分離された複数個の分離空間２６０Ｄが形成される。すなわち、複数個の分離空間２６０Ｄのそれぞれは、複数個の光電変換素子２０４のそれぞれに対応するように形成される。
開口部２６２Ｈの幅である第２幅Ｗ２は、スタッド層２３０の第１幅Ｗ１より小さい値を有する。開口部２６２Ｈを有する分離絶縁層２６０ｃによって、コーティング層２４５は、露出されずに、上面が完全に覆われる。すなわち、コーティング層２４５は、開口部２６２Ｈの底面に露出しないように、コーティング層２４５の上面が、いずれも分離絶縁層２６０ｃによって覆われる。しかし、本実施形態の他の例に示すように、第２フォトレジスト層Ｍ２（図１３参照）を形成する工程で誤整列が発生した場合、開口部２６２Ｈの底面に、コーティング層２４５の一部分が露出する。
図１７に示すように、分離空間２６０Ｄを充填するように分離絶縁層２６０ｃ上を覆う下部透明物質層２６５を形成する。下部透明物質層２６５は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯ、ＧＺＯ、ＴｉＯ２またはＦＴＯからなる。
図１８に示すように、下部透明物質層２６５（図１７参照）に対して、分離絶縁層２６０、すなわち、分離層２６４が露出されるまで平坦化工程を遂行し、分離絶縁層２６０ｃ上に、分離空間２６０Ｄを充填する下部透明電極層２６６を形成する。下部透明電極層２６６を形成するための平坦化工程は、ＣＭＰ工程によって遂行される。
下部透明電極層２６６は、開口部２６２Ｈ内を充填する下部コンタクト２６６Ｃと、下部コンタクト２６６Ｃに連結されてベース層２６２の上面上に配置される下部電極２６６Ｅと、からなる。
すなわち、下部透明電極層２６６は、デュアルダマシン法によって、分離空間２６０Ｄを充填するように形成される。従って、下部コンタクト２６６Ｃ及び下部電極２６６Ｅは、一体に形成される。下部透明電極層２６６の上面と、分離絶縁層２６０ｃの最上端面とは、同一レベルを有する。下部透明電極層２６６の上面及び分離層２６４の上面は、同一レベルを有する。すなわち、下部透明電極層２６６の上面及び分離層２６４の上面は、同一レベルの平面をなす。
分離層２６４によって、下部透明電極層２６６は、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応するように分離される。すなわち、下部透明電極層２６６は、複数の画素領域（Ｐ１、Ｐ２）に対応するように分離された複数層が形成される。具体的には、１つの分離空間２６０Ｄを充填する下部透明電極層２６６をなす下部コンタクト２６６Ｃと下部電極２６６Ｅとは、一体に形成される。
コーティング層２４５が開口部２６２Ｈの底面に露出しない場合、コーティング層２４５は、下部透明電極層２６６に接しないように離隔される。しかし、本実施形態の他の例示すように、第２フォトレジスト層Ｍ２（図１３参照）を形成する工程で誤整列が発生した場合、コーティング層２４５の一部分は、下部透明電極層２６６に接する。
図１９に示すように、下部透明電極層２６６上に、有機光電層２７２を形成する。有機光電層２７２は、複数の透明電極層２６６上に一体に形成される。有機光電層２７２は、特定波長の光でのみ光電変化を起こす有機物質である。例えば、有機光電層２７２は、緑色光の波長でのみ光電変化を起こす。例えば、有機光電層２７２は、第１画素領域Ｐ１及び第２画素領域Ｐ２のいずれにおいても、約５００ｎｍ〜約６００ｎｍで、最大吸収波長（λｍａｘ）を示す。
有機光電層２７２は、例えば、約１ｎｍ〜約５００ｎｍの厚みを有する。本実施形態において、有機光電層２７２は、約５ｎｍ〜約３００ｎｍの厚みを有する。有機光電層２７２は、光を効果的に吸収し、正孔及び電子を効果的に分離及び伝達することにより、光電変換効率を効果的に改善できる厚みを有する。
図２０に示すように、有機光電層２７２上に、上部透明電極層２７４を形成する。上部透明電極層２７４は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯ、ＧＺＯ、ＴｉＯ２、またはＦＴＯからなる。上部透明電極層２７４は、第１画素領域Ｐ１及び第２画素領域Ｐ２にわたって一体に形成される。
その後、図１に示すように、上部透明電極層２７４上に、カラーフィルタ層２４０に対応するマイクロレンズ２８０を形成して、イメージセンサ１を形成する。マイクロレンズ２８０は、対応するカラーフィルタ層２４０に重畳するように形成される。マイクロレンズ２８０は、複数のカラーフィルタ層２４０に対応する複数個が形成される。マイクロレンズ２８０は、光電変換素子２０４以外の領域に入射する光の経路を変更させ、光電変換素子２０４に光を集光させる。
本実施形態において、マイクロレンズ２８０と上部透明電極層２７４との間に、さらに保護層２７８を形成する。保護層２７８は、透明な絶縁物質からなる。
本実施形態によるイメージセンサの製造方法は、第２フォトレジスト層Ｍ２（図１３参照）を形成する工程で誤整列が発生した場合でも、コーティング層２４５の損傷を防止することができ、信頼性のあるイメージセンサを形成することができる。
図２１〜図２５は、本発明の一実施形態によるイメージセンサを製造する工程の他の例を示す断面図である。図２１〜図２５は、図１に示すイメージセンサ１を製造する工程を示す断面図である。図２１〜図２５の説明において、図１、及び図３〜図２０と重複する内容は省略する。具体的に、図２１〜図２５は、図９以後の工程を示す断面図である。
図２１に示すように、予備絶縁層２６０上に、予備絶縁層２６０の一部分を露出させるレジストホールＭ１Ｈａを有する第１フォトレジスト層Ｍ１ａを形成する。レジストホールＭ１Ｈａは、図１に示す開口部２６２Ｈに対応する位置に配置される。
図２２に示すように、第１フォトレジスト層Ｍ１ａをエッチングマスクとして予備絶縁層２６０の一部分を除去し、複数のリセス部２６０Ｒを形成する。複数のリセス部２６０Ｒは、図１に示す開口部２６２Ｈに対応する位置に配置される。
複数のリセス部２６０Ｒは、予備絶縁層２６０を完全に貫通しないように形成される。
図２３に示すように、第１フォトレジスト層Ｍ１ａ（図２２参照）を除去する。第１フォトレジスト層Ｍ１ａは、アッシング工程によって除去される。
図２４に示すように、予備絶縁層２６０上に、第２フォトレジスト層Ｍ２ａを形成する。第２フォトレジスト層Ｍ２ａは、図１に示す分離層２６４に対応する位置に形成される。
図２５に示すように、第２フォトレジスト層Ｍ２ａをエッチングマスクとして、予備絶縁層２６０（図２４参照）の上面から一部分を除去し、上側に突出部２６３を有する予備絶縁層２６０ｂを形成する。予備絶縁層２６０ｂは、コーティング層２４５及びスタッド層２３０を覆う基底部２６１、並びに基底部２６１から突出した突出部２６３を含む。突出部２６３を形成する工程において、複数のリセス部２６１Ｒは、図２４に示す複数のリセス部２６０Ｒより深みが増大する。
その後、第２フォトレジスト層Ｍ２ａを除去し、図１５に示す結果物を得る。複数のリセス部２６１Ｒは、予備絶縁層２６０ｂを完全に貫通しないように形成される。従って、第１フォトレジスト層Ｍ１ａ（図２１参照）を形成する工程で誤整列が発生しても、複数のリセス部２６１Ｒの底面には、コーティング層２４５が露出しない。
その後、図１６〜図２０に示す工程を介して、図１に示すイメージセンサ１を形成する。
図２６〜図４０は、本発明の他の実施形態によるイメージセンサを製造する工程を示す断面図である。具体的には、図２６〜図４０は、図２に示すイメージセンサ２を製造する工程を示す断面図である。図２６〜図４０の説明において、図２、及び図３〜図２０と重複する内容は省略する。
図２６に示すように、素子分離膜３０２によって定義される複数の画素領域（Ｐ１、Ｐ２）を有する半導体基板３００を準備する。半導体基板３００の複数の画素領域（Ｐ１、Ｐ２）の各々に、複数の光電変換素子３０４、及び複数の光電変換素子３０４から離隔される複数のストレージノード領域３０６の各々をそれぞれ形成する。
第１画素領域Ｐ１及び第２画素領域Ｐ２の半導体基板３００内には、光電変換素子３０４が配置される。光電変換素子３０４は、フォトダイオードである。光電変換素子３０４は、第１不純物領域３０４ａ及び第２不純物領域３０４ｂを含む。第１不純物領域３０４ａは、半導体基板３００の上部面から深く形成される。第２不純物領域３０４ｂは、半導体基板３００の上部面に浅く形成される。第１不純物領域３０４ａ及び第２不純物領域３０４ｂは、互いに異なる導電型を有する。例えば、第１不純物領域３０４ａには、ｎ型の不純物がドーピングされ、第２不純物領域３０４ｂには、ｐ型の不純物がドーピングされる。
光電変換素子３０４は、赤色光及び青色光を感知する画素に配置される。例えば、赤色光を感知する画素は、第１画素領域Ｐ１であり、青色光を感知する画素は、第２画素領域Ｐ２である。光電変換素子３０４から離隔され、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれの半導体基板３００内に、ストレージノード領域３０６が配置される。ストレージノード領域３０６は、例えば、ｎ型不純物がドーピングされる。ストレージノード領域３０６は、１つのドーピング領域からなり、ストレージノード領域３０６は、光電変換素子３０４より小さい面積を有する。
半導体基板３００上には、層間絶縁構造体３１０が配置される。層間絶縁構造体３１０は、半導体基板３００上に順に積層された複数の層間絶縁膜（３１１、３１２、３１３、３１４）、及び複数の層間絶縁膜（３１１、３１２、３１３、３１４）のそれぞれの上面に配置されたエッチング停止膜３１６を含む。本実施形態において、複数の層間絶縁膜（３１１、３１２、３１３、３１４）における最上端の層間絶縁膜３１４は、残りの層間絶縁膜（３１１、３１２、３１３）より厚く形成される。複数の層間絶縁膜（３１１、３１２、３１３、３１４）は、酸化物からなる。例えば、複数の層間絶縁膜（３１１、３１２、３１３、３１４）は、ＨＤＰ酸化膜、ＴＥＯＳ酸化膜、ＴＯＳＺ、ＳＯＧ、ＵＳＧまたは低誘電膜などからなる。エッチング停止膜３１６は、シリコン窒化膜またはシリコン酸窒化膜からなる。
半導体基板３００上の第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれには、配線構造体３２０が配置される。配線構造体３２０は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、及びタングステン（Ｗ）のような金属物質からなる。例えば、配線構造体３２０は、複数の層間絶縁膜（３１１、３１２、３１３、３１４）のうちの少なくとも一部に配置される層間配線３２１、及び複数の層間絶縁膜（３１１、３１２、３１３、３１４）を貫通して層間配線３２１を連結するコンタクトビア３２３を含む。コンタクトビア３２３は、最下部コンタクトビア３２３ａ、中間コンタクトビア３２３ｂ、及び最上部コンタクトビア３２３ｃを含む。最下部コンタクトビア３２３ａは、ストレージノード領域３０６に接触する。
本実施形態において、最下部コンタクトビア３２３ａとストレージノード領域３０６との間には、バッファビア３２５が形成される。バッファビア３２５は、例えば、炭素ナノチューブを含む。バッファビア３２５は、例えば、金属とシリコンとの間の仕事関数を有する物質を含み、半導体基板３００と配線構造体３２０との間で、エネルギー障壁を低減させ、良好なオーミックコンタクトが期待される。例えば、半導体基板３００において、シリコン（Ｓｉ）の仕事関数は、４．０５ｅＶであり、配線構造体３２０において、金属の仕事関数は、約４．５０ｅＶ〜約５．０ｅＶであり（例えば、銅の仕事関数は、約４．７０ｅＶ）、バッファビア３２５（例えば、炭素ナノチューブ）の仕事関数は、約４．３ｅＶ〜約４．８ｅＶである。バッファビア３２５は、シリコンと金属とのエネルギー障壁を減らし、配線構造体３２０を介して、ストレージノード領域３０６に、電子及び／または正孔が良好に伝達されるようにする。
図２７に示すように、配線構造体３２０上に、コンタクトビア３２３に電気的に連結されるスタッド層３３０を形成する。スタッド層３３０は、第１スタッド層３３１、及び第１スタッド層３３１上に形成される第２スタッド層３３３を含む。第２スタッド層３３３は、第１スタッド層３３１の側面及び上面を覆い包むように形成され、第１スタッド層３３１より広い幅を有する。第１スタッド層３３１及び第２スタッド層３３３は、異なる金属物質からなる。本実施形態において、第１スタッド層３３１は、タングステン（Ｗ）からなり、第２スタッド層３３３は、アルミニウム（Ａｌ）からなる。スタッド層３３０は、第１幅Ｗ１を有する。第２スタッド層３３３が第１スタッド層３３１より広い幅を有する場合、第２スタッド層３３３は、第１幅Ｗ１を有する。
図２８に示すように、配線構造体３２０上に、カラーフィルタ層３４０を形成する。カラーフィルタ層３４０は、マイクロレンズ３８０を介して入射された光を通過させ、必要な波長の光のみを光電変換素子３０４に入射させる。本実施形態において、半導体基板３００の層間絶縁構造体３１０と、カラーフィルタ層３４０との間には、光の反射を防止し、光電変換素子３０４に光を入射させるための反射防止膜（図示せず）が形成される。反射防止膜は、例えば、ＳｉＯＮ、ＳｉＣ、ＳＩＣＮ、及びＳｉＣＯなどで形成される。
カラーフィルタ層３４０は、第１カラーフィルタ層３４１及び第２カラーフィルタ層３４３を含む。第１画素領域Ｐ１及び第２画素領域Ｐ２には、それぞれに形成された光電変換素子３０４に対応する第１カラーフィルタ層３４１及び第２カラーフィルタ層３４３が配置される。本実施形態において、第１画素領域Ｐ１に配置された第１カラーフィルタ層３４１は、赤色（Ｒ）カラーフィルタであり、第２画素領域Ｐ２に配置された第２カラーフィルタ層３４３は、青色（Ｂ）カラーフィルタである。これにより、第１画素領域Ｐ１は、赤色波長の光を通過させ、赤色波長光が光電変換素子３０４に達する。また、第２画素領域Ｐ２は、青色波長の光を通過させ、青色波長光が光電変換素子３０４に達する。
カラーフィルタ層３４０は、スタッド層３３０より低いレベルの上面を有するように形成される。すなわち、カラーフィルタ層３４０の高さは、スタッド層３３０の高さより低い値を有するように形成される。
図２９に示すように、カラーフィルタ層３４０を覆うコーティング層３４５を形成する。コーティング層３４５は、スタッド層３３０及びカラーフィルタ層３４０が形成された半導体基板３００上を覆うコーティング物質層を形成した後、平坦化工程を遂行して形成される。コーティング層３４５は、スタッド層３３０の上面を露出させる。コーティング層３４５及びスタッド層３３０は、同一レベルの上面を有する。すなわち、コーティング層３４５の上面と、スタッド層３３０の上面とは、同一レベルの平面をなす。コーティング層３４５は、コーティング物質層を形成した後、スタッド層３３０の上面が露出するまで、コーティング物質層の一部を除去して形成される。コーティング層３４５は、透明な有機物からなる。本実施形態において、コーティング層３４５は、樹脂からなる。コーティング層３４５は、複数のカラーフィルタ層３４０のそれぞれの間で、スタッド層３３０が形成されていない部分を充填する。
図３０に示すように、コーティング層３４５及びスタッド層３３０を覆う予備絶縁層３６０を形成する。その後、予備絶縁層３６０上に、第１フォトレジスト層Ｍ１を形成する。第１フォトレジスト層Ｍ１は、図２に示す分離層３６４に対応する位置に形成される。
図３１に示すように、第１フォトレジスト層Ｍ１をエッチングマスクとして、予備絶縁層３６０（図３０）の上面から一部分を除去し、上側に突出部３６３を有する予備絶縁層３６０ａを形成する。予備絶縁層３６０ａは、コーティング層３４５及びスタッド層３３０を覆う基底部３６１、並びに基底部３６１から突出した突出部３６３を含む。
図３２に示すように、第１フォトレジスト層Ｍ１（図３１参照）を除去する。第１フォトレジスト層Ｍ１は、アッシング工程によって除去される。
図３３に示すように、突出部３６３を有する予備絶縁層３６０ａの一部分を露出させるレジストホールＭ２Ｈを有する第２フォトレジスト層Ｍ２を形成する。レジストホールＭ２Ｈは、図２に示す開口部３６２Ｈに対応する位置に配置される。第２フォトレジスト層Ｍ２は、全ての突出部３６３を覆う。
図３４に示すように、第２フォトレジスト層Ｍ２をエッチングマスクとして、予備絶縁層３６０ａ（図３３参照）の一部分を除去し、複数のリセス部３６１Ｒを有する予備絶縁層３６０ｂを形成する。複数のリセス部３６１Ｒは、図２に示す開口部３６２Ｈに対応する位置に配置される。
複数のリセス部３６１Ｒは、予備絶縁層３６０ｂを完全に貫通しないように形成される。従って、第２フォトレジスト層Ｍ２を形成する工程で誤整列が発生しても、複数のリセス部３６１Ｒの底面には、コーティング層３４５が露出しない。
図３５に示すように、第２フォトレジスト層Ｍ２（図１４参照）を除去する。第２フォトレジスト層Ｍ２は、アッシング工程によって除去される。
コーティング層３４５は、第２フォトレジスト層Ｍ２に類似した性質、例えば、アッシング工程によって共に除去される性質を有する。従って、複数のリセス部３６１Ｒの底面に、コーティング層３４５が露出した場合、第２フォトレジスト層Ｍ２を除去する工程において、コーティング層３４５の少なくとも一部分が共に除去される。しかし、複数のリセス部３６１Ｒは、予備絶縁層３６０ｂを完全に貫通しないように形成され、複数のリセス部３６１Ｒの底面に、コーティング層３４５が露出しないため、第２フォトレジスト層Ｍ２を除去する工程において、コーティング層３４５の少なくとも一部分が共に除去されることが防止される。
図３６に示すように、複数のリセス部３６１Ｒ（図３５参照）及び突出部３６３を有する予備絶縁層３６０ｂ（図３５参照）を上側から一部分を除去し、複数の開口部３６２Ｈを有する分離絶縁層３６０ｃを形成する。複数の開口部３６２Ｈは、複数のリセス部３６１Ｒの底面から、予備絶縁層３６０ｂの一部分を除去して形成される。複数の開口部３６２Ｈは、分離絶縁層３６０ｃを貫通する。
分離絶縁層３６０ｃは、例えば、酸化物からなる。分離絶縁層３６０ｃは、ベース層３６２、及びベース層３６２上に形成された分離層３６４からなる。ベース層３６２は、スタッド層３３０の少なくとも一部を露出させる開口部３６２Ｈを有する。分離絶縁層３６０ｃ、すなわち、ベース層３６２及び分離層３６４によって限定される分離空間３６０Ｄが形成される。分離空間３６０Ｄは、複数の画素領域（Ｐ１、Ｐ２）に対応して、複数個が形成される。
分離空間３６０Ｄは、分離絶縁層３６０ｃの下面のレベルから上面のレベルまでの空間において、分離絶縁層３６０ｃが形成されていないところを意味する。すなわち、分離空間３６０Ｄは、ベース層３６２の上面から分離層３６４の上面のレベルまでの間において、分離層３６４によって取り囲まれた空間、及び開口部３６２Ｈ内の空間を含む。複数の画素領域（Ｐ１、Ｐ２）に対応してそれぞれ分離された複数個の分離空間３６０Ｄが形成される。すなわち、複数個の分離空間３６０Ｄのそれぞれは、複数個の光電変換素子３０４のそれぞれに対応するように形成される。
開口部３６２Ｈの幅である第２幅Ｗ２は、スタッド層３３０の第１幅Ｗ１より小さい値を有する。開口部３６２Ｈを有する分離絶縁層３６０ｃによって、コーティング層３４５は、露出されずに、上面が完全に覆われる。すなわち、コーティング層３４５は、開口部３６２Ｈの底面に露出しないように、コーティング層３４５の上面が、いずれも分離絶縁層３６０ｃによって覆われる。しかし、本実施形態の他の例に示すように、第２フォトレジスト層Ｍ２（図３３参照）を形成する工程で誤整列が発生した場合、開口部３６２Ｈの底面に、コーティング層３４５の一部分が露出する。
図３７に示すように、分離空間３６０Ｄを充填するように、分離絶縁層３６０ｃ上を覆う下部透明物質層３６５を形成する。下部透明物質層３６５は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯ、ＧＺＯ、ＴｉＯ２、またはＦＴＯからなる。
図３８に示すように、下部透明物質層３６５（図３７参照）に対して、分離絶縁層３６０、すなわち、分離層３６４が露出されるまで平坦化工程を遂行し、分離絶縁層３６０ｃ上に、分離空間３６０Ｄを充填する下部透明電極層３６６を形成する。下部透明電極層３６６を形成するための平坦化工程は、ＣＭＰ工程によって遂行される。
下部透明電極層３６６は、開口部３６２Ｈ内を充填する下部コンタクト３６６Ｃと、下部コンタクト３６６Ｃに連結されてベース層３６２の上面上に配置される下部電極３６６Ｅと、からなる。
すなわち、下部透明電極層３６６は、デュアルダマシン法によって、分離空間３６０Ｄを充填するように形成される。従って、下部コンタクト３６６Ｃ及び下部電極３６６Ｅは、一体に形成される。下部透明電極層３６６の上面と、分離絶縁層３６０ｃの最上端面とは、同一レベルを有する。下部透明電極層３６６の上面及び分離層３６４の上面は、同一レベルを有する。すなわち、下部透明電極層３６６の上面及び分離層３６４の上面は、同一レベルの平面をなす。
分離層３６４によって、下部透明電極層３６６は、第１画素領域Ｐ１及び第２画素領域Ｐ２のそれぞれに対応するように分離される。すなわち、下部透明電極層３６６は、複数の画素領域（Ｐ１、Ｐ２）に対応するように分離された複数層が形成される。具体的には、１つの分離空間３６０Ｄを充填する下部透明電極層３６６をなす下部コンタクト３６６Ｃと、下部電極３６６Ｅとは、一体に形成される。
コーティング層３４５が開口部３６２Ｈの底面に露出しない場合、コーティング層３４５は、下部透明電極層３６６に接しないように離隔される。しかし、本実施形態の他の例に示すように、第２フォトレジスト層Ｍ２（図３３参照）を形成する工程で誤整列が発生した場合、コーティング層３４５の一部分は、下部透明電極層３６６に接する。
図３９に示すように、下部透明電極層３６６上に、有機光電層３７２を形成する。有機光電層３７２は、複数の透明電極層３６６上に一体に形成される。有機光電層３７２は、特定波長の光でのみ光電変化を起こす有機物質である。例えば、有機光電層３７２は、緑色光の波長でのみ光電変化を起こす。例えば、有機光電層３７２は、第１画素領域Ｐ１及び第２画素領域Ｐ２のいずれにおいても、約５００ｎｍ〜約６００ｎｍにおいて、最大吸収波長（λｍａｘ）を示す。
有機光電層３７２は、例えば、約１ｎｍ〜約５００ｎｍの厚みを有する。本実施形態において、有機光電層３７２は、約５ｎｍ〜約３００ｎｍの厚みを有する。有機光電層３７２は、光を効果的に吸収し、正孔及び電子を効果的に分離及び伝達することにより、光電変換効率を効果的に改善できる厚みを有する。
図４０に示すように、有機光電層３７２上に、上部透明電極層３７４を形成する。上部透明電極層３７４は、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯ、ＳｎＯ２、ＡＴＯ、ＡＺＯ、ＧＺＯ、ＴｉＯ２、またはＦＴＯからなる。上部透明電極層３７４は、第１画素領域Ｐ１及び第２画素領域Ｐ２にわたって一体に形成される。
その後、図２に示すように、上部透明電極層３７４上に、カラーフィルタ層３４０に対応するマイクロレンズ３８０を形成して、イメージセンサ２を形成する。マイクロレンズ３８０は、対応するカラーフィルタ層３４０に重畳するように形成される。マイクロレンズ３８０は、複数のカラーフィルタ層３４０に対応する複数個が形成される。マイクロレンズ３８０は、光電変換素子３０４以外の領域に入射する光の経路を変更させ、光電変換素子３０４に光を集光させる。
本実施形態において、マイクロレンズ３８０と上部透明電極層３７４との間に、さらに保護層３７８を形成する。保護層３７８は、透明な絶縁物質からなる。
本実施形態によるイメージセンサの製造方法は、第２フォトレジスト層Ｍ２（図３３参照）を形成する工程で誤整列が発生した場合でも、コーティング層３４５の損傷を防止することができ、信頼性のあるイメージセンサを形成することができる。
図４１〜図４５は、本発明の他の実施形態によるイメージセンサを製造する工程を示す断面図である。図４１〜図４５は、図２に示すイメージセンサ２を製造する工程の他の例を示す断面図である。図４１〜図４５の説明において、図２、及び図２６〜図４０と重複する内容は省略する。具体的には、図４１〜図４５は、図２９以後の工程を示す断面図である。
図４１に示すように、予備絶縁層３６０上に、予備絶縁層３６０の一部分を露出させるレジストホールＭ１Ｈａを有する第１フォトレジスト層Ｍ１ａを形成する。レジストホールＭ１Ｈａは、図２に示す開口部３６２Ｈに対応する位置に配置される。
図４２に示すように、第１フォトレジスト層Ｍ１ａをエッチングマスクとして、予備絶縁層３６０の一部分を除去し、複数のリセス部３６０Ｒを形成する。複数のリセス部３６０Ｒは、図２に示す開口部３６２Ｈに対応する位置に配置される。
複数のリセス部３６０Ｒは、予備絶縁層３６０を完全に貫通しないように形成される。
図４３に示すように、第１フォトレジスト層Ｍ１ａ（図４２参照）を除去する。第１フォトレジスト層Ｍ１ａは、アッシング工程によって除去される。
図４４に示すように、予備絶縁層３６０上に、第２フォトレジスト層Ｍ２ａを形成する。第２フォトレジスト層Ｍ２ａは、図２に示す分離層３６４に対応する位置に形成される。
図４５に示すように、第２フォトレジスト層Ｍ２ａをエッチングマスクとして、予備絶縁層３６０（図４４参照）の上面から一部分を除去し、上側に突出部３６３を有する予備絶縁層３６０ｂを形成する。予備絶縁層３６０ｂは、コーティング層３４５及びスタッド層３３０を覆う基底部３６１、並びに基底部３６１から突出した突出部３６３を含む。突出部３６３を形成する工程において、複数のリセス部３６１Ｒは、図４４に示す複数のリセス部３６０Ｒより深みが増大する。
その後、第２フォトレジスト層Ｍ２ａを除去し、図３６に示す結果物を得る。複数のリセス部３６１Ｒは、予備絶縁層３６０ｂを完全に貫通しないように形成される。従って、第１フォトレジスト層Ｍ１ａ（図４１）を形成する工程で誤整列が発生しても、複数のリセス部３６１Ｒの底面には、コーティング層３４５が露出しない。
その後、図３７〜図４０に示す工程を介して、図２に示すイメージセンサ２を形成する。
図４６は、本発明の一実施形態によるイメージセンサの他の例の要部を示す断面図である。図４６の説明において、図１と重複する内容は省略する。
図４６を参照すると、イメージセンサ１ａは、図１に示すイメージセンサ１と異なり、コーティング層２４５の一部分が、下部透明電極層２６６に接触する。
図３〜図２５で説明したように、本発明の一実施形態によるイメージセンサ１ａは、分離絶縁層２６０ｃを形成する工程で使用されるフォトレジスト層を形成する工程において、誤整列が発生した場合でも、コーティング層２４５の損傷を防止することができる。
図４７は、本発明の他の実施形態によるイメージセンサの他の例の要部を示す断面図である。図４７の説明において、図２と重複する内容は省略する。
図４７を参照すると、イメージセンサ２ａは、図２に示すイメージセンサ２と異なり、コーティング層３４５の一部分が、下部透明電極層３６６に接触する。
図２６〜図４５で説明したように、本発明の他の実施形態によるイメージセンサ２ａは、分離絶縁層３６０ｃを形成する工程で使用されるフォトレジスト層を形成する工程において、誤整列が発生した場合でも、コーティング層３４５の損傷を防止することができる。
図４８は、本発明の一実施形態によるイメージセンサのリードアウト（ｒｅａｄｏｕｔ）回路を示す図である。具体的に、図４８は、本発明の一実施形態によるイメージセンサの緑色ピクセル（画素）及び青色／赤色ピクセル（画素）を含むリードアウト回路を示す。
図４８を参照すると、ＯＰＤとＲ＿ＰＤとは、１つのフローティング拡散領域ＦＤを共有する。また、他の例において、ＯＰＤとＢ＿ＰＤは、１つのフローティング拡散領域ＦＤを共有する。フローティング拡散領域ＦＤは、フローティング拡散ノードと呼ばれる。ピクセル（画素）の観点から見ると、緑色ピクセル及び赤色ピクセルは、１つのフローティング拡散領域ＦＤを共有する。 リードアウト回路は、２つの伝送トランジスタ（ＴＧ１、ＴＧ２）、フローティング拡散領域ＦＤ、リセットトランジスタＲＸ、ドライブトランジスタＤＸ、及び選択トランジスタＳＸを含む。
第１伝送トランジスタＴＧ１は、第１伝送制御信号ＴＳ１に応答して動作し、第２伝送トランジスタＴＧ２は、第２伝送制御信号ＴＳ２に応答して動作し、リセットトランジスタＲＸは、リセット制御信号ＲＳに応答して動作し、選択トランジスタＳＸは、選択信号ＳＥＬに応答して動作する。
第１伝送制御信号ＴＳ１の活性化時間と、第２伝送制御信号ＴＳ２の活性化時間とが適切に制御されると、ＯＰＤによって生成された電荷に対応する信号と、Ｒ＿ＰＤによって生成された電荷に対応する信号とは、ドライブトランジスタＤＸ及び選択トランジスタＳＸの動作によってカラムラインＣＯＬに伝送される。
ここで、ＯＰＤ、Ｒ＿ＰＤまたはＢ＿ＰＤは、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ ｇａｔｅ）、ピンフォトダイオード（ＰＰＦ：ｐｉｎｎｅｄ ｐｈｏｔｏ ｄｉｏｄｅ）、またはそれらの組み合わせによって具現される。
図４９は、本発明の一実施形態によるイメージセンサのリードアウト回路の他の例を示す図である。具体的には、図４９は、本実施形態による緑色ピクセル及び青色／赤色ピクセルを含むリードアウト回路を示す。
図４９を参照すると、Ｒ＿ＰＤによって生成された電荷をリードアウトする第１リードアウト回路と、ＯＰＤによって生成された電荷をリードアウトする第２リードアウト回路とは、互いに分離されている。ピクセルの観点から見ると、緑色ピクセル及び赤色ピクセルは、互いに分離されている。
第１リードアウト回路は、第１伝送トランジスタＴＧＡ、第１フローティングディフュージョン領域ＦＤ１、第１リセットトランジスタＲＸ１、第１ドライブトランジスタＤＸ１、及び第１選択トランジスタＳＸ１を含む。
第１伝送トランジスタＴＧＡは、第１伝送制御信号ＴＳ１に応答して動作し、第１リセットトランジスタＲＸ１は、第１リセット制御信号ＲＳ１に応答して動作し、第１選択トランジスタＳＸ１は、第１選択信号ＳＥＬ１に応答して動作する。
第２リードアウト回路は、第２伝送トランジスタＴＧＢ、第２フローティングディフュージョン領域ＦＤ２、第２リセットトランジスタＲＸ２、第２ドライブトランジスタＤＸ２、及び第２選択トランジスタＳＸ２を含む。
第２伝送トランジスタＴＧＢは、第２伝送制御信号ＴＳ２に応答して動作し、第２リセットトランジスタＲＸ２は、第２リセット制御信号ＲＳ２に応答して動作し、第２選択トランジスタＳＸ２は、第２選択信号ＳＥＬ２に応答して動作する。
第１伝送制御信号ＴＳ１の活性化時間と、第２伝送制御信号ＴＳ２の活性化時間とが適切に制御されると、ＯＰＤによって生成された電荷に対応する信号と、Ｒ＿ＰＤによって生成された電荷に対応する信号は、各トランジスタ（ＤＸ１、ＳＸ１；ＤＸ２、ＳＸ２）の動作によってカラムラインＣＯＬに伝送される。
図５０は、本発明の一実施形態によるイメージセンサの構成を示すブロック図である。
図５０を参照すると、イメージセンサ２１００は、画素アレイ２１１０、コントローラ２１３０、ロウドライバ２１２０、及びピクセル信号処理部２１４０を含む。イメージセンサ２１００は、図１、２、７、及び図８で説明したイメージセンサ（１、２、１ａ、２ａ）のうちの少なくとも一つを含む。
画素アレイ２１１０は、二次元的に配列された複数の単位画素を含み、各単位画素は、光電変換素子を含む。光電変換素子は、光を吸収して電荷を生成し、生成された電荷による電気信号（出力電圧）は、垂直信号ラインを介して、ピクセル信号処理部２１４０に伝送される。画素アレイ２１１０に含まれる単位画素は、ロウ（ｒｏｗ）単位で１度に一つずつ出力電圧を出力し、それによって、画素アレイ２１１０の１つのロウに属する単位画素は、ロウドライバ２１２０が出力する選択信号によって同時に活性化される。選択されたロウに属する単位画素は、吸収した光による出力電圧を、対応するカラムの出力ラインに出力する。
コントローラ２１３０は、画素アレイ２１１０が光を吸収して電荷を蓄積し、蓄積された電荷を一時的に保存し、保存された電荷による電気信号を、画素アレイ２１１０の外部に出力させるように、ロウドライバ２１２０を制御する。また、コントローラ２１３０は、画素アレイ２１１０が出力する出力電圧を測定するように、ピクセル信号処理部２１４０を制御する。
ピクセル信号処理部２１４０は、相関二重サンプラ（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ）２１４２、アナログ・デジタルコンバータ（ＡＤＣ）２１４４、及びバッファ２１４６を含む。相関二重サンプラ２１４２は、画素アレイ２１１０によって供給された出力電圧を、サンプリング及びホールドする。相関二重サンプラ２１４２は、所定のノイズレベルと、生成された出力電圧によるレベルとを二重にサンプリングし、その差に応じたレベルを出力する。また、相関二重サンプラ２１４２は、ランプ信号生成器２１４８が生成したランプ信号を受信して、互いに比較し、比較結果を出力する。
アナログ・デジタルコンバータ２１４４は、相関二重サンプラ２１４２から受信したレベルに対応するアナログ信号をデジタル信号に変換する。バッファ２１４６は、デジタル信号をラッチ（ｌａｔｃｈ）し、ラッチされた信号は、順次にイメージセンサ２１００の外部に出力され、イメージプロセッサ（図示せず）に伝達される。
図５１は、本発明の一実施形態によるイメージセンサを含むシステムを示すブロック図である。
図５１を参照すると、システム２２００は、イメージデータを必要とするコンピュータシステム、カメラシステム、スキャナ、車ナビゲーション、ビデオフォン、警備システム、または動き検出システムのうちのいずれか一つである。
システム２２００は、中央処理装置（ＣＰＵ）（または、プロセッサ）２２１０、不揮発性メモリ２２２０、イメージセンサ２２３０、入出力装置（Ｉ／Ｏ）２２４０、及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２５０を含む。中央処理装置（ＣＰＵ）２２１０は、バス２２６０を介して、不揮発性メモリ２２２０、イメージセンサ２２３０、入出力装置２２４０、及びＲＡＭ２２５０と通信する。イメージセンサ２２３０は、独立した半導体チップとして具現されるか、または中央処理装置２２１０と結合して１つの半導体チップに具現される。イメージセンサ２２３０は、図１、２、７、及び図８で説明したイメージセンサ（１、２、１ａ、２ａ）のうちの少なくとも一つを含む。
図５２は、本発明の一実施形態によるイメージセンサを含む電子システム及びインターフェースを示す図である。
図５２を参照すると、電子システム３０００は、ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）インターフェースを使用または支援するデータ処理装置、例えば、モバイルフォン、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、またはスマートフォンによって具現される。電子システム３０００は、アプリケーションプロセッサ３０１０、イメージセンサ３０４０、及びディスプレイ３０５０を含む。イメージセンサ３０４０は、図１、２、７、及び図８で説明したイメージセンサ（１、２、１ａ、２ａ）のうちの少なくとも一つを含む。
アプリケーションプロセッサ３０１０内に具備されたＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト３０１２は、カメラシリアルインターフェース（ＣＳＩ）を介して、イメージセンサ３０４０のＣＳＩ装置３０４１とシリアル通信する。このとき、例えば、ＣＳＩホスト３０１２には、光デシリアライザ（ＤＥＳ：ｏｐｔｉｃａｌ ｄｅｓｅｒｉａｌｉｚｅｒ）が具備され、ＣＳＩ装置３０４１には、光シリアライザ（ＳＥＲ：ｏｐｔｉｃａｌ ｓｅｒｉａｌｉｚｅｒ）が具備される。
アプリケーションプロセッサ３０１０に具備されたＤＳＩ（Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）ホスト３０１１は、ディスプレイシリアルインターフェース（ＤＳＩ）を介して、ディスプレイ３０５０のＤＳＩ装置３０５１とシリアル通信する。このとき、例えば、ＤＳＩホスト３０１１には、光シリアライザ（ＳＥＲ）が具備され、ＤＳＩ装置３０５１には、光デシリアライザ（ＤＥＳ）が具備される。
電子システム３０００は、アプリケーションプロセッサ３０１０と通信することができるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）チップ３０６０をさらに含む。電子システム３０００のＰＨＹ（ｐｈｙｓｉｃａｌ ｌａｙｅｒ）３０１３と、ＲＦチップ３０６０のＰＨＹ３０６１とは、ＭＩＰＩ ＤｉｇＲＦによってデータを送受信する。
電子システム３０００は、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎ Ｓｙｓｔｅｍ）３０２０、ストレージ３０７０、マイクロフォン３０８０、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）３０８５、及びスピーカ３０９０をさらに含み、電子システム３０００は、Ｗｉｍａｘ（登録商標）３０３０、ＷＬＡＮ（Ｗｉｒｅｌｅｓｓ Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）３１００、及びＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅｂａｎｄ）３１１０などを利用して通信する。
図５３は、本発明の一実施形態によるイメージセンサが応用された電子システムを概略的に示す斜視図である。
図５３は、図５２の電子システム３０００が、モバイルフォン４０００に適用された例を示している。モバイルフォン４０００は、イメージセンサ４０１０を含む。イメージセンサ４０１０は、図１、２、７、及び図８で説明したイメージセンサ（１、２、１ａ、２ａ）のうちの少なくとも一つを含む。
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の、イメージセンサ及びその製造方法は、例えば、撮像関連の技術分野に効果的に適用可能である。
１、１ａ、２、２ａ、２１００、２２３０、３０４０、４０１０ イメージセンサ
２００、３００ 半導体基板
２０１ａ 第１面
２０１ｂ 第２面
２０２、３０２ 素子分離膜
２０４、３０４ 光電変換素子
２０４ａ、３０４ａ 第１不純物領域
２０４ｂ、３０４ｂ 第２不純物領域
２０６、３０６ ストレージノード領域
２１１ 第１側面絶縁膜
２１３ 第１コンタクトビア
２１５ 第１コンタクトホール
２１７ バッファ領域
２２０、３２０ 配線構造体
２２１ 前面層間絶縁膜
２２３ 前面配線
２２５ 第２コンタクトホール
２２７ 第２側面絶縁膜
２２９ 第２コンタクトビア
２３０、３３０ スタッド層
２３１、３３１ 第１スタッド層
２３３、３３３ 第２スタッド層
２４０、３４０ カラーフィルタ層
２４１、３４１ 第１カラーフィルタ層
２４３、３４３ 第２カラーフィルタ層
２４５、３４５ コーティング層
２６０、２６０ａ、２６０ｂ、３６０、３６０ｂ 予備絶縁層
２６０ｃ、３６０ｃ 分離絶縁層
２６０Ｄ、３６０Ｄ 分離空間
２６０Ｒ、２６１Ｒ リセス部
２６１、３６１ 基底部
２６２、３６２ ベース層
２６２Ｈ、３６２Ｈ 開口部
２６３、３６３ 突出部
２６４、３６４ 分離層
２６５ 下部透明物質層
２６６、３６６ 下部透明電極層
２６６Ｃ、３６６Ｃ 下部コンタクト
２６６Ｅ、３６６Ｅ 下部電極
２７２、３７２ 有機光電層
２７４、３７４ 上部透明電極層
２７８、３７８ 保護層
２８０、３８０ マイクロレンズ
２９０ 支持膜
３１０ 層間絶縁構造体
３１１、３１２、３１３、３１４ 層間絶縁膜
３１６ エッチング停止膜
３２１ 層間配線
３２３ コンタクトビア
３２３ａ 最下部コンタクトビア
３２３ｂ 中間コンタクトビア
３２３ｃ 最上部コンタクトビア
３２５ バッファビア
２１１０ 画素アレイ
２１２０ ロウドライバ
２１３０ コントローラ
２１４０ ピクセル信号処理部
２１４２ 相関二重サンプラ（ＣＤＳ）
２１４４ アナログ・デジタルコンバータ（ＡＤＣ）
２１４６ バッファ
２１４８ ランプ信号生成器
２２００ システム
２２１０ 中央処理装置（ＣＰＵ）
２２２０ 不揮発性メモリ
２２４０ 入出力装置（Ｉ／Ｏ）
２２５０ ＲＡＭ
２２６０ バス
３０００ 電子システム
３０１０ アプリケーションプロセッサ
３０１１ ＤＳＩホスト
３０１２ （ＣＳＩ）ホスト
３０１３、３０６１ ＰＨＹ
３０２０ ＧＰＳ
３０３０ Ｗｉｍａｘ
３０４１ ＣＳＩ装置
３０５０ ディスプレイ
３０５１ ＤＳＩ装置
３０６０ （ＲＦ）チップ
３０７０ ストレージ
３０８０ マイクロフォン
３０８５ ＤＲＡＭ
３０９０ スピーカ
３１００ ＷＬＡＮ
３１１０ ＵＷＢ
４０００ モバイルフォン

Claims (25)

  1. 複数の画素領域を有する半導体基板と、
    前記複数の画素領域にそれぞれ形成された複数の光電変換素子と、
    前記複数の光電変換素子から離隔して前記半導体基板にそれぞれ形成された複数のストレージノード領域と、
    前記半導体基板上に形成されて前記複数の光電変換素子にそれぞれ対応する複数のカラーフィルタ層と、
    前記複数のカラーフィルタ層の各々の間に配置されて前記複数のストレージノード領域にそれぞれ電気的に連結された複数のスタッド層と、
    前記複数のカラーフィルタ層を覆って前記複数のスタッド層の上面をそれぞれ露出させるコーティング層と、
    前記コーティング層上に形成され、前記複数の光電変換素子にそれぞれ対応する複数の分離空間を限定して前記複数のスタッド層の各々の少なくとも一部分を露出させる分離絶縁層と、
    前記複数の分離空間の各々を充填して前記複数の分離空間内にそれぞれ形成された複数の下部透明電極層と、
    前記複数の下部透明電極層上に順に配置された有機光電層及び上部透明電極層と、を備えることを特徴とするイメージセンサ。
  2. 前記分離絶縁層は、
    前記スタッド層の少なくとも一部分を露出させる開口部を有するベース層と、
    前記複数の分離空間の各々の間に配置されるように前記ベース層上に形成された分離層と、を含み、
    前記複数の分離空間の各々は、前記開口部内の空間、及び前記ベース層上の前記分離層によって取り囲まれた空間からなり、
    前記複数の下部透明電極層の上面と前記分離層の上面とは、同一レベルを有することを特徴とする請求項１に記載のイメージセンサ。
  3. 前記開口部の幅は、前記スタッド層の幅より狭いことを特徴とする請求項２に記載のイメージセンサ。
  4. 前記コーティング層と前記下部透明電極層とは、接しない位置に離隔されることを特徴とする請求項２に記載のイメージセンサ。
  5. 前記コーティング層の一部分は、前記下部透明電極層に接することを特徴とする請求項２に記載のイメージセンサ。
  6. 前記有機光電層は、前記複数の下部透明電極層上に一体に形成されることを特徴とする請求項１に記載のイメージセンサ。
  7. 前記上部透明電極層は、前記複数の下部透明電極層の上方に一体に形成されることを特徴とする請求項１に記載のイメージセンサ。
  8. 前記コーティング層の上面と前記スタッド層の上面とは、同一レベルの平面をなすことを特徴とする請求項１に記載のイメージセンサ。
  9. 前記半導体基板を貫通して前記ストレージノード領域と前記スタッド層とを電気的に連結する貫通ビアをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
  10. 前記複数のカラーフィルタ層に重畳するように前記上部透明電極層上に形成された複数のマイクロレンズをさらに含むことを特徴とする請求項１に記載のイメージセンサ。
  11. 前記光電変換素子は、第１不純物領域及び第２不純物領域を含み、
    前記第１不純物領域は、前記第２不純物領域より前記半導体基板の表面から深く形成され、
    前記第１不純物領域及び前記第２不純物領域は、異なる導電型を有することを特徴とする請求項１に記載のイメージセンサ。
  12. 前記ストレージノード領域は、前記光電変換素子より小さい面積を有することを特徴とする請求項１に記載のイメージセンサ。
  13. 前記カラーフィルタ層の上面は、前記スタッド層の上面より低いレベルを有することを特徴とする請求項１に記載のイメージセンサ。
  14. 複数の画素領域を有する半導体基板を準備する段階と、
    前記半導体基板の複数の画素領域に、複数の光電変換素子、及び前記複数の光電変換素子から離隔して複数のストレージノード領域をそれぞれ形成する段階と、
    前記半導体基板上に、前記複数の光電変換素子にそれぞれ対応する複数のカラーフィルタ層、及び前記複数のカラーフィルタ層の各々の間に配置されて前記複数のストレージノード領域にそれぞれ電気的に連結される複数のスタッド層を形成する段階と、
    前記複数のカラーフィルタ層を覆って前記複数のスタッド層の上面をそれぞれ露出させるコーティング層を形成する段階と、
    前記複数の光電変換素子にそれぞれ対応する複数の分離空間を限定して前記複数のスタッド層の各々の少なくとも一部分を露出させる複数の開口部を有する分離絶縁層を前記コーティング層上に形成する段階と、
    前記複数の分離空間の各々を充填して前記分離絶縁層を覆う下部透明物質層を形成する段階と、
    前記分離絶縁層を露出させるように平坦化工程を遂行して前記複数の分離空間を充填する複数の下部透明電極層を形成する段階と、
    前記複数の下部透明電極層上に順に配置されるように有機光電層及び上部透明電極層を形成する段階と、を有することを特徴とするイメージセンサの製造方法。
  15. 前記分離絶縁層を形成する段階は、
    前記コーティング層及び前記複数のスタッド層を覆う予備絶縁層を形成する段階と、
    前記予備絶縁層の上面から一部分を除去して前記予備絶縁層の上側に突出部を形成する段階と、
    前記突出部を有する前記予備絶縁層の一部分を除去して前記複数の開口部に対応する前記予備絶縁層を貫通しない複数のリセス部をそれぞれ形成する段階と、
    前記複数のリセス部及び前記突出部を有する前記予備絶縁層を上側から一部分を除去して前記複数の開口部を形成する段階と、を含むことを特徴とする請求項１４に記載のイメージセンサの製造方法。
  16. 前記複数のリセス部を形成する段階は、
    前記複数のリセス部に対応する前記予備絶縁層の上面を露出させるフォトレジスト層を形成する段階と、
    前記フォトレジスト層をエッチングマスクとして、前記予備絶縁層の一部分を除去する段階と、
    前記複数の開口部を形成する段階の前に、前記フォトレジスト層を除去する段階と、を含むことを特徴とする請求項１５に記載のイメージセンサの製造方法。
  17. 前記分離絶縁層は、前記複数の開口部を有するベース層と、前記複数の分離空間の各々の間に配置されるように前記ベース層上に形成された前記突出部に対応する分離層と、を含み、
    前記複数の分離空間の各々は、前記開口部内の空間、及び前記ベース層上の前記分離層によって取り囲まれた空間からなることを特徴とする請求項１５に記載のイメージセンサの製造方法。
  18. 前記複数の下部透明電極層を形成する段階は、
    前記下部透明電極層の上面と前記分離層の上面とが同一レベルを有するように平坦化工程を遂行することを特徴とする請求項１７に記載のイメージセンサの製造方法。
  19. 前記有機光電層は、前記複数の下部透明電極層上に一体に形成されることを特徴とする請求項１４に記載のイメージセンサの製造方法。
  20. 前記上部透明電極層は、前記複数の下部透明電極層の上方に一体に形成されることを特徴とする請求項１４に記載のイメージセンサの製造方法。
  21. 前記コーティング層を形成する段階は、前記コーティング層の上面と前記スタッド層の上面とが同一レベルの平面をなすように形成することを特徴とする請求項１４に記載のイメージセンサの製造方法。
  22. 前記分離絶縁層を形成する段階は、
    前記コーティング層及び前記複数のスタッド層を覆う予備絶縁層を形成する段階と、
    前記予備絶縁層の一部分を除去して前記複数の開口部に対応する前記予備絶縁層を貫通しない複数のリセス部を形成する段階と、
    前記予備絶縁層の上面から一部分を除去して前記予備絶縁層の上側に突出部を形成する段階と、
    前記複数のリセス部及び前記突出部を有する前記予備絶縁層を上側から一部分を除去して前記複数の開口部を形成する段階と、を含むことを特徴とする請求項１４に記載のイメージセンサの製造方法。
  23. 前記突出部を形成する段階は、前記複数のリセス部の底面から、前記複数のリセス部が前記予備絶縁層を貫通しないように前記予備絶縁層の一部分を除去することを特徴とする請求項２２に記載のイメージセンサの製造方法。
  24. 前記複数のカラーフィルタ層及び前記複数のスタッド層を形成する段階は、前記カラーフィルタ層の上面が前記スタッド層の上面より低いレベルを有するように形成することを特徴とする請求項１４に記載のイメージセンサの製造方法。
  25. 前記分離絶縁層を形成する段階は、前記開口部の幅を前記スタッド層の幅より狭く形成することを特徴とする請求項１４に記載のイメージセンサの製造方法。
JP2016243538A 2015-12-15 2016-12-15 イメージセンサ及びその製造方法 Active JP7048207B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020150179205A KR102491580B1 (ko) 2015-12-15 2015-12-15 이미지 센서 및 그 제조 방법
KR10-2015-0179205 2015-12-15
US15/350,201 US10243022B2 (en) 2015-12-15 2016-11-14 Image sensors and methods of forming image sensors
US15/350,201 2016-11-14

Publications (2)

Publication Number Publication Date
JP2017112376A true JP2017112376A (ja) 2017-06-22
JP7048207B2 JP7048207B2 (ja) 2022-04-05

Family

ID=59019151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016243538A Active JP7048207B2 (ja) 2015-12-15 2016-12-15 イメージセンサ及びその製造方法

Country Status (5)

Country Link
US (3) US10243022B2 (ja)
JP (1) JP7048207B2 (ja)
KR (1) KR102491580B1 (ja)
CN (1) CN107039476B (ja)
TW (1) TWI713208B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020000885T5 (de) 2019-03-20 2021-11-11 Japan Display Inc. Detektionsvorrichtung
US11621399B2 (en) 2020-01-27 2023-04-04 Japan Display Inc. Flexible substrate
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
EP3400615A4 (en) 2016-01-07 2019-08-14 The Research Foundation for The State University of New York SELENIUM-BASED MULTI-WELL DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP7013209B2 (ja) * 2016-12-14 2022-01-31 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2018110636A1 (en) * 2016-12-14 2018-06-21 Sony Semiconductor Solutions Corporation Solid-state imaging device and method for producing the same, and electronic device
US10269844B2 (en) * 2017-06-27 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of light sensing device
KR102495573B1 (ko) * 2017-07-21 2023-02-03 삼성전자주식회사 이미지 센서
KR102421726B1 (ko) 2017-09-25 2022-07-15 삼성전자주식회사 이미지 센서
US11843020B2 (en) 2017-10-30 2023-12-12 Samsung Electronics Co., Ltd. Image sensor
KR102542614B1 (ko) * 2017-10-30 2023-06-15 삼성전자주식회사 이미지 센서
KR102510520B1 (ko) * 2017-10-31 2023-03-15 삼성전자주식회사 이미지 센서
KR102427639B1 (ko) * 2017-11-13 2022-08-01 삼성전자주식회사 이미지 센싱 소자
WO2019150989A1 (ja) * 2018-01-31 2019-08-08 ソニー株式会社 光電変換素子および撮像装置
US11581370B2 (en) * 2018-01-31 2023-02-14 Sony Corporation Photoelectric conversion element and imaging device
KR102572059B1 (ko) * 2018-02-12 2023-08-29 삼성전자주식회사 유기 광전층을 가지는 이미지 센서 및 그 제조 방법
KR102506885B1 (ko) * 2018-02-27 2023-03-06 삼성전자주식회사 이미지 센서
US11233085B2 (en) * 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
KR102560623B1 (ko) 2018-06-05 2023-07-26 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102551483B1 (ko) * 2018-08-14 2023-07-04 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102625567B1 (ko) * 2018-08-20 2024-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102498503B1 (ko) 2018-09-05 2023-02-09 삼성전자주식회사 이미지 센서
KR102662144B1 (ko) * 2018-09-07 2024-05-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102637732B1 (ko) * 2018-09-21 2024-02-19 삼성전자주식회사 이미지 신호 프로세서, 상기 이미지 신호 프로세서의 동작 방법 및 상기 이미지 신호 프로세서를 포함하는 애플리케이션 프로세서
US10985201B2 (en) 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
KR102582669B1 (ko) * 2018-10-02 2023-09-25 삼성전자주식회사 이미지 센서
KR102625276B1 (ko) 2018-10-10 2024-01-12 삼성전자주식회사 이미지 센서
KR102554689B1 (ko) * 2018-10-10 2023-07-13 삼성전자주식회사 투명 전극을 갖는 반도체 소자
KR102578655B1 (ko) 2019-01-24 2023-09-13 삼성전자주식회사 이미지 센서
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
KR102632485B1 (ko) 2019-06-12 2024-02-01 삼성전자주식회사 이미지 센서
CN211557372U (zh) * 2019-08-22 2020-09-22 神亚科技股份有限公司 影像传感器
CN110718566A (zh) * 2019-09-30 2020-01-21 芯盟科技有限公司 图像传感器及其制作方法
US11515437B2 (en) * 2019-12-04 2022-11-29 Omnivision Technologies, Inc. Light sensing system and light sensor with polarizer
KR20220008996A (ko) * 2020-07-14 2022-01-24 삼성전자주식회사 이미지 센서

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
JP2011258728A (ja) * 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US20150200226A1 (en) * 2014-01-15 2015-07-16 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101638183B1 (ko) * 2009-08-11 2016-07-11 삼성전자주식회사 이미지 센서
KR101774491B1 (ko) 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
JP2014011392A (ja) 2012-07-02 2014-01-20 Sony Corp 固体撮像装置及びその製造方法、電子機器
US8933527B2 (en) 2012-07-31 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiodes with crosstalk isolation
JP2014067948A (ja) 2012-09-27 2014-04-17 Fujifilm Corp 固体撮像素子および撮像装置
KR102105284B1 (ko) 2013-06-21 2020-04-28 삼성전자 주식회사 이미지 센서, 이의 제조 방법, 및 상기 이미지 센서를 포함하는 이미지 처리 장치
KR102095494B1 (ko) 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
US9425240B2 (en) 2013-08-28 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with organic photodiodes and methods for forming the same
JP2015115345A (ja) * 2013-12-09 2015-06-22 株式会社東芝 固体撮像装置
KR102141592B1 (ko) 2014-01-02 2020-08-05 삼성전자주식회사 유기 광전 소자 및 이미지 센서
KR102309883B1 (ko) * 2014-08-29 2021-10-06 삼성전자주식회사 광전 변환 소자 및 이를 포함하는 이미지 센서
KR102491580B1 (ko) * 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
JP2006313825A (ja) * 2005-05-09 2006-11-16 Sony Corp 表示装置および表示装置の製造方法
JP2011238658A (ja) * 2010-05-06 2011-11-24 Toshiba Corp 固体撮像装置
JP2011258728A (ja) * 2010-06-08 2011-12-22 Sharp Corp 固体撮像素子および電子情報機器
JP2013012556A (ja) * 2011-06-28 2013-01-17 Sony Corp 固体撮像装置とその製造方法、および電子機器
JP2015119154A (ja) * 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
US20150200226A1 (en) * 2014-01-15 2015-07-16 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same
JP2015170620A (ja) * 2014-03-04 2015-09-28 株式会社東芝 固体撮像装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020000885T5 (de) 2019-03-20 2021-11-11 Japan Display Inc. Detektionsvorrichtung
US11943943B2 (en) 2019-03-20 2024-03-26 Japan Display Inc. Detection device
US11621399B2 (en) 2020-01-27 2023-04-04 Japan Display Inc. Flexible substrate
WO2023106026A1 (ja) * 2021-12-08 2023-06-15 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
US11335732B2 (en) 2022-05-17
KR20170071183A (ko) 2017-06-23
CN107039476B (zh) 2020-10-23
US20200111841A1 (en) 2020-04-09
TW201729409A (zh) 2017-08-16
US20190181183A1 (en) 2019-06-13
US20170170238A1 (en) 2017-06-15
JP7048207B2 (ja) 2022-04-05
US10535715B2 (en) 2020-01-14
KR102491580B1 (ko) 2023-01-25
US10243022B2 (en) 2019-03-26
TWI713208B (zh) 2020-12-11
CN107039476A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
JP7048207B2 (ja) イメージセンサ及びその製造方法
US10797092B2 (en) Image sensor having an interconnection layer connecting to stacked transparent electrodes and covering a black pixel region
US10608033B2 (en) Image sensor and manufacturing method thereof
US9893123B2 (en) Image sensor including photoelectric conversion devices
KR102471159B1 (ko) 이미지 센서 및 그 제조 방법
US9293489B2 (en) CMOS image sensor
KR102589608B1 (ko) 이미지 센서 및 이의 제조 방법
CN108878397B (zh) 图像传感器
KR20090054239A (ko) 금속 배선의 제조 방법 및 이를 이용한 이미지 센서의 제조방법
US11018173B2 (en) Image sensor
KR20190041830A (ko) 이미지 센서
US8895936B2 (en) Pixel array and image sensor including the same
US10833129B2 (en) Image sensor with stacked structures
US9905600B1 (en) Image sensor device and manufacturing method thereof
US20240153976A1 (en) Image sensor and electronic system including the same
US20230268370A1 (en) Image sensor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220324

R150 Certificate of patent or registration of utility model

Ref document number: 7048207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150