KR102560623B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR102560623B1
KR102560623B1 KR1020180064721A KR20180064721A KR102560623B1 KR 102560623 B1 KR102560623 B1 KR 102560623B1 KR 1020180064721 A KR1020180064721 A KR 1020180064721A KR 20180064721 A KR20180064721 A KR 20180064721A KR 102560623 B1 KR102560623 B1 KR 102560623B1
Authority
KR
South Korea
Prior art keywords
transparent electrode
layer
lower transparent
substrate
etch stop
Prior art date
Application number
KR1020180064721A
Other languages
English (en)
Other versions
KR20190138370A (ko
Inventor
김동찬
김관식
김보연
서은성
윤일영
최승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180064721A priority Critical patent/KR102560623B1/ko
Priority to US16/285,510 priority patent/US10748968B2/en
Priority to CN201910148452.7A priority patent/CN110571230A/zh
Publication of KR20190138370A publication Critical patent/KR20190138370A/ko
Priority to US16/927,240 priority patent/US11251229B2/en
Application granted granted Critical
Publication of KR102560623B1 publication Critical patent/KR102560623B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

센서 영역과 패드 영역 사이의 단차를 감소시키며, 생산성이 향상된 이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 센서 영역과, 센서 영역에 인접하는 패드 영역을 포함하는 기판, 기판 상의 절연막, 센서 영역의 절연막 상의 하부 투명 전극, 및 센서 영역과 패드 영역의 절연막 상에, 실리콘 질화물을 포함하는 식각 저지막을 포함하고, 기판의 일 면에 대하여, 하부 투명 전극의 최상면의 높이는, 제1 식각 저지막의 상면의 높이와 실질적으로 동일하다.

Description

이미지 센서 및 그 제조 방법{IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 투명 전극을 포함하는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 센서로서, 최근 들어 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임기기, 경비용 카메라, 의료용 마이크로 카메라 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대하고 있다.
이미지 센서로는 전하 결합 소자(CCD: Charge Coupled Device) 및 CMOS 이미지 센서가 있다. 이 중, CMOS 이미지 센서는 구동 방식이 간편하고, 신호 처리 회로를 단일칩에 집적할 수 있어 제품의 소형화가 가능하다. CMOS 이미지 센서는 전력 소모 또한 매우 낮아 배터리 용량이 제한적인 제품에 적용이 용이하다. 또한, CMOS 이미지 센서는 CMOS 공정 기술을 호환하여 사용할 수 있어 제조 단가를 낮출 수 있다. 따라서, CMOS 이미지 센서는 기술 개발과 함께 고해상도가 구현 가능함에 따라 그 사용이 급격히 늘어나고 있다.
본 발명이 해결하고자 하는 기술적 과제는 센서 영역과 패드 영역 사이의 단차를 감소시키며, 생산성이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 센서 영역과 패드 영역 사이의 단차를 감소시키며, 생산성이 향상된 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 센서 영역과, 센서 영역에 인접하는 패드 영역을 포함하는 기판, 기판 상의 절연막, 센서 영역의 절연막 상의 하부 투명 전극, 및 센서 영역과 패드 영역의 절연막 상에, 실리콘 질화물을 포함하는 식각 저지막을 포함하고, 기판의 일 면에 대하여, 하부 투명 전극의 최상면의 높이는, 제1 식각 저지막의 상면의 높이와 실질적으로 동일하다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하며 서로 인접하는 제1 픽셀 영역 및 제2 픽셀 영역과, 패드 영역을 포함하는 기판, 기판 상의 절연막, 제1 픽셀 영역의 절연막 상의 제1 하부 투명 전극, 제2 픽셀 영역의 절연막 상의 제2 하부 투명 전극, 및 제1 하부 투명 전극과 제2 하부 투명 전극 사이의 절연막 상에, 및 패드 영역의 절연막 상에 배치되는 제1 식각 저지막을 포함하고, 제1 하부 투명 전극의 최상면은 제1 식각 저지막의 상면과 실질적으로 동일 평면 상에 배치된다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서는, 광을 제공받아 이미지 데이터를 생성하는 센서 영역과, 센서 영역에 인접하는 패드 영역을 포함하는 기판, 센서 영역의 기판 내에 형성되는 제1 광전 변환층, 기판 상의 절연막과, 절연막 상에 실리콘 질화물을 포함하는 식각 저지막을 포함하는 층간 절연 구조체, 센서 영역의 층간 절연 구조체 내에 형성되는 트렌치, 트렌치를 채우는 하부 투명 전극, 및 하부 투명 전극 상의 제2 광전 변환층을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법은, 광을 제공받아 이미지 데이터를 생성하는 센서 영역과, 센서 영역에 인접하는 패드 영역을 포함하는 기판을 제공하고, 기판 상의 절연막과, 절연막 상의 제1 식각 저지막을 포함하는 층간 절연 구조체를 형성하고, 센서 영역의 층간 절연 구조체 내에 트렌치를 형성하고, 층간 절연 구조체 상에 투명 전극막을 형성하고, 제1 식각 저지막을 스토퍼(stopper)로 이용하는 평탄화 공정을 수행하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다.
도 2는 도 1의 센서 어레이의 등가 회로도이다.
도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다.
도 4는 도 3의 제1 영역(S1)을 설명하기 위한 레이아웃도이다.
도 5는 도 3의 A-A' 및 B-B'를 따라 절단한 개략적인 단면도이다.
도 6 및 도 7은 도 5의 제2 영역(S2)을 확대한 다양한 확대도들이다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 단면도이다.
도 9는 도 8의 제3 영역(S3)을 확대한 확대도이다.
도 10 내지 도 17은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 18 내지 도 20은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 9를 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서들을 설명한다.
도 1은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 블록도이다. 도 2는 도 1의 액티브 픽셀 센서 어레이의 등가 회로도이다. 도 3은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 평면도이다. 도 4는 도 3의 제1 영역(S1)을 설명하기 위한 레이아웃도이다. 도 5는 도 3의 A-A' 및 B-B'를 따라 절단한 개략적인 단면도이다. 도 6 및 도 7은 도 5의 제2 영역(S2)을 확대한 다양한 확대도들이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; Active Pixel Sensor array), 행 디코더(20; row decoder), 행 드라이버(30; row driver), 열 디코더(40; column decoder), 타이밍 발생기(50; timing generator), 상관 이중 샘플러(60; Correlated Double Sampler, CDS), 아날로그 디지털 컨버터(70; Analog to Digital Converter, ADC) 및 입출력 버퍼(80; I/O buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀을 포함할 수 있고, 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 선택 신호, 리셋 신호 및 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공될 수 있다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 다수의 단위 픽셀을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공할 수 있다. 단위 픽셀이 행렬 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기적 신호를 수신하여 유지(hold) 및 샘플링(sampling)할 수 있다. 상관 이중 샘플러(60)는 특정한 잡음(noise)을 포함하는 기준 레벨(reference level)과, 전기적 신호에 의한 신호 레벨(signal level)을 이중으로 샘플링하여, 기준 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력할 수 있다.
도 2를 참조하면, 단위 픽셀(P)이 행렬 형태로 배열되어 액티브 픽셀 센서 어레이(예를 들어, 도 1의 10)를 구성한다.
각 단위 픽셀(P)은 광전 트랜지스터(11), 플로팅 확산 영역(13; Floating Diffusion region, FD), 전하 전송 트랜지스터(15), 드라이브 트랜지스터(17), 리셋 트랜지스터(18), 및 선택 트랜지스터(19)를 포함할 수 있다. 이들의 기능에 대해서는 i행 픽셀(P(i, j), P(i, j+1), P(i, j+2), P(i, j+3), ……)을 예로 들어 설명한다.
광전 트랜지스터(11)는 광을 흡수하여 광량에 대응하는 전하를 축적할 수 있다. 광전 트랜지스터(11)는 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(PPD; Pinned Photo Diode), 유기 포토 다이오드(OPD; Organic Photo Diode), 퀀텀닷(QD; Quantum Dot), 및 이들의 조합을 포함할 수 있다.
광전 트랜지스터(11)는 축적된 전하를 플로팅 확산 영역(13)으로 전송하는 전하 전송 트랜지스터(15)와 커플링될 수 있다. 플로팅 확산 영역(13)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에 전하가 누적적으로 저장될 수 있다.
단위 픽셀(P) 내의 전하 전송 트랜지스터(15)는 1개인 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 단위 픽셀(P) 내에 복수의 전하 전송 트랜지스터(15)가 포함될 수도 있다.
예를 들어, 도시된 것과 달리, 단위 픽셀(P) 내에 복수의 광전 트랜지스터(11)가 배치될 수 있다. 이에 따라, 복수의 광전 트랜지스터(11) 각각에 대응되는 전하 전송 트랜지스터(15)가 단위 픽셀(P) 내에 배치될 수 있다. 몇몇 실시예에서, 단위 픽셀(P) 내에 복수의 전하 전송 트랜지스터(15)가 배치되는 경우에, 플로팅 확산 영역(13)은 공유될 수도 있다.
소스 팔로워 증폭기로 예시되어 있는 드라이브 트랜지스터(17)는, 광전 트랜지스터(11)에 축적된 전하를 전달받은 플로팅 확산 영역(13)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(Vout)으로 출력할 수 있다.
리셋 트랜지스터(18)는 플로팅 확산 영역(13)을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(18)는 소정의 바이어스(즉, 리셋 신호)를 인가하는 리셋 라인(RX(i))에 의해 구동되는 MOS 트랜지스터로 이루어질 수 있다. 리셋 라인(RX(i))에 의해 제공되는 바이어스에 의해 리셋 트랜지스터(18)가 턴온(turn-on)되면, 리셋 트랜지스터(18)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(13)으로 전달될 수 있다.
선택 트랜지스터(19)는 행 단위로 읽어낼 단위 픽셀(P)을 선택하는 역할을 할 수 있다. 선택 트랜지스터(19)는 소정의 바이어스(즉, 행 선택 신호)를 인가하는 행 선택 라인(SEL(i))에 의해 구동되는 MOS 트랜지스터로 이루어질 수 있다. 행 선택 라인(SEL(i))에 의해 제공되는 바이어스에 의해 선택 트랜지스터(19)가 턴온되면, 선택 트랜지스터(19)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 드라이브 트랜지스터(17)의 드레인 영역으로 전달될 수 있다.
전하 전송 트랜지스터(15)에 바이어스를 인가하는 전송 라인(TX(i)), 리셋 트랜지스터(18)에 바이어스를 인가하는 리셋 라인(RX(i)), 선택 트랜지스터(19)에 바이어스를 인가하는 행 선택 라인(SEL(i))은 행 방향으로 실질적으로 서로 평행하게 연장되어 배열될 수 있다.
도 3 및 도 4를 참조하면, 몇몇 실시예에 따른 이미지 센서는 센서 영역(SENSOR) 및 패드 영역(PAD)을 포함한다.
단위 픽셀(예를 들어, 도 2의 P)이 배열된 센서 영역(SENSOR)은 광을 제공받아 이미지 데이터를 생성하는 수광 영역(LRR)과, 광을 제공받지 않는 차광 영역(LSR)을 포함할 수 있다. 차광 영역(LSR)은 예를 들어, 수광 영역(LRR)과 패드 영역(PAD) 사이에 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 수광 영역(LRR) 및 차광 영역(LSR)은 다양한 형태로 배열될 수 있다.
센서 영역(SENSOR)에서는 입사광(incident light)에 의해 발생된 전기적 신호가 출력될 수 있다. 센서 영역(SENSOR)은 예를 들어, 매트릭스 형태로 배열된 복수의 단위 픽셀 영역(PX)을 포함할 수 있다.
단위 픽셀 영역(PX)은 활성 픽셀 영역(AP) 및 기준 픽셀 영역(RP)을 포함할 수 있다. 활성 픽셀 영역(AP)은 수광 영역(LRR)에 제공되어, 입사광을 전기적 신호로 변환할 수 있다. 기준 픽셀 영역(RP)은 차광 영역(LSR)에 제공되어, 광이 입사되지 않는 영역에서 발생되는 전기적 신호를 출력할 수 있다.
단위 픽셀 영역(PX)은 서로 인접하는 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)을 포함할 수 있다. 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)은 모두 활성 픽셀 영역(AP)인 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2) 중 하나가 기준 픽셀 영역(RP)일 수도 있고, 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)이 모두 기준 픽셀 영역(RP)일 수도 있다.
몇몇 실시예에서, 제1 픽셀 영역(PX1)은 적색 광을 감지할 수 있고, 제2 픽셀 영역(PX2)은 청색 광을 감지할 수 있다. 예를 들어, 제1 픽셀 영역(PX1)에는 적색 컬러 필터(R)인 제1 컬러 필터(170a)가 배치될 수 있고, 제2 픽셀 영역(PX2)에는 청색 컬러 필터(B)인 제2 컬러 필터(170b)가 배치될 수 있다. 도 4에 도시된 것처럼, 몇몇 실시예에서, 적색 컬러 필터(R) 및 청색 컬러 필터(B)는 번갈아 배열될 수 있다.
패드 영역(PAD)은 센서 영역(SENSOR)으로부터 제어 신호 및 광전 신호 등을 입출력하는데 이용되는 도전성 패드(예를 들어, 도 5의 315) 등을 포함할 수 있다.
패드 영역(PAD)은 외부 소자들과의 전기적 접속이 용이하도록, 수광 영역(LRR) 주변에 배치될 수 있다. 예를 들어, 패드 영역(PAD)은 센서 영역(SENSOR)의 둘레를 따라 배치될 수 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 센서 영역(SENSOR) 및 패드 영역(PAD)은 다양한 형태로 배열될 수 있다.
도 3 내지 도 7을 참조하면, 몇몇 실시예에 따른 이미지 센서는 기판(100), 제1 광전 변환층(110), 웰 불순물층(120), 제1 소자 분리막(132), 제2 소자 분리막(134), 스토리지 노드 영역(140; storage node region), 반사 방지막(160), 제1 층간 절연 구조체(200), 제1 컬러 필터(170a), 제2 컬러 필터(170b), 제1 하부 투명 전극(410a), 제2 하부 투명 전극(410b), 제2 광전 변환층(420), 상부 투명 전극(430), 마이크로 렌즈(440), 도전성 패드(315) 및 제2 층간 절연 구조체(300)를 포함한다.
기판(100)은 서로 대향되는 제1 면(100a) 및 제2 면(100b)을 포함할 수 있다. 이하에서, 입사광은 기판(100)의 제1 면(100a) 상에서 제공되는 것으로 설명한다.
기판(100)은 베이스 기판과 에피층이 적층된 구조일 수 있다. 기판(100)은 실리콘 기판, 갈륨 비소 기판, 실리콘 게르마늄 기판, 세라믹 기판, 석영 기판, 또는 디스플레이용 유리 기판 등일 수도 있고, SOI(Semiconductor On Insulator) 기판일 수도 있다. 그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 광전 변환층(110)은 기판(100) 내에 형성될 수 있다. 제1 광전 변환층(110)은 외부로부터 입사되는 광의 양에 비례하여 광전하를 생성할 수 있다. 즉, 제1 광전 변환층(110)은 광을 제공받아 광 신호를 전기적 신호로 변환할 수 있다. 제1 광전 변환층(110)은 예를 들어, 포토 다이오드를 포함할 수 있다.
제1 광전 변환층(110)은 기판(100) 내에 불순물이 도핑되어 형성될 수 있다. 예를 들어, 제1 광전 변환층(110)은 기판(100) 내에 n형 불순물이 이온주입되어 형성될 수 있다. 또한, 제1 광전 변환층(110)은 포텐셜 기울기를 가질 수 있도록, 제1 광전 변환층(110)의 상부 및 하부 사이에 불순물 농도 차이를 가질 수 있다. 예를 들어, 제1 광전 변환층(110)은 복수 개의 불순물 영역들이 적층된 형태로 형성될 수 있다.
설명의 편의를 위해, 제1 광전 변환층(110)과 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터는 도시되지 않는다. 그러나, 기판(100)의 일부 영역은, 제1 광전 변환층(110)으로부터 생성된 전기적 신호를 처리하기 위한 다양한 트랜지스터를 배치하기 위해 활용될 수 있다. 예를 들어, 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)의 일부는, 제1 광전 변환층(110)으로부터 생성된 전기적 신호를 처리하기 위한 도 2에 도시된 전송 트랜지스터(15), 리셋 트랜지스터(18), 드라이브 트랜지스터(17), 또는 선택 트랜지스터(19)를 배치하기 위해 활용될 수 있다.
웰 불순물층(120)은 제1 광전 변환층(110)에 인접하여 형성될 수 있다. 예를 들어, 웰 불순물층(120)은 제2 면(100b) 쪽 기판(100) 내에 형성될 수 있다. 웰 불순물층(120)은 제1 광전 변환층(110)과 반대의 도전형을 갖는 불순물이 기판(100) 내에 도핑되어 형성될 수 있다. 예를 들어, 웰 불순물층(120)은 p형 불순물이 이온주입되어 형성될 수 있다.
제1 소자 분리막(132)은 센서 영역(SENSOR) 내의 단위 픽셀 영역(PX)을 정의할 수 있다. 즉, 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)은 제1 소자 분리막(132)에 의해 정의될 수 있다. 예를 들어, 제1 소자 분리막(132)은 기판(100)의 제1 면(100a)으로부터 제2 면(100b)으로 연장될 수 있다. 또한, 제1 소자 분리막(132)은 각각의 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)을 둘러싸도록 형성될 수 있다. 이에 따라, 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)은 제1 소자 분리막(132)에 의해 서로 분리될 수 있다.
제1 소자 분리막(132)은 기판(100)이 패터닝되어 형성된 깊은 트렌치(deep trench) 내에, 절연 물질이 매립되어 형성될 수 있다. 이에 따라, 제1 소자 분리막(132)은 제1 면(100a)으로부터 제2 면(100b)으로 연장되도록 형성될 수 있다. 패터닝 공정에 따라, 제1 소자 분리막(132)은 제1 면(100a)으로부터 제2 면(100b)을 향하는 방향에서 그 폭이 달라지는 형상을 가질 수도 있다.
몇몇 실시예에서, 제1 소자 분리막(132)은 기판(100)보다 굴절률이 낮은 절연 물질을 포함할 수 있다. 예를 들어, 기판(100)이 실리콘으로 형성된 경우에, 제1 소자 분리막(132)은 실리콘 산화막, 실리콘 질화막, 도핑되지 않은 폴리실리콘막(undoped polysilicon layer), 에어(air), 및 이들의 조합을 포함할 수 있다.
이에 따라, 제1 소자 분리막(132)은 제1 광전 변환층(110)으로 비스듬히 입사되는 입사광을 굴절시킬 수 있다. 또한, 제1 소자 분리막(132)은 입사광에 의해 특정 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역으로 이동하는 것을 방지할 수 있다. 즉, 제1 소자 분리막(132)은 광전 변환층(110)의 수광률을 향상시켜 이미지 데이터의 품질을 향상시킬 수 있다.
제2 소자 분리막(134)은 단위 픽셀 영역(PX) 내의 활성 영역을 정의할 수 있다. 예를 들어, 제2 소자 분리막(134)은 제2 면(100b) 쪽 기판(100) 내에 형성될 수 있다. 또한, 제2 소자 분리막(134)은 웰 불순물층(120) 내에 형성될 수 있다. 이에 따라, 제2 소자 분리막(134)은, 제2 소자 분리막(134)이 형성되지 않은 웰 불순물층(120)의 영역을 활성 영역으로 정의할 수 있다.
예를 들어, 제2 소자 분리막(134)은 웰 불순물층(120)에 스토리지 노드 영역(140) 등의 활성 영역을 정의할 수 있다. 스토리지 노드 영역(140)은 웰 불순물층(120)과 반대의 도전형을 갖는 불순물이 도핑되어 형성될 수 있다. 예를 들어, 스토리지 노드 영역(140)은 n형 불순물이 이온주입되어 형성될 수 있다. 스토리지 노드 영역(140)은 제2 광전 변환층(420)과 연결되어, 제2 광전 변환층(420)으로부터 생성된 전기적 신호를 저장할 수 있다.
제2 소자 분리막(134)은 기판(100)이 패터닝되어 형성된 얕은 트렌치(shallow trench) 내에, 절연 물질이 매립되어 형성될 수 있다. 제2 소자 분리막(134)이 형성되는 깊이는 제1 소자 분리막(132)이 형성되는 깊이보다 얕을 수 있다.
반사 방지막(160)은 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 몇몇 실시예에서, 반사 방지막(160)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다. 반사 방지막(160)은 기판(100)의 제1 면(100a)으로부터 기판(100)의 내부로 입사되는 광의 반사를 방지할 수 있다.
반사 방지막(160)은 기판(100)의 제1 면(100a)을 따라 컨포멀하게(conformally) 형성되는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 반사 방지막(160)은 예를 들어, 제1 컬러 필터(170a) 및 제2 컬러 필터(170b)의 하면 및 측벽을 감싸는 형태로 형성될 수도 있다. 또한, 반사 방지막(160)은 단일막인 것으로 도시되었으나, 다중막으로 형성될 수도 있다. 몇몇 실시예에서, 반사 방지막(160)은 생략될 수도 있다.
제1 층간 절연 구조체(200)는 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 또한, 제1 층간 절연 구조체(200)는 기판(100)의 제1 면(100a) 상에 차례로 적층된 제1 절연막(210) 및 제1 식각 저지막(220; first etch stop layer)을 포함할 수 있다.
제1 절연막(210)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다. 제1 절연막(210)은 예를 들어, 반사 방지막(160)의 상면을 덮도록 형성될 수 있다.
제1 절연막(210)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있다. 상기 저유전율 물질은 예를 들어, FOX(Flowable Oxide), TOSZ(Torene SilaZene), USG(Undoped Silica Glass), BSG(Borosilica Glass), PSG(PhosphoSilica Glass), BPSG(BoroPhosphoSilica Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), CDO(Carbon Doped silicon Oxide), Xerogel, Aerogel, Amorphous Fluorinated Carbon, OSG(Organo Silicate Glass), Parylene, BCB(bis-benzocyclobutenes), SiLK, polyimide, porous polymeric material 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 이하에서, 제1 절연막(210)은 실리콘 산화물의 일종인 LTO(Low Temperature Oxide)를 포함하는 것으로 설명한다. LTO는 저온(약 100℃~200℃)에서 제조될 수 있는 실리콘 산화물을 의미한다.
제1 식각 저지막(220)은 제1 절연막(210) 상에 형성될 수 있다. 또한, 제1 식각 저지막(220)은 센서 영역(SENSOR)의 제1 절연막(210) 및 패드 영역(PAD)의 제1 절연막(210) 상에 모두 형성될 수 있다.
제1 식각 저지막(220)은 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제1 식각 저지막(220)은 실리콘 질화물(SiN), 실리콘 산화물(SiO2), 실리콘 탄화물(SiC), 실리콘 산질화물(SiON), 실리콘 산탄화물(SiOC), 실리콘 산탄질화물(SiOCN) 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 이하에서, 제1 식각 저지막(220)은 실리콘 질화물을 포함하는 것으로 설명한다.
제1 층간 절연 구조체(200)는, 센서 영역(SENSOR)의 제1 층간 절연 구조체(200) 내에 형성되는 제1 트렌치(T1) 및 제2 트렌치(T2)를 포함할 수 있다. 예를 들어, 제1 트렌치(T1)는 제1 픽셀 영역(PX1)의 제1 층간 절연 구조체(200) 내에 형성될 수 있고, 제2 트렌치(T2)는 제2 픽셀 영역(PX2)의 제1 층간 절연 구조체(200) 내에 형성될 수 있다.
제1 트렌치(T1) 및 제2 트렌치(T2)는 센서 영역(SENSOR)의 제1 층간 절연 구조체(200)의 일부가 식각되어 형성될 수 있다. 몇몇 실시예에서, 기판(100)의 제1 면(100a)에 대해, 제1 트렌치(T1)의 하면 및 제2 트렌치(T2)의 하면은, 제1 식각 저지막(220)의 하면보다 낮게 형성될 수 있다. 이에 따라, 제1 트렌치(T1)의 측벽은 제1 절연막(210)의 내측벽 및 제1 식각 저지막(220)의 측벽에 의해 정의될 수 있다. 또한, 제1 식각 저지막(220)은 제1 트렌치(T1) 및 제2 트렌치(T2)를 정의하는 제1 절연막(210)의 상면 상에는 형성되지 않을 수 있다.
제1 컬러 필터(170a) 및 제2 컬러 필터(170b)는 기판(100)의 제1 면(100a) 상에 형성될 수 있다. 예를 들어, 제1 컬러 필터(170a)는 제1 픽셀 영역(PX1)의 제1 절연막(210) 내에 형성될 수 있고, 제2 컬러 필터(170b)는 제2 픽셀 영역(PX2)의 제1 절연막(210) 내에 형성될 수 있다.
몇몇 실시예에서, 제1 컬러 필터(170a)와 제2 컬러 필터(170b)는 서로 다른 파장의 광을 흡수할 수 있다. 예를 들어, 도 4에 관한 설명에서 상술한 것처럼, 제1 컬러 필터(170a)는 적색 컬러 필터(R)일 수 있고, 제2 컬러 필터(170b)는 청색 컬러 필터(B)일 수 있다.
제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 제1 층간 절연 구조체(200) 상에 형성될 수 있다. 이에 따라, 제1 컬러 필터(170a)는 기판(100)과 제1 하부 투명 전극(410a) 사이에 개재될 수 있고, 제2 컬러 필터(170b)는 기판(100)과 제2 하부 투명 전극(410b) 사이에 개재될 수 있다.
또한, 제1 하부 투명 전극(410a) 및 제2 제1 하부 투명 전극(410a)은 서로 이격될 수 있다. 예를 들어, 제1 하부 투명 전극(410a)은 제1 픽셀 영역(PX1)의 제1 층간 절연 구조체(200) 상에 형성될 수 있고, 제2 하부 투명 전극(410b)은 제2 픽셀 영역(PX2)의 제1 층간 절연 구조체(200) 상에 형성될 수 있다. 제1 식각 저지막(220)은 제1 하부 투명 전극(410a)과 제2 하부 투명 전극(410b) 사이에 개재될 수 있다.
제1 하부 투명 전극(410a)은 제1 층간 절연 구조체(200)의 제1 트렌치(T1)를 채울 수 있고, 제2 하부 투명 전극(410b)은 제1 층간 절연 구조체(200)의 제2 트렌치(T2)를 채울 수 있다. 제1 식각 저지막(220)은 제1 하부 투명 전극(410a)의 측벽 및 제2 하부 투명 전극(410b)의 측벽과 접촉할 수 있다. 또한, 제1 식각 저지막(220)은, 제1 하부 투명 전극(410a)과 제2 하부 투명 전극(410b) 사이의 제1 절연막(210) 상에 형성될 수 있다. 또한, 기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 상면 및 제2 하부 투명 전극(410b)의 상면은, 제1 식각 저지막(220)의 하면보다 높을 수 있다.
기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 상면의 높이 및 제2 하부 투명 전극(410b)의 상면의 높이는, 제1 식각 저지막(220)의 상면의 높이와 실질적으로 동일할 수 있다. 본 명세서에서, "동일"이란, 완전히 동일한 것뿐만 아니라 공정 상의 마진 등으로 인해 발생할 수 있는 미세한 차이를 포함하는 의미이다. 예를 들어, 도 6에 도시된 것처럼, 기판(100)의 제1 면(100a)으로부터 제1 하부 투명 전극(410a)의 상면까지의 제1 높이(H1)는, 기판(100)의 제1 면(100a)으로부터 제1 식각 저지막(220)의 상면까지의 제2 높이(H2)와 실질적으로 동일할 수 있다.
제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은, 제1 식각 저지막(220)을 스토퍼(stopper)로 이용하는 평탄화 공정에 의해 형성될 수 있다. 이에 관하여는, 도 14 내지 도 16에 관한 설명에서 자세히 후술한다.
제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 제1 식각 저지막(220)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 또한, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 ITO(Indium tin oxide), ZnO(Zinc oxide), SnO2(Tin dioxide), ATO(Antimony-doped tin oxide), AZO(Aluminium-doped zinc oxide), GZO(Gallium-doped zinc oxide), TiO2(Titanium dioxide), FTO(Fluorine-doped tin oxide), 또는 이들의 조합을 포함할 수 있다. 이하에서, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 ITO를 포함하는 것으로 설명한다.
제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 동일한 공정 단계에서 형성될 수 있다. 이에 따라, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 서로 동일한 물질을 포함할 수 있다. 예를 들어, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)은 서로 동일한 ITO를 포함할 수 있다.
제1 식각 저지막(220)에 대한 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)의 식각 선택비에 따라, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)을 구성하는 원소의 조성비가 조절될 수도 있다. 예를 들어, ITO를 포함하는 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)의 인듐(In), 주석(Sn) 및 산소(O)의 비율은 다양하게 조절될 수 있다.
몇몇 실시예에서, 제1 하부 투명 전극(410a)의 두께 및 제2 하부 투명 전극(410b)의 두께는, 제1 식각 저지막(220)의 두께보다 두꺼울 수 있다. 예를 들어, 도 6에 도시된 것처럼, 제1 하부 투명 전극(410a)의 제1 두께(D1)는, 제1 식각 저지막(220)의 제2 두께(D2)보다 두꺼울 수 있다.
제1 식각 저지막(220)의 제2 두께(D2)는 예를 들어, 30 Å 이상일 수 있다. 몇몇 실시예에서, 제1 식각 저지막(220)의 제2 두께(D2)는 200 Å 내지 600 Å일 수 있다.
몇몇 실시예에서, 제1 하부 투명 전극(410a)의 상면 및 제2 하부 투명 전극(410b)의 상면은 오목할(concave) 수 있다. 예를 들어, 도 7에 도시된 것처럼, 제1 하부 투명 전극(410a)의 상면(410US)은, 위로 오목한(또는 아래로 불록한) 형상을 가질 수 있다. 이는 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)을 형성하는 평탄화 공정의 특성에 기인할 수 있다. 예를 들어, 평탄화 공정의 디싱(dishing) 현상에 의해, 제1 하부 투명 전극(410a)의 상면(410US)은 오목할 수 있다.
몇몇 실시예에서, 기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 최상면의 높이 및 제2 하부 투명 전극(410b)의 최상면의 높이는, 제1 식각 저지막(220)의 상면의 높이와 실질적으로 동일할 수 있다. 예를 들어, 도 7에 도시된 것처럼, 기판(100)의 제1 면(100a)으로부터 제1 식각 저지막(220)에 인접하는 제1 하부 투명 전극(410a)의 상면의 제3 높이(H3)는, 기판(100)의 제1 면(100a)으로부터 제1 식각 저지막(220)의 상면까지의 제2 높이(H2)와 실질적으로 동일할 수 있다.
제2 광전 변환층(420)은 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b) 상에 형성될 수 있다. 예를 들어, 제2 광전 변환층(420)은 제1 하부 투명 전극(410a)의 상면, 제2 하부 투명 전극(410b)의 상면 및 센서 영역(SENSOR)의 제1 식각 저지막(220)의 상면을 따라 연장될 수 있다.
제2 광전 변환층(420)은 외부로부터 입사되는 광의 양에 비례하여 광전하를 생성할 수 있다. 즉, 제2 광전 변환층(420)은 광을 제공받아 광 신호를 전기적 신호로 변환할 수 있다.
제2 광전 변환층(420)은 도 2의 광전 트랜지스터(11)에 대응될 수 있다. 예를 들어, 제2 광전 변환층(420)은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(PPD; Pinned Photo Diode), 유기 포토 다이오드(OPD; Organic Photo Diode), 퀀텀닷(QD; Quantum Dot), 및 이들의 조합을 포함할 수 있다. 이하에서, 제2 광전 변환층(420)은 유기 포토 다이오드를 포함하는 것으로 설명한다.
상부 투명 전극(430)은 제2 광전 변환층(420) 상에 형성될 수 있다. 이에 따라, 제2 광전 변환층(420)은 제1 하부 투명 전극(410a)과 상부 투명 전극(430) 사이, 및 제2 하부 투명 전극(410b)과 상부 투명 전극(430) 사이에 개재될 수 있다.
상부 투명 전극(430)은 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)에 걸쳐 연장되는 것으로 도시되었으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 필요에 따라, 상부 투명 전극(430)은 제1 픽셀 영역(PX1)과 제2 픽셀 영역(PX2)에 각각 분리되어 형성될 수도 있다.
상부 투명 전극(430)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 상부 투명 전극(430)은 ITO(Indium tin oxide), ZnO(Zinc oxide), SnO2(Tin dioxide), ATO(Antimony-doped tin oxide), AZO(Aluminium-doped zinc oxide), GZO(Gallium-doped zinc oxide), TiO2(Titanium dioxide), FTO(Fluorine-doped tin oxide), 또는 이들의 조합을 포함할 수 있다. 상부 투명 전극(430)은 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)과 동일한 물질을 포함할 수도 있고, 이들과 다른 물질을 포함할 수도 있다.
마이크로 렌즈(440)는 상부 투명 전극(430) 상에 형성될 수 있다. 마이크로 렌즈(440)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(440)는 제1 픽셀 영역(PX1) 및 제2 픽셀 영역(PX2)에 입사되는 광을 집광시킬 수 있다.
마이크로 렌즈(440)는 예를 들어, 광투과성 수지와 같은 유기 물질을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제2 광전 변환층(420)은 녹색 광을 감지할 수 있다. 예를 들어, 마이크로 렌즈(440)에 의해 집광된 입사광 중 녹색 파장의 광은, 제2 광전 변환층(420)에 흡수될 수 있다. 이에 따라, 제2 광전 변환층(420)은 녹색 광에 대한 전기적 신호를 제공할 수 있다. 녹색 광을 제외한 다른 파장의 광은 제2 광전 변환층(420)을 통과할 수 있다.
또한, 몇몇 실시예에서, 제1 광전 변환층(110)은 적색 또는 청색의 광을 감지할 수 있다. 예를 들어, 제2 광전 변환층(420)을 통과한 광은, 제1 컬러 필터(170a)를 통과하여 제1 픽셀 영역(PX1)의 제1 광전 변환층(110)에 적색 광을 제공할 수 있다. 또한, 예를 들어, 제2 광전 변환층(420)을 통과한 광은, 제2 컬러 필터(170b)를 통과하여 제2 픽셀 영역(PX2)의 제1 광전 변환층(110)에 청색 광을 제공할 수 있다. 이에 따라, 제1 픽셀 영역(PX1)의 제1 광전 변환층(110)은 적색 광에 대한 전기적 신호를 제공할 수 있다. 또한, 제2 픽셀 영역(PX2)의 제1 광전 변환층(110)은 청색 광에 대한 전기적 신호를 제공할 수 있다.
도전성 패드(315)는 패드 영역(PAD)의 기판(100) 상에 형성될 수 있다. 예를 들어, 도전성 패드(315)는 패드 영역(PAD)의 기판(100)의 제1 면(100a) 상에 형성되는 제1 배선층(305) 상에 형성될 수 있다.
도전성 패드(315) 및 제1 배선층(305)은 예를 들어, 구리(Cu), 알루미늄(Al) 등의 금속을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 도전성 패드(315)는 패드 영역(PAD)의 기판(100) 내의 제3 트렌치(T3)를 채우도록 형성될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 제1 배선층(305)은 제3 트렌치(T3)의 하면 및 측벽을 따라 컨포멀하게 연장될 수 있고, 도전성 패드(315)는 제3 트렌치(T3)를 채울 수 있다. 제1 배선층(305)은 반사 방지막(160) 상에 형성될 수 있다.
제2 층간 절연 구조체(300)는 기판(100)의 제2 면(100b) 상에 형성될 수 있다. 또한, 제2 층간 절연 구조체(300)는 기판(100)의 제2 면(100b) 상에 차례로 적층된 제2 절연막(310), 제3 절연막(320) 및 제4 절연막(330)을 포함할 수 있다. 제2 층간 절연 구조체(300)는 3개의 절연막을 포함하는 것으로 설명되지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제2 층간 절연 구조체(300)는 3개 미만의 절연막 또는 3개를 초과하는 절연막을 포함할 수도 있다.
제2 절연막(310), 제3 절연막(320) 및 제4 절연막(330)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있다.
몇몇 실시예에 따른 이미지 센서는 관통 비아(150)를 더 포함할 수 있다.
관통 비아(150)는 기판(100)을 관통하여 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)과 스토리지 노드 영역(140)을 전기적으로 연결할 수 있다.
예를 들어, 관통 비아(150)는 제1 층간 절연 구조체(200) 내의 제1 컨택(230)을 통해 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)과 전기적으로 접속될 수 있다. 또한, 예를 들어, 관통 비아(150)는 제2 층간 절연 구조체(300) 내의 제2 컨택(340) 및 제2 배선층(350)을 통해 기판(100) 내의 스토리지 노드 영역(140)과 전기적으로 접속될 수 있다. 이에 따라, 제2 광전 변환층(420)으로부터 생성된 전기적 신호가 스토리지 노드 영역(140)에 저장될 수 있다.
몇몇 실시예에서, 관통 비아(150)는 도전체(152) 및 제5 절연막(154)을 포함할 수 있다. 관통 비아(150)의 도전체(152)는 기판(100)을 관통하여 제1 면(100a)으로부터 제2 면(100b)까지 연장될 수 있다. 관통 비아(150)의 제5 절연막(154)은 도전체(152)의 측벽을 감싸 기판(100)과 도전체(152)를 절연시킬 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)과 스토리지 노드 영역(140)은, 기판(100)을 관통하지 않는 컨택 등에 의해 전기적으로 연결될 수도 있다. 예를 들어, 웰 불순물층(120) 또는 스토리지 노드 영역(140)이 제1 면(100a) 쪽 기판(100) 내에 형성되는 경우에, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)과 스토리지 노드 영역(140)은, 제1 컨택(230) 등에 의해 전기적으로 연결될 수도 있다.
도 8은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 개략적인 단면도이다. 도 9는 도 8의 제3 영역(S3)을 확대한 확대도이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 8 및 도 9를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제2 식각 저지막(240)을 더 포함한다.
제2 식각 저지막(240)은 제1 절연막(210) 내에 형성될 수 있다. 또한, 제2 식각 저지막(240)은 센서 영역(SENSOR)의 제1 절연막(210) 및 패드 영역(PAD)의 제1 절연막(210) 내에 모두 형성될 수 있다.
예를 들어, 제1 절연막(210)은 제2 식각 저지막(240) 아래의 제1 막(210a)과, 제2 식각 저지막(240) 상의 제2 막(210b)을 포함할 수 있다. 제1 절연막(210)의 제1 막(210a) 및 제2 막(210b)은 서로 동일한 물질을 포함할 수도 있고, 서로 다른 물질을 포함할 수도 있다.
제2 식각 저지막(240)은 제1 절연막(210)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제2 식각 저지막(240)은 실리콘 질화물(SiN), 실리콘 산화물(SiO2), 실리콘 탄화물(SiC), 실리콘 산질화물(SiON), 실리콘 산탄화물(SiOC), 실리콘 산탄질화물(SiOCN) 또는 이들의 조합 중 적어도 하나를 포함할 수 있다. 이하에서, 제2 식각 저지막(240)은 실리콘 질화물을 포함하는 것으로 설명한다.
기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 하면의 높이 및 제2 하부 투명 전극(410b)의 하면의 높이는, 제2 식각 저지막(240)의 하면의 높이와 동일한 것으로 도시되었다. 예를 들어, 도 9에 도시된 것처럼, 기판(100)의 제1 면(100a)으로부터 제1 하부 투명 전극(410a)의 하면가지의 제4 높이(H4)는, 기판(100)의 제1 면(100a)으로부터 제2 식각 저지막(240)의 하면까지의 제5 높이(H5)와 실질적으로 동일할 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 제4 높이(H4)와 제5 높이(H5)는 서로 다를 수도 있다. 예를 들어, 제1 절연막(210)에 대한 제2 식각 저지막(240)의 식각 선택비에 따라, 제4 높이(H4)는 제5 높이(H5)보다 작을 수도 있고 이보다 클 수도 있다. 또는, 예를 들어, 제1 트렌치(T1)를 형성하는 식각 공정의 특성에 따라, 제4 높이(H4)는 제5 높이(H5)보다 작을 수도 있고, 이보다 클 수도 있다.
이하에서, 도 5, 도 8, 도 10 내지 도 20을 참조하여, 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명한다.
도 10 내지 도 17은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 7을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 10을 참조하면, 기판(100) 상에 제1 막(210a)을 형성한다.
먼저, 센서 영역(SENSOR) 및 패드 영역(PAD)을 포함하는 기판(100)을 제공할 수 있다. 예를 들면, 먼저, 기판(100)을 관통하는 관통 비아(150) 및 제1 소자 분리막(132), 기판(100) 내의 제1 광전 변환층(110) 및 웰 불순물층(120), 기판(100)의 제2 면(100b)에 인접한 제2 소자 분리막(134), 웰 불순물층(120) 내의 스토리지 노드 영역(140), 기판(100)의 제2 면(100b) 상의 제2 층간 절연 구조체(300), 및 제2 층간 절연 구조체(300) 내에서 스토리지 노드 영역(140)과 연결된 제2 컨택(340) 및 제2 배선층(350)이 형성되어 제공될 수 있다. 이어서, 기판(100)의 제1 면(100a) 상에 제1 막(210a)을 형성할 수 있다. 제1 막(210a)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다.
제1 막(210a)은 절연 물질을 포함할 수 있다. 예를 들어, 제1 막(210a)은 LTO를 포함할 수 있다.
몇몇 실시예에서, 제1 막(210a)은 제1 컬러 필터(170a) 및 제2 컬러 필터(170b)를 감싸도록 형성될 수 있다. 예를 들어, 제1 컬러 필터(170a)는 제1 픽셀 영역(PX1)의 제1 막(210a) 내에 형성될 수 있고, 제2 컬러 필터(170b)는 제2 픽셀 영역(PX2)의 제1 막(210a) 내에 형성될 수 있다.
몇몇 실시예에서, 제1 막(210a)을 형성하기 전에, 기판(100)의 제1 면(100a) 상에 반사 방지막(160)을 더 형성할 수 있다. 반사 방지막(160)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다.
몇몇 실시예에서, 제1 막(210a)을 형성하기 전에, 패드 영역(PAD)의 기판(100) 상에 도전성 패드(315)를 형성할 수 있다. 도전성 패드(315)는 예를 들어, 패드 영역(PAD)의 기판(100)의 제1 면(100a) 상에(예를 들어, 반사 방지막(160) 상에) 형성되는 제1 배선층(305) 상에 형성될 수 있다. 이에 따라, 제1 막(210a)은 도전성 패드(315)를 덮도록 형성될 수 있다.
몇몇 실시예에서, 제1 막(210a)을 형성한 후에, 제1 컨택(230)을 형성할 수 있다. 제1 컨택(230)은 제1 막(210a)을 관통하여, 관통 비아(150)와 접속되도록 형성될 수 있다.
도 11을 참조하면, 제1 막(210a) 상에, 제2 막(210b) 및 제1 식각 저지막(220)을 차례로 형성한다.
제2 막(210b)은 제1 막(210a) 상에 형성될 수 있다. 또한, 제2 막(210b)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다. 이에 따라, 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에, 제1 막(210a) 및 제2 막(210b)을 포함하는 제1 절연막(210)이 형성될 수 있다. 또한, 몇몇 실시예에서, 제1 절연막(210)은 제1 컨택(230)을 덮을 수 있다.
제2 막(210b)은 절연 물질을 포함할 수 있다. 예를 들어, 제2 막(210b)은 LTO를 포함할 수 있다.
제1 식각 저지막(220)은 제1 절연막(210) 상에 형성될 수 있다. 또한, 제1 식각 저지막(220)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다. 이에 따라, 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에, 제1 절연막(210) 및 제1 식각 저지막(220)을 포함하는 제1 층간 절연 구조체(200)가 형성될 수 있다.
제1 식각 저지막(220)은 추후 형성될 투명 전극막(410)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제1 식각 저지막(220)은 실리콘 질화물을 포함할 수 있다.
제1 식각 저지막(220)은 추후 수행될 평탄화 공정에서 스토퍼(stopper)로 기능하기에 충분한 두께를 가질 수 있다. 예를 들어, 제1 식각 저지막(220)의 제2 두께(D2)는 30 Å 이상으로 형성될 수 있다. 몇몇 실시예에서, 제1 식각 저지막(220)의 제2 두께(D2)는 300 Å 내지 700 Å일 수 있다.
도 12 및 도 13을 참조하면, 센서 영역(SENSOR)의 제1 층간 절연 구조체(200) 내에 제1 트렌치(T1) 및 제2 트렌치(T2)를 형성한다. 참고적으로, 도 13은 도 12의 제4 영역(S4)을 확대한 확대도이다.
예를 들어, 제1 픽셀 영역(PX1)의 제1 층간 절연 구조체(200)의 일부가 식각되어 제1 트렌치(T1)가 형성될 수 있고, 제2 픽셀 영역(PX2)의 제1 층간 절연 구조체(200)의 일부가 식각되어 제2 트렌치(T2)가 형성될 수 있다.
몇몇 실시예에서, 제1 층간 절연 구조체(200)의 일부를 식각하는 것은, 제1 컨택(230)이 노출될 때까지 수행될 수 있다. 이에 따라, 제1 컨택(230)을 노출시키는 제1 트렌치(T1) 및 제2 트렌치(T2)가 형성될 수 있다.
몇몇 실시예에서, 제1 트렌치(T1)의 하면 및 제2 트렌치(T2)의 하면은, 제1 식각 저지막(220)의 하면보다 낮게 형성될 수 있다. 예를 들어, 도 13에 도시된 것처럼, 기판(100)의 제1 면(100a)으로부터 제1 트렌치(T1)의 하면까지의 제4 높이(H4)는, 기판(100)의 제1 면(100a)으로부터 제1 식각 저지막(220)의 하면까지의 제5 높이(H5)보다 낮을 수 있다. 이에 따라, 제1 트렌치(T1) 및 제2 트렌치(T2)는, 제1 식각 저지막(220)을 관통할 수 있다.
도 14를 참조하면, 제1 층간 절연 구조체(200) 상에 투명 전극막(410)을 형성한다.
투명 전극막(410)은 센서 영역(SENSOR)의 제1 층간 절연 구조체(200) 및 패드 영역(PAD)의 제1 층간 절연 구조체(200) 상에 모두 형성될 수 있다.
또한, 투명 전극막(410)은 제1 트렌치(T1) 및 제2 트렌치(T2)를 완전히 채우도록 형성될 수 있다. 예를 들어, 투명 전극막(410)의 상면의 최하부가 제1 식각 저지막(220)의 상면보다 높도록, 제1 층간 절연 구조체(200) 상에 투명 전극막(410)이 형성될 수 있다.
투명 전극막(410)은 제1 식각 저지막(220)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 또한, 투명 전극막(410)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 투명 전극막(410)은 ITO(Indium tin oxide)를 포함할 수 있다.
도 15 내지 도 17을 참조하면, 제1 식각 저지막(220)을 스토퍼(stopper)로 이용하는 평탄화 공정을 수행한다. 참고적으로, 도 16 및 도 17은 도 15의 제5 영역(S5)을 확대한 다양한 확대도들이다.
예를 들어, 제1 식각 저지막(220)이 노출될 때까지, 투명 전극막(410)에 대한 평탄화 공정이 수행될 수 있다. 이에 따라, 제1 트렌치(T1)를 채우는 제1 하부 투명 전극(410a)과, 제2 트렌치(T2)를 채우는 제2 하부 투명 전극(410b)이 형성될 수 있다.
또한, 이에 따라, 기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 상면의 높이 및 제2 하부 투명 전극(410b)의 상면의 높이는, 제1 식각 저지막(220)의 상면의 높이와 실질적으로 동일할 수 있다. 예를 들어, 도 16에 도시된 것처럼, 제1 하부 투명 전극(410a)의 상면의 제1 높이(H1)는 제1 식각 저지막(220)의 상면의 제2 높이(H2)와 실질적으로 동일할 수 있다.
상기 평탄화 공정은 예를 들어, 화학적 기계적 연마(CMP; Chemical Mechanical Polishing) 공정을 포함할 수 있다. 몇몇 실시예에서, 제1 식각 저지막(220)에 대한 투명 전극막(410)의 식각 선택비는 20 이상일 수 있다. 이에 따라, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b)이 형성되는 동안에, 제1 식각 저지막(220)은 거의 식각되지 않을 수 있다.
상기 화학적 기계적 연마 공정은 예를 들어, 제1 식각 저지막(220)과 투명 전극막(410)에 대하여 서로 다른 식각률(removal rate)을 갖는 슬러리를 이용하여 수행할 수 있다. 상기 슬러리는 예를 들어, 세리아, 실리카, 알루미나 등을 포함할 수 있으나, 이에 제한되는 것은 아니다.
상기 화학적 기계적 연마 공정은 예를 들어, pH 1 내지 pH 5의 환경에서 수행될 수 있다.
몇몇 실시예에서, 제1 하부 투명 전극(410a)의 두께 및 제2 하부 투명 전극(410b)의 두께는, 제1 식각 저지막(220)의 두께보다 두꺼울 수 있다. 예를 들어, 도 16에 도시된 것처럼, 제1 하부 투명 전극(410a)의 제1 두께(D1)는, 제1 식각 저지막(220)의 제2 두께(D2)보다 두꺼울 수 있다.
몇몇 실시예에서, 상기 평탄화 공정이 수행된 후에, 제1 식각 저지막(220)의 제2 두께(D2)는 200 Å 내지 600 Å일 수 있다.
몇몇 실시예에서, 제1 하부 투명 전극(410a)의 상면 및 제2 하부 투명 전극(410b)의 상면은 오목할(concave) 수 있다. 예를 들어, 도 17에 도시된 것처럼, 제1 하부 투명 전극(410a)의 상면(410US)은, 위로 오목한(또는 아래로 불록한) 형상을 가질 수 있다. 예를 들어, 상기 평탄화 공정의 디싱(dishing) 현상에 의해, 제1 하부 투명 전극(410a)의 상면(410US)은 오목할 수 있다.
그러나, 몇몇 실시예에서, 기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 최상면의 높이 및 제2 하부 투명 전극(410b)의 최상면의 높이는, 제1 식각 저지막(220)의 상면의 높이와 실질적으로 동일할 수 있다. 예를 들어, 도 17에 도시된 것처럼, 기판(100)의 제1 면(100a)에 대해, 제1 하부 투명 전극(410a)의 최상면의 제3 높이(H3)는 제1 식각 저지막(220)의 상면의 제2 높이(H2)와 실질적으로 동일할 수 있다.
이어서, 도 5를 다시 참조하면, 제1 하부 투명 전극(410a) 및 제2 하부 투명 전극(410b) 상에, 제2 광전 변환층(420), 상부 투명 전극(430) 및 마이크로 렌즈(440)를 형성한다.
제2 광전 변환층(420)은 제1 하부 투명 전극(410a)의 상면, 제2 하부 투명 전극(410b)의 상면 및 센서 영역(SENSOR)의 제1 식각 저지막(220)의 상면을 따라 연장되도록 형성될 수 있다. 제2 광전 변환층(420)은 예를 들어, 유기 포토 다이오드를 포함할 수 있다.
상부 투명 전극(430)은 제2 광전 변환층(420) 상에 형성될 수 있다. 상부 투명 전극(430)은 예를 들어, ITO를 포함할 수 있다.
마이크로 렌즈(440)는 상부 투명 전극(430) 상에 형성될 수 있다. 마이크로 렌즈(440)는 예를 들어, 광투과성 수지와 같은 유기 물질을 포함할 수 있다.
센서 영역의 트렌치 내에 투명 전극을 형성하기 위해, 트렌치를 채우는 투명 전극막을 형성하고, 평탄화 공정을 수행할 수 있다. 그러나, 상기 투명 전극막은 센서 영역 내에만 형성되는 트렌치를 채우므로, 센서 영역과 패드 영역 간에 단차를 유발할 수 있다. 이러한 단차는 추후 수행되는 평탄화 공정에서, 패드 영역에 투명 전극막의 잔류물을 발생시키는 원인이 된다.
이를 방지하기 위해, 포토리소그래피(photolithography) 공정 등을 이용하여 패드 영역의 투명 전극막을 먼저 제거할 수 있으나, 이러한 방법은 공정 단계를 증가시켜 이미지 센서의 생산성을 저하시키는 원인이 된다.
그러나, 몇몇 실시예에 따른 이미지 센서의 제조 방법은, 투명 전극막(410)에 대한 평탄화 공정에서 스토퍼(stopper)로 이용되는 제1 식각 저지막(220)을 이용하여 센서 영역(SENSOR)과 패드 영역(PAD) 사이의 단차를 감소시킬 수 있다. 또한, 몇몇 실시예에 따른 이미지 센서의 제조 방법은, 공정을 단순화하여 이미지 센서의 생산성을 향상시킬 수 있다.
도 18 내지 도 20은 본 발명의 기술적 사상의 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 17을 이용하여 설명한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
참고적으로, 도 18은 도 10 이후의 단계를 설명하기 위한 도면이다.
도 18을 참조하면, 제1 막(210a) 상에, 제2 식각 저지막(240), 제2 막(210b) 및 제1 식각 저지막(220)을 차례로 형성한다.
제2 식각 저지막(240)은 제1 막(210a) 상에 형성될 수 있다. 제2 식각 저지막(240)은 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에 모두 형성될 수 있다. 몇몇 실시예에서, 제2 식각 저지막(240)은 제1 컨택(230)을 덮을 수 있다.
이에 따라, 제1 절연막(210)은 제2 식각 저지막(240) 아래의 제1 막(210a)과, 제2 식각 저지막(240) 상의 제2 막(210b)을 포함할 수 있다. 또한, 센서 영역(SENSOR)의 기판(100) 및 패드 영역(PAD)의 기판(100) 상에, 제1 절연막(210), 제1 식각 저지막(220) 및 제2 식각 저지막(240)을 포함하는 제1 층간 절연 구조체(200)가 형성될 수 있다.
제2 식각 저지막(240)은 제1 절연막(210)에 대하여 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 제2 식각 저지막(240)은 실리콘 질화물을 포함할 수 있다.
도 19 및 도 20을 참조하면, 센서 영역(SENSOR)의 제1 층간 절연 구조체(200) 내에 제1 트렌치(T1) 및 제2 트렌치(T2)를 형성한다. 참고적으로, 도 20은 도 19의 제6 영역(S6)을 확대한 확대도이다.
예를 들어, 제2 식각 저지막(240)을 스토퍼로 이용하는 식각 공정에 의해, 제1 층간 절연 구조체(200)의 일부가 식각되어 제1 트렌치(T1)와 제2 트렌치(T2)가 형성될 수 있다.
기판(100)의 제1 면(100a)에 대해, 제1 트렌치(T1)의 하면의 높이 및 제2 트렌치(T2)의 하면의 높이는, 제2 식각 저지막(240)의 하면의 높이와 동일한 것으로 도시되었다. 예를 들어, 도 19에 도시된 것처럼, 기판(100)의 제1 면(100a)에 대해, 제1 트렌치(T1)의 하면의 제4 높이(H4)는 제2 식각 저지막(240)의 하면의 제5 높이(H5)와 실질적으로 동일할 수 있다.
그러나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니고, 제4 높이(H4)와 제5 높이(H5)는 서로 다를 수도 있다. 예를 들어, 제1 절연막(210)에 대한 제2 식각 저지막(240)의 식각 선택비에 따라, 제4 높이(H4)는 제5 높이(H5)보다 작을 수도 있고 이보다 클 수도 있다. 또는, 예를 들어, 제1 트렌치(T1)를 형성하는 식각 공정의 특성에 따라, 제4 높이(H4)는 제5 높이(H5)보다 작을 수도 있고, 이보다 클 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 110: 제1 광전 변환층
120: 웰 불순물층 132: 제1 소자 분리막
134: 제2 소자 분리막 140: 스토리지 노드 영역
150: 관통 비아 160: 반사 방지막
170a, 170b: 컬러 필터 200: 제1 층간 절연 구조체
300: 제2 층간 절연 구조체 315: 도전성 패드
410a, 410b: 하부 투명 전극 420: 제2 광전 변환층
430: 상부 투명 전극 440: 마이크로 렌즈
SENSOR: 센서 영역 PAD: 패드 영역
LRR: 수광 영역 LSR: 차광 영역
PX: 단위 픽셀 영역 AP: 활성 픽셀 영역
RP: 기준 픽셀 영역 PX1: 제1 픽셀 영역
PX2: 제2 픽셀 영역

Claims (20)

  1. 광을 제공받아 이미지 데이터를 생성하는 센서 영역과, 상기 센서 영역에 인접하는 패드 영역을 포함하는 기판;
    상기 기판 상의 절연막;
    상기 센서 영역의 상기 절연막 상의 하부 투명 전극; 및
    상기 센서 영역과 상기 패드 영역의 상기 절연막 상에, 실리콘 질화물을 포함하는 식각 저지막을 포함하고,
    상기 기판의 일 면에 대하여, 상기 하부 투명 전극의 최상면의 높이는 상기 식각 저지막의 상면의 높이와 실질적으로 동일하고,
    상기 하부 투명 전극의 최하면이 상기 식각 저지막의 최하면보다 더 낮게 배치되는 이미지 센서.
  2. 제 1항에 있어서,
    상기 기판의 일 면에 대하여, 상기 식각 저지막에 인접하는 상기 하부 투명 전극의 상면의 높이는, 상기 식각 저지막의 상면의 높이와 실질적으로 동일한 이미지 센서.
  3. 제 1항에 있어서,
    상기 기판의 일 면에 대하여, 상기 하부 투명 전극의 상면은 상기 식각 저지막의 하면보다 높은 이미지 센서.
  4. 제 1항에 있어서,
    상기 하부 투명 전극의 상면은 오목한(concave) 이미지 센서.
  5. 제 1항에 있어서,
    상기 하부 투명 전극의 두께는, 상기 식각 저지막의 두께보다 두꺼운 이미지 센서.
  6. 제 1항에 있어서,
    상기 식각 저지막은 상기 하부 투명 전극의 측벽과 접촉하는 이미지 센서.
  7. 제 1항에 있어서,
    상기 절연막은 LTO(low temperature oxide)를 포함하는 이미지 센서.
  8. 제 1항에 있어서,
    상기 하부 투명 전극은 ITO(indium tin oxide)를 포함하는 이미지 센서.
  9. 제 1항에 있어서,
    상기 하부 투명 전극 상의 광전 변환층,
    상기 광전 변환층 상의 상부 투명 전극, 및
    상기 상부 투명 전극 상의 마이크로 렌즈를 더 포함하는 이미지 센서.
  10. 제 9항에 있어서,
    상기 하부 투명 전극 아래의 상기 절연막 내에, 컬러 필터를 더 포함하는 이미지 센서.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020180064721A 2018-06-05 2018-06-05 이미지 센서 및 그 제조 방법 KR102560623B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180064721A KR102560623B1 (ko) 2018-06-05 2018-06-05 이미지 센서 및 그 제조 방법
US16/285,510 US10748968B2 (en) 2018-06-05 2019-02-26 Image sensor having an etch stop layer on the insulation layer
CN201910148452.7A CN110571230A (zh) 2018-06-05 2019-02-27 图像传感器
US16/927,240 US11251229B2 (en) 2018-06-05 2020-07-13 Method of manufacturing an image sensor having an etch stop layer on an insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180064721A KR102560623B1 (ko) 2018-06-05 2018-06-05 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20190138370A KR20190138370A (ko) 2019-12-13
KR102560623B1 true KR102560623B1 (ko) 2023-07-26

Family

ID=68695287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064721A KR102560623B1 (ko) 2018-06-05 2018-06-05 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (2) US10748968B2 (ko)
KR (1) KR102560623B1 (ko)
CN (1) CN110571230A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102632485B1 (ko) * 2019-06-12 2024-02-01 삼성전자주식회사 이미지 센서
KR20210052694A (ko) 2019-10-30 2021-05-11 삼성전자주식회사 Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법
US11293804B2 (en) 2019-12-24 2022-04-05 Palo Alto Research Center Incorporated Optical sensor system to identify objects and their movement
KR20210122526A (ko) * 2020-04-01 2021-10-12 에스케이하이닉스 주식회사 이미지 센서 장치
KR20210137677A (ko) * 2020-05-11 2021-11-18 에스케이하이닉스 주식회사 이미지 센서 장치
US20230073737A1 (en) * 2021-09-03 2023-03-09 Visera Technologies Company Limited Solid-state image sensor
CN117855239B (zh) * 2024-03-06 2024-05-10 武汉楚兴技术有限公司 光电转换结构、像素单元及其制备方法、图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019179A (ja) 2004-07-02 2006-01-19 Dainippon Printing Co Ltd 有機ｅｌ素子
JP2011249623A (ja) * 2010-05-28 2011-12-08 Panasonic Corp 光電変換素子とその製造方法、および固体撮像素子とその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4202091B2 (ja) 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
US8247262B2 (en) 2009-05-04 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing contact resistance of CMOS image sensor
JP2011071482A (ja) 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
US8617986B2 (en) 2009-11-09 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and methods for forming the integrated circuits
JP2013026332A (ja) 2011-07-19 2013-02-04 Sony Corp 固体撮像素子および製造方法、並びに電子機器
KR20140135743A (ko) 2012-03-14 2014-11-26 히타치가세이가부시끼가이샤 연마 방법
KR102083550B1 (ko) * 2013-03-15 2020-04-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102095494B1 (ko) * 2013-07-01 2020-03-31 삼성전자주식회사 씨모스 이미지 센서
WO2017086180A1 (ja) * 2015-11-18 2017-05-26 ソニー株式会社 固体撮像素子、製造方法、および電子機器
KR102491580B1 (ko) 2015-12-15 2023-01-25 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN110071126A (zh) * 2018-01-23 2019-07-30 松下知识产权经营株式会社 摄像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019179A (ja) 2004-07-02 2006-01-19 Dainippon Printing Co Ltd 有機ｅｌ素子
JP2011249623A (ja) * 2010-05-28 2011-12-08 Panasonic Corp 光電変換素子とその製造方法、および固体撮像素子とその製造方法

Also Published As

Publication number Publication date
US10748968B2 (en) 2020-08-18
US20200365663A1 (en) 2020-11-19
CN110571230A (zh) 2019-12-13
US20190371861A1 (en) 2019-12-05
US11251229B2 (en) 2022-02-15
KR20190138370A (ko) 2019-12-13

Similar Documents

Publication Publication Date Title
KR102560623B1 (ko) 이미지 센서 및 그 제조 방법
KR102604687B1 (ko) 이미지 센서 및 그 제조 방법
US11626438B2 (en) Image sensors
US11818904B2 (en) Image sensor and method for fabricating the same
US10833113B2 (en) Image sensor and method for fabricating the same
KR102551489B1 (ko) 이미지 센서
KR20200029098A (ko) 이미지 센서 및 그 제조 방법
KR102506885B1 (ko) 이미지 센서
KR102652444B1 (ko) 이미지 센서
US20200219925A1 (en) Image sensors
US10854677B2 (en) Image sensor
KR20210048059A (ko) 이미지 센서
US20220052084A1 (en) Image sensors
KR20220063996A (ko) 이미지 센서 및 그 제조 방법
US11901386B2 (en) Image sensor having a sloped light blocking pattern structure
US20230378206A1 (en) Image sensor
US20230136919A1 (en) Image sensor and method of fabricating the same
JP2023036529A (ja) イメージセンサ及びその製造方法
KR20230160705A (ko) 이미지 센서
KR20240062818A (ko) 이미지 센서 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant