KR20210052694A - Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법 - Google Patents

Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20210052694A
KR20210052694A KR1020190136526A KR20190136526A KR20210052694A KR 20210052694 A KR20210052694 A KR 20210052694A KR 1020190136526 A KR1020190136526 A KR 1020190136526A KR 20190136526 A KR20190136526 A KR 20190136526A KR 20210052694 A KR20210052694 A KR 20210052694A
Authority
KR
South Korea
Prior art keywords
acid
polishing
slurry composition
cmp slurry
layer
Prior art date
Application number
KR1020190136526A
Other languages
English (en)
Inventor
서은성
권창길
이성표
김동찬
김보연
황준하
Original Assignee
삼성전자주식회사
주식회사 케이씨텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 주식회사 케이씨텍 filed Critical 삼성전자주식회사
Priority to KR1020190136526A priority Critical patent/KR20210052694A/ko
Priority to US16/912,426 priority patent/US11279852B2/en
Publication of KR20210052694A publication Critical patent/KR20210052694A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/06—Other polishing compositions
    • C09G1/14—Other polishing compositions based on non-waxy substances
    • C09G1/18—Other polishing compositions based on non-waxy substances on other substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1472—Non-aqueous liquid suspensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 ITO막 연마용 CMP 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법을 제공한다. 이 CMP 슬러리 조성물은 연마입자; 분산제; 보조산화제; 및 당알콜 화합물을 포함한다.

Description

ITO막 연마용 CMP 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법{CMP slurry composition for polishing an ITO layer and method of forming a semiconductor device using the composition}
본 발명은 ITO막 연마용 CMP 슬러리 조성물 및 이를 이용하는 반도체 제조 공정에 관한 것이다.
반도체 장치가 고집적화됨에 따라, 보다 미세한 패턴의 형성과 다층 구조의 회로 등이 요구되고 있다. 이를 위하여 식각 선택비 특성이 서로 다른 다양한 물질의 막들을 필요로 한다. 이러한 다양한 물질의 막들 중에 ITO(Indiaum Tin Oxide)막이 있다. ITO막은 투명한 도전막으로서 이미지 센서나 전기 거울 등 투명성이 필요한 전자 소자에 널리 사용되고 있다.
본 발명에서 해결하고자 하는 과제는 ITO막을 효과적으로 연마하는 동시에 연마 저지막에 대하여 우수한 연마선택비를 가지는 CMP 슬러리 조성물을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 상기 CMP 슬러리 조성물을 이용하는 반도체 소자의 제조 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 ITO막 연마용 CMP 슬러리 조성물은, 연마입자; 분산제; 보조산화제; 및 당알콜 화합물을 포함한다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 하부막 상에 연마 저지막을 형성하는 단계; 상기 연마 저지막과 상기 하부막의 적어도 일부를 식각하여 트렌치를 형성하는 단계; 상기 연마 저지막 상에 ITO막을 형성하여 상기 트렌치를 채우는 단계; 및 청구항 1항의 CMP 슬러리 조성물을 이용하여 상기 ITO막에 대하여 CMP 공정을 진행하여 상기 연마 저지막을 노출시키는 동시에 상기 트렌치 안에 ITO 패턴을 형성하는 단계를 포함한다.
본 발명의 일 예에 따른 ITO막 연마용 CMP 슬러리 조성물은 연마입자; 분산제; 보조산화제; 및 당알콜 화합물을 적절한 조성으로 포함하며 실리콘 산화막에 대하여 1:30~1:120의 연마 선택비로 ITO막을 연마할 수 있다. 또한 이를 이용하여 반도체 소자를 제조하는 경우 공정을 단순화시키고 공정 불량을 낮출 수 있다.
도 1 및 도 2는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다.
도 3은 도 1의 'P1' 부분에서 일어나는 화학작용을 나타내는 개념도이다.
도 4 도 2의 'P2' 부분에서 일어나는 화학작용을 나타내는 개념도이다.
도 5 및 도 6은 본 발명의 실시예들에 따른 이미지 센서의 제조 과정을 나타내는 단면도들이다.
이하, 도면들을 참조하여, 본 발명의 실시예들에 대해 상세히 설명하기로 한다.
도 1 및 도 2는 본 발명의 실시예들에 따른 반도체 소자의 제조 방법을 나타내는 단면도들이다. 도 3은 도 1의 'P1' 부분에서 일어나는 화학작용을 나타내는 개념도이다. 도 4 도 2의 'P2' 부분에서 일어나는 화학작용을 나타내는 개념도이다.
도 1을 참조하면, 하부막(1)을 준비한다. 상기 하부막(1)은 반도체 기판, 층간절연막, 보호막, 도전막, 또는 절연 기판일 수 있다. 상기 하부막(1)은 예를 들면 실리콘, 실리콘 산화막, 실리콘 질화막, 실리콘 산화질화막, 폴리실리콘막, 금속함유막 중 적어도 하나일 수 있다. 상기 하부막(1) 상에 연마 저지막(3)을 형성한다. 상기 연마 저지막(3)은 실리콘 질화막, 실리콘 산화질화막 또는 실리콘산화막으로 형성될 수 있으며, 바람직하게는 실리콘 질화막으로 형성될 수 있다.
상기 연마 저지막(3)과 상기 하부막(1)의 일부를 식각하여 트렌치(5)를 형성할 수 있다. 그리고 상기 트렌치(5)가 형성된 상기 하부막(1)의 전면 상에 투명전극막(7)을 형성할 수 있다. 상기 투명 전극막(7)은 도전성 무기 산화막으로 형성될 수 있다. 바람직하게는 상기 투명 전극막(7)은 ITO(Indium Tin Oxide) 막으로 형성할 수 있다. 상기 투명 전극막(7)은 상기 트렌치(5)를 채울 수 있다. 상기 ITO막은 CVD(Chemical Vapor Deposition), ALD(Atomic Layer Deposition)와 같은 증착 공정으로 형성될 수 있다.
도 2를 참조하면, 본 발명의 실시예들에 따른 ITO막 연마용 CMP(Chemical Mechanical Polishing) 슬러리 조성물을 이용하여 상기 투명 전극막(7)에 대하여 CMP 공정을 진행하여 상기 연마 저지막(3)의 상부면 상에 위치하는 상기 투명 전극막(7)을 제거하는 동시에 상기 트렌치(5) 안에 투명 전극(7p)을 형성한다. 이때 본 발명의 실시예들에 따른 ITO막 연마용 CMP 슬러리 조성물은 연마입자, 분산제, 보조산화제, 및 당알콜 화합물을 포함한다.
상기 당알콜화합물은 두 개 이상의 히드록시기(-OH)들을 포함하는 다가알코올일 수 있다. 상기 당알콜화합물은 바람직하게는 말티톨(Maltitol), 락티톨(Lactitol), 트레이톨(threitol), 에리트리톨(Erythritol), 리비톨(Ribitol), 자일리톨(Xylitol, = 크실리톨), 아라비톨(Arabitol), 아도니톨(adonitol), 소르비톨(sorbitol, = 글루시톨), 탈리톨(talitol, = 알트리톨), 만니톨(Mannitol), 이디톨(iditol), 알로둘시톨(allodulcitol), 둘시톨(dulcitol), 갈락티톨(Galactitol), 세도헵티톨(sedoheptitol, = 볼레이톨), 및 페르세이톨(perseitol) 중에 선택되는 적어도 하나일 수 있다. 상기 당알콜 화합물은 전체 조성물의 0.1~20wt%로 포함될 수 있다. 보다 바람직하게는 상기 당알콜 화합물은 전체 조성물의 0.1~5wt%로 포함될 수 있다.
상기 당알코올 화합물의 경우 함량 범위 이상에서는 투명전극막(7)을 구성하는 ITO막의 연마속도 감소 및 분산 안정성을 저해할 수 있고, 함량 범위 미만에서는 실리콘 질화막에 대한 연마선택비를 감소시킬 수 있기에 적정 함량을 투입하는 것이 중요하다. 상기 당알콜 화합물은 실리콘 질화막에 대한 연마 선택비를 향상시키기 위해 첨가될 수 있다.
상기 연마 입자는 금속 산화물, 유기물 또는 무기물로 코팅된 금속 산화물, 및 콜로이달(colloidal) 상태의 상기 금속 산화물 중에 적어도 하나일 수 있다. 상기 금속 산화물은 바람직하게는 실리카, 세리아, 지르코니아, 알루미나, 티타니아, 바륨티타니아, 게르마니아, 망가니아 및 마그네시아 중에 선택되는 적어도 하나일 수 있다. 상기 연마입자는 전체 조성물의 0.1~10wt%로 포함될 수 있다. 상기 연마입자는 표면에 양전하를 가질 수 있다. 상기 연마 입자는 상기 조성물 내에서 콜로이드 상태로 존재할 수 있다. 상기 연마 입자의 크기는 약 100~200nm일 수 있다.
상기 분산제는 바람직하게는 벤조산(Benzoic acid), 페닐아세트산(Phenylacetic acid), 나프토산(Naphthoic acid), 만델산(Mandelic acid), 피콜린산(Picolinic acid), 디피콜린산(Dipicolinic acid), 니코틴산(Nicotinic acid), 디니코틴산(Dinicotinic acid), 이소니코틴산(Isonicotinic acid), 퀴놀린산(Quinolinic acid, 안트라닐산(anthranilic acid), 푸자르산(Fusaric acid), 프탈산(Phthalic acid), 이소프탈산(Isophthalic acid), 테레프탈산(Terephthalic acid), 톨루엔산(Toluic acid), 살리실산(Salicylic acid), 니트로벤조산(nitrobenzoic acid) 및 피리딘카르복실산(Pyridinedicarboxylic Acid) 중에 선택되는 적어도 하나일 수 있다. 상기 분산제는 전체 조성물의 0.01~25wt%로 포함될 수 있다. 보다 바람직하게는 상기 분산제는 전체 조성물의 0.01~5wt%로 포함될 수 있다. 상기 분산제에 포함된 아미노산은, 연마입자의 표면의 양전하와 charge interaction을 유발하여 상기 연마입자들을 효과적으로 분산시킬 수 있다.
상기 보조 산화제는 유기산일 수 있다. 구체적으로 상기 보조 산화제는 피멜린산(pimelic acid), 말산(malic acid), 말론산(malonic acid), 말레산(maleic acid), 아세트산(acetic acid), 아디프산(adipic acid), 옥살산(oxalic acid), 숙신산(succinic acid), 타르타르산(tartaric acid), 시트르산(citric acid), 락트산(lactic acid), 글루타르산(glutaric acid), 글리콜산(glycollic acid), 포름산(formic acid), 푸마르산(fumaric acid), 프로피온산(propionic acid), 부티르산(butyric acid), 히드록시부티르산(hydroxybutyric acid), 아스파르트산(aspartic acid), 이타콘산(Itaconic Acid), 트리카발산(tricarballylic acid), 수베르산(suberic acid), 세바스산(sebacic acid), 스테아르산(stearic acid), 피루브산(pyruvic acid), 아세토아세트산(acetoacetic acid), 글리옥실산(glyoxylic acid), 아젤라산(azelaic acid), 카프릴산(caprylic acid), 라우르산(lauric acid), 미리스트산(myristic acid), 발레르산(valeric acid) 및 팔미트산(palmitic acid) 중에 선택되는 적어도 하나일 수 있다. 상기 보조산화제는 전체 조성물의 0.001~2.5wt%로 포함될 수 있다. 보다 바람직하게는 상기 보조산화제는 전체 조성물의 0.001~1.0wt%로 포함될 수 있다. 보조 산화제 함량 범위 초과하는 경우 연마제의 응집을 유발하여 분산성이 나빠질 수 있고, 함량 범위 미만인 경우 투명전극막(7)을 구성하는 ITO막의 연마 속도가 급감할 수 있다.
상기 CMP 슬러리 조성물은 물을 더 포함할 수 있다. 상기 물은 전체 조성물의 42.5~99.789 wt%로 포함될 수 있다. 상기 CMP 슬러리 조성물은 바람직하게는 pH2~pH7을 가진다. 상기 CMP 슬러리 조성물의 제타 전위는 바람직하게는 +5mV~ +70mV이다. 상기 CMP 슬러리 조성물의 전기 전도도는 약 300~500 mS/cm일 수 있다.
상기 CMP 슬러리 조성물로 CMP를 진행하는 경우 상기 투명전극막(7)을 구성하는 ITO막의 표면과 상기 연마 저지막(3)의 표면에서 도 3 및 도 4와 같은 반응들이 일어날 수 있다.
도 3을 참조하면, 먼저 상기 CMP 슬러리 조성물에 포함된 물에 의해, (a) 상태에 있는, 투명전극막(7)을 구성하는 ITO막의 표면의 산소에 수소가 결합되어 (b) 상태와 같이 OH기로 변하는 표면 protonation이 일어날 수 있다. 상기 슬러리에 포함된 보조 산화제에 의해 상기 ITO막 표면에서 킬레이션(chelation) 반응이 일어나 ITO-킬레이터 복합체가 형성되고 이러한 복합체는 CMP 공정으로 인해 제거될 수 있다. 본 발명의 조성물은 보조 산화제로 산성이 상대적으로 약한 유기산을 사용하여, ITO막의 킬레이션을 통해 연마하기 쉬운 막질 형태로 변화시키고, 상기 ITO막의 과도한 부식 문제를 방지할 수 있다. 또한 기계적 특성이 높은 세리아와 같은 연마 입자로 높은 ITO 연마율을 확보할 수 있다.
도 4를 참조하면, 위와 같이 상기 ITO막이 연마되다가, 상기 연마 저지막(3)의 상부면이 노출되면 상기 연마 저지막(3)을 구성하는 실리콘 질화막의 표면의 실리콘 및/또는 질소와 상기 당알콜 화합물에 포함된 히드록시기가 수소 결합을 하면서 상기 연마 저지막(3) 상에 당알콜 화합물에 의한 보호막(3p)이 형성되게 된다. 이로써 상기 연마 저지막(3)은 식각/연마되지 않거나 식각/연마되는 속도가 작아 연마 저지막의 역할을 할 수 있다. 이와 같은 메커니즘으로 인해 본 발명의 ITO막 연마용 CMP 슬러리 조성물을 이용할 경우 연마 저지막(3)의 손상이 없거나 손상을 최소화하며 우수한 선택비로 ITO막을 연마할 수 있다. 이로써 연마되고 남은 막들/패턴들의 산포를 개선할 수 있다. 바람직하게는 상기 CMP 슬러리 조성물은 연마 저지막(3)을 구성하는 실리콘 산화막에 대하여 1:30~1:120의 연마 선택비로 ITO막을 연마할 수 있다.
다음은 본 발명의 실험예들을 설명하기로 한다.
먼저 본 발명의 실시예1~16을 위해 16개의 조성물들을 제조하였다. 본 실시예1~16에 따른 조성물들에서 당알콜화합물로 소르비톨을 사용하였고, 연마입자로 콜로이달(colloidal) 세리아를 사용하였다. 분산제로 피콜린산 사용하였다. 보조 산화제로는 옥살산, 숙신산, 타르타르산, 글루타루산 중 하나를 선택하였다. 본 실시예1~16에 따른 조성물들의 조성들은 표 1과 같다.
피콜린산
중량(%)		 옥살산
중량(%)		 숙신산
중량(%)		 타르타르산
중량(%)		 글루타르산
중량(%)		 소르비톨
중량(%)		 콜로이달 세리아
중량(%)
실시예1 5 1 - - - 5 4
실시예2 10 2 - - - 5 4
실시예3 20 2 - - - 5 4
실시예4 25 2 - - - 5 4
실시예5 5 1 - - - 10 4
실시예6 10 2 - - - 10 4
실시예7 15 1 - - - 10 4
실시예8 15 2 - - - 10 4
실시예9 20 1 - - - 10 4
실시예10 25 2.5 - - - 20 4
실시예11 25 - 1 - - 10 4
실시예12 25 - 2 - - 10 4
실시예13 25 - - 1 - 10 4
실시예14 25 - - 2 - 10 4
실시예15 25 - - - 1 10 4
실시예16 25 - - - 2 10 4
본 발명의 추가적인 실시예17~20을 위해 4개의 조성물들을 제조하였다. 본 실시예17~20에 따른 조성물들에서 당알콜화합물로 자일리톨(Xylitol) 또는 트레이톨(threitol)을 사용하였고, 연마입자로 콜로이달 세리아를 사용하였다. 분산제로 피콜린산 사용하였다. 보조 산화제로는 옥살산을 선택하였다. 본 실시예들에 따른 조성물들의 조성들은 표 2와 같다.
피콜린산
중량(%)		 옥살산
중량(%)		 글루타르산
중량(%)		 소르비톨
중량(%)		 콜로이달 세리아
중량(%)
실시예17 10 2 10 - 4
실시예18 15 2 10 - 4
실시예19 10 2 - 10 4
실시예20 15 2 - 10 4
그 다음 비교예1~4에 따라 4개의 조성물들을 제조하였다. 비교예1~4에 따른 조성물들은 당알콜화합물을 첨가하지 않았다. 연마입자로 콜로이달 세리아를 사용하였다. 분산제로 피콜린산을 사용하였다. 보조 산화제로는 옥살산을 사용하였다. 비교예1~4에 따른 조성물들의 조성들은 표 3과 같다.
피콜린산
중량(%)		 옥살산
중량(%)		 콜로이달 세리아
중량(%)
비교예1 5 1 4
비교예2 10 2 4
비교예3 20 2 4
비교예4 25 2 4
상기 표 1~표 3의 상기 실시예 1~비교예 4의 조성물들의 pH는 모두 약 3.3이었다. 이와 같이 조성물들을 제조한 후에, 제 1 웨이퍼들과 제 2 웨이퍼들을 준비하였다. 상기 제 1 웨이퍼들은 실리콘 베어 웨이퍼 상에 ITO막 만을 형성함으로써 제조되었다. 상기 제 2 웨이퍼들은 실리콘 베어 웨이퍼 상에 실리콘 질화막 만을 형성함으로써 제조되었다. 그리고 상기 제 1 웨이퍼들과 상기 제 2 웨이퍼들에 대해 각각 상기 실시예들과 상기 비교예들에서 제조된 조성물들을 이용하여 CMP 공정을 진행하였고, 분당 연마율을 조사하여 표 4와 같은 결과를 얻을 수 있었다.
ITO (Å/min) SiN (Å/min) Selectivity
(ITO/SiN)
실시예1 2514 31 81
실시예2 3014 38 79
실시예3 3354 41 82
실시예4 3217 40 80
실시예5 1715 23 75
실시예6 3017 35 86
실시예7 2879 26 111
실시예8 3295 34 97
실시예9 2917 31 94
실시예10 3401 41 83
실시예11 1815 35 52
실시예12 2145 41 52
실시예13 1713 32 54
실시예14 1947 42 46
실시예15 1517 41 37
실시예16 1764 50 35
실시예17 3185 67 48
실시예18 3218 61 53
실시예19 3287 71 46
실시예20 3287 69 48
비교예1 2621 109 24
비교예2 3115 120 26
비교예3 3481 127 27
비교예4 3005 118 25
표 4를 보면, 비교예1~4와 실시예1~20에서 ITO막의 연마율은 비슷하다. 그러나 비교예 1~4에서 실리콘 질화막의 연마율은 109~127 Å/min 로 매우 높은 반면, 실시예 1~20에서 실리콘 질화막의 연마율은 23~69 Å/min 으로 상대적으로 매우 낮아진다. 결과적으로 비교예 1~4의 연마선택비는 24~25인 반면, 당알콜화합물을 포함하는 본 발명의 CMP 슬러리 조성물을 사용한 실시예 1~20의 연마선택비는 35~111 이다. 이로써 당알콜 화합물을 포함하는 본 발명의 실시예 1~20에 따른 조성물들이 비교에들에 비하여 높은 연마 선택비를 가지면서 빠른 속도로 ITO막을 연마할 수 있음을 확인할 수 있다.
다음은 본 발명의 조성물에서 세리아 함량에 따른 ITO막의 연마율을 알아보았다. 먼저 본 발명의 실시예 21~27을 위해 7개의 조성물들을 제조하였다. 본 실시예 21~27에 따른 조성물들에서 당알콜화합물로 소르비톨을 사용하였고, 연마입자로 콜로이달 세리아를 사용하였다. 분산제로 피콜린산 사용하였다. 보조 산화제로는 옥살산을 선택하였다. 실시예 21~27에 따른 조성물들의 조성들은 표 5와 같다. 실시예 21~27의 7개의 조성물들을 각각 이용하여, 실리콘 베어 웨이퍼 상에 형성된 ITO막에 대하여 CMP 공정을 진행하였고, 분당 ITO의 연마율을 측정하여 표 5에 나타내었다.
콜로이달 세리아 중량(%) 피콜린산
중량(%)		 옥살산
중량(%)		 소르비톨
중량(%)		 물성 ITO
연마율
(Å/min)
pH 전기전도도
(mS/cm)		 콜로이달 세리아
입자크기
(nm)
실시예21 4 15 1.5 10 3.33 373 141 2834
실시예22 2 15 1.5 10 3.33 401 142 3154
실시예23 1 15 1.5 10 3.31 436.3 141 3327
실시예24 0.7 15 1.5 10 3.29 438.4 143 3011
실시예25 0.4 15 1.5 10 3.29 449 143 2211
실시예26 0.2 15 1.5 10 3.21 446.3 141 1403
실시예27 0.1 15 1.5 10 3.22 447.2 142 778
표 5에서 피콜린산, 옥살산 및 소르비톨의 중량은 각각 15, 1.5, 10으로 고정되었으나, 콜로이달 중량은 약 0.1~4 wt.%로 변화되었다. 실시예 21~27의 조성물들의 pH는 3.21~3.33으로 대체적으로 일정하였다. 실시예 21~27의 조성물들의 전기 전도도는 약 373~449 mS/cm로 이었다. 실시예 21~27의 조성물들에서 세리아 입자의 크기는 약 141~143nm로 대체적으로 일정하였다. 표 5를 통해 실시예 21~27의 조성물들은 ITO막을 778 Å/min 이상의 우수한 연마율로 연마할 수 있음을 알 수 있다.
ITO막질은 매우 단단한 특성을 가지고 있어 연마나 식각이 어렵다. 그러나 본 발명의 ITO막용 CMP 슬러리 조성물을 이용하여 CMP 공정을 진행하여, 연마 선택비를 가지면서 빠른 속도로 ITO막을 연마할 수 있음을 알 수 있다.
본 발명의 CMP 슬러리 조성물은 ITO외의 다른 도전성 무기 산화막에 대한 CMP 공정에도 적용될 수 있다.
도 1 내지 도 4를 참조하여 설명한 본 발명의 방법/공정/조성물은 이미지 센서와 같은 반도체 소자를 제조하거나 디스플레이 기판/패널의 제조할 때 적용될 수 있다.
다음은 본 발명의 조성물을 이용하여, 반도체 소자 중 일 예로 이미지 센서를 제조하는 과정을 설명하기로 한다.
도 5 및 도 6은 본 발명의 실시예들에 따른 이미지 센서의 제조 과정을 나타내는 단면도들이다.
도 5를 참조하면, 센서 영역(SENSOR) 및 패드 영역(PAD)을 포함하는 기판(100)을 제공할 수 있다. 상기 센서 영역(SENSOR)는 복수개의 픽셀들(PX1, PX2)을 포함할 수 있다. 상기 기판(100)은 서로 대향되는 제 1 면(100a)과 제 2 면(100b)을 포함할 수 있다. 상기 기판(100)에는 제 1 도전형의 불순물이 도핑될 수 있다. 상기 기판(100) 내에 상기 제 1 도전형과 반대되는 제 2 도전형의 불순물을 도핑하여 광전변환부(110)을 형성할 수 있다. 상기 광전 변환부(110)는 상기 제 2 면(100b) 보다는 상기 제 1 면(100a)에 보다 인접하도록 형성될 수 잇다. 상기 기판(100) 내에 상기 제 1 도전형의 불순물을 도핑하여 웰 영역(120)을 형성할 수 있다. 상기 웰 영역(120)은 상기 제 2 면(100b)에 인접하도록 형성될 수 있다.
상기 기판(100) 내에 상기 제 2 면(100b)에 인접하는 곳에 얕은 소자분리부(134)를 형성할 수 있다. 상기 얕은 소자분리부(134)는 상기 제 1 도전형의 불순물로 도핑된 영역이거나 또는 STI(Shallow Trench Isolation) 공정으로 형성된 절연 패턴일 수 있다. 상기 얕은 소자분리부(134)가 불순물 도핑 영역일 경우 상기 제 1 도전형의 불순물의 농도는 상기 기판(100) 내에 도핑된 상기 제 1 도전형의 불순물의 농도보다 높을 수 있다. 또한 상기 기판(100) 내에 상기 제 2 면(100b)에 인접하는 곳에 스토리지 노드 영역(140)을 형성할 수 있다. 상기 스토리지 노드 영역(140)은 상기 얕은 소자분리부(134)와 접할 수 있다. 상기 스토리지 노드 영역(140)은 상기 제 2 도전형의 불순물로 도핑되며 상기 웰 영역(120)에 의하여 상기 광전변환부(110)과 이격될 수 있다.
상기 기판(100)은 깊은 소자분리부(132)에 의해 관통할 수 있다. 상기 깊은 소자분리부(132)는 상기 기판(100)의 굴절률과 다른 굴절률을 가지는 물질을 포함할 수 있다. 상기 깊은 소자분리부(132)는 실리콘 산화막, 알루미늄산화막, 하프늄산화막 중 적어도 하나를 포함할 수 있다. 상기 깊은 소자분리부(132)는 에어갭 영역을 포함할 수도 있다. 또는 상기 깊은 소자분리부(132)는 상기 기판(100)으로부터 절연된 폴리실리콘 패턴 또는 도전 패턴을 더 포함할 수 있다. 상기 깊은 소자분리부(132)는 평면상 그물망 형태를 가질 수 있다.
도시하지는 않았지만, 상기 기판(100)의 상기 제 2 면(100b) 상에는 전송 트랜지스터, 리셋 트랜지스터, 소오스 팔로워 트랜지스터 및 선택 트랜지스터등 다양한 트랜지스터들이 형성될 수 있다. 상기 기판(100)의 상기 제 2 면(100b) 상에는 층간절연막들(320)이 적층될 수 있다. 상기 층간절연막들(320) 내에는 콘택플러그들(340)과 배선들(350)이 형성될 수 있다.
상기 센서 영역(SENSOR)에서 각각의 픽셀들(PX1, PX2)에서 상기 기판(100)을 관통하여 상기 스토리지 노드 영역(140)과 전기적으로 연결되는 관통 전극 구조체(150)를 형성할 수 있다. 상기 관통 전극 구조체(150)는 관통 전극과 이의 측면을 둘러싸는 관통 전극 절연막(154)을 포함할 수 있다.
상기 패드 영역(PAD)에서 상기 기판(100)의 상기 제 1 면(100a)에 인접한 부분을 식각하여 제 1 트렌치(T1)를 형성할 수 있다. 상기 기판(100)의 상기 제 1 면(100a) 의 전면 상에 고정 전하막(160)을 형성할 수 있다. 상기 고정 전하막(160)은 하프늄 산화막, 알루미늄 산화막과 같은 금속 산화막을 포함할 수 있다. 상기 패드 영역(PAD)에서 후면 배선층(305)을 형성할 수 있다. 상기 후면 배선층(305)은 증착 및 식각 공정을 통해 형성될 수 있다. 상기 후면 배선층(305)은 티타늄, 텅스텐, 알루미늄과 같은 금속을 함유할 수 있다. 도시하지는 않았지만, 상기 후면 배선층(305)을 형성할 때 상기 센서 영역(SENSOR)에서 상기 기판(100)의 상기 제 1 면(100a) 상에 차광 패턴이 형성될 수 있다. 상기 차광 패턴은 상기 깊은 소자분리부(132)과 중첩될 수 잇으며 평면적으로 그물 형태를 가질 수 있다.
증착 및 식각 공정 등을 통해 상기 제 1 트렌치(T1) 안에 도전 패드(315)를 형성할 수 있다. 상기 도전 패드(315)는 상기 후면 배선층(305)과 접할 수 있다. 상기 도전 패드(315)는 텅스텐, 구리 및 알루미늄과 같은 금속을 함유할 수 있다. 상기 도전 패드(315)를 형성한 후에 상기 기판(100)의 상기 제 1 면(100a)의 전면 상에 반사방지막(165)을 형성할 수 있다. 상기 반사방지막(165)는 실리콘 질화막을 포함할 수 있다.
상기 센서 영역(SENSOR)에서 각각의 픽셀들(PX1, PX2) 별로 상기 반사방지막(165) 상에 광학필터들(170a, 170b)을 형성할 수 있다. 상기 광학 필터들(170a, 170b)은 각각 적색, 청색 및 녹색과 같은 색의 칼라필터들, 또는 적외선 필터일 수 있다. 상기 광학 필터들(170a, 170b)의 일부는 투명할 수도 있다. 상기 광학 필터들(170a, 170b)은 안료가 포함된 포토레지스트 패턴으로 형성될 수 있다.
상기 광학 필터들(170a, 170b)을 형성한 후에 상기 기판(100)의 상기 제 1 면(100a)의 전면 상에 후면 절연막(210)을 형성할 수 있다. 상기 후면 절연막(210)은 예를 들면 실리콘 산화막으로 형성될 수 있다. 상기 후면 절연막(210) 상에 연마 저지막(220)을 형성할 수 있다. 상기 연마 저지막(220)은 예를 들면 실리콘 질화막으로 형성될 수 있다.
상기 센서 영역(SENSOR)에서 상기 연마 저지막(220)과 상기 후면 절연막(210)을 패터닝하여 상기 관통 전극(152)을 노출시키는 콘택홀을 형성하고 이를 도전막으로 채워 하부 콘택플러그(230)를 형성할 수 있다.
상기 센서 영역(SENSOR)에서 상기 연마 저지막(220)과 상기 후면 절연막(210)을 식각하여 제 2 트렌치(T2)와 제 3 트렌치(T3)를 형성할 수 있다. 이때 상기 하부 콘택플러그(230)의 일부도 제거될 수 있다. 상기 하부 콘택플러그(230)의 상부면은 상기 제 2 트렌치(T2)와 상기 제 3 트렌치(T3) 안에서 노출될 수 있다. 상기 제 2 트렌치(T2)는 제 1 픽셀(PX1)에서 형성되고 상기 제 3 트렌치(T3)는 상기 제 2 픽셀(PX2)에서 형성될 수 있다. 상기 제 2 및 제 3 트렌치들(T2, T3)은 상기 광학 필터들(170a, 170b)을 노출시키지 않을 수 있다.
상기 제 2 트렌치(T2)와 제 3 트렌치(T3)를 형성한 후에, 상기 기판(100)의 상기 제 1 면(100a)의 전면 상에 투명전극막(410)을 형성할 수 있다. 상기 투명전극막(410)은 도전성 무기 산화막으로 형성될 수 있다. 바람직하게는 상기 투명전극막(410)은 ITO로 형성될 수 있다. 상기 투명전극막(410)은 CVD, ALD와 같은 증착 공정으로 형성될 수 있다. 상기 투명전극막(410)은 상기 제 2 트렌치(T2)와 상기 제 3 트렌치(T3)를 채울 수 있다.
도 6을 참조하면, 도 1 내지 도 4를 참조하여 설명한 본 발명의 ITO막 연마용 CMP 슬러리 조성물을 이용하여 상기 투명전극막(410)에 대하여 CMP 공정을 진행하여 상기 연마 저지막(220)의 상부면을 노출시키는 동시에 상기 제 2 트렌치(T2)와 제 3 트렌치(T3) 안에 각각 투명 화소 전극들(410a, 410b)을 형성할 수 있다. 상기 투명 화소 전극들(410a, 410b)은 상기 제 2 트렌치(T2) 안의 제 1 투명 화소 전극(410a)과 상기 제 3 트렌치(T3) 안의 제 2 투명 화소 전극(410b)을 포함할 수 있다. 이때 상기 패드 영역(PAD)에서 상기 연마 저지막(220)의 상부면이 노출될 수 있다.
후속으로, 상기 센서 영역(SENSOR)에서 투명 화소 전극들(410a, 410b) 상에 유기 광전 변환막(420)과 투명 공통 전극(430)을 형성하고, 마이크로 렌즈 어레이(440)를 형성하여 이미지 센서를 제조할 수 있다. 상기 투명 공통 전극(430)도 ITO막으로 형성될 수 있다. 상기 유기 광전 변환막(420)은 서로 다른 광학 밴드 갭(Optical band gap)을 가지는 유기물질을 포함할 수 있다. 상기 유기 광전 변환막(420)은 1 종 이상의 폴리머, 올리고머 및 복합 폴리머를 단독으로 또는 혼합된 상태로 포함할 수 있다. 또는 상기 유기 광전 변환막(420)은 도너/억셉터 고분자 배합물(또는 N형 유기반도체/P형 유기반도체)을 포함할 수도 있다. 또는 상기 유기 광전 변환막(420)은 서로 다른 광학 밴드 갭(Optical band gap)을 가지는 양자 도트(Quantum dot, 또는 초미립자)를 포함할 수 있다.
본 발명의 ITO막 연마용 CMP 슬러리 조성물을 이용하기에 우수한 연마 선택비로 CMP 공정을 진행하여 투명 화소 전극들(410a, 410b)을 형성할 수 있다. 이로써 상기 패드 영역(PAD)에는 상기 투명전극막(410)을 구성하는 ITO막의 잔여물이 남지 않을 수 있다. 또한 CMP 공정을 제어하기가 용이하며 연마 시간을 감소시키고 CMP 공정 설비의 UPEH(Unit Per Equipment Hour)를 상향시킬 수 있다. 또한 연마되는 막질의 산포를 개선시켜 도전 패드(315)가 CMP공정으로 노출되지 않고 보호될 수 있다.
만약 상기 CMP 공정을 진행할 때 적절한 CMP 슬러리 조성물을 사용하지 않아 상기 패드 영역(PAD)에 상기 투명전극막(410)을 구성하는 ITO막의 잔여물이 남게 되면, 후속의 PAD 오픈 공정 때 낫 오픈(not-open) 문제 등이 발생할 수 있다. 이를 방지하기 위하여 패드 영역(PAD)의 상기 투명전극막(410)(ITO막)을 먼저 제거해 주기도 하나, 이 경우 마스크 제작을 위해 추가적인 포토리소그라피 공정 등을 필요로 하여 공정이 복잡해지고 생산성이 저하될 수 있다. 본 발명은 우수한 연마선택비를 나타낼 수 있는 ITO막 연마용 CMP 슬러리 조성물을 사용하기에 이러한 문제점을 해결하고 공정을 단순화시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. ITO(Indium Tin Oxide)막을 연마하는데 사용되는 CMP(chemical mechanical polishing) 슬러리 조성물로서,
    연마입자;
    분산제;
    보조산화제; 및
    당알콜 화합물을 포함하는 ITO막 연마용 CMP 슬러리 조성물.
  2. 제 1 항에 있어서,
    상기 연마입자는 전체 조성물의 0.1~10wt%로 포함되고,
    상기 분산제는 전체 조성물의 0.01~25wt%로 포함되고,
    상기 보조산화제는 전체 조성물의 0.001~2.5wt%로 포함되고,
    상기 당알콜 화합물은 전체 조성물의 0.1~20wt%로 포함되는 ITO막 연마용 CMP 슬러리 조성물.
  3. 제 1 항에 있어서,
    상기 당알콜화합물은 말티톨(Maltitol), 락티톨(Lactitol), 트레이톨(threitol), 에리트리톨(Erythritol), 리비톨(Ribitol), 자일리톨(Xylitol, = 크실리톨), 아라비톨(Arabitol), 아도니톨(adonitol), 소르비톨(sorbitol, = 글루시톨), 탈리톨(talitol, = 알트리톨), 만니톨(Mannitol), 이디톨(iditol), 알로둘시톨(allodulcitol), 둘시톨(dulcitol), 갈락티톨(Galactitol), 세도헵티톨(sedoheptitol, = 볼레이톨), 및 페르세이톨(perseitol) 중에 선택되는 적어도 하나인 ITO막 연마용 CMP 슬러리 조성물.
  4. 제 1 항에 있어서,
    상기 CMP 슬러리 조성물은 pH2~pH7을 가지는 ITO막 연마용 CMP 슬러리 조성물.
  5. 제 1 항에 있어서,
    상기 CMP 슬러리 조성물의 제타 전위는 +5mV~ +70mV인 ITO막 연마용 CMP 슬러리 조성물.
  6. 제 1 항에 있어서,
    상기 연마 입자는 금속 산화물, 유기물 또는 무기물로 코팅된 금속 산화물, 및 콜로이달 상태의 상기 금속 산화물 중에 적어도 하나인 ITO막 연마용 CMP 슬러리 조성물.
  7. 제 6 항에 있어서,
    상기 금속 산화물은 실리카, 세리아, 지르코니아, 알루미나, 티타니아, 바륨티타니아, 게르마니아, 망가니아 및 마그네시아 중에 선택되는 적어도 하나인 ITO막 연마용 CMP 슬러리 조성물.
  8. 제 6 항에 있어서,
    상기 연마입자는 표면에 양전하를 가지는 ITO막 연마용 CMP 슬러리 조성물.
  9. 제 1 항에 있어서,
    상기 분산제는 벤조산(Benzoic acid), 페닐아세트산(Phenylacetic acid), 나프토산(Naphthoic acid), 만델산(Mandelic acid), 피콜린산(Picolinic acid), 디피콜린산(Dipicolinic acid), 니코틴산(Nicotinic acid), 디니코틴산(Dinicotinic acid), 이소니코틴산(Isonicotinic acid), 퀴놀린산(Quinolinic acid, 안트라닐산(anthranilic acid), 푸자르산(Fusaric acid), 프탈산(Phthalic acid), 이소프탈산(Isophthalic acid), 테레프탈산(Terephthalic acid), 톨루엔산(Toluic acid), 살리실산(Salicylic acid), 니트로벤조산(nitrobenzoic acid) 및 피리딘카르복실산(Pyridinedicarboxylic Acid) 중에 선택되는 적어도 하나인 ITO막 연마용 CMP 슬러리 조성물.
  10. 제 1 항에 있어서,
    상기 보조 산화제는 피멜린산(pimelic acid), 말산(malic acid), 말론산(malonic acid), 말레산(maleic acid), 아세트산(acetic acid), 아디프산(adipic acid), 옥살산(oxalic acid), 숙신산(succinic acid), 타르타르산(tartaric acid), 시트르산(citric acid), 락트산(lactic acid), 글루타르산(glutaric acid), 글리콜산(glycollic acid), 포름산(formic acid), 푸마르산(fumaric acid), 프로피온산(propionic acid), 부티르산(butyric acid), 히드록시부티르산(hydroxybutyric acid), 아스파르트산(aspartic acid), 이타콘산(Itaconic Acid), 트리카발산(tricarballylic acid), 수베르산(suberic acid), 세바스산(sebacic acid), 스테아르산(stearic acid), 피루브산(pyruvic acid), 아세토아세트산(acetoacetic acid), 글리옥실산(glyoxylic acid), 아젤라산(azelaic acid), 카프릴산(caprylic acid), 라우르산(lauric acid), 미리스트산(myristic acid), 발레르산(valeric acid) 및 팔미트산(palmitic acid) 중에 선택되는 적어도 하나인 ITO막 연마용 CMP 슬러리 조성물.
  11. 제 1 항에 있어서,
    상기 CMP 슬러리 조성물은 실리콘 산화막에 대하여 1:30~1:120의 연마 선택비로 ITO막을 연마하는 ITO막 연마용 CMP 슬러리 조성물.
  12. 제 1 항에 있어서,
    물을 더 포함하는 ITO막 연마용 CMP 슬러리 조성물.
  13. 하부막 상에 연마 저지막을 형성하는 단계;
    상기 연마 저지막과 상기 하부막의 적어도 일부를 식각하여 트렌치를 형성하는 단계;
    상기 연마 저지막 상에 투명전극막을 형성하여 상기 트렌치를 채우는 단계; 및
    청구항 1항의 CMP 슬러리 조성물을 이용하여 상기 투명전극막에 대하여 CMP 공정을 진행하여 상기 연마 저지막을 노출시키는 동시에 상기 트렌치 안에 제 1 투명 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 하부막을 형성하기 전에, 기판 상에 광학 필터를 형성하는 단계를 더 포함하고,
    상기 하부막은 상기 칼라필터 위에 형성되며 상기 트렌치는 상기 광학 필터를 노출시키지 않는 반도체 소자의 제조 방법.
  15. 제 14 항에 있어서,
    상기 광학 필터를 형성하는 단계 전에,
    상기 기판 내에 광전변환부를 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  16. 제 14 항에 있어서,
    상기 기판은 패드 영역과 센서 영역을 포함하며,
    상기 광학 필터는 상기 센서 영역에서 상기 기판 상에 형성되고,
    상기 방법은 상기 광학 필터를 형성하기 전에 상기 패드 영역에서 상기 기판 상에 도전 패드를 형성하는 단계를 더 포함하고,
    상기 하부막과 상기 연마 저지막은 상기 도전 패드를 덮으며,
    상기 CMP 공정을 진행한 후에 상기 패드 영역에서 상기 연마저지막이 노출되는 반도체 소자의 제조 방법.
  17. 제 13 항에 있어서,
    상기 투명전극막을 형성하기 전에 상기 하부막 내에 도전 플러그를 형성하는 단계를 더 포함하되,
    상기 도전 플러그의 상부면은 상기 트렌치에 의해 노출되는 반도체 소자의 제조 방법.
  18. 제 13 항에 있어서,
    상기 연마 저지막은 실리콘 질화막인 반도체 소자의 제조 방법.
  19. 제 13 항에 있어서,
    상기 투명전극막은 ITO막인 반도체 소자의 제조 방법.
  20. 제 13 항에 있어서,
    상기 투명 전극 상에 유기 광전변환막을 형성하는 단계; 및
    상기 유기 광전변환막 상에 제 2 투명전극을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
KR1020190136526A 2019-10-30 2019-10-30 Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법 KR20210052694A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190136526A KR20210052694A (ko) 2019-10-30 2019-10-30 Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법
US16/912,426 US11279852B2 (en) 2019-10-30 2020-06-25 CMP slurry compositions and methods of fabricating a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190136526A KR20210052694A (ko) 2019-10-30 2019-10-30 Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210052694A true KR20210052694A (ko) 2021-05-11

Family

ID=75687094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190136526A KR20210052694A (ko) 2019-10-30 2019-10-30 Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US11279852B2 (ko)
KR (1) KR20210052694A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023203680A1 (ja) * 2022-04-20 2023-10-26 株式会社レゾナック 研磨剤及び研磨方法
CN116694233B (zh) * 2023-08-04 2023-11-24 包头天骄清美稀土抛光粉有限公司 抛光组合物及其制备方法和用途

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5648153B2 (ko) 1973-06-18 1981-11-13
CN1746255B (zh) * 2001-02-20 2010-11-10 日立化成工业株式会社 抛光剂及基片的抛光方法
JP2007154176A (ja) 2005-11-11 2007-06-21 Hitachi Chem Co Ltd Ｉｔｏ膜研磨用研磨液及び基板の研磨方法
JP2008138273A (ja) 2006-12-05 2008-06-19 Epson Imaging Devices Corp 基板処理方法及び基板処理装置
KR101589309B1 (ko) 2009-03-30 2016-01-27 동우 화인켐 주식회사 알루미늄산화아연 합금막용 식각액 조성물
US8883031B2 (en) * 2009-08-19 2014-11-11 Hitachi Chemical Company, Ltd. CMP polishing liquid and polishing method
JP5648153B2 (ja) 2010-09-13 2015-01-07 熊本県 研磨材
JP6139975B2 (ja) 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
KR102426915B1 (ko) 2014-12-24 2022-08-02 솔브레인 주식회사 화학 기계적 연마용 슬러리 조성물, 저유전율막의 화학 기계적 연마 방법 및 반도체 소자의 제조방법
JP6878772B2 (ja) 2016-04-14 2021-06-02 昭和電工マテリアルズ株式会社 研磨剤、研磨剤用貯蔵液及び研磨方法
KR102560623B1 (ko) 2018-06-05 2023-07-26 삼성전자주식회사 이미지 센서 및 그 제조 방법

Also Published As

Publication number Publication date
US11279852B2 (en) 2022-03-22
US20210130651A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
CN106244021B (zh) 使用二氧化铈涂布的二氧化硅磨料的屏障化学机械平面化浆料
KR100829594B1 (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
KR100852242B1 (ko) 화학 기계적 연마용 슬러리 조성물, 이를 이용한 연마 방법및 반도체 메모리 소자의 제조 방법
KR20210052694A (ko) Ito막 연마용 cmp 슬러리 조성물 및 이를 이용하는 반도체 소자의 제조 방법
CN102468139A (zh) 制造半导体装置的方法
CN102210012A (zh) 研磨剂、研磨方法和半导体集成电路装置的制造方法
KR20060119042A (ko) 강유전체 박막의 제조 방법 및 이를 이용한 반도체 장치의제조 방법
KR100977486B1 (ko) 반도체 장치와 그 제조 방법
KR100474537B1 (ko) 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
TW202039719A (zh) 研磨液、研磨液套組、研磨方法及缺陷抑制方法
KR20180135279A (ko) 금속막 연마용 슬러리 조성물 및 이를 이용하는 반도체 장치의 제조 방법
KR20080018685A (ko) 반도체 배선 구조, 커패시터를 포함하는 반도체 소자 및 그제조방법
US8124526B2 (en) Methods of forming a thin ferroelectric layer and methods of manufacturing a semiconductor device including the same
US20040203252A1 (en) CMP slurry for nitride and CMP method using the same
KR101126124B1 (ko) 연마 평탄도를 향상시킨 산화 세륨 슬러리 조성물
KR101285948B1 (ko) 멀티 선택비를 갖는 연마 슬러리 조성물 및 이를 사용한 반도체 소자 제조방법
CN1199287C (zh) 减少可移动物质从金属氧化物陶瓷的扩散
KR101406763B1 (ko) 슬러리 조성물 및 첨가제 조성물
CN101535441B (zh) 化学机械抛光浆料组合物、及其制备方法和应用方法
KR100623963B1 (ko) 금속배선 연마용 슬러리 조성물 및 이를 이용한 금속배선연마 방법
JPH09199679A (ja) 半導体装置の構造およびその製造方法
US20080083938A1 (en) Image sensors and methods of fabricating image sensors
CN101335238A (zh) 用于制造图像传感器的方法
US20040014321A1 (en) Methods for manufacturing contact plugs for semiconductor devices
US7354861B1 (en) Polishing method and polishing liquid