KR102485392B1 - 플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법 - Google Patents

플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR102485392B1
KR102485392B1 KR1020177034474A KR20177034474A KR102485392B1 KR 102485392 B1 KR102485392 B1 KR 102485392B1 KR 1020177034474 A KR1020177034474 A KR 1020177034474A KR 20177034474 A KR20177034474 A KR 20177034474A KR 102485392 B1 KR102485392 B1 KR 102485392B1
Authority
KR
South Korea
Prior art keywords
chips
substrate
light
chip
soldering
Prior art date
Application number
KR1020177034474A
Other languages
English (en)
Other versions
KR20180005198A (ko
Inventor
하리 아뤼티노프
에츠허르 콘스탄트 피터르 스미츠
예룬 판 덴 브란트
Original Assignee
네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 filed Critical 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Publication of KR20180005198A publication Critical patent/KR20180005198A/ko
Application granted granted Critical
Publication of KR102485392B1 publication Critical patent/KR102485392B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/7526—Polychromatic heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(예를 들어, 상이한 치수(표면적 및/또는 두께), 열용량(CI, C2), 흡열율, 전도율, 솔더링 접합부들의 갯수 및/또는 크기 등에 의해 유발되는) 상이한 열 특성들을 가진 둘 이상의 상이한 칩들(1a, 1b)과 기판(3)이 제공된다. 기판(3)과 칩들(1a, 1b) 사이에는 솔더링 재료(2)가 배치된다. 플래쉬 램프(5)는 칩들(1a, 1b)을 가열하는 광 펄스(6)를 발생시키고, 솔더링 재료(2)는 가열된 칩들(1a, 1b)과의 접촉에 의해서 적어도 부분적으로 용융된다. 칩들(1a, 1b)과 플래쉬 램프(5) 사이에는 마스킹 기구(7)가 배치되어, 마스킹 기구(7)를 통과하는 광 펄스(6)의 상이한 부위들(6a, 6b)에서 상이한 광 강도들(Ia, Ib)을 유발하고, 이로써 상이한 광 강도들(Ia, Ib)로 칩들(1a, 1b)을 가열하게 된다. 이것은 상기 상이한 열 특성들을 보상하여, 광 펄스(6)에 의한 가열의 결과로서 칩들(1a, 1b) 간의 온도 스프레드가 감소된다. 상기 칩들(1a, 1b)은 기판(3) 상에 배치되기 전에 기판(3)과 플래쉬 램프(5) 사이에 배치된 칩 캐리어에 의하여 분리가능하게 보유될 수 있고, 상기 마스킹 기구(7)에 의하여 투과된 광 펄스(6)의 빛(6a, 6b)은 칩들(1a, 1b)의 가열을 위하여 칩 캐리어에 의해 보유된 칩들(1a, 1b) 상으로 투사되어 칩들(1a, 1b)이 칩 캐리어로부터 분리되어 기판(3)으로 전달되게 하며, 상기 가열된 칩들(1a, 1b)은 기판(3)과 칩들(1a, 1b) 사이의 솔더링 재료(2)의 용융을 유발해서 칩들(1a, 1b)이 기판(3)에 부착되게 한다.

Description

플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법
본 발명은 솔더링에 관한 것으로서, 구체적으로는 칩들을 기판에 솔더링하기 위한 장치 및 방법에 관한 것이다.
예를 들어 트랜지스터들 또는 광전자 소자들에 의한 논리 기능을 수행하는 단순한 유연성 시스템은 원칙적으로 기판(예를 들어, 포일 또는 강성 보드) 상에 완전히 프린팅될 수 있다. 그러나, 보다 복잡한 시스템의 경우에서는, 하이브리드 시스템(hybrid system)을 개발할 필요가 있는데, 하이브리드 시스템에서는 프린팅된 회로가 실리콘 기반의 집적 회로(silicon-based integrated circuits) 또는 표면 실장 소자(surface mounted device; SMD) 부품(여기에서는 칩 부품, 또는 단순히 "칩"이라고 호칭됨)들과 조합된다. 상기 소자의 기능 활성화를 위해서는 종종 다른 치수를 갖는 복수의 칩 부품들이 기판 상의 회로 트랙들(circuit tracks), 예를 들어 프린팅 또는 에칭된 구리 회로들과 서로 연결될 필요가 있을 수 있다. 이것은 예를 들어 오븐 리플로우 솔더링(oven reflow soldering), 접착 본딩(adhesive bonding), 또는 페이스-업 칩 집적(face-up chip integration)에 의하여 구현될 수 있다. 그러나, 이와 같은 공정들은 많은 시간의 소요를 필요로 하고, 그리고/또는 낮은 분해 온도를 가진 저가의 포일들(low-cost foils)을 사용할 수 없는 것으로 생각된다.
예를 들어 리플로우 솔더링은 통상적으로 강성 기판 보드 상에 두꺼운 칩들을 상호 연결시키기 위하여 이용될 수 있다. 그러나, 리플로우 솔더링은, 상기 보드 전체를 오랜 유지 시간 동안 솔더링의 액상 온도(liquidus temperature) 초과로 유지시킴을 필요로 하기 때문에 저가의 유연성 포일들 및 롤-투-롤(roll-to-roll; R2R) 공정과는 호환성이 낮다. 이것은 대형 직렬식 오븐을 이용하는 경우 많은 시간이 소요되는 공정으로 귀결되거나 또는 복수의 루프들을 필요로 하는 결과를 초래할 수 있다. 또한 상기 오랜 유지 시간은 유연성 포일 자체의 변형 또는 열화, 또는 그것의 유기성 표면 코팅 또는 접착제의 열화를 유발할 수 있다. 산업용 표준형 무연 합금(lead-free alloy)을 이용해서 폴리에틸렌 테레프탈레이트(polyethylene terephthalate; PET)와 같은 저가의 포일 상에서 오븐 리플로우 솔더링을 수행하는 것은 불가능할 수도 있는바, 이것은 PET가 대략 120℃ - 150℃ (솔더링의 액상 온도(>200 ℃)보다 훨씬 낮음)의 최고 공정 온도를 갖기 때문이다.
대안으로서, 예를 들어 적외선 가열이 동등한 솔더링 시간 동안 사용될 수 있다. 예를 들어, 각각의 솔더링 연결부를 순차적으로 가열하기 위하여 적외선 레이저 스폿(infrared laser spot)이 이용될 수 있다. 그러나, 레이저 스폿 솔더링의 경우, 작은 스폿 부위는 각 부품에 대한 스폿의 정밀한 위치선정을 필요로 할 수 있다. 또한, 레이저 스폿 공정은 이동 중인 기판 상에 복수의 칩들을 정렬시킴을 필요로 하기 때문에 R2R 공정에서 이 기술을 적용하는 것은 어렵다. 또한, 이 공정도 많은 시간을 필요로 할 수 있다.
다른 대안으로서, 플래쉬 램프의 고-에너지 광 펄스에 의한 대면적 조명이 이용될 수 있다. 예를 들어, 전자 재료 레터(Electronic Materials Letter) Vol. 10, No. 6 (2014), pp. 1175-1183 에 수록된 반 덴 엔데(Van den Ende) 등의 투고에는 유연성 전자 시스템을 위한 유연성 포일 상에 얇은 칩을 대면적 광 플래쉬 솔더링함에 대해 설명되어 있다. 유리하게도, 가열 펄스(heating pulse)의 시간 스케일(timescale)이 유연성 폴리머 기판의 분해 온도를 회피하기에 충분할 정도로 짧은 동안에 부품들이 상기 포일의 최대 공정 온도보다 더 높은 온도에서 솔더링될 수 있다. 그러나, 만일 (포일) 기판 및/또는 부품들에 의한 광 흡수가 상이하다면, 이것은 선택적인 가열로 귀결된다. 또한, 전자 소자들은 일반적으로 복수의 칩 부품들을 포함한다. 이것은 다양한 부품들을 위한 가열 거동(heating behaviour)에 있어서의 추가적인 차이로 이어질 수 있는데, 이로 인하여 온도 및 솔더링 공정의 제어가 어렵게 된다.
따라서, 유연성 포일 기판, 롤-투-롤 공정, 및 다양한 칩 또는 기판과 호환성이 있고 보다 신속하고 신뢰성이 있게 칩들을 기판에 솔더링함에 관한 개선의 필요가 남아 있다.
본 발명의 형태들은 기판에 칩들을 솔더링하기 위한 방법으로서 구현될 수 있다. 상기 방법은 예를 들어, 상이한 치수(표면적 및/또는 두께), 열용량, 흡열율, 전도율, 솔더링 접합부들의 갯수 및/또는 크기 등에 의해 유발되는 상이한 열 특성들을 가진 둘 이상의 상이한 칩들과 기판을 제공하는 단계를 포함한다. 솔더링 재료는 상기 기판과 칩들 사이에 배치된다. 예를 들어 상기 솔더링 재료는 칩들이 배치되는 기판 상에, 칩들의 아래측에, 또는 양측 모두에 제공될 수 있다. 상기 방법은 칩들을 가열하기 위한 광 펄스를 발생시키는 플래쉬 램프를 제공하는 단계를 포함한다. 솔더링 재료는 가열된 칩들과의 접촉에 의하여 적어도 부분적으로 용융(솔더링)된다. 상기 칩들과 플래쉬 램프 사이에는 마스킹 기구가 배치되어, 마스킹 기구를 통과하는 광 펄스의 상이한 부위들에서 상이한 광 강도들을 유발한다. 상기 상이한 칩들은 상기 (단일의) 광 펄스로부터의 상이한 광 강도들에 의하여 가열된다.
본 발명의 발명자들은, 상이한 열 특성들을 가진 칩들 각각의 조명된 부위들이 동일한 (균일한) 광 강도에 노출되는 때, 특히 단일의 플래쉬 광 펄스에 노출되는 때에, 상기 칩들이 상이하게 가열되어 상이한 온도에 도달한다는 점에 주목한다. 예를 들어 단위 면적당 파워 또는 에너지 등과 같은 광 강도를 상이하게 이용함으로써 상기 칩들의 상이한 열 특성들을 적어도 부분적으로 보상함으로써 상기 광 펄스에 의한 가열의 결과로서 상기 칩들 간의 온도 스프레드를 감소시킬 수 있을 것이다. 상기 상이한 칩들은, 칩들과 접촉하는 솔더링 재료를 통제된 방식으로 용융시키기 위하여 작은 온도 범위 내에서의 미리 정해진 온도에 도달할 수 있다. 본 발명의 기술은, 예를 들어 상대적으로 신속하고 복수의 부품들을 대면적으로 노출시킬 수 있는 플래쉬 램프 노출의 장점을 갖는다는 점이 이해될 것인데, 이것은 펄스 지속 시간과 강도로 인하여 롤-투-롤 공정과 유연성 포일들에 대해 호환성있게 이용가능하다. 또한, 마스킹 기구를 이용함으로써, 상기 기술이 상이한 칩들의 가열에 대한 개선된 통제를 가지게 됨으로써 신뢰성있게 될 수 있다. 상기 마스킹 기구는 칩들 사이의 공간과 같은, 기판의 노출을 방지하는 데에 이용될 수도 있는데, 이것은 기판에 대한 손상을 방지할 수 있다.
단일 펄스를 마스킹 기구의 마스크 패턴을 통해 칩들에 대해 동시에 투과시킴으로써, 복수의 칩들이 상이한 강도들로 노출될 수 있다. 예를 들어 상기 마스크 패턴은 마스크에 충돌하는 펄스의 상이한 부위들을 선택적으로 약화시키는 필터 영역들을 포함한다. 따라서, 광 펄스의 원래 강도까지의 범위에서 상이한 강도들이 얻어질 수 있다. 예를 들어, 제1 강도는 제2 강도보다 10 내지 90 % 사이의 더 낮거나 높은 강도로 설정될 수 있다. 마스킹 기구는 상기 빛의 일부분을 약화시키도록 그 표면에 걸쳐 가변적인 투과부 또는 반사부를 구비하거나, 또는 그 빛의 일부분이 칩들을 향하여 선택적으로 통과하게 할 수 있다. 예를 들어 상기 마스크 패턴은 가변적인 투과 계수, 반사 계수, 및/또는 흡광 계수를 가질 수 있다.
상기 마스킹 기구는 반사 및/또는 투과에 기초한 것일 수 있으며, 예를 들어 고정되거나 또는 가변적인 마스크 패턴을 포함할 수 있다. 예를 들어, 가변적인 마스크 패턴은 디지털 미러(digital mirror)들의 어레이 또는 다른 조정가능한 광학계의 전자적인 제어에 의해 달성될 수 있다. 가변적인 마스크 패턴은, 예를 들어 제어 신호에 따라서 투과 계수가 변환될 수 있는 픽셀들의 격자에 의해 형성될 수 있다. 가변적인 광 강도는, 예를 들어 복수의 픽셀들은 동일한 특정 투과 계수로 설정하거나, 또는 픽셀들의 일 조합이 상이한 투과 계수들의 조합을 갖도록 함으로써 얻어질 수 있다. 유리하게는, 찹의 일부분만을 선택적으로 가열하기 위하여 픽셀화된 마스크가 사용될 수 있다. 이것은 칩의 민감한 부분에 대한 손상을 방지하거나 또는 예를 들어 솔더링 범프들에 가까운 칩(또는 칩의 일부분)으로부터의 열 흐름을 증진시킴으로써 공정을 더 향상시킬 수 있다. 예를 들어 디더링된 패턴이 형성될 수 있는데, 여기에서 일부 픽셀들은 빛이 칩에 도달함을 완전히 차단하고(즉, 투과 계수가 0), 이웃한 픽셀들은 빛을 통과시킨다. 다양한 (0이 아닌) 투과 계수들 및 패턴들의 다른 조합도 가능하다.
따라서, 상이한 칩들의 솔더링에 적합한 상이한 광 강도들이 얻어질 수 있다. 예를 들어 펄스당 칩에 전달되는 총 에너지는, 예를 들어 칩의 치수 및/또는 재료 성분에 따라 결정될 수 있는 칩의 열용량에 맞게 조정될 수 있다. 예를 들어 칩이 얇은 경우에는, 그 칩이 표면적당 동일한 에너지 또는 광 강도에 의할 경우 상대적으로 두꺼운 칩에 비하여 빠르게 가열될 수 있다. 상대적으로 큰 표면적을 갖는 칩은 펄스당 더 많은 빛을 받아들일 수 있지만, 상대적으로 큰 접촉 면적을 통해서 상대적으로 신속히 냉각될 수도 있다. 요망되는 광 강도를 계산하기 위하여, 칩의 열용량은 빛을 받아들이는 표면적에 대해 정규화(normalize)될 수도 있다.
칩들이 솔더링 재료를 사이에 두고 기판 상에 배치된 때에 칩들에 대해 광 펄스를 투사시킴으로써, 칩들이 가열될 수 있으며, 이것은 솔더링 재료의 적어도 부분적인 용융을 유발하여 칩들이 기판에 부착된다. 대안적으로 또는 추가적으로, 칩들은 목적지인 기판으로 전달되기 전에 칩 캐리어의 기판 상에 먼저 제공될 수 있다. 유리하게는, 상기 광 펄스를 이용하여 칩들이 캐리어 기판으로부터 분리되도록 하고 또한 솔더링을 위하여 칩들을 가열시킬 수 있다. 예를 들어, 칩들은 가열된 칩들로 인한 칩 캐리어의 재료의 분해 또는 융삭에 의해서 기판으로부터 분리될 수 있다. 또한 칩들은 목적지 기판과 상기 캐리어 사이의 중간 공기 영역에 있는 때에도 계속적으로 가열될 수 있다. 상기 칩은 예를 들어 기판과 같은 히트 싱크와 접촉하지 않는다면 상기 중간 공기 영역에 있는 때에 상대적으로 신속히 가열될 수 있으며, 상대적으로 높은 온도가 얻어질 수 있다. 상기 펄스의 강도를 변조함으로써, 중간 공기 영역에서의 전달 동안에 과열을 방지하기 위하여 상대적으로 적은 강도를 전달하도록, 상기 펄스가 상이한 상(phase)으로 조절될 수 있다. 광 변조는 예를 들어 마스킹 기구 및/또는 플래쉬 램프의 제어에 의해서 수행될 수 있다.
또한 캐리어로부터의 칩들의 전달은 마스킹 기구없이 수행될 수 도 있다. 따라서, 본 발명의 다른 또는 추가적인 일 형태에 따라 제공되는, 기판에 칩을 솔더링시키는 방법은, 기판과 플래쉬 램프를 제공하는 단계를 포함하며, 칩 캐리어는 기판과 플래쉬 램프 사이에 배치된다. 이 방법에 따르면, 하나 이상의 칩들이 기판을 대면하는 칩 캐리어의 측면 상에 부착된다. 칩을 가열하기 위한 광 펄스를 발생시키는 플래쉬 램프가 제공된다. 상기 칩의 가열로 인하여 상기 칩이 칩 캐리어로부터 분리되어 기판을 향하여 가도록 유발된다. 유리하게는, 상기 방법이 하나 이상의 칩을 기판으로 무접촉 방식으로 전달함을 제공할 수 있다.
추가적으로 또는 상승효과가 있도록, 상기 기판과 칩 사이에 솔더링 재료를 제공함으로써, 상기 칩이 상기 전달 이후에 자동적으로 솔덜이될 수 있다. 추가적으로 또는 상승효과가 있도록, 상기 캐리어와 플래쉬 램프 사이에 마스킹 기구를 제공함으로써, 상이한 열 특성들을 가진 칩들이 솔더링을 위한 온도에 대한 개선된 통제를 가지고서 동시에 그리고 무접촉 방식으로 전달될 수 있다. 상기 마스킹 기구 및 칩 캐리어는 별도이거나 통합된 것일 수 있는바, 즉 칩들이 부착되는 상이한 부위들에서 상이한 투과 특성을 갖는 단일의 포일이 이용될 수 있다. 또한, 투명한 칩 캐리어를 이용함으로써, 상기 칩이 칩 캐리어를 통해 투과되는 광 펄스에 의해 가열될 수 있다. 상기 마스킹 기구는 칩과 플래쉬 램프 사이에 배치될 수 있는바, 이로써 상기 광 펄스의 일부분이 상기 칩 주변의 기판에 직접 조사됨이 적어도 부분적으로 방지되도록 하거나, 또는 하나 이상의 칩의 열 특성들에 따라서 상기 펄스를 약화시킬 수 있다. 또한 상기 마스킹 기구는 칩 캐리어의 일부분으로서 통합될 수도 있는데, 예를 들어 칩들을 보유하는 유연성 포일 상의 패턴으로서 통합될 수 있다. 대안적으로 또는 추가적으로, 마스킹 기구는 목적지인 기판에 통합될 수 있는바, 즉 이 부품이 캡슐화된 기구 또는 기판 내에 장착/솔더링되고, 기판 자체의 투과 기하형태(transmitting topology)가 마스크 패턴으로서 작용한다.
본 발명의 형태들은 상이한 열 특성들을 가진 칩들을 기판에 솔더링시키기 위한 장치로서 구현될 수도 있다. 상기 장치는 기판의 위치를 결정하도록 구성된 기판 핸들러를 포함한다. 칩 배치 기구는 기판에 대한 칩들의 위치를 결정하도록 구성된다. 플래쉬 램프는 칩들의 가열을 위하여 칩들로 광 펄스를 전달하도록 구성된다. 사용시 상기 칩들과 플래쉬 램프 사이에는 마스킹 기구가 배치되고, 마스킹 기구는 상기한 열 특성들을 가진 칩들을 상이한 광 강도들로 가열하기 위하여, 상기 마스킹 기구를 통과하는 광 펄스의 상이한 부위들에서 상이한 광 강도들을 유발하도록 구성된다. 상기 장치는 예를 들어 여기에서 설명된 상기 방법을 수행하기 위하여 사용될 수 있으며, 그 역도 가능하다. 여기에서 설명된 방법에 따라서 상기 장치의 하나 이상의 부분들을 제어하기 위하여 콘트롤러가 사용될 수 있다. 따라서 상기 장치는 상이한 광 강도들이 칩들의 상이한 열 특성들을 적어도 부분적으로 보상할 수 있도록 제어될 수 있으며, 이로써 광 펄스에 의한 가열의 결과로서 상기 칩들 간의 온도 스프레드가 감소된다.
상기 마스킹 기구는 예를 들어 상이한 필터 영역들을 가진 마스크 패턴을 포함할 수 있다. 예를 들어 상이한 광학 특성을 가진 2, 3, 또는 그 이상의 영역들이 제공됨으로써 상이한 광 강도들로 둘 이상의 칩들을 선택적으로 가열할 수 있으며, 또한 칩들 사이의 기판을 조사할 수 있는 빛을 적어도 부분적으로 차단할 수 있다. 예를 들어, 상이한 필터 영역들은 상기한 투과 계수, 반사 계수, 및/또는 흡광 계수를 가질 수 있다. 빛은 상기 마스크를 통한 투과에 의해서, 또는 상기 마스크로부터의 반사에 의해서 상기 칩들에 도달할 수 있다. 상기 마스크 패턴의 면적은, 예를 들어 상기 마스크와 플래쉬 램프 사이의 광학 조명 광학계에 의해서 균일하게 조명될 수 있다. 또한 상기 장치는 상기 칩들에 대해 마스크 패턴의 이미지를 투영하는 선택적인 투사 광학계를 포함할 수 있다. 대안적으로, 상기 마스크는 기판에 가깝게 배치되고, 그리고/또는 상대적으로 조준된 빔의 빛이 상기 마스크의 패턴을 투사하는데에 이용됨으로써 추가적인 광학계없이 구성될 수 있다. 투사된 패턴은 셋 이상의 상이한 광 강도들을 포함할 수 있는바, 예를 들어 두 개의 상이한 칩들을 위한 적어도 두 개의 상이한 광 강도들과 기판 주변을 위한 제3의 광 강도를 포함할 수 있다.
칩 배치 기구는 기판 및/또는 마스킹 기구에 대한 칩들의 위치를 결정하도록 구성될 수 있다. 예를 들어 칩 배치 기구는 칩들을 미리 정해진 또는 달리 알려진 위치에 배치시킴으로써 그 위치를 결정할 수 있다. 대안적으로 또는 추가적으로, 예를 들어 카메라와 같은 칩 센서가 이용되어 칩들의 위치를 검출 및 판별할 수 있다. 또한, 칩들의 크기는 배치와 동시에 판별되거나 또는 카메라를 이용하는 등의 센서 검출에 의해서 판별될 수 있다. 따라서 마스크 패턴에 의해 결정되는 빛의 위치 및 강도는 칩들의 위치 및 크기에 따라서 제어될 수 있다. 콘트롤러는 칩들의 위치를 상기 투사된 마스크 패턴의 강도들과 동기화시킬 수 있다. 예를 들어 콘트롤러는 칩들의 개별 크기에 따라서 마스크 필터 영역들의 투과 계수들을 제어할 수 있다. 예를 들어, 상대적으로 얇은 치수의 칩을 위해 의도된 광 펄스의 부분을 위해서는 상대적으로 낮은 광 강도가 설정됨으로써, 그 칩이 상대적으로 높은 광 강도에 의해 조사되는 상대적으로 두꺼운 칩과 동일한 온도로 가열될 수 있다.
예를 들어 칩들은 예를 들어 집음 및 배치 기구와 같은 칩 공급 유닛에 의해 기판 상에 배치될 수 있으며, 이 때 솔더링 재료는 광 펄스에 의해 조명받기 전에 그 사이에 배치된다. 대안적으로는 칩들이 칩 캐리어 포일의 조명에 의하여 배치될 수 있는데, 이 조명은 기판 위에서 칩들을 분리시키며 또한 동시에 솔더링을 위하여 칩을 가열시킨다. 마스킹 기구를 추가적으로 사용함으로써, 예를 들어 상이한 크기 등의 상이한 열 특성들을 가진 칩들이 캐리어로부터 목적지인 기판으로 무접촉 방식으로 전달될 수 있다. 마스킹 기구 및 칩 캐리어는 별도의 기구이거나 또는 예를 들어 유연성 포일로 이루어진 단일체로서 통합된 것일 수 있다. 상기 칩 캐리어 및/또는 마스킹 기구는 칩들을 의도된 위치들로 배치시키기 위하여, 예를 들어 롤-투-롤 공정에서 기판이 움직이는 상태에서 기판과 동기화되어 움직일 수 있다. 대안적으로 또는 추가적으로, 빛이 칩들에 가해지는 동안에 상기 기판의 움직임을 정지시키거나 또는 감속시키는 기판 핸들러가 이용될 수 있다.
상기 장치는 솔더링 재료가 기판과 칩들 사이에 배치된 채로 칩들이 기판 상에 배치되기 전에 상기 기판 및/또는 칩들에 솔더링 재료를 적용하는 솔더링 공급 유닛을 포함할 수 있다. 예를 들어, 칩이 배치되는 기판 상의 도전성 트랙들에 솔더링 재료, 예를 들어 솔더링 범프들을 적용하기 위하여 블레이드 코팅 기구(blade coating device) 및/또는 스텐실 기구(stencilling device)가 사용될 수 있다. 상기 장치는 솔더링 재료가 적용되기 전에 상기 기판에 도전성 트랙들을 적용하는 트랙 적용 유닛, 예를 들어 프린팅 기구를 포함할 수 있다. 대안적으로 또는 추가적으로, 상기 기판에는 이미 형성된 트랙들이 제공되어 있을 수 있다.
본 발명의 장치, 시스템, 및 방법의 상기 특징들, 다른 특징들, 형태들, 및 장점들은 하기의 첨부 도면들, 첨부된 청구범위, 및 아래의 상세한 설명으로부터 명확히 이해될 것이다.
도 1a 및 도 1b 에는 기판 상에 칩들을 솔더링하기 위한 실시예들이 개략적으로 도시되어 있다.
도 2a 및 도 2b 에는 화소처리된 마스크(pixelated mask)를 통하여 칩을 솔더링하기 위한 실시예들이 개략적으로 도시되어 있다.
도 3a 및 도 3b 에는 칩 전달과, 마스크를 포함하는 솔더링 과정에 관한 실시예의 두 단계가 개략적으로 도시되어 있다.
도 4a 및 도 4b 에는 도 3 과 유사한 모습이 도시되어 있는데, 여기에서 칩 캐리어와 마스크는 일체로 되어 있다.
도 5a 및 도 5b 에는 도 3 및 도 4 와 유사한 모습이 도시되어 있는데, 여기에서 칩 캐리어와 마스크는 더 통합되어 있다.
도 6a 및 도 6b 에는 칩 전달 및 솔더링을 위한 일 실시예의 두 단계가 개략적으로 도시되어 있다.
도 7a 및 도 7b 에는 롤-투-롤 공정을 이용하여 기판 상에 칩들을 솔더링하는 스테이지(stage)들에 관한 실시예가 개략적으로 도시되어 있다.
일부 경우들에서, 본 발명의 시스템 및 방법에 관한 설명을 흐리게 하지 않기 위하여 잘 알려진 장치 및 방법에 관한 상세한 설명이 생략될 수 있다. 특정 실시예들을 설명하는데에 사용된 용어는 본 발명을 제한하는 의도로 사용된 것이 아니다. 여기에서, 단수형태로 기재된 용어들은 문맥상 명확히 상반되지 않는 한, 복수 형태의 의미도 포함하도록 의도되었다. "및/또는"과 "그리고/또는"이라는 표현은 관련하여 기재된 항목들 중 하나 이상에 대해 가능한 임의적이고 모든 조합을 포괄하는 것이다. "포함한다" 및/또는 "포함하는"이라는 표현은 포함된다고 기재된 특징의 존재를 기재하는 것이고, 하나 이상의 다른 특징의 존재 또는 추가를 배제하는 것이 아니라는 점이 이해될 것이다. 또한, 방법의 특정한 일 단계가 다른 단계에 후속하는 것으로 기재된 경우, 달리 기재되지 않은 한 상기 일 단계는 상기 다른 단계의 바로 뒤에 이어지는 것이거나, 또는 상기 일 단계가 수행되기 이전에 하나 이상의 중간 단계가 수행될 수 있다는 점이 이해될 것이다. 유사하게, 구조물들 또는 부품들 사이의 연결에 관한 설명이 있는 경우, 이 연결은 달리 기재되지 않은 한 이 연결은 직접적으로 이루어지는 것이거나, 또는 중간 구조물 또는 부품을 거쳐서 이루어질 수 있다는 점이 이해될 것이다.
예시적인 실시예들에 관한 설명은 첨부 도면들을 참조로 하여 읽혀질 것으로 의도된 것이며, 첨부 도면들은 기재된 설명의 전체의 일부분을 이루는 것으로 고려되어야 할 것이다. 도면들에서, 시스템, 부품, 층, 및 영역의 절대 크기 및 상대 크기는 명확성을 위하여 과장된 것일 수 있다. 실시예들은, 본 발명의 가능한 이상적인 구현예 및 중간 구조의 개략도 및/또는 단면도를 참조로 하여 설명될 수 있다. 상세한 설명 및 도면에 걸쳐서, 유사한 참조부호는 유사한 요소들을 지칭한다. 상대적 용어들과 이들의 파생적 표현들은 설명 중인 도면들에 도시되거나 또는 설명된 방위를 기준으로 이해되어야 할 것이다. 이와 같은 상대적 용어들은 설명의 편의를 위한 것으로서, 달리 기재되지 않은 한 해당 시스템이 반드시 특정의 방위를 갖거나 특정의 방위로 작동됨을 의미하는 것이 아니다.
도 1a 에는 기판(3)에 칩들(1a, 1b)을 솔더링하기 위한 장치 및 방법의 일 실시예가 개략적으로 도시되어 있는데, 여기에서 칩들(1a, 1b)은 각각 상이한 열 특성들(C1, C2)을 갖는다.
일 실시예에 따르면, 상기 장치는 기판(3) 및/또는 칩들(1a, 1b)의 위치를 결정하도록 구성된 기판 핸들러(4)를 포함한다. 일 실시예에서, 상기 장치는 기판(3)에 대해 칩들(1a, 1b)의 위치를 결정하도록 구성된 칩 배치 기구(미도시)를 포함한다. 일 실시예에서, 상기 장치는 칩들(1a, 1b)을 가열하기 위해서 칩들(1a, 1b)에 광 펄스(6)를 전달하도록 구성된 광원(5)을 포함한다. 바람직하게는, 밀리초(millisecond)의 광 펄스가 사용된다. 가장 바람직하게는, 상기 광원이 예를 들어 (펄스식의) 제논 플래쉬 램프인, 플래쉬 램프이다. 전형적인 펄스는 예를 들어 0.5 내지 10 ms 사이의 펄스 시간에 1 내지 20 J/cm2 사이의 총 에너지를 전달할 수 있다. 예를 들어, 제논(Xenon) 또는 다른 고강도 플래쉬 램프가 예를 들어 2 ms 의 펄스 길이와 10 J/cm2 의 펄스 강도로 사용될 수 있다.
플래쉬 튜브(flashtube)라고 호칭되기도 하는 플래쉬 램프는 통상적으로 짧은 지속 시간 동안 강렬한 (비간섭성) 빛, 예를 들어 500 마이크로초 내지 20 밀리초 사이의 펄스 길이를 갖는 광 펄스들을 발생시키도록 구성된 전기 아크 램프를 포함한다. 이보다 더 짧거나 긴 펄스도 가능하다. 플래쉬 튜브는 예를 들어 양 단부에 전극이 구비되어 있는 소정 길이의 유리 튜브로 만들어지는데, 이 안에 충전된 가스는 촉발된 때에 이온화되어서 고전압 펄스를 통전시켜 빛을 발생시킨다. 칩 표면에 조사함으로써, 예를 들어 칩을 통하여 전도된 열에 의해서 상기 칩과 접촉하는 솔더링 재료를 적어도 부분적으로 용융시키기에 충분히 높은 광 강도를 발생시키기 위해서, 예를 들어 제논 플래쉬 램프가 사용될 수 있다. 일 실시예에서, 상기 광 펄스를 예를 들어 조준하는(collimate) 등의 형상화를 위해서 타원형 또는 포물형 거울이 사용될 수 있다.
일 실시예에서, 상기 장치는 사용시 칩들(1a, 1b)과 플래쉬 램프(5) 사이에 배치되는 마스킹 기구(7)를 포함하는데, 이것은 마스킹 기구(7)를 통과하는 광 펄스(6)의 상이한 부위들(6a, 6b)에서 상이한 광 강도들(Ia, Ib)을 유발하도록 구성되어, 상이한 광 강도들(Ia, Ib)로 상이한 치수를 갖는 칩들(1a, 1b)을 가열한다. 예를 들어, 광 강도들(Ia, Ib)은 적어도 5%, 적어도 10%, 적어도 20%, 적어도 50%(이 경우, 하나의 강도가 다른 강도의 두 배), 또는 그 이상으로 상이할 수 있다. 예를 들어 일 실시예에서는, 칩들과 충돌하는 광 펄스의 패턴화를 위하여, 고강도의 펄스식 제논 플래쉬 램프가 (리소그래픽) 마스크와 조합되어 사용될 수 있다.
다른 또는 추가적인 실시예에 따르면, 상기 방법은 상이한 치수를 가진 둘 이상의 칩들(1a, 1b)과 기판(3)을 제공하는 단계를 포함한다. 솔더링 재료(2)는, 예를 들어 기판(3) 상에 도전성 트랙으로 사전에 적용됨으로써, 기판(3)과 칩들(1a, 1b) 사이에 배치된다. 플래쉬 램프(5)는 칩들(1a, 1b)을 가열하기 위한 광 펄스(6)를 발생시키는데, 여기에서 솔더링 재료(2)는 가열된 칩들(1a, 1b)과의 접촉에 의하여 적어도 부분적으로 용융된다. 일 실시예에서, 칩들(1a, 1b)과 플래쉬 램프(5) 사이에 배치된 마스킹 기구(7)는 마스킹 기구(7)를 통과하는 광 펄스(6)의 상이한 부위들(6a, 6b)에서 상이한 광 강도들(Ia, Ib)을 유발하고, 이로써 상이한 치수를 갖는 칩들(1a, 1b)을 상이한 광 강도들(Ia, Ib)로 가열한다.
광 펄스(6)는 마스킹 기구(7)의 마스크 패턴(7a, 7b, 7c)을 통하여 칩들(1a, 1b)로 동시에 투과한다. 예를 들어 상기 마스크 패턴(7a, 7b, 7c)은; 제1 광 강도(Ia)를 가진 광 펄스(6)의 제1 부분(6a)을 제1 칩(1a)으로 통과시키는 제1 필터 영역(7a); 제2 광 강도(Ib)를 가진 광 펄스(6)의 제2 부분(6b)을 제2 칩(1b)으로 통과시키는 제2 필터 영역(7b);을 포함하는데, 여기에서 상기 제1 광 강도(Ia)는 제2 광 강도(Ib)와 상이한 것이다. 강 강도는, 예를 들어 광 펄스의 일부분을 수용하는 칩 표면의 단위 면적에 대해 측정된다.
일 실시예에서, 제1 칩(1a)은 제1 열용량(Ca)을 가지고, 제2 칩(1b)은 제1 열용량(Ca)과 상이한 제2 열용량(Cb)을 갖는다. 예를 들어 도시된 실시예에서, 제1 칩(1a)은 제2 칩(1b)보다 더 얇다. 어떤 물체의 열용량은, 예를 들어 그 물체의 결과적인 온도 증가에 대한 그 물체에 전달된 열 에너지의 양의 비율로 정의된다. 열용량은 상대적으로 더 큰 물체, 또는 상대적으로 더 큰 (단위 질량당) 비열용량 또는 (단위 체적당) 용적열용량을 가진 재료를 포함하는 물체에 대해 더 클 수 있다. 바람직하게는, 상기 사이한 광 강도들(Ia, Ib)이 열용량(C1, C2)의 차이 또는 상기 상이한 칩들(1a, 1b) 간의 다른 열 특성 차이를 적어도 부분적으로 보상함으로써, 광 펄스(6)에 의해 가열되는 상기 칩들의 온도 스프레드가 감소된다.
일 예에서, 상이한 두께 및 표면적을 갖는 두 개의 부품들은 부품들의 솔더링을 위한 상이한 입력 에너지를 필요로 할 수 있다. 예를 들어 상대적으로 적은 두께 및 표면은 낮은 열용량을 초래할 것이고 이것은 단위 입력 에너지 당 상대적으로 높은 온도 증가로 이어지며, 이와 대조적으로 솔더링 접합부의 적은 갯수는 해당 접합부들을 솔더링하기 위한 입력 에너지를 적게 필요로 할 수 있다. 대응되는 투과도를 가진 필터들을 가진 마스크를 이용함으로써, 노출 영향(exposure fluence)이 단일 펄스에 의하여 솔더링되어야 하는 상이한 칩들에 대해 적용가능하게 국지적으로 조정될 수 있다. 상기 필터들은, 예를 들어 고정되거나 또는 변경가능한 투과도를 가진 것일 수 있다.
일 실시예에서, 상기 장치는 마스크 패턴(7a, 7b, 7c)을 가진 마스킹 기구(7)의 면적을 균일하게 조명하도록 구성된 선택적인 조명 광학계(미도시)를 포함한다. 다른 또는 추가적인 실시예에서, 상기 장치는 칩들(1a, 1b) 상에 마스크 패턴(7a, 7b, 7c)의 이미지를 투사하도록 구성된 선택적인 투사 광학계(미도시)를 포함한다. 도시된 실시예에서, 광 펄스(6)의 투과광(6a, 6b)은 칩들(1a, 1b) 상으로 투사되고, 이 때 칩들(1a, 1b)들은 기판(3)과 칩들(1a, 1b) 사이에 솔더링 재료(2)가 존재하는 채로 기판(3) 상에 위치하여서, 칩들(1a, 1b)이 가열된다. 상기 가열된 칩들(1a, 1b)로 인하여 솔더링 재료(2)의 적어도 부분적인 용융이 유발될 수 있으며, 이로써 칩들(1a, 1b)이 (고화 이후에) 기판(3)에 부착된다.
일 실시예에서, 마스킹 기구(7)는 칩들(1a, 1b)에 광 펄스(6)을 선택적으로 투과시키도록 구성된 마스크 패턴(7a, 7b, 7c)을 포함한다. 다른 또는 추가적인 실시예에서, 마스크 패턴(7a, 7b, 7c)은: 기판(3)과 제1 칩(1a) 사이의 솔더링 재료(2)를 용융시키기 위하여 제1 칩(1a)에 제1 광 강도(Ia)을 가진 광 펄스(6)의 빛(6a)을 투과시키도록 제1 투과 계수(Ta)를 가진 제1 필터 영역(7a);과 기판(3)과 제2 칩(1b) 사이의 솔더링 재료(2)를 용융시키기 위하여 제2 칩(1b)에 제2 광 강도(Ib)을 가진 광 펄스(6)의 빛(6b)을 투과시키도록 제2 투과 계수(Tb)를 가진 제2 필터 영역(7b);을 포함한다. 다른 실시예에서, 상이한 광 강도들(Ia, Ib)로 칩들(1a, 1b)에 동시에 조사하기 위하여, 상기 제1 투과 계수(Ta)는 제2 투과 계수(Tb)와 상이하다. 상기 투과 계수는 어떤 전자기파(빛)가 광학 요소 또는 표면을 통과하는 양이 얼마나 되는지에 대한 측정치이다. 예를 들어 상기 투과 계수는 상기 전자기파의 강도 또는 진폭에 대해 계산될 수 있다. 어느 것이든, 상기 표면 또는 요소 이전의 값에 대하여 상기 표면 또는 요소 이후의 값의 비율을 취함으로써 계산된다.
일 실시예에서, 상기 마스크 패턴의 필터 영역들(7a, 7b, 7c)은 투과 계수들(Ta, Tb)을 조정하도록 제어될 수 있다. 예를 들어 마스크 패턴(7a, 7b, 7c)은 예를 들어 디지털 미러들의 격자 및/또는 편광 광학계와 같은 조정가능한 광학계에 의해 형성된다. 일 실시예에서, 마스크 패턴(7a, 7b, 7c)은 광 펄스(6)의 일부분(차단되지 않는다면 기판(3) 상에 직접적으로 투사될 부분)을 실질적으로 차단하도록 제3 투과 계수(Tc)를 가진 제3 필터 영역(7c)을 포함한다.
일 실시예에서, 상기 마스킹 기구(7)는 유리 상에 포토그래피 처리된 금속을 포함한다. 예를 들어, 상기 펄스의 광 강도를 2, 3, 또는 그 이상의 상이한 강도로 달리하기 위하여 알루미늄 또는 크롬이 사용된다. 일 실시예에서, 상기 마스킹 기구(7)는 냉각 장치(미도시), 예를 들어 높은 에너지의 광 펄스의 (부분적인) 흡수를 취급하기 위한 수냉식 장치를 포함한다.
도 1b 에는 도 1a 와 유사한 실시예가 도시되어 있는데, 여기에서는 광 펄스(6)의 빛(6c)이 제3 광 강도(Ic)로 기판(3)을 향해 투과된다는 점이 상이하다. 일 실시예에서, 상기 제3 광 강도(Ic)는 제1 광 강도(Ia) 및 제2 광 강도(Ib)와 상이하며, 이로써 예를 들어 상기 기판의 가열을 상기 칩들의 가열에 대해 독립적으로 제어할 수 있게 된다. 상기 칩들 사이의 기판을 추가적으로 가열함으로써, 상기 칩들의 위치에서만 국지적으로 가열하는 작용이 경감될 수 있다. 대안적으로 또는 추가적으로, 상기 기판(3) 및/또는 기판 핸들러(4)가 상기 빛(6c)에 대해 적어도 부분적으로 투명하게 이루어질 수 있으며, 이로써 상기 기판을 가열하는 작용이 제한될 수 있다.
도 2a 에는 기판(3) 상에 칩(1a)을 솔더링하기 위한 장치가 도시되어 있는데, 여기에서 마스킹 기구(7)는 제1 칩(1a)에 제1 광 강도(Ia)를 가진 광 펄스(6)의 빛(6a)을 투과시키도록 제1 투과 계수(Ta)를 가진 픽셀들(7p)을 구비한 제1 필터 영역(7a)을 포함한다.
도 2b 에는 기판(3) 상에 칩(1a)을 솔더링하기 위한 장치가 도시되어 있는데, 여기에서 칩(1a)에 광 펄스(6)의 부분(6a)을 투과시키는 제1 필터 영역(7a)은 상이한 투과 계수들을 가진 복수의 픽셀들(7p)을 포함하고, 상기 제1 광 강도(Ia)는 상이한 투과 계수들을 가진 픽셀들(7p)에 의해 투과되는 광 강도들의 조합으로써 결정된다. 예를 들어, 칩(1a)에 충돌하는 빛(6a)의 전체적인 또는 평균적인 강도(Ia)를 감소시키기 위하여 디더링(dithering)된 패턴의 픽셀들이 사용될 수 있다.
도 3 에는 기판(3)에 칩들(1a, 1b)을 솔더링하기 위한 다른 또는 추가적인 실시예가 개략적으로 도시되어 있다.
이 실시예에 따르면, 칩 캐리어(8)는 칩들(1a, 1b)을 분리가능하게 보유하도록 구성된다. 사용시, 칩 캐리어(8)는 기판(3)과 플래쉬 램프(5) 사이에 배치된다. 칩들(1a, 1b)은 기판(3) 상에 배치되기 이전에, 기판(3) 위에서 칩 캐리어(8)에 의해 보유된다. 상기 마스킹 기구(7)에 의해 투과된 광 펄스(6)의 빛들(6a, 6b)은 칩 캐리어(8)에 의해 보유된 칩들(1a, 1b) 상에 투사되고, 이로써 칩들(1a, 1b)이 가열된다. 상기 칩들(1a, 1b)은 상기 가열에 의하여 칩 캐리어(8)로부터 분리되고 기판(3) 상으로 전달되어 도 3b 에 도시된 구성형태가 얻어진다. 예를 들어 도 1 을 참조로 하여 설명된 바와 유사하게, 상기 가열된 칩들(1a, 1b)은 기판(3)과 칩들(1a, 1b) 사이의 솔더링 재료(2)의 적어도 부분적인 용융을 유발하고, 이로써 칩들(1a, 1b)이 기판(3)에 부착된다.
일 실시예에서, 상기 광 펄스(6)의 투과광(6a, 6b)은 칩들(1a, 1b)과 칩 캐리어(8) 사이에 있는 재료의 분해, 예를 들어 융삭(ablation)을 유발하고, 이로써 칩들(1a, 1b)이 칩 캐리어(8)로부터 분리된다. 다른 또는 추가적인 실시예에서, 상기 광 펄스(6)의 투과광(6a, 6b)은 칩들(1a, 1b)이 기판(3)과 칩 캐리어(8) 사이의 거리에 걸쳐 이동 중인 동안에도 칩들(1a, 1b)에 대한 조사(irradiation)를 계속한다. 다른 또는 추가적인 실시예에서, 상기 광 펄스(6)의 투과광(6a, 6b)은, 칩들(1a, 1b)이 솔더링 재료(2)를 사이에 두고 기판(3) 상에 배치된 때에도 칩들(1a, 1b)에 대한 조사를 계속한다.
일 실시예에서, 칩 캐리어(8)는 희생 접착층(sacrificial adhesion layer)을 구비한 투명한 유리 기판 또는 투명한 폴리머 필름을 포함한다. 예를 들어, 칩 캐리어(8)는 통상적으로 실리콘 웨이퍼가 놓여지는 소위 "표준형 (청색) 투명 폴리머 필름"을 포함한다. 이것은, 원칙적으로 절단된 웨이퍼들의 제조사가 공정을 변경할 필요가 없음을 의미한다. 또한 다른 칩 캐리어 기판도 사용될 수 있는데, 예를 들어 소위 "보라색 접착 테이프"가 그러하다. 일 실시예에서는, 솔더링을 위해 상부로부터 저부까지의 열 전달을 용이하게 하기 위하여, 50 미크론 미만 두께의 얇은 (예를 들어, 실리콘으로 된) 칩들이 사용된다.
도 4a 및 도 4b 에는 도 3a 및 도 3b 의 것과 유사한 다른 실시예가 개략적으로 도시되어 있는데, 여기에서는 마스킹 기구(7)와 칩 캐리어(8)가 단일체로서 통합되어 있다는 점이 상이하다. 예를 들어 도시된 바와 같이, 마스킹 기구(7)는 칩 캐리어(8)의 상부 상의 하나의 층으로서 형성될 수 있다. 일 실시예에서, 상기 칩 캐리어(8) 및/또는 마스킹 기구(7)는, 칩들이 부착되는 상이한 부위들을 위하여 다르게 될 수 있는 투과율을 가진 유연성 포일로 이루어질 수 있다.
도 5a 및 도 5b 에는 도 4a 및 도 4b 에 도시된 것과 유사한 다른 실시예가 대략적으로 도시되어 있는데, 여기에서는 마스킹 기구(7)의 필터 영역들(7a, 7b)이 칩 캐리어(8)를 형성하는 층에 통합되어 있다는 점이 상이하다. 일 실시예에서, 마스킹 기구(7)는 칩(1b)이 부착되는 덜 투명한 부위(7b)를 가진 투명한 포일을 포함한다. 예를 들어, 부위(7a)는 제1 칩(1a)에 완전한 강도의 펄스를 제공하기 위하여 투명할 수 있고, 부위(7b)는 예를 들어 조명된 면적당 낮은 열용량을 가진 제2 칩에 충돌하는 펄스(6)의 빛을 약하게 하기 위하여 반투명하거나 부분적으로 불투명할 수 있다.
도 6a 및 도 6b 에는 기판(3)에 칩(1a)을 솔더링하기 위한 방법이 개략적으로 도시되어 있다. 상기 방법은 기판(3)과 플래쉬 램프(5) 사이에 칩 캐리어(8)가 구비된 채로 기판(3)과 플래쉬 램프(5)를 제공하는 단계를 포함한다. 하나 이상의 칩(1a)이 기판(3)을 대면하는 칩 캐리어(8)의 측면에 부착된다. 상기 방법은 상기 칩(1a)을 가열하기 위한 광 펄스(6)를 발생시키는 플래쉬 램프(5)를 제공하는 단계를 포함한다. 상기 칩(1a)의 가열로 인하여 칩(1a)이 칩 캐리어(8)로부터 기판(3)을 향하여 분리됨이 유발된다.
일 실시예에서, 솔더링 재료(2)가 칩(1a)과 기판(3) 사이에 제공되고, 솔더링 재료(2)는 가열된 칩(1a)과의 접촉에 의해서 적어도 부분적으로 용융되어 칩(1a)을 기판(3)에 부착시킨다. 예를 들어, 솔더링는 상기 기판, 칩, 또는 이들 모두에 전기 트랙들로 적용될 수 있다. 일 실시예에서는 도시된 바와 같이, 칩(1a)이 칩 캐리어(8)를 통과해서 투과되는 광 펄스(6)에 의해 가열된다. 예를 들어, 칩 캐리어(8)는 광 펄스(6)에 대해 투명한 캐리어 기판을 포함한다.
일 실시예에서, 칩 캐리어(8)를 통한 광 펄스(6)의 투과광(6a)은 칩(1a)과 칩 캐리어(8) 사이의 재료의 분해를 유발하고, 이로써 칩(1a)이 칩 캐리어(8)로부터 분리된다. 일 실시예에서, 광 펄스(6)의 투과광(6a)은 칩(1a)이 기판(3)과 칩 캐리어(8) 사이의 거리(Z)에 걸쳐 이동하는 동안에도 칩(1a)에 대한 조사를 계속한다.
일 실시예에서, 칩(1a)은 적어도 부분적으로 중력에 의해서 그리고/또는 중력 방향을 따라서 기판(3)을 향해 전달된다. 대안적으로 또는 추가적으로, 상기 칩 캐리어(8)로부터의 분리로 인하여 칩(1a)이 기판(3)을 향하는 초기 속도를 가지게 될 수 있다. 예를 들어 칩 캐리어(8)의 재료의 분해가, 칩(1a)을 출발(launch)시키는 가스의 형성을 유발할 수 있다.
일 실시예에서, 칩(1a)은 상기 기판(3)으로부터 적어도 50 마이크로미터, 바람직하게는 적어도 100 마이크로미터의 거리(Z)에 있다. 더 가까운 거리에서는, 상기 칩들이 전달되기 이전에 뜻하지 않게 기판(3)과 접촉하기 시작할 수 있다. 다른 또는 추가적인 실시예에서, 칩(1a)은 기판(3)으로부터 최대 1 밀리미터, 바람직하게는 최대 500 마이크로미터의 거리(Z)에 있다. 더 먼 거리에서는, 상기 칩의 위치선정에 대한 통제가 나빠질 수 있다. 예를 들어, 목적지인 기판(임의의 도전성 트랙 및/또는 솔더링 범프를 포함)과 상기 칩 사이의 간극은 125 마이크로미터이다. 이것은 대략 10 미크론의 정렬 정확도를 제공할 수 있다. 예를 들어, 기판(3)은 18 미크론 두께의 구리 트랙들과 솔더링 범프들을 구비하고 폴리이미드로 이루어질 수 있다. 상기 칩의 위치선정에 대한 통제의 요망되는 정도에 따라서 다른 거리들도 가능하다. 상기 거리(Z)는 기판들(3, 8)의 대면하는 표면들 사이에서 측정되거나, 또는 대안적으로는 임의의 솔더링 재료를 포함하여 상기 기판(3) 상의 접촉 지점들과 (최대 두께 부분의) 칩의 대면하는 표면 사이에서 측정될 수 있다. 후자의 경우, 상기 거리(Z)는 목적지인 기판과 상기 캐리어 사이에서 상기 칩이 이동할 수 있는 거리의 측정치에 해당된다.
일 실시예에서, 마스킹 기구(7)는 칩(1a)과 플래쉬 램프(5) 사이에 배치되어, 광 펄스(6)의 일부분이 상기 칩의 주위에서 기판(3)을 직접적으로 조사함을 적어도 부분적으로 방지한다. 상기 마스킹 기구는 상기 도면에 도시된 바와 같이 칩 캐리어 기판(8)에 통합되거나 또는 이와 별개로 구성될 수 있다.
일 실시예에서, 광 펄스(6)의 투과광(6a)은 칩(1a)들이 솔더링 재료(2)를 사이에 두고 기판(3) 상에 위치선정된 때에도 칩(1a)들에 대한 조사를 계속한다. 일 실시예에서 광 펄스(6)의 빛(6a)은 시간의 함수로서 변조(modulate)된다. 다른 또는 추가적인 실시예에서, 광 변조는 마스킹 기구(7) 및/또는 플래쉬 램프(5)에 의해 유발된다. 다른 또는 추가적인 실시예에서, 빛(6a)의 광 강도는 상기 칩(1a)이 기판(3)과 칩 캐리어(8) 사이에서 이동하는 시간 동안에 비하여 상기 칩이 칩 캐리어(8)로부터 분리되는 순간에서 더 높다. 다른 또는 추가적인 실시예에서, 상기 빛(6a)의 광 강도는 칩(1a)이 기판(3)과 칩 캐리어(8) 사이에서 이동하는 시간 동안에 비하여 상기 칩이 솔더링 재료(2)와 접촉하는 순간에서 더 높다. 다른 또는 추가적인 실시예에서, 상기 빛(6a)의 광 강도는 상기 칩이 기판(3) 상의 솔더링 재료(2)와 접촉하는 때보다 상기 칩이 칩 캐리어(8)로부터 분리되는 순간에서 더 높다.
도 7a 에는 롤-투-롤 제조 공정에서 칩들의 솔더링을 위한 장치의 일 실시예가 도시되어 있다. 이 실시예에서, 기판 핸들러(4)는 유연한 것일 수 있는 포일 기판(3)을 취급하는 롤(roll)들을 포함한다. 예를 들어 상기 기판은, PET 또는 다른 폴리에스테르를 포함하는 폴리머 포일로 이루어질 수 있다.
일 실시예에서, 상기 장치는 상기 칩들(1a, 1b)의 개별적인 크기에 따라서 광 강도들(Ia, Ib)을 가변적으로 조정하도록 구성된 콘트롤러(15)를 포함한다. 일 실시예에서, 상기 콘트롤러(15)는 칩 배치 기구(11)로부터 칩들(1a, 1b)의 위치를 판별하고, 칩 배치 기구(11), 마스킹 기구(7), 및/또는 기판 핸들러(4)를 제어하도록 구성된다. 다른 또는 추가적인 실시예에서, 콘트롤러(15)는 광 펄스(6)의 상이한 부위들(6a, 6b)의 상이한 광 강도들(Ia, Ib)을 상이한 칩들(1a, 1b)의 위치들과 정렬시키도록 프로그램된다. 예를 들어, 콘트롤러(15)는 칩들(1a, 1b)의 개별 크기들에 따라서 필터 영역들(7a, 7b)의 투과 계수들(Ta, Tb)을 제어하도록 구성된다.
일 실시예에서, 콘트롤러(15)는 조명되는 면적당 상대적으로 높은 열용량을 갖는 칩(1b), 예를 들어 상대적으로 두꺼운 칩을 위하여 의도된, 광 펄스(6)의 부분(6b)을 위한 상대적으로 높은 광 강도(Ib)를 설정하도록 프로그램된다. 다른 또는 추가적인 실시예에서, 콘트롤러(15)는 조명되는 면적당 상대적으로 낮은 열용량을 갖는 칩(1a), 예를 들어 상대적으로 얇은 칩을 위하여 의도된, 광 펄스(6)의 부분(6a)을 위한 상대적으로 낮은 광 강도(Ia)를 설정하도록 프로그램된다. 예를 들어 만일 어떤 칩의 모든 치수들이 커진다면, 받아들여지는 빛의 양은 그 칩의 (상부) 표면적에 있어서 2차식으로 증가할 수 있고, 이 때 열용량은 그 칩의 체적에 있어서 3차식으로 증가할 수 있다. 일 실시예에서, 콘트롤러(15)는 상대적으로 대형 크기의 칩(1b)을 위하여 의도된, 광 펄스(6)의 부분(6b)을 위한 상대적으로 높은 투과 계수(Tb)와, 상대적으로 소형 크기의 칩(1a)을 위하여 의도된, 광 펄스(6)의 부분(6a)을 위한 상대적으로 낮은 투과 계수(Ta)를 설정하도록 프로그램된다.
일 실시예에서, 기판 핸들러(4)는 빛(6a, 6b)이 칩들(1a, 1b)에 가해지는 동안에 기판(3)의 움직임을 정지 또는 감속시키도록 구성된다.
일 실시예에서, 상기 칩 배치 기구는 칩들(1a, 1b)이 기판(3)에 솔더링되기 전에 칩들(1a, 1b)을 공급하도록 구성된 칩 배치 유닛(11)을 포함한다. 다른 또는 추가적인 실시예에서, 상기 칩 배치 유닛(11)은 칩(1)들을 기판(3) 상으로 배치시키도록 구성된 집음 및 배치 기구(pick and place device)를 포함한다. 한 다른 칩 배치 기구들이 사용될 수도 있다.
일 실시예에서 상기 칩 배치 기구는 기판(3) 상의 칩들(1a, 1b)의 위치 및/또는 크기를 검출하도록 구성된 칩 센서(12)를 포함한다. 다른 또는 추가적인 실시예에서, 상기 칩 센서(12)는 카메라를 포함한다. 다른 센서들이 사용될 수도 있다.
일 실시예에서 상기 장치는 칩들(1a, 1b)이 솔더링 재료(2)를 사이에 두고 기판(3) 상에 배치되기 이전에 칩들(1a, 1b) 및/또는 기판(3)에 솔더링 재료(2)를 가하도록 구성된 솔더링 공급 유닛(9)을 포함한다. 예를 들어 솔더링 공급 유닛(9)은 블레이드 코팅 기구(blade coating device) 및/또는 스텐셀 기구(stencilling device)를 포함한다.
일 실시예에서, 상기 장치는 솔더링 재료(2)가 가해지기 전에 기판(3)에 도전성 트랙들을 적용, 예를 들어 프린팅하도록 구성된 트랙 적용 유닛(10)을 포함하는데, 사용시 칩들(1a, 1b)들은 상기 트랙들에 전기적으로 연결된다.
도 7b 에는 롤-투-롤 제조 공정에서 칩들의 솔더링을 위한 장치의 일 실시예가 도시되어 있는데, 상기 장치는 칩들을 기판에 전달하기 위한 칩 캐리어(8)를 포함한다. 일 실시예에서는, 칩 캐리어(8) 및/또는 마스킹 기구(7)가 유연성 포일로 이루어진다. 일 실시예에서, 칩 캐리어(8) 및/또는 마스킹 기구(7)는 기판(3)과 동기화되어 움직이도록 구성된다. 일 실시예에서, 플래쉬 램프(5)는 상이한 크기 또는 다른 열 특성을 가질 수 있는 복수의 칩들(1a, 1b)들을 전달 및 솔더링하기 위한 단일의 펄스(6)을 전달하도록 구성된다.
여기에서는 명확하고 간결한 설명을 위해서 본 발명의 특징들이 동일 또는 별도의 실시예에서 부분적으로 설명되었으나, 본 발명의 범위는 설명된 특징들의 일부 또는 전부를 조합하여 포함하는 실시예를 포괄할 수 있다는 것이 이해될 것이다. 예를 들어, 도 7a 및 도 7b 를 참조로 하여 설명된 기구들이 롤-투-롤 공정이 아닌 다른 실시예에서도 사용될 수 있다는 것은 명백하다. 예를 들어, 콘트롤러(15)는 고정된 기판 상에 대한 칩들의 배치를 통제하기 위하여 사용될 수도 있다. 또한, 여기에서 설명된 다른 기구들(10, 9, 11, 12)도, 여기에서 설명된 콘트롤러(15)의 공통된 또는 별개인 제어 하에서, 단독 또는 임의의 조합으로 다른 실시예들에도 적용될 수 있다. 상기 콘트롤러는 상기 실시예들 중 임의의 것을 참조로 하여 여기에서 설명된 방법들에 따라서, 작동 단계들을 수행함을 가능하게 하는 소프트웨어로 프로그램될 수 있다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는, 본 발명의 장점들을 가지며 유사한 기능 및 결과를 발생시키는 다른 조합도 용이하게 달성할 수 있을 것이다. 예를 들어 전자 부품들 및 기계 부품들은 하나 이상의 대안적인 부품으로 조합되거나 또는 분할될 수 있다. 여기에서 도시 및 설명된 실시예들의 다양한 구성요소들은, 예를 들어 칩들의 신속하고 신뢰성있는 솔더링 및/또는 칩의 무접촉식 전달과 같은 소정의 장점들을 제공한다. 물론, 상기 실시예들 또는 방법들 중 하나 이상의 다른 하나 이상의 실시예 또는 방법과 조합됨으로써, 설계 및 장점들을 찾고 매칭시킴에 있어서의 추가적인 개선도 제공할 수 있다는 점이 이해되어야 할 것이다. 본 발명은 롤-투-롤 공정에 특정의 장점들을 제공하지만, 일반적으로는 칩들이 솔더링되는 임의의 적용예에도 적용될 수 있다는 점이 이해되어야 할 것이다.
마지막으로, 상기 설명은 본 발명의 시스템 및/또는 방법을 단지 예시적으로 설명하기 위하여 의도된 것일 뿐이므로, 첨부된 청구범위가 임의의 특정 실시예 또는 실시예들에만 국한되는 것으로 추정되어서는 안 될 것이다. 따라서 발명의 설명 및 도면들은 예시적인 것으로서 간주되어야 하고, 첨부된 청구범위를 제한하는 것으로 의도된 것이 아니다. 청구범위의 해석에 있어서는, "포함"이라는 표현이 주어진 청구항에 기재된 것이 아닌 다른 구성요소나 작용의 존재를 배제하지 않는다는 점이 이해되어야 하며; 어떤 구성요소가 단수형태로 기재되었다고 해서 해당 구성요소가 복수형태로 존재할 수 있다는 점이 배제되어서는 안 되고; 청구범위에 기재된 임의의 참조부호는 그 범위를 제한하는 것이 아니며; 다수의 "수단"은 동일 또는 상이한 항목(들) 또는 구현된 구조 또는 기능에 의해서 특정될 수 있고; 이들과 관련하여 개시된 기구들 또는 부분들은 따로 기재되지 않은 한 다른 부분들로 분할 또는 다른 부분들과 함께 조합될 수 있다. 소정의 수단들이 상호 상이한 청구항들에 기재되어 있다는 사실이, 그 수단들의 조합이 유리하게 이용될 수 없다는 것을 의미하지는 않는다. 특히, 청구항들의 모든 실시가능한 조합이 내재적으로 설명된 것으로 고려되어야 할 것이다.

Claims (15)

  1. 기판(3)에 칩들(chips; 1a, 1b)을 솔더링(soldering)하기 위한 솔더링 방법으로서, 상기 솔더링 방법은:
    상이한 열 특성(heating properties; C1, C2)을 가진 2 또는 2 보다 많은 상이한 칩들(1a, 1b)과 기판(3)을 제공하는 단계로서, 상기 칩들(1a, 1b)과 기판(3) 사이에는 솔더링 재료(2)가 배치되는, 단계; 및
    상기 칩들(1a, 1b)들의 가열을 위한 광 펄스(light pulse; 6)를 발생시키는 플래쉬 램프(flash lamp; 5)를 제공하는 단계로서, 상기 솔더링 재료(2)는 가열된 칩들(1a, 1b)과의 접촉에 의해서 적어도 용융되는, 단계;를 포함하고,
    상기 플래쉬 램프(5)와 칩들(1a, 1b) 사이에 마스킹 기구(masking device; 7)가 배치되어, 마스킹 기구(7)를 통과하는 광 펄스(6)의 상이한 부위들(areas; 6a, 6b)에서 상이한 광 강도들(light intensities; Ia, Ib)이 유발됨으로써, 상기 상이한 열 특성들(C1, C2)을 적어도 부분적으로 보상하기 위한 상이한 광 강도들(Ia, Ib)로 상기 칩들(1a, 1b)이 가열되어, 상기 광 펄스(6)에 의한 가열의 결과로서 상기 칩들 간의 온도 스프레드(spread in temperature)가 감소되는, 솔더링 방법.
  2. 제1항에 있어서,
    상기 마스킹 기구(7)는 칩들(1a, 1b)로 광 펄스(6)를 선택적으로 투과시키는 마스크 패턴(7a, 7b, 7c)을 포함하고,
    상기 마스크 패턴(7a, 7b, 7c)은: 기판(3)과 제1 칩(1a) 사이의 솔더링 재료(2)를 용융시키기 위하여 제1 칩(1a)에 제1 광 강도(Ia)를 가진 광 펄스(6)의 제1 부위(6a)의 빛을 투과시키는 제1 투과 계수(Ta)를 가진 제1 필터 영역(7a);과 기판(3)과 제2 칩(1b) 사이의 솔더링 재료(2)를 용융시키기 위하여 제2 칩(1b)에 제2 광 강도(Ib)을 가진 광 펄스(6)의 제2 부위(6b)의 빛을 투과시키는 제2 투과 계수(Tb)를 가진 제2 필터 영역(7b);을 포함하며,
    상이한 광 강도들(Ia, Ib)로 칩들(1a, 1b)을 동시에 조사하기 위하여, 상기 제1 투과 계수(Ta)는 제2 투과 계수(Tb)와 상이한, 솔더링 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 광 펄스(6)의 투과광(transmitted light)은 칩들(1a, 1b)과 기판(3) 사이에 솔더링 재료(2)가 배치되어 있는 동안에 상기 칩들(1a, 1b)로 투사(project)됨으로써 칩들(1a, 1b)을 가열하고, 가열된 칩들(1a, 1b)로 인하여 솔더링 재료(2)의 적어도 부분적인 용융이 유발되어서 칩들(1a, 1b)이 기판(3)에 부착되는, 솔더링 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 솔더링 방법은 칩들(1a, 1b)을 분리가능하게 보유하는 칩 캐리어(chip carrier; 8)를 제공하는 단계를 포함하고,
    상기 칩 캐리어(8)는 기판(3)과 플래쉬 램프(5) 사이에 배치되며, 칩들(1a, 1b)은 기판(3) 상에 배치되기 전에 기판(3) 위에서 칩 캐리어(8)에 의해 보유되고,
    상기 마스킹 기구(7)에 의해 투과된 광 펄스(6)의 빛이 상기 칩 캐리어(8)에 의해 보유된 칩들(1a, 1b)에 투사됨으로써 칩들(1a, 1b)이 가열되며, 상기 칩들(1a, 1b)은 상기 가열에 의해서 칩 캐리어(8)로부터 분리되어 기판(3)으로 전달되고,
    가열된 칩들(1a, 1b)로 인하여 상기 기판(3)과 칩들(1a, 1b) 사이의 솔더링 재료(2)가 적어도 부분적으로 용융됨이 유발됨으로써, 칩들(1a, 1b)이 기판(3)에 부착되는, 솔더링 방법.
  5. 제4항에 있어서,
    상기 광 펄스(6)의 투과광이 칩들(1a, 1b)과 칩 캐리어(8) 사이의 재료의 분해(decomposition)를 유발함으로써 칩들(1a, 1b)이 칩 캐리어(8)로부터 분리됨이 유발되고, 상기 광 펄스(6)의 투과광은 칩들(1a, 1b)을 기판(3)과 칩 캐리어(8) 사이의 거리에 걸쳐 이동하는 동안에 칩들(1a, 1b)에 대해 계속적으로 조사되며, 상기 광 펄스(6)의 투과광은 칩들(1a, 1b)이 솔더링 재료(2)를 사이에 두고 기판(3) 상에 배치되는 때에 칩들(1a, 1b)에 대해 계속적으로 조사되는, 솔더링 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 기판(3)은 유연성 포일(flexible foil)을 포함하고, 기판 핸들러(substrate handler)(4)는 상기 유연성 포일을 취급(handle)하는 롤(roll)들을 포함하는, 솔더링 방법.
  7. 상이한 열 특성들(C1, C2)을 가진 상이한 칩들(1a, 1b)을 기판(3)에 솔더링하기 위한 솔더링 장치로서, 상기 솔더링 장치는:
    기판(3)의 위치를 결정하는 기판 핸들러(4);
    상기 기판(3)에 대한 칩들(1a, 1b)의 위치를 결정하는 칩 배치 기구(chip location device; 11);
    칩들(1a, 1b)의 가열을 위하여 칩들(1a, 1b)에 광 펄스(6)를 전달하는 플래쉬 램프(5);
    상기 칩들(1a, 1b)과 플래쉬 램프(5) 사이에 배치된 마스킹 기구(7)로서, 상이한 열 특성들(C1, C2)을 가진 상기 칩들(1a, 1b)을 상이한 광 강도들(Ia, Ib)로 가열하기 위하여, 마스킹 기구(7)를 통과하는 광 펄스(6)의 상이한 부위들(6a, 6b)에서 상이한 광 강도들(Ia, Ib)을 유발하는, 마스킹 기구(7);를 포함하는, 솔더링 장치.
  8. 제7항에 있어서,
    상기 마스킹 기구(7)는 칩들(1a, 1b)로 광 펄스(6)를 선택적으로 투과시키는 마스크 패턴(mask pattern; 7a, 7b, 7c)을 포함하고,
    상기 마스크 패턴(7a, 7b, 7c)은:
    기판(3)과 제1 칩(1a) 사이의 솔더링 재료(2)를 용융시키기 위하여, 제1 칩(1a)에 제1 광 강도(Ia)를 가진 광 펄스(6)의 제1 부위(6a)의 빛을 투과시키도록, 제1 투과 계수(first transmission coefficient; Ta)를 가진 제1 필터 영역(7a); 및
    기판(3)과 제2 칩(1b) 사이의 솔더링 재료(2)를 용융시키기 위하여, 제2 칩(1b)에 제2 광 강도(Ib)를 가진 광 펄스(6)의 제2 부위(6b)의 빛을 투과시키도록, 제2 투과 계수(Tb)를 가진 제2 필터 영역(7b);을 포함하고,
    상기 칩들(1a, 1b)을 상이한 광 강도들(Ia, Ib)로 동시에 조사(irradiate)하도록, 상기 제1 투과 계수(Ta)는 상기 제2 투과 계수(Tb)와 상이한, 솔더링 장치.
  9. 제7항 또는 제8항에 있어서,
    상기 솔더링 장치는 칩들(1a, 1b)의 개별 크기에 따라 상기 광 강도들(Ia, Ib)을 가변적으로 조정하는 콘트롤러(15)를 포함하는, 솔더링 장치.
  10. 제7항 또는 제8항에 있어서,
    상기 솔더링 장치는 칩 배치 기구(11), 마스킹 기구(7), 및 기판 핸들러(4) 중 적어도 하나를 제어하는 콘트롤러(15)를 포함하고, 상기 콘트롤러(15)는 상기 광 펄스(6)의 상이한 광 강도들(Ia, Ib)을 가진 상이한 부위들(6a, 6b)을 상기 상이한 칩들(1a, 1b)의 위치들과 정렬시키도록 프로그램된, 솔더링 장치.
  11. 제7항 또는 제8항에 있어서,
    상기 솔더링 장치는 콘트롤러(15)를 포함하고,
    상기 콘트롤러(15)는, 칩의 조명되는 면적당 상대적으로 낮은 열용량(C1)을 갖는 칩(1b)을 위하여 의도된 광 펄스(6)의 부분에 대해서 상대적으로 낮은 광 강도(Ib)를 설정하도록, 그리고 칩의 조명되는 면적당 상대적으로 높은 열용량(C2)을 갖는 칩(1a)을 위하여 의도된 광 펄스(6)의 부분에 대해서 상대적으로 높은 광 강도(Ib)를 설정하도록 프로그램되는, 솔더링 장치.
  12. 제7항 또는 제8항에 있어서,
    상기 솔더링 장치는 칩들(1a, 1b)을 분리가능하게 보유하는 칩 캐리어(8)를 포함하고, 상기 칩 캐리어(8)는 기판(3)과 플래쉬 램프(5) 사이에 배치되며, 상기 칩들(1a, 1b)은 기판(3) 상에 배치되기 전에 기판(3) 위에서 칩 캐리어(8)에 의해 보유되고,
    사용시, 마스킹 기구(7)에 의하여 투과된 광 펄스(6)의 빛들은 칩들(1a, 1b)의 가열을 위해 칩 캐리어(8)에 의해 보유된 칩들(1a, 1b) 상으로 투사되며, 상기 칩들(1a, 1b)은 상기 가열에 의하여 칩 캐리어(8)로부터 분리되어 기판(3)으로 전달되고, 가열된 칩들(1a, 1b)로 인하여 기판(3)과 칩들(1a, 1b) 사이의 솔더링 재료(2)의 용융이 유발되어 칩들(1a, 1b)이 기판(3)에 부착되는, 솔더링 장치.
  13. 제12항에 있어서,
    상기 마스킹 기구(7)와 칩 캐리어(8)는 단일체로 통합되는, 솔더링 장치.
  14. 제7항 또는 제8항에 있어서,
    상기 마스킹 기구(7)는 상기 기판(3)에 통합되는, 솔더링 장치.
  15. 제8항에 있어서,
    상기 마스크 패턴(7a, 7b, 7c)은, 제1 광 강도(Ia) 및 제2 광 강도(Ib)와 상이한 제3 광 강도(Ic)를 가진 광 펄스(6)의 제3 부위(6c)의 빛을 투과시키거나 또는 광 펄스(6)의 일부분을 차단시키는 제3 투과 계수(Tc)을 가진 제3 필터 영역(7c)을 포함하는, 솔더링 장치.
KR1020177034474A 2015-04-28 2016-04-26 플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법 KR102485392B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15165482 2015-04-28
EP15165482.9 2015-04-28
PCT/NL2016/050295 WO2016175653A2 (en) 2015-04-28 2016-04-26 Apparatus and method for soldering chips

Publications (2)

Publication Number Publication Date
KR20180005198A KR20180005198A (ko) 2018-01-15
KR102485392B1 true KR102485392B1 (ko) 2023-01-05

Family

ID=53016519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177034474A KR102485392B1 (ko) 2015-04-28 2016-04-26 플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법

Country Status (6)

Country Link
US (1) US10304797B2 (ko)
EP (1) EP3289606A2 (ko)
JP (1) JP6726215B2 (ko)
KR (1) KR102485392B1 (ko)
CN (1) CN107690697B (ko)
WO (1) WO2016175653A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
EP3469635B1 (de) * 2017-01-26 2020-09-09 Gross, Leander Kilian Verfahren und vorrichtung zum trennen verschiedener materialschichten eines verbundbauteils
JP7118463B2 (ja) * 2018-01-19 2022-08-16 エヌシーシー ナノ， エルエルシー 熱的に脆弱な基板上ではんだペーストを硬化させるための方法
US11362060B2 (en) 2019-01-25 2022-06-14 Epistar Corporation Method and structure for die bonding using energy beam
KR102659865B1 (ko) 2019-03-29 2024-04-24 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
US12041728B2 (en) 2019-08-05 2024-07-16 Apple Inc. Selective soldering with photonic soldering technology
US20210043597A1 (en) * 2019-08-05 2021-02-11 Apple Inc. Selective Soldering with Photonic Soldering Technology
TWI811784B (zh) * 2019-08-05 2023-08-11 美商蘋果公司 使用光子焊接技術之電子總成及其組裝方法
KR102369108B1 (ko) * 2020-04-22 2022-03-02 주식회사 아큐레이저 기판에 배치된 디바이스 모듈 처리 장치
WO2021251985A1 (en) * 2020-06-12 2021-12-16 Ncc Nano, Llc Method for connecting surface-mount electronic components to a circuit board
WO2024138408A1 (zh) * 2022-12-28 2024-07-04 厦门市芯颖显示科技有限公司 转移基板和转移方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004223578A (ja) 2003-01-23 2004-08-12 Sharp Corp リフロー半田付け装置
US20060060979A1 (en) 2004-09-22 2006-03-23 Frutschy Kristopher J Radiant energy heating for die attach
US20060264022A1 (en) 2005-05-17 2006-11-23 Takahiro Sugimura Semiconductor device
KR100820741B1 (ko) 2007-03-30 2008-04-11 삼성전자주식회사 전자부품의 본딩장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296092A (ja) * 1991-03-26 1992-10-20 Matsushita Electric Ind Co Ltd リフロー装置
US5685939A (en) * 1995-03-10 1997-11-11 Minnesota Mining And Manufacturing Company Process for making a Z-axis adhesive and establishing electrical interconnection therewith
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
JP4147962B2 (ja) 2003-02-07 2008-09-10 株式会社デンソー マルチチップモジュールの実装構造及びマルチチップモジュールの製造方法並びにマルチチップモジュール上の部品の取外し方法
GB2404280B (en) * 2003-07-03 2006-09-27 Xsil Technology Ltd Die bonding
JP2005322719A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 発光素子ダイボンディング加熱装置および発光素子ダイボンディング装置
CN102569543B (zh) * 2010-12-30 2015-09-02 比亚迪股份有限公司 一种发光二极管芯片的制作方法
JP5813552B2 (ja) 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法
JP6032637B2 (ja) * 2012-07-05 2016-11-30 パナソニックＩｐマネジメント株式会社 部品実装基板の製造システム及び製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004223578A (ja) 2003-01-23 2004-08-12 Sharp Corp リフロー半田付け装置
US20060060979A1 (en) 2004-09-22 2006-03-23 Frutschy Kristopher J Radiant energy heating for die attach
US20060264022A1 (en) 2005-05-17 2006-11-23 Takahiro Sugimura Semiconductor device
KR100820741B1 (ko) 2007-03-30 2008-04-11 삼성전자주식회사 전자부품의 본딩장치

Also Published As

Publication number Publication date
EP3289606A2 (en) 2018-03-07
JP6726215B2 (ja) 2020-07-22
US10304797B2 (en) 2019-05-28
CN107690697B (zh) 2021-09-07
CN107690697A (zh) 2018-02-13
KR20180005198A (ko) 2018-01-15
WO2016175653A2 (en) 2016-11-03
JP2018518045A (ja) 2018-07-05
US20190027461A1 (en) 2019-01-24
WO2016175653A3 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
KR102485392B1 (ko) 플래쉬 램프 및 마스크를 이용하여 복수의 칩을 솔더링하기 위한 장치 및 방법
KR102482399B1 (ko) 플래쉬 램프를 이용하여 칩들을 무접촉 방식으로 전달하고 솔더링하기 위한 장치 및 방법
JP2022533844A (ja) 部品の光誘起型の選択的転写
EP3491665B1 (en) Method for bonding a chip to a substrate
JP6916397B2 (ja) マルチビームレーザーデボンディング装置
US20090025972A1 (en) Solder Mounting Structure, Manufacturing Method and Apparatus of the Solder Mounting Structure, Electronic Apparatus, and Wiring Board
Arutinov et al. Photonic flash soldering on flex foils for flexible electronic systems
JP7118463B2 (ja) 熱的に脆弱な基板上ではんだペーストを硬化させるための方法
TW202034413A (zh) 電子部件的回流及返工裝置
JP2013122983A (ja) はんだ供給方法、回路基板の製造方法、はんだ供給装置及びはんだ転写プレート
JPH09199846A (ja) 電子部品実装方法および電子部品実装装置
JPH0548260A (ja) プリント基板
JP2004249301A (ja) 半田付け方法と半田付け装置
JP3589013B2 (ja) ハンダリフロー方法及びハンダリフロー装置
KR20200145187A (ko) 레이저 디본딩 장치의 레이저모듈
KR20210149980A (ko) 솔더 에폭시를 이용한 레이저 본딩 및 디본딩하는 방법
JP2004223578A (ja) リフロー半田付け装置
KR20240037706A (ko) Led 또는 ld를 포함하는 리플로우 장치 및 그에 의한 리플로우 방법
KR20210029344A (ko) 레이저스캐너를 포함한 레이저 리플로우 장치
JP2003060338A (ja) 半導体部品実装装置およびその半導体部品実装方法
JPH0481268A (ja) 光ビームはんだ付け装置
JPH0444390A (ja) レーザ半田付け方法とその装置
JP2004103920A (ja) 光加熱装置及び方法、並びに部品実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant