CN107690697A - 使用闪光灯和掩模来焊接多个芯片的装置和方法 - Google Patents

使用闪光灯和掩模来焊接多个芯片的装置和方法 Download PDF

Info

Publication number
CN107690697A
CN107690697A CN201680032255.3A CN201680032255A CN107690697A CN 107690697 A CN107690697 A CN 107690697A CN 201680032255 A CN201680032255 A CN 201680032255A CN 107690697 A CN107690697 A CN 107690697A
Authority
CN
China
Prior art keywords
chip
substrate
different
light
light pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680032255.3A
Other languages
English (en)
Other versions
CN107690697B (zh
Inventor
加里·阿鲁季诺夫
埃德斯格·康斯坦特·彼得·斯米茨
耶伦·万登布兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Original Assignee
Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO filed Critical Nederlandse Organisatie voor Toegepast Natuurwetenschappelijk Onderzoek TNO
Publication of CN107690697A publication Critical patent/CN107690697A/zh
Application granted granted Critical
Publication of CN107690697B publication Critical patent/CN107690697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/7526—Polychromatic heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

提供基板(3)和具有不同的加热特性(由不同的尺寸(表面积和/或厚度)、热容量(C1，C2)、吸收率、电导率、焊料接合的数目和/或尺寸引起的)的两个或更多个不同的芯片(1a，1b)。在芯片(1a，1b)与基板(3)之间设置有焊料(2)。闪光灯(5)产生用于加热芯片(1a，1b)的光脉冲(6)，其中焊料(2)通过与被加热的芯片(1a，1b)接触而至少部分地熔化。在闪光灯(5)与芯片(1a，1b)之间设置有掩模装置(7)，其在穿过掩模装置(7)的光脉冲(6)的不同区域(6a，6b)中产生不同的光强度，从而利用不同的光强度(Ia，Ib)加热芯片(1a，1b)。这可以补偿不同的加热特性，以减少由于光脉冲(6)的加热而引起的芯片之间的温度散布。在被定位在基板(3)上之前，芯片(1a，1b)可以由设置在闪光灯(5)与基板(3)之间的芯片载体可释放地携载，其中，通过掩模装置(7)透射的光脉冲(6)的光(6a，6b)被投射到由芯片载体保持的芯片(1a，1b)上以加热芯片(1a，1b)，使其从芯片载体释放并将其转移到基板(3)，其中，被加热的芯片(1a，1b)引起芯片(1a，1b)与基板(3)之间的焊料(2)的熔化以将芯片(1a，1b)附接至基板(3)。

Description

使用闪光灯和掩模来焊接多个芯片的装置和方法
技术领域和背景技术
本公开内容涉及焊接，具体地涉及用于将芯片焊接到基板的装置和方法。
原则上，可以将诸如具有晶体管或光电子器件的逻辑功能元件的简单灵活的系统完全印刷在基板(例如，箔或刚性板)上。然而，对于较复杂的系统，需要开发其中印刷电路系统与硅基集成电路或表面贴装器件(SMD)部件(本文中称为芯片部件或简称为“芯片”)组合的混合系统。为了使装置功能化，可能需要将通常具有不同尺寸的多个芯片部件互连到基板上的电路迹线(例如，印刷或蚀刻的铜电路)。这可以例如使用炉回流焊、导电粘合剂接合或面朝上芯片集成来实现。然而，这些工艺被认为是耗时的和/或与具有低的分解温度的低成本箔不兼容。
例如，回流焊通常可以用于使刚性基板上的厚芯片互连。然而，回流焊与低成本的柔性箔和卷对卷(R2R)工艺兼容性差，因为回流焊需要长保持时间地将整个电路板保持在焊料的液相线温度以上。这可能导致使用大型在线式炉(in-line ovens)的耗时过程，通常具有多个循环。长保持时间也可能引起柔性箔自身的变形或劣化或者其有机表面涂层或粘合剂的劣化。甚至不可能使用工业标准的无铅合金在低成本箔(如聚对苯二甲酸乙二醇酯(PET))上进行炉回流焊，因为PET的最高加工温度为约120℃至150℃，远低于这些焊料的液相线温度(>200℃)。
作为可替选方案，例如，可以在相当的焊接时间下使用红外(IR)加热。例如，可以使用红外激光点来顺序地加热每个焊点。然而，在激光点焊接时，小的光点区域可能需要针对每个部件的光点精确定位。此外，在R2R工艺中应用这种技术是具有挑战性的，因为激光点需要对准移动基板上的多个芯片。此外，该工艺可能是耗时的。
作为另一可替选方案，可以使用通过闪光灯的高能光脉冲进行大面积照射。例如，在Electronic Materials Letters，2014年第10卷第6期第1175页至第1183页中Van denEnde等人撰写的文章描述了用于柔性电子系统的柔性箔上的薄芯片的大面积光子闪光焊接。有利的是，当加热脉冲的时间段足够短以避免柔性聚合物基板的扩散加热时，可以在比箔的最高加工温度高的温度下焊接部件。然而，如果(箔)基板和/或部件的光吸收不同，则会导致选择性加热。此外，电子设备通常由多个芯片部件组成。这可能导致不同部件的加热行为的进一步的差异，使得温度和焊接工艺难以控制。
因此，仍然需要芯片到基板的焊接的改进，例如，更快，更可靠，与柔性箔基板、卷对卷工艺以及不同的芯片和/或基板兼容。
发明内容
本公开内容的各方面可以实现为用于将芯片焊接到基板的方法。该方法包括提供基板和通常具有不同的加热特性的两个或更多个不同芯片，上述不同的加热特性由不同的尺寸(表面积和/或厚度)、热容量、吸收率、电导率、焊料接合的数目和/或尺寸等引起。在芯片与基板之间设置有焊料。例如，焊料可以设置在要放置芯片的基板上、设置在芯片的底面处或设置在要放置芯片的基板上和芯片的底面处。该方法包括提供产生用于加热芯片的光脉冲的闪光灯。焊料通过与被加热的芯片接触而至少部分地熔化(焊接)。在闪光灯与芯片之间设置有掩模装置，其在穿过掩模装置的光脉冲的不同区域中产生不同的光强度。利用来自(单个)光脉冲的不同光强加热不同的芯片。
本发明人注意到，当芯片的相应照射区域暴露于相同(均匀)的光强度特别是暴露于单个闪光脉冲时，芯片的不同的加热特性可能引起芯片被不同地加热而例如达到不同的温度。使用不同的光强度(例如每单位面积的功率或能量)可以至少部分地补偿芯片的不同的加热特性，以减少由于光脉冲加热而引起的芯片之间的温度散布。不同的芯片可以例如获得在小的温度范围内的预定温度，以用于以受控的方式熔化与之接触的焊料。将理解的是，本技术具有闪光灯曝光的优点，例如，由于脉冲持续时间和强度，能够相对较快的曝光具有多个部件的大的区域、与柔性箔和卷对卷工艺兼容。此外，通过使用掩模装置，例如，由于改进了对不同芯片加热的控制，该技术可以是可靠的。掩模装置还可以用来防止基板(例如在芯片之间的地方)的曝光。这可以防止对基板的损伤。
通过经由掩模装置的掩模图案向芯片同时发射单个脉冲，多个芯片可以在不同的强度下曝光。例如，掩模图案包括选择性地衰减射向掩模的脉冲的不同区域的滤光器区域。因此，可以实现最高达光脉冲的原始强度的范围内的不同强度。例如，第一强度可以被设定为比第二强度低或高百分之十至百分之九十之间。掩模装置可以跨其表面具有可变的透射或反射，以衰减或以其他方式选择性地使部分光传递到芯片。例如，掩模图案可以具有可变的透射系数、反射系数和/或吸收系数。
掩模装置可以基于反射和/或透射，并且可以包括例如固定或可变的掩模图案。例如，可以通过数字镜(数字镜阵列)或其他可调光学器件的电子控制来实现可变掩模图案。可变掩模图案可以例如通过可以根据控制信号改变其透射系数的像素网格来形成。可变的光强度可以例如通过将多个像素设置为相同的特定透射系数或者通过使用具有组合的不同透射系数的像素的组合来实现。有利地，可以使用像素化掩模来选择性地仅加热芯片的一部分。这可以通过避免损伤芯片的敏感部分或增强芯片(的一部分)例如靠近焊料凸块的热流来优化工艺。例如，可以形成抖动图案(dithered pattern)，其中一些像素完全阻挡光到达芯片(即透射系数为零)，而相邻像素传递光。图案和不同(非零)透射系数的其他组合也是可以的。
因此可以获得适用于不同芯片的焊接的不同光强度。例如，每脉冲传递到芯片的总能量可以被调整到例如由其尺寸和/或材料组成确定的芯片的热容量。例如，当芯片相对薄时，其可以通过以每表面积相同的能量或光强度比相对厚的芯片更快地加热。具有较大表面积的芯片可以接收来自脉冲的更多光，但也可以经由更大的接触面积更快地冷却。为了计算期望的光强度，也可以将芯片的热容量相对于其接收光的表面积标准化。
通过在芯片在其与基板之间具有焊料的情况下定位在基板上时将光脉冲投射到芯片上，可以对芯片进行加热并引起焊料的至少部分熔化以用于将芯片附接到基板。可替选地或附加地，芯片也可以在被转移到目标基板之前首先被设置在芯片载体基板上。有利地，光脉冲可以用于从载体基板释放芯片并加热芯片以进行焊接。例如，芯片可以通过由被加热的芯片引起的芯片载体的材料被分解或烧蚀而从基板释放。芯片也可以当在载体与目标基板之间的半空中时连续加热。如果芯片不与诸如基板的散热器接触，则芯片可以当在半空中时被相对快速地加热，并且可以达到较高的温度。通过调制脉冲的强度，其可以适应于转移的不同阶段，例如，在半空中转移期间强度较小以防止过热。光调制可以例如通过掩模装置和/或闪光灯的控制来实现。
芯片从载体上的转移也可以在没有掩模装置的情况下进行。因此，本公开内容的另一或又一方面提供了一种用于将芯片焊接到基板的方法，该方法包括提供基板和闪光灯，在基板与闪光灯之间存在芯片载体。根据该方法，一个或更多个芯片在芯片载体的面向基板的一侧附接到芯片载体。闪光灯被提供以产生用于加热芯片的光脉冲。芯片的加热引起芯片从芯片载体朝向基板释放。有利地，该方法可以提供一个或更多个芯片到基板的非接触式转移。
另外并且协同地，通过在芯片与基板之间设置焊料，芯片可以在转移之后被自动焊接。另外并且协同地，通过在闪光灯与载体之间设置掩模装置，具有不同的加热特性的芯片可以在对焊接温度的改善控制下同时且非接触地转移。掩模装置和芯片载体可以是分开的或集成的，例如，在附接有芯片的不同区域具有不同透射特性的单箔中。此外，通过使用透明的芯片载体，可以通过透过芯片载体的光脉冲来加热芯片。掩模装置可以放置在闪光灯和芯片之间，例如，用于至少部分地阻挡部分光脉冲直接辐射芯片周围的基板或用于根据一个或更多个芯片的加热特性来衰减脉冲。掩模装置也可以集成为芯片载体的一部分，例如，作为保持芯片的柔性箔上的图案。可替选地或附加地，掩模装置可以集成在目标基板中，例如，部件被安装/焊接在封装器件或基板内，其中基板本身的透射布局用作掩模图案。
本公开内容的各方面还可以实现为用于将具有不同的加热特性的芯片焊接到基板的装置。该装置包括被配置成确定基板的位置的基板操纵器。芯片定位装置被配置成确定芯片相对于基板的位置。闪光灯被配置成向芯片释放光脉冲用于加热芯片。掩模装置在使用时设置在闪光灯与芯片之间并且被配置成在穿过掩模装置的光脉冲的不同区域中产生不同的光强度，用于利用不同的光强度加热具有不同的加热特性的芯片。该装置可以例如用于执行本文中描述的方法，并且本文中描述的方法可以通过该装置实现。例如，可以使用控制器根据本文所述的方法来控制装置的一个或更多个部分。因此，该装置可以被控制成使得不同的光强度可以至少部分地补偿芯片的不同的加热特性，以减少由于光脉冲加热而引起的芯片之间的温度散布。
掩模装置可以例如包括具有不同滤光器区域的掩模图案。例如，具有不同光学特性的两个、三个或更多个滤光器区域可被设置成用于在至少部分地阻挡否则会辐射芯片之间的基板的光的情况下选择性地用不同的光强度加热两个或更多个芯片。例如，不同的滤光器区域可以包括不同的透射系数、反射系数和/或吸收系数。光可以例如经由通过掩模透射或通过从掩模反射来到达芯片。掩模图案区域可以例如通过闪光灯与掩模之间的可选照射光学器件均匀照射。该装置还可以包括可选的投射光学器件以将掩模图案成像到芯片上。可替选地，可以将掩模放置成靠近基板和/或使用相对准直的光束来投射掩模的图案而不需要其他光学器件。经投射的图案可以包括例如三个或更多个不同的光强度，即针对两个不同芯片的至少两个不同的强度和针对周围基板的第三强度。
芯片定位装置可以被配置成确定芯片例如相对于基板和/或掩模装置的位置。例如，芯片定位装置可以通过将芯片放置在预定位置或其他已知位置来确定位置。可替选地或另外地，芯片传感器例如相机可以用来检测和确定芯片的位置。芯片的尺寸也可以在放置的同时确定或者通过传感器检测例如使用相机来确定。因此，可以根据芯片的位置和尺寸来控制由掩模图案确定的光的位置和强度。控制器可以使芯片的位置与经投射的掩模图案的强度同步。例如，控制器可以根据芯片的相应尺寸来控制掩模滤光器区域的透射系数。例如，通过为旨在用于相对较薄尺寸的芯片的光脉冲的一部分设定相对较低的光强度，可以将芯片加热到与由相对较高的光强度辐射的相对较厚的芯片的温度相同的温度。
例如，可以在被光脉冲照射之前通过芯片提供单元(例如拾取和放置装置)将芯片定位在基板上，其中焊料位于芯片与基板之间。可替选地，可以通过照射芯片载体箔来放置芯片，芯片载体箔将芯片释放在基板上，同时加热芯片以进行焊接。通过另外地使用掩模装置，可以将具有不同的加热特性(例如不同尺寸)的芯片从载体非接触地转移到目标基板。掩模装置和芯片载体可以是单独的装置或集成为单件，例如，包括在柔性箔中。芯片载体和/或掩模装置可以例如在卷到卷工艺中与基板同步移动，以在保持基板移动的同时将芯片放置在预定的位置。可替选地或附加地，当将光施加到芯片上时，基板操纵器可以减慢或停止基板的移动。
该装置可以包括焊料提供单元，其在芯片被放置在基板上之前将焊料涂敷到基板和/或芯片上，焊料在芯片与基板之间。例如，可以使用刀片涂布装置和/或模印装置来将焊料例如焊料凸块涂敷到基板上的要放置芯片的传导迹线。该装置可以包括迹线施加单元，例如在涂敷焊料之前将传导迹线施加到基板的印刷装置。可替选地或另外地，基板也可以被提供有已经形成的迹线。
附图说明
根据下面的描述、所附权利要求书和附图将更好地理解本公开内容的装置、系统和方法的这些特征、方面和优点以及其他特征、方面和优点，其中：
图1A和图1B示意性地示出了用于将芯片焊接到基板上的实施方式；
图2A和图2B示意性地示出了通过像素化掩模来焊接芯片的实施方式；
图3A和图3B示意性地示出了包括掩模的芯片转移和焊接的实施方式的两个步骤；
图4A和图4B类似于图3，其中芯片载体和掩模是单件；
图5A和图5B类似于图3和图4，其中芯片载体和掩模被另外的集成；
图6A和图6B示意性地示出了用于芯片转移和焊接的实施方式的两个步骤
图7A和图7B示意性地示出了使用卷对卷工艺将芯片焊接到基板上的阶段的实施方式。
具体实施方式
在一些情况下，可省略公知的装置和方法的详细描述，以便不模糊本系统和方法的描述。用于描述特定实施方式的术语不旨在限制本发明。如本文所用，除非上下文另外明确指出，否则单数形式旨在也包括复数形式。术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。应当理解，术语“包含”和/或“包括”规定所述特征的存在，但不排除存在或添加一个或更多个其他特征。还应理解，除非另外说明，否则当方法的特定步骤被称为在另一个步骤之后时，其可以直接跟随所述另一步骤，或者可在进行特定步骤之前进行一个或更多个中间步骤。同样应当理解，除非另外说明，否则当描述结构或部件之间的连接时，该连接可直接建立或者通过中间结构或部件来建立。
示例性实施方式的描述旨在结合附图来阅读，附图应视为整个书面描述的一部分。在附图中，为了清楚起见，系统、部件、层和区域的绝对尺寸和相对尺寸可放大。可参考本发明的可能理想的实施方式和中间结构的示意图和/或截面图来描述实施方式。在说明书和附图中，相同的数字始终表示相同的要素。相关术语及其派生词应解释为指代随后所述的或如所讨论的图中所示的方向。除非另外说明，否则这些相关术语是为了方便描述，并且不要求系统以特定方向构建或操作。
图1A示意性地示出了用于将芯片1a和1b焊接到基板3的装置和方法的实施方式，其中，芯片1a和1b分别具有不同的加热特性C1和C2。
根据一个实施方式，该装置包括被配置成确定基板3和/或芯片1a、1b的位置的基板操纵器4。在一个实施方式中，该装置包括被配置成确定芯片1a、1b相对于基板3的位置的芯片定位装置(此处未示出)。在一个实施方式中，该装置包括被配置成向芯片1a、1b释放光脉冲6以加热芯片1a、1b的光源5。优选地，使用毫秒级光脉冲。最优选地，光源是闪光灯，例如，(脉冲式)氙气闪光灯。典型的脉冲可以例如在0.5ms至10ms之间的脉冲时间内传递1J/cm2至20J/cm2之间的总能量。例如，可以使用例如脉冲长度为2ms且脉冲强度为10J/cm2的氙气闪光灯或其他高强度闪光灯。
闪光灯(也称为闪光管)通常包括电弧灯，其被配置成在短时间内产生强烈的(非相干的)光，例如具有在500微秒至20毫秒之间的脉冲长度的光脉冲。也可以是更短或更长的脉冲。例如，闪光管由其任一端带有电极并填充气体的一段玻璃管制成，当被触发时，上述气体电离且传导高压脉冲以产生光。例如，可以使用氙气闪光灯产生足以辐射芯片表面并且例如通过经由芯片传导的热使与芯片接触的焊料至少部分地熔化的高的光强度。在一个实施方式中，使用椭圆形或抛物形镜来形成例如准直的光脉冲。
在一个实施方式中，该装置包括掩模装置7，掩模装置7设置在闪光灯5与芯片1a、1b之间使用并且被配置成在穿过掩模装置7的光脉冲6的不同区域6a、6b中产生不同的光强度Ia、Ib以用于以不同的光强度Ia、Ib加热具有不同尺寸的芯片1a、1b。例如，光强度Ia和Ib相差至少百分之五、至少百分之十、至少百分之二十、至少百分之五十(即，一个强度是另一强度的两倍)，或甚至更多。例如，在一个实施方式中，高强度脉冲氙气闪光灯与(光刻)掩模组合地使用以对射向(impinging)芯片的光脉冲进行图案化。
根据另一或又一实施方式，该方法包括提供基板3和具有不同尺寸的两个或更多个芯片1a、1b。在芯片1a、1b与基板3之间设置有例如预先涂敷到基板3上的传导迹线上的焊料2。闪光灯5产生用于加热芯片1a、1b的光脉冲6，其中焊料2通过与被加热的芯片1a、1b接触而至少部分地熔化。在一个实施方式中，在闪光灯5与芯片1a、1b之间设置有掩模装置7，其在穿过掩模装置7的光脉冲6的不同区域6a、6b中产生不同的光强度Ia、Ib，从而利用不同的光强度Ia、Ib加热具有不同的尺寸的芯片1a、1b。
光脉冲6经由掩模装置7的掩模图案7a、7b、7c同时透射到芯片1a、1b。例如，掩模图案7a、7b、7c包括将光脉冲6的具有第一光强度Ia的第一部分6a传递到第一芯片1a的第一滤光器区域7a；以及将光脉冲6的具有第二光强度Ib的第二部分6b传递到第二芯片1b的第二滤光器区域7b，其中，第一光强度Ia与第二光强度Ib不同。光强度是针对例如接收光脉冲部分的芯片表面的每单位面积测量的。
在一个实施方式中，第一芯片1a具有第一热容量Ca，并且第二芯片1b具有与第一热容量Ca不同的第二热容量Cb。例如在所示实施方式中，第一芯片1a比第二芯片1b薄。物体的热容量被定义为例如传递到该物体的热能的量与所产生的物体温度升高的比率。对于较大的物体或含有较大比热容(每单位质量)或体积热容量(每单位体积)的物体，热容量可能较大。优选地，不同的光强度Ia、Ib至少部分地补偿热容量C1、C2的差异或不同芯片1a、1b之间的加热特性的其他差异，以减小由光脉冲6加热的芯片的温度散布。
在一个示例中，具有不同厚度和表面积的两个部件可能需要不同的用于焊接部件的输入能量。例如，较低的厚度和表面可能引起低的热容量，导致每个输入能量单元相对高的温度增加，相对地，对于焊接相应的接合点，减少的焊接接合数目可能需要较低的输入能量。使用带有相应透射滤光器的掩模，可以局部调整曝光通量，从而允许用单个脉冲焊接不同的芯片。滤光器可以是例如具有固定的或可配置的透射率。
在一个实施方式中，该装置包括可选的照射光学器件(未示出)，其被配置成通过掩模图案7a、7b、7c均匀地照射掩模装置7的区域。在另一或又一实施方式中，该装置包括可选的投射光学器件(未示出)，其被配置成将掩模图案7a、7b、7c的图像投射到芯片1a、1b上。在所示的实施方式中，光脉冲6的透射光6a、6b被投射到芯片1a、1b上，由此加热芯片1a、1b，芯片1a、1b位于基板3上，焊料2在芯片1a、1b与基板3之间。被加热的芯片1a、1b可以引起焊料2至少部分熔化以将芯片1a、1b附接至基板3(再固化之后)。
在一个实施方式中，掩模装置7包括被配置成将光脉冲6选择性地透射到芯片1a、1b的掩模图案7a、7b、7c。在另一或又一实施方式中，掩模图案7a、7b、7c包括：具有第一透射系数Ta的第一滤光器区域7a，被配置成将具有第一光强度Ia的光脉冲6的光6a透射到第一芯片1a以熔化在第一芯片1a与基板3之间的焊料2；以及具有第二透射系数Tb的第二滤光器区域7b，被配置成将具有第二光强度Ib的光脉冲6的光6b透射到第二芯片1b以熔化第二芯片1a与基板3之间的焊料2。在另一实施方式中，第一透射系数Ta与第二透射系数Tb不同以用于以不同的光强度Ib、Ib同时辐射芯片1a、1b。透射系数是电磁波(光)中的多少电磁波(光)通过表面或光学元件的量度。例如，可以针对波的幅度或强度来计算透射系数。上述任一者通过取表面或元件透射之后的值与透射之前的值的比来计算。
在一个实施方式中，掩模图案的滤光器区域7a、7b、7c在调整透射系数Ta、Tb方面是可控的。例如，掩模图案7a、7b、7c由可调光学器件(例如，数字镜的网格，和/或偏振光学器件)形成。在一个实施方式中，掩模图案7a、7b、7c包括具有第三透射系数Tc的第三滤光器区域7c，其被配置成基本上阻挡光脉冲6的一部分——例如否则将被直接投射到基板3上的部分。
在一个实施方式中，掩模装置7包括玻璃上的光刻金属。例如，使用铝或铬来以两种、三种或更多种不同的强度改变脉冲的光强度。在一个实施方式中，掩模装置7包括冷却装置(未示出)例如水冷以处理高能量光脉冲的(部分)吸收。
图1B示出类似于图1A的实施方式，但是其中光脉冲6的光6c以第三光强度Ic透射到基板3。在一个实施方式中，第三光强度Ic与第一光强度Ia和第二光强度Ib不同，例如也可以独立于芯片的加热来控制基板的加热。通过在芯片之间的对基板的附加加热，可以减轻仅在芯片的位置处局部加热的影响。可替选地或另外地，基板3和/或基板操纵器4可以对于光6c至少部分透明，因此可以限制加热基板的效果。
图2A示出用于将芯片1a焊接到基板3上的装置，其中，掩模装置7包括带有具有第一透射系数Ta的像素7p的第一滤光器区域7a，以将光脉冲6的具有第一光强度Ia的光6a透射到第一芯片1a。
图2B示出用于将芯片1a焊接到基板3上的装置，其中，将光脉冲6的一部分6a透射到芯片1a的滤光器区域7a包括具有不同透射系数的多个像素7p，其中，第一光强度Ia通过由具有不同透射系数的像素7p透射的组合光强度来确定。例如，可以使用像素的抖动图案来降低射向芯片1a的光6a的总体强度或平均强度Ia。
图3示意性地示出用于将芯片1a、1b焊接到基板3的另一或又一实施方式。
根据该实施方式，芯片载体8被配置成可释放地携载芯片1a、1b。在使用时，芯片载体8设置在闪光灯5与基板3之间。在芯片1a、1b被定位在基板3上之前，芯片1a、1b被在基板3上方的芯片载体8携载。通过掩模装置7透射的光脉冲6的光6a、6b被投射到由芯片载体8保持的芯片6a、6b上，由此加热芯片1a、1b。芯片6a、6b通过加热被从芯片载体8释放并转移到基板3，得到图3B所示的配置。类似于例如参照图1所描述的，被加热的芯片1a、1b使得在芯片1a、1b与基板3之间的焊料2至少部分地熔化，用于将芯片1a、1b附接至基板3。
在一个实施方式中，光脉冲6的透射光6a、6b引起在芯片载体8与芯片1a、1b之间的材料的分解例如烧蚀，从而从芯片载体8释放芯片1a、1b。在另一或又一实施方式中，在芯片1a、1b在芯片载体8与基板3之间的一段距离上传送时，光脉冲6的透射光6a、6b继续辐射芯片1a、1b。在另一或又一实施方式中，当芯片1a、1b位于基板3上时，光脉冲6的透射光6a、6b继续辐射芯片1a、1b，焊料2在芯片1a、1b与基板3之间。
在一个实施方式中，芯片载体8包括具有牺牲粘合剂层的透明聚合物膜或透明玻璃基板。例如，芯片载体8包括其上通常放置有硅晶片的所谓“标准(蓝色)透明聚合物膜”。这意味着原则上这些切割晶片的制造商不必改变其工艺。也可以使用其他芯片载体基板，例如，所谓的“紫粘合剂带”。在一个实施方式中，使用小于50微米厚的薄(例如硅)芯片来促进从顶部到基部的热传递以便焊接。
图4A和图4B示意性地示出了与图3A和图3B类似的另一个实施方式，但是其中，掩模装置7和芯片载体8集成为单件。例如，如图所示，掩模装置7可以由芯片载体8的顶部上的层形成。在一个实施方式中，芯片载体8和/或掩模装置7被包括在柔性箔中，例如对附接芯片的不同区域具有不同的透射率。
图5A和图5B示意性地示出与图4A和图4B类似的另一实施方式，但是其中，掩模装置7的滤光器区域7a和7b集成在形成携载基板8的层中。在一个实施方式中，掩模装置7包括具有附接有芯片1b的较不透明区域7b的透明箔。例如，区域7a可以是透明的，以向第一芯片7a提供脉冲的全部强度，并且区域7b可以是部分不透明或半透明的，以衰减射向例如每照射区域具有较低的热容量的第二芯片的脉冲6的光。
图6A和图6B示意性地示出用于将芯片1a焊接到基板3的方法。该方法包括提供基板3和闪光灯5，在基板3与闪光灯5之间存在芯片载体8。在芯片载体8的面向基板3的一侧将一个或更多个芯片1a附接到芯片载体8。该方法包括提供产生用于加热芯片1a的光脉冲6的闪光灯5。芯片1a的加热使得芯片1a从芯片载体8朝向基板3释放。
在一个实施方式中，在芯片1a与基板3之间设置有焊料2，其中焊料2通过与被加热的芯片1a接触而至少部分地熔化，用于将芯片1a附接至基板3。例如，焊料可以被涂敷到基板上的电子迹线、涂敷到芯片或涂敷到两者。在一个实施方式中，如图所示，芯片1a被通过芯片载体8透射的光脉冲6加热。例如，芯片载体8包括对光脉冲6透明的载体基板。
在一个实施方式中，光脉冲6的通过芯片载体8的透射光6a引起芯片载体8与芯片1a之间的材料的分解，从而从芯片载体8释放芯片1a。在一个实施方式中，当芯片1a在芯片载体8与基板3之间的距离Z上传送时，光脉冲6的透射光6a继续辐射芯片1a。
在一个实施方式中，芯片1a以和/或沿着重力方向朝向基板3至少部分地转移。可替选地或另外地，从芯片载体8释放可以使芯片1a具有朝向基板3的初始速度。例如芯片载体8的材料的分解可能引起发射芯片1a的气体形成。
在一个实施方式中，芯片1a在距基板3至少50微米、优选至少100微米的距离Z处。在更近的距离处，芯片可能在被转移之前意外地接触基板3。在另一或又一实施方式中，芯片1a在距基板3最多1毫米、优选地最多500微米的距离Z处。在更远的距离处，对芯片的定位的控制可能劣化。例如，芯片与目标基板(包括任何传导迹线和/或焊料凸块)之间的间隙为125微米。这可以提供约10微米的对准精度。例如，基板3包括具有十八微米厚的铜迹线和焊料凸块的聚酰亚胺。根据对芯片定位所需的控制量，其他距离也是可以的。距离Z可以在基板3的面对表面和基板8的面对表面之间或者可替选地在(最厚的)芯片的面对表面与基板3上的接触点之间(包括其间的任何焊料)之间测量。在后一种情况下，距离Z是芯片在载体与目标基板之间可以行进的距离的量度。
在一个实施方式中，掩模装置7设置在闪光灯5与芯片1a之间，至少部分地阻挡光脉冲6的一部分直接辐射芯片周围的基板3。如图所示，掩模装置可以集成在芯片载体基板8中，或者与芯片载体基板8分离。
在一个实施方式中，当芯片1a位于基板3上且在芯片1a与基板3之间存在焊料2时，光脉冲6的透射光6a继续辐射芯片1a。在一个实施方式中，光脉冲6的光6a被调制成时间的函数。在另一或又一实施方式中，光调制是由掩模装置7和/或闪光灯5引起的。在另一或又一实施方式中，光6a的光强度在芯片从芯片载体8释放的时刻比在芯片1a在芯片载体8与基板3之间传送的时期高。在另一或又一实施方式中，光6a的光强度在芯片接触焊料2的时刻比在芯片1a在芯片载体8与基板3之间传送的时期高。在另一或又一实施方式中，光6a的光强度在芯片从芯片载体8释放的时刻比在芯片接触基板3上的焊料2的时刻高。
图7A示出了用于在卷对卷制造工艺中芯片的焊接的装置的实施方式。在该实施方式中，基板操纵器4包括辊以操纵可以是柔性的箔基板3。例如，基板可以包括例如包含PET或其他聚酯的聚合物箔。
在一个实施方式中，该装置包括控制器15，其被配置成根据芯片1a、1b的各自尺寸可变地调整光强度Ia、Ib。在一个实施方式中，控制器15被配置成确定来自芯片定位装置11的芯片1a、1b的位置并且控制芯片定位装置11、掩模装置7和/或基板操纵器4。在另一或又一实施方式中，控制器15被编程为使光脉冲6的不同区域6a、6b的不同光强度Ia、Ib与不同芯片1a、1b的位置对准。例如，控制器15被配置成根据芯片1a、1b的各自尺寸来控制滤光器区域7a、7b的透射系数Ta、Tb。
在一个实施方式中，控制器15被编程为针对要用于单位照射区域具有相对高的热容量的芯片1b例如相对厚的芯片的光脉冲6的部分6b设置相对高的光强度Ib。在另一或又一实施方式中，控制器15被编程为针对光脉冲6的旨在用于单位照射区域具有相对低的热容量的芯片1a例如相对薄的芯片的部分6a设置相对低的光强度Ia。例如，如果芯片的所有尺寸都被放大，则所接收的光量可以与芯片的(顶部)表面面积成二次方地增加，而热容量可以随芯片的体积三次幂地增加。在一个实施方式中，控制器15被编程为针对光脉冲6的旨在用于相对较大尺寸的芯片1b的部分6b设置相对较高的透射系数Tb，并且针对要用于相对较小尺寸的芯片1a的光脉冲6的部分6a设置相对较低的透射系数Ta。
在一个实施方式中，基板操纵器4被配置成在将光6a、6b施加到芯片1a、1b时减慢或停止基板3的移动。
在一个实施方式中，芯片定位装置包括芯片提供单元11，芯片提供单元11被配置成在芯片1a、1b被焊接到基板3之前提供芯片1a、1b。在另一或又一实施方式中，芯片提供单元11包括被配置成将芯片1放置在基板3上的拾取和放置装置。还可以使用其他芯片放置装置。
在一个实施方式中，芯片定位装置包括芯片传感器12，芯片传感器12被配置成检测芯片1a、1b在基板3上的位置和/或尺寸。在另一或又一实施方式中，芯片传感器12包括相机。也可以使用其他传感器。
在一个实施方式中，该装置包括焊料提供单元9，焊料提供单元9被配置成在将芯片1a、1b放置在基板3上之前将焊料2涂敷到基板3和/或芯片1a、1b上。例如，焊料提供单元9包括刀片涂布装置和/或模印装置。
在一个实施方式中，该装置包括迹线施加单元10，迹线施加单元10被配置成例如在涂敷焊料2之前将传导迹线施加例如印刷到基板3，其中在使用时，芯片1a、1b电连接至迹线。
图7B示出了用于在卷对卷制造工艺中芯片的焊接的装置的实施方式，该装置包括用于将芯片传递至基板的芯片载体8。在一个实施方式中，其中芯片载体8和/或掩模装置7被包含在柔性箔中。在一个实施方式中，芯片载体8和/或掩模装置7被配置成与基板3同步移动。在一个实施方式中，闪光灯5被配置成传递单脉冲6以转移和焊接具有可能不同的尺寸或其他加热特性的多个芯片1a、1b。
为了清楚和简明的描述，本文将特征描述为相同或单独的实施方案的一部分，然而，应当理解，本发明的范围可以包括具有所述特征的全部或一些的组合的实施方式。例如，将清楚的是，参照图7A和图7B描述的装置也可以用于除了卷对卷工艺之外的其他实施方式中。例如，控制器15也可以用来控制芯片在固定基板上的放置。另外，如本文所述的其他装置10、9、11、12可以单独或以任何组合的方式可能在如本文所述的控制器15的单独的或共享控制下应用在其他实施方式中。控制器可以用软件来编程，该软件允许其参照实施方式中的任意实施方式根据本文所描述的方法执行操作步骤。
对于技术人员来说，对于实现类似的功能和结果的有利于本公开内容的其他组合将是明显的。例如电子部件和机械部件可以被组合或分成一个或更多个替代部件。所讨论和示出的实施方式的各种元件提供了某些优点，诸如芯片的快速和可靠的焊接和/或芯片的非接触式转移。当然，可以理解的是，上述实施方式或方法中的任何一个可以与一个或更多个其他实施方式或方法组合，以在寻找和匹配设计和优点中提供进一步的改善。可以理解的是，本公开内容为卷对卷工艺提供了特定优点，并且通常可以应用于焊接芯片的任何应用。
最后，上述讨论旨在仅仅是对本系统和/或方法的说明，并且不应被解释为将所附权利要求限制于任何特定实施方式或实施方式组。因此，说明书和附图将以说明性的方式来看待，并不旨在限制所附权利要求的范围。在解释所附权利要求时，应当理解，除非另外特别说明，词语“包含”不排除除了给定权利要求中所列出的要素或行为之外的其他要素或行为的存在；要素之前的词“一个/种”不排除存在多个这样的元件；权利要求中的任何附图标记不限制其范围；数个“手段”可以由相同或不同的项目或实现的结构或功能表示；任何公开的装置或其部分可以组合在一起或分离成另外的部分。在相互不同的权利要求中叙述某些量度的仅有事实并不表示不能有利地使用这些量度的组合。特别地，权利要求的所有起作用的组合被认为是固有地公开。

Claims (15)

1.一种用于将芯片(1a，1b)焊接到基板(3)的方法，所述方法包括：
提供基板(3)和具有不同的加热特性(C1，C2)的两个或更多个不同的芯片(1a，1b)，其中，在所述芯片(1a，1b)与所述基板(3)之间设置有焊料(2)；
提供产生用于加热所述芯片(1a，1b)的光脉冲(6)的闪光灯(5)，其中，所述焊料(2)通过与被加热的芯片(1a，1b)接触而至少部分地熔化；
其中，在所述闪光灯(5)与所述芯片(1a，1b)之间设置有掩模装置(7)，其在穿过所述掩模装置(7)的所述光脉冲(6)的不同区域(6a，6b)中产生不同的光强度，从而利用不同的光强度(Ia，Ib)加热所述芯片(1a，1b)，用于至少部分地补偿所述不同的加热特性(C1，C2)，以减小由于所述光脉冲(6)的加热而引起的所述芯片之间的温度散布。
2.根据权利要求1所述的方法，其中，所述不同的光强度(Ia，Ib)至少部分地补偿所述不同芯片(1a，1b)之间的热容量(C1，C2)差异，以减小由所述光脉冲(6)加热的芯片的温度散布。
3.根据前述权利要求中任一项所述的方法，其中，当所述芯片(1a，1b)被定位在所述基板(3)上并且所述焊料(2)在所述芯片(1a，1b)与所述基板(3)之间时，所述光脉冲(6)的透射光(6a，6b)投射到所述芯片(1a，1b)上从而加热所述芯片(1a，1b)，其中，被加热的芯片(1a，1b)引起所述焊料(2)的至少部分熔化，以将所述芯片(1a，1b)附接至所述基板(3)。
4.根据前述权利要求中任一项所述的方法，包括：提供被配置成可释放地携载所述芯片(1a，1b)的芯片载体(8)，其中，所述芯片载体(8)设置在所述闪光灯(5)与上述基板(3)之间，其中，所述芯片(1a，1b)在被定位在所述基板(3)上之前由在所述基板(3)上方的所述芯片载体(8)携载，其中，通过所述掩模装置(7)透射的所述光脉冲(6)的光(6a，6b)被投射到由所述芯片载体(8)保持的所述芯片(6a，6b)上，从而加热所述芯片(1a，1b)，其中，所述芯片(6a，6b)通过加热被从所述芯片载体(8)释放并且转移到基板(3)，其中，所述被加热的芯片(1a，1b)引起所述芯片(1a，1b)与所述基板(3)之间的焊料(2)的至少部分熔化，以将芯片(1a，1b)附接至所述基板(3)。
5.根据权利要求4所述的方法，其中，所述光脉冲(6)的透射光(6a，6b)引起所述芯片载体(8)与所述芯片(1a，1b)之间材料的分解，从而从所述芯片载体(8)释放所述芯片(1a，1b)，其中，当所述芯片(1a，1b)在所述芯片载体(8)与所述基板(3)之间的一段距离上传送时，所述光脉冲(6)的透射光(6a，6b)继续辐射所述芯片(1a，1b)；其中，在所述芯片(1a，1b)位于所述基板(3)上并且所述焊料(2)在所述芯片(1a，1b)与所述基板(3)之间时，所述光脉冲(6)的透射光(6a，6b)继续辐射所述芯片(1a，1b)。
6.根据前述权利要求中任一项所述的方法，其中，所述基板(3)包括柔性箔，并且基板操纵器(4)包括用于操纵所述柔性箔的辊。
7.一种用于将具有不同的加热特性(C1，C2)的不同芯片(1a，1b)焊接到基板(3)的装置，所述装置包括：
基板操纵器(4)，其被配置成确定所述基板(3)的位置；
芯片定位装置(8，11，12)，其被配置成确定所述芯片(1a，1b)相对于所述基板(3)的位置；
闪光灯(5)，其被配置成向所述芯片(1a，1b)释放光脉冲(6)以加热所述芯片(1a，1b)；
掩模装置(7)，其设置在所述闪光灯(5)与所述芯片(1a，1b)之间并且被配置成在穿过掩模装置(7)的所述光脉冲(6)的不同区域(6a，6b)中产生不同的光强度(Ia，Ib)以用不同的光强度(Ia，Ib)对具有所述不同的加热特性(C1，C2)的所述芯片(1a，1b)进行加热。
8.根据权利要求7所述的装置，其中所述掩模装置(7)包括被配置成选择性地将所述光脉冲(6)透射到所述芯片(1a，1b)的掩模图案(7a，7b，7c)，其中所述掩模图案(7a，7b，7c)包括：
具有第一透射系数(Ta)的第一滤光器区域(7a)，所述第一滤光器区域(7a)被配置成将所述光脉冲(6)的具有第一光强度(Ia)的光(6a)透射到第一芯片(1a)以使在所述第一芯片(1a)与所述基板(3)之间的焊料(2)熔化；和
具有第二透射系数(Tb)的第二滤光器区域(7b)，所述第二滤光器区域(7b)被配置成将所述光脉冲(6)的具有第二光强度(Ib)的光(6b)透射到第二芯片(1b)以使在所述第二芯片(1a)与所述基板(3)之间的焊料(2)熔化，其中，所述第一透射系数(Ta)与第二透射系数(Tb)不同，用于以不同的光强度(Ia，Ib)同时辐射所述芯片(1a，1b)。
9.根据权利要求7或8所述的装置，包括控制器(15)，所述控制器(15)被配置成根据所述芯片(1a，1b)的相应尺寸可变地调整所述光强度(Ia，Ib)。
10.根据权利要求7至9中任一项所述的装置，包括控制器(15)，所述控制器(15)被配置成控制所述芯片定位装置(8，8’)、所述掩模装置(7)和/或基板操纵器(4)，并且被编程为将所述光脉冲(6)的不同区域(6a，6b)的不同的光强度(Ia，Ib)与不同芯片(1a，1b)的位置对准。
11.根据权利要求7至10中任一项所述的装置，包括控制器(15)，所述控制器(15)被编程为针对要用于芯片单位照射区域具有相对低的热容量(C1)的芯片(1b)的所述光脉冲(6)的部分(6b)设置相对低的光强度(Ib)，并且针对要用于芯片单位照射区域具有相对高的热容量(C2)的芯片(1a)的所述光脉冲(6)的部分(6a)设置相对高的光强度(Ib)。
12.根据权利要求7至11中任一项所述的装置，包括被配置成可释放地携载所述芯片(1a，1b)的芯片载体(8)，其中，所述芯片载体(8)被设置在所述闪光灯(5)与所述基板(3)之间，其中，所述芯片(1a，1b)在被定位在所述基板(3)上之前由在所述基板(3)上方的所述芯片载体(8)携载，其中，在使用时，通过所述掩模装置(7)透射的所述光脉冲(6)的光(6a，6b)被投射到由芯片载体(8)保持的芯片(6a，6b)上以加热所述芯片(1a，1b)，其中，所述芯片(6a，6b)通过加热被从所述芯片载体(8)释放并且被转移到所述基板(3)，其中，被加热的芯片(1a，1b)引起所述芯片(1a，1b)与所述基板(3)之间的焊料(2)的熔化，以将所述芯片(1a，1b)附接至所述基板(3)。
13.根据权利要求12所述的装置，其中，所述掩模装置(7)和所述芯片载体(8)集成为单件。
14.根据权利要求13所述的装置，其中，所述芯片载体(8)和/或所述掩模装置(7)包括柔性箔。
15.根据权利要求8所述的装置，其中，所述掩模图案(7a，7b，7c)包括具有第三透射系数(Tc)的第三滤光器区域(7c)，所述第三滤光器区域(7c)被配置成阻挡所述光脉冲(6)的一部分或使所述光脉冲(6)的具有第三光强度(Ic)的光(6c)透射，所述第三光强度(Ic)与所述第一光强度和所述第二光强度(Ia，Ib)不同。
CN201680032255.3A 2015-04-28 2016-04-26 使用闪光灯和掩模来焊接多个芯片的装置和方法 Active CN107690697B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15165482 2015-04-28
EP15165482.9 2015-04-28
PCT/NL2016/050295 WO2016175653A2 (en) 2015-04-28 2016-04-26 Apparatus and method for soldering chips

Publications (2)

Publication Number Publication Date
CN107690697A true CN107690697A (zh) 2018-02-13
CN107690697B CN107690697B (zh) 2021-09-07

Family

ID=53016519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680032255.3A Active CN107690697B (zh) 2015-04-28 2016-04-26 使用闪光灯和掩模来焊接多个芯片的装置和方法

Country Status (6)

Country Link
US (1) US10304797B2 (zh)
EP (1) EP3289606A2 (zh)
JP (1) JP6726215B2 (zh)
KR (1) KR102485392B1 (zh)
CN (1) CN107690697B (zh)
WO (1) WO2016175653A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112317900A (zh) * 2019-08-05 2021-02-05 苹果公司 利用光子焊接技术的选择性焊接

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
ES2828082T3 (es) * 2017-01-26 2021-05-25 Gross Leander Kilian Procedimiento y dispositivo para la separación de diferentes capas de material de un componente compuesto
CN111902237B (zh) * 2018-01-19 2022-04-26 Ncc纳诺责任有限公司 用于在热脆性基板上固化焊膏的方法
US11362060B2 (en) 2019-01-25 2022-06-14 Epistar Corporation Method and structure for die bonding using energy beam
KR102659865B1 (ko) 2019-03-29 2024-04-24 삼성전자주식회사 디스플레이 모듈 및 디스플레이 모듈의 제조 방법
US20210043597A1 (en) * 2019-08-05 2021-02-11 Apple Inc. Selective Soldering with Photonic Soldering Technology
KR102369108B1 (ko) * 2020-04-22 2022-03-02 주식회사 아큐레이저 기판에 배치된 디바이스 모듈 처리 장치
JP2023534612A (ja) * 2020-06-12 2023-08-10 エヌシーシー ナノ， エルエルシー 表面実装電子部品を回路基板に接続するための方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322719A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 発光素子ダイボンディング加熱装置および発光素子ダイボンディング装置
US20050269687A1 (en) * 2002-11-08 2005-12-08 Robert Forcier Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US20060060979A1 (en) * 2004-09-22 2006-03-23 Frutschy Kristopher J Radiant energy heating for die attach
CN1816908A (zh) * 2003-07-03 2006-08-09 Xsil技术有限公司 芯片焊接
KR100820741B1 (ko) * 2007-03-30 2008-04-11 삼성전자주식회사 전자부품의 본딩장치
CN102569543A (zh) * 2010-12-30 2012-07-11 比亚迪股份有限公司 一种发光二极管芯片的制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04296092A (ja) * 1991-03-26 1992-10-20 Matsushita Electric Ind Co Ltd リフロー装置
US5685939A (en) * 1995-03-10 1997-11-11 Minnesota Mining And Manufacturing Company Process for making a Z-axis adhesive and establishing electrical interconnection therewith
JP2004223578A (ja) 2003-01-23 2004-08-12 Sharp Corp リフロー半田付け装置
JP4147962B2 (ja) 2003-02-07 2008-09-10 株式会社デンソー マルチチップモジュールの実装構造及びマルチチップモジュールの製造方法並びにマルチチップモジュール上の部品の取外し方法
JP4758678B2 (ja) 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
JP5813552B2 (ja) 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法
JP6032637B2 (ja) * 2012-07-05 2016-11-30 パナソニックＩｐマネジメント株式会社 部品実装基板の製造システム及び製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269687A1 (en) * 2002-11-08 2005-12-08 Robert Forcier Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
CN1816908A (zh) * 2003-07-03 2006-08-09 Xsil技术有限公司 芯片焊接
JP2005322719A (ja) * 2004-05-07 2005-11-17 Matsushita Electric Ind Co Ltd 発光素子ダイボンディング加熱装置および発光素子ダイボンディング装置
US20060060979A1 (en) * 2004-09-22 2006-03-23 Frutschy Kristopher J Radiant energy heating for die attach
KR100820741B1 (ko) * 2007-03-30 2008-04-11 삼성전자주식회사 전자부품의 본딩장치
CN102569543A (zh) * 2010-12-30 2012-07-11 比亚迪股份有限公司 一种发光二极管芯片的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112317900A (zh) * 2019-08-05 2021-02-05 苹果公司 利用光子焊接技术的选择性焊接

Also Published As

Publication number Publication date
US20190027461A1 (en) 2019-01-24
JP6726215B2 (ja) 2020-07-22
KR20180005198A (ko) 2018-01-15
US10304797B2 (en) 2019-05-28
EP3289606A2 (en) 2018-03-07
CN107690697B (zh) 2021-09-07
KR102485392B1 (ko) 2023-01-05
WO2016175653A3 (en) 2017-01-05
JP2018518045A (ja) 2018-07-05
WO2016175653A2 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
CN107690697A (zh) 使用闪光灯和掩模来焊接多个芯片的装置和方法
JP6853186B2 (ja) フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法
CN111542216B (zh) 多光束激光剥离装置
US20090025972A1 (en) Solder Mounting Structure, Manufacturing Method and Apparatus of the Solder Mounting Structure, Electronic Apparatus, and Wiring Board
US7156279B2 (en) System and method for mounting electronic components onto flexible substrates
US6583385B1 (en) Method for soldering surface mount components to a substrate using a laser
US20060124702A1 (en) Method of soldering electronic part and soldering device for soldering the same
JP2011119561A (ja) プリント配線板、プリント回路板及びその製造方法
Arutinov et al. Photonic flash soldering on flex foils for flexible electronic systems
KR102668012B1 (ko) 고해상도 솔더링
JP7118463B2 (ja) 熱的に脆弱な基板上ではんだペーストを硬化させるための方法
JP2006303357A (ja) 電子部品実装方法
JP2005038891A (ja) 半導体製品の製造方法および回路基板
KR102278826B1 (ko) 솔더링 장치
JP2004223578A (ja) リフロー半田付け装置
JPH0230372A (ja) リフロー装置
JP2000196232A (ja) はんだ付け方法およびはんだ付け装置
JPH06296086A (ja) 多層プリント基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant