KR102457122B1 - 다중 신호 전송용 연성회로기판 - Google Patents

다중 신호 전송용 연성회로기판 Download PDF

Info

Publication number
KR102457122B1
KR102457122B1 KR1020210053701A KR20210053701A KR102457122B1 KR 102457122 B1 KR102457122 B1 KR 102457122B1 KR 1020210053701 A KR1020210053701 A KR 1020210053701A KR 20210053701 A KR20210053701 A KR 20210053701A KR 102457122 B1 KR102457122 B1 KR 102457122B1
Authority
KR
South Korea
Prior art keywords
signal transmission
circuit board
signal
flexible circuit
dielectric layer
Prior art date
Application number
KR1020210053701A
Other languages
English (en)
Other versions
KR20220078450A (ko
Inventor
조병훈
김익수
김병열
정희석
Original Assignee
주식회사 기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200167355A external-priority patent/KR102302496B1/ko
Application filed by 주식회사 기가레인 filed Critical 주식회사 기가레인
Priority to KR1020210053701A priority Critical patent/KR102457122B1/ko
Priority to CN202111067053.1A priority patent/CN114599146A/zh
Priority to JP2021149900A priority patent/JP7267367B2/ja
Priority to US17/478,987 priority patent/US11844173B2/en
Publication of KR20220078450A publication Critical patent/KR20220078450A/ko
Application granted granted Critical
Publication of KR102457122B1 publication Critical patent/KR102457122B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0277Bendability or stretchability details
    • H05K1/028Bending or folding regions of flexible printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05Flexible printed circuits [FPCs]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

본 발명은, 제1 유전체 층과, 제1 유전체 층의 일면에 나란히 형성된 복수의 제1 측면 그라운드들과, 상기 복수의 제1 측면 그라운드들의 사이마다 형성되는 제1 신호라인과, 상기 복수의 제1 측면 그라운드들 각각에, 상기 제1 측면 그라운드들의 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들을 포함하는, 다중 신호 전송용 연성회로기판을 제공한다.

Description

다중 신호 전송용 연성회로기판{Flexible circuit board for multiple signal transmission}
본 발명의 실시예들은, 다중 신호 전송용 연성회로기판에 관한 것이다.
기지국 시스템은 디지털 신호처리를 담당하는 디지털신호처리부(Digital Unit; DU) 및 안테나와 디지털신호처리부 사이에서 디지털 신호를 RF 신호로 변환하거나 RF 신호를 디지털 신호로 변환하여 송수신하는 RF신호처리부(Radio Unit; RU)를 포함한다.
이러한 디지털신호처리부와 RF신호처리부의 송수신에는 동축 케이블이 사용된다. 그런데 최근 5G 환경에서는 100개 이상의 동축 케이블을 필요하게 되어, 동축 케이블을 배치하기 위한 공간이 확대되므로 소형화 구현에 문제점이 있다.
공개특허공보 KR 10-2018-0037914 A
본 발명은 상기와 같은 문제점을 개선하기 위해 안출된 것으로, 다수의 동축 케이블 대신 단일의 연성회로기판(FPCB, flexible printed circuit board)을 적용함으로써 소형화 구현을 해결하고자 한다. 구체적으로, 동축 케이블 대신 연성회로기판에 다수의 신호 전송 라인을 형성하여 신호 송수신을 수행할 수 있다.
특히 본 발명은 신호 품질을 향상시키고, 크기 및 면적을 최소화하면서, 공정 상의 불량을 최소화할 수 있는 다중 신호 전송용 연성회로기판을 제공하는 것을 목적으로 한다.
그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판은, 제1 유전체 층과, 제1 유전체 층의 일면에 나란히 형성된 복수의 제1 측면 그라운드들과, 상기 복수의 제1 측면 그라운드들의 사이마다 형성되는 제1 신호라인과, 상기 복수의 제1 측면 그라운드들 각각에, 상기 제1 측면 그라운드들의 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 신호라인 각각은, 하나 또는 두 개 이상의 신호라인으로 형성될 수 있다.
일 실시예에 따르면, 상기 복수의 관통홀들 각각은, 상기 길이방향을 따라 길게 형성된 슬릿 모양일 수 있다.
일 실시예에 따르면, 상기 복수의 제1 측면 그라운드들 중 적어도 하나에 형성된 복수의 관통홀들은, 일렬로 배열될 수 있다.
일 실시예에 따르면, 임의의 제1 측면 그라운드에 형성되는 관통홀의 중심과 상기 임의의 제1 측면 그라운드에 인접한 다른 제1 측면 그라운드에 형성되는 관통홀의 중심은, 상기 제1 측면 그라운드의 폭 방향에 평행한 직선을 동시에 통과하지 않을 수 있다.
일 실시예에 따르면, 상기 다중 신호 전송용 연성회로기판은, 상기 제1 유전체 층의 저면에 형성되는 복수의 제2 측면 그라운드들, 및 상기 복수의 제2 측면 그라운드들의 저면에 형성되는 제2 유전체 층을 더 포함할 수 있다.
일 실시예에 따르면, 상기 제2 측면 그라운드들은, 상기 제1 측면 그라운드들이 형성된 영역의 하부에 상기 길이방향을 따라 형성되며, 상기 제2 측면 그라운드들의 사이이자 상기 제1 신호라인이 형성된 영역의 하부에는 캐비티 라인이 형성될 수 있다.
일 실시예에 따르면, 상기 제2 측면 그라운드들 각각에 상기 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들이 형성될 수 있다.
일 실시예에 따르면, 상기 다중 신호 전송용 연성회로기판은, 상기 제1 유전체 층의 일면과 마주보는 제3 유전체 층과, 상기 제3 유전체 층의 일면에 형성되는 상부 그라운드를 더 포함할 수 있다.
일 실시예에 따르면, 상기 상부 그라운드에 복수의 관통홀들이 형성될 수 있다.
일 실시예에 따르면, 상기 제1 신호라인이 형성된 영역 상의 상기 상부 그라운드의 부분에는 관통홀들이 형성되지 않으며, 상기 제1 신호라인이 부재한 영역 상의 상기 상부 그라운드의 부분에 관통홀들이 형성될 수 있다.
일 실시예에 따르면, 상기 다중 신호 전송용 연성회로기판은, 상기 제2 유전체 층의 저면에 형성되는 하부 그라운드를 더 포함할 수 있다.
일 실시예에 따르면, 상기 다중 신호 전송용 연성회로기판은, 상기 하부 그라운드의 저면에 형성되는 제4 유전체 층, 상기 제4 유전체 층의 저면에 나란히 형성된 복수의 제3 측면 그라운드들, 및 상기 복수의 제3 측면 그라운드들의 사이마다 형성되는 제2 신호라인을 더 포함할 수 있다.
일 실시예에 따르면, 상기 복수의 제3 측면 그라운드들 각각에, 상기 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들을 포함할 수 있다.
일 실시예에 따르면, 상기 제2 신호라인 각각은, 하나 또는 두 개 이상의 신호라인으로 형성될 수 있다.
일 실시예에 따르면, 상기 하부 그라운드에 복수의 관통홀들이 형성되며, 상기 제2 신호라인이 형성된 영역 상의 상기 하부 그라운드의 부분에는 관통홀들이 형성되지 않으며, 상기 제2 신호라인이 부재한 영역 상의 상기 하부 그라운드의 부분에 관통홀들이 형성될 수 있다.
일 실시예에 따르면, 상기 제1 신호라인과 상기 제2 신호라인 중 하나는 고속신호 전송용 신호라인이고, 나머지 하나는 저속신호 전송용 신호라인일 수 있다.
일 실시예에 따르면, 상기 제1 신호라인의 양단부는 각각 디지털신호처리부 및 RF신호처리부에 연결될 수 있다.
일 실시예에 따르면, 상기 연성회로기판의 중앙 영역에 배치된 제1 신호라인들은 고속신호 전송용 신호라인들이고, 상기 연성회로기판의 바깥 영역에 배치된 제1 신호라인들은 저속신호 전송용 신호라인들일 수 있다.
일 실시예에 따르면, 상기 고속신호 전송용 신호라인들 간의 간격은, 상기 저속신호 전송용 신호라인들 간의 간격보다 더 넓을 수 있다.
일 실시예에 따르면, 상기 복수의 제1 측면 그라운드들 중 상기 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드의 폭은, 상기 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드의 폭보다 넓을 수 있다.
일 실시예에 따르면, 상기 복수의 제1 측면 그라운드들 중 상기 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드에는 관통홀들이 형성되며, 상기 복수의 제1 측면 그라운드들 중 상기 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드에는 관통홀들이 형성되지 않을 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상술한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 다중 신호 전송용 연성회로기판의 신호 품질을 향상시키고, 크기 및 면적을 최소화하면서, 공정 상의 불량을 최소화할 수 있다.
물론 이러한 효과들에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100)의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100a)의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100b)의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100c)의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100d)의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100e)의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 다중 신호 전송용 장치(200)의 사시도이다.
도 8은 도 7에 도시된 다중 신호 전송용 장치(200)의 A1와 A2 사이 영역의 내부 확대도이다.
도 9는 본 발명의 일 실시예에 따른 상부 그라운드(180)의 상면도이다.
도 10은 본 발명의 일 실시예에 따른 상부 그라운드(180)의 B2 영역이, 제1 신호라인(S1)과 제1 측면 그라운드(150)들을 포함하는 B1 영역의 일부만 덮고 있는 상태의 상면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하의 실시예에서, 영역, 층, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 영역, 층, 구성 요소 등이 개재되어 있는 경우도 포함한다.
이하의 실시예에서, 구성 요소 등이 연결되었다고 할 때, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 구성 요소들 중간에 다른 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100)의 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100)은, 제1 유전체 층(110), 제1 유전체 층(110)의 일면에 나란히 형성된 복수의 제1 측면 그라운드(150)들, 및 복수의 제1 측면 그라운드(150)들의 사이마다 형성되는 제1 신호라인(S1)을 포함한다. 복수의 제1 측면 그라운드(150)들 각각에는, 제1 측면 그라운드(150)들의 길이방향을 따라 서로 간격을 두고 복수의 관통홀(H)들이 형성된다.
제1 신호라인(S1)들 및 제1 측면 그라운드(150)들은 서로 평행하게 형성될 수 있다. 따라서 제1 신호라인(S1)의 길이방향은 제1 측면 그라운드(150)의 길이방향과 같을 수 있다. 이하의 도면에서 x 방향은 상기 길이방향을 나타내며, y 방향은 제1 신호라인(S1)의 길이방향에 수직인 방향(또는 폭 방향)을 나타내며, z 방향은 연성회로기판(100)에 수직인 방향을 나타내며, 나타낸다. 그러나 이러한 방향 설명은 위치관계의 설명을 돕기 위한 것이므로 이를 한정해석하면 안되며, 시각의 방향에 따라 유동적임을 명심해야 한다.
일반적으로, 한정된 면적의 연성회로기판에 다수의 신호라인을 형성하려면, 다수의 신호라인 간의 공간이 좁아지게 된다. 게다가 신호라인 사이사이에, 인접한 신호라인 간의 차폐를 위한 그라운드 라인이 형성돼야 하므로, 신호라인 간의 공간은 더욱 좁아지게 된다. 이 경우, 커넥터를 연성회로기판에 SMT(surface mount technology) 공정으로 결합하는 과정에서, 신호라인 및 그라운드 라인이 열에 의해 팽창되어 서로 도통되는 문제가 발생할 수 있다.
일 실시예에 따르면, 제1 측면 그라운드(150)들 각각에 복수의 관통홀(H)들을 형성함으로써, 제1 측면 그라운드(150)들의 열에 의한 팽창이 제한되는 효과가 있다. 구체적으로, 제1 측면 그라운드(150)들의 열팽창에도 제1 측면 그라운드(150)들의 외형 변화를 최소화킬 수 있으므로, 도통을 방지할 수 있다.
일 실시예에 따르면, 복수의 관통홀(H)들 각각은, 상기 길이방향을 따라 길게 형성된 슬릿 모양일 수 있다. 제1 측면 그라운드(150)가 라인 형태이기 때문에, 관통홀(H)을 제1 측면 그라운드(150)의 길이방향을 따라 길게 형성된 슬릿 모양으로 형성할 경우 제1 측면 그라운드(150)의 전후좌우로의 팽창을 가장 효과적으로 최소화할 수 있다.
일 실시예에 따르면, 임의의 하나의 제1 측면 그라운드(150)에 형성된 복수의 관통홀(H)들은, 일렬로 배열될 수 있다. 다시 말하면, 임의의 하나의 제1 측면 그라운드(150)에 형성된 복수의 관통홀(H)들은, 상기 제1 측면 그라운드(150)의 길이방향을 따르는 하나의 축을 관통하도록 배치될 수 있다. 제1 측면 그라운드(150)들 각각에 형성된 복수의 관통홀(H)들이 일렬로 배열될 경우, 제1 측면 그라운드(150)의 폭(너비)을 최소화할 수 있다. 즉, 연성회로기판(100)의 소형화 구현이 가능하다.
일 실시예에 따르면, 임의의 제1 측면 그라운드(150)에 형성되는 관통홀(H)들과 상기 제1 측면 그라운드(150)에 인접한 다른 제1 측면 그라운드(150)에 형성되는 관통홀(H)들은 지그재그로 형성될 수 있다. 다시 말하면, 임의의 제1 측면 그라운드(150)에 형성되는 관통홀(H)과 상기 제1 측면 그라운드(150)에 인접한 다른 제1 측면 그라운드(150)에 형성되는 관통홀(H)은, 상기 제1 측면 그라운드(150)의 폭 방향을 따르는 직선을 동시에 통과하지 않을 수 있다. 또 다시 말하면, 임의의 제1 측면 그라운드(150)에 형성되는 제1 관통홀(H)들과, 상기 제1 측면 그라운드(150)에 인접한 다른 제1 측면 그라운드(150)에 형성되는 제2 관통홀들은, 상기 제1 측면 그라운드(150)의 폭 방향에 평행한 직선을 동시에 통과하지 않도록 배치될 수 있다. 또 다시 말하면, 임의의 제1 신호라인(S1)의 일 측의 제1 측면 그라운드(150)에 형성되는 복수의 제1 관통홀(H)들과 상기 임의의 제1 신호라인(S1)의 타 측의 제1 측면 그라운드(150)에 형성되는 복수의 제2 관통홀(H)들은, 서로 지그재그로 형성될 수 있다. 다만 이는 일 실시예일뿐이며, 본 발명은 이에 한정되지 않는다. 다른 실시예에 따르면, 임의의 제1 측면 그라운드(150)에 형성되는 제1 관통홀(H)과 상기 제1 측면 그라운드(150)에 인접한 다른 제1 측면 그라운드(150)에 형성되는 제2 관통홀(H)은 상기 제1 측면 그라운드(150)의 폭 방향에 평행한 직선을 동시에 통과하도록 배치될 수도 있다. 일 예를 들면, 상기 제1 관통홀(H)과 상기 제2 관통홀(H)은 폭 방향의 직선을 동시에 통과하되, 상기 제1 관통홀(H)의 '중심'과 상기 제2 관통홀(H)의 '중심'은 상기 직선을 동시에 통과하지 않도록 배치될 수 있다. 다시 말하면, 상기 제1 관통홀(H)의 일부분 및 상기 제2 관통홀(H)의 일부분은 폭 방향의 직선을 동시에 통과하되, 상기 제1 관통홀(H)의 '중심'과 상기 제2 관통홀(H)의 '중심'은 지그재그로 배치될 수 있다.
상술한 바와 같이 임의의 제1 측면 그라운드(150)와 그에 인접한 다른 제1 측면 그라운드(150)에 형성된 관통홀(H)들을 서로 지그재그로 형성함으로써, 인접한 제1 신호라인(S1)들 간에 전파 간섭을 최소화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100a)의 단면도이다. 도 2는 서로 인접한 제1 측면 그라운드(150)들에 형성된 관통홀(H)들이 서로 지그재그로 형성되지 않은 실시예를 도시한다. 다시 말하면, 도 2에 도시된 실시예에서, 임의의 제1 측면 그라운드(150)에 형성되는 관통홀(H)과, 상기 제1 측면 그라운드(150)에 인접한 다른 제1 측면 그라운드(150)에 형성되는 관통홀(H)이 폭 방향(y축 방향)에 평행한 직선을 동시에 통과할 수 있다.
일 실시예에 따르면, 제1 신호라인(S1) 각각은, 하나 또는 두 개 이상의 신호라인으로 형성될 수 있다. 도 1 및 도 2를 참조하면, 제1 신호라인(S1) 각각은 두 개의 신호라인으로 형성되어 있다. 제1 신호라인(S1) 각각을 두 개 이상의 신호라인으로 형성하는 경우, 한 신호라인을 통한 신호 전송에 문제가 발생하더라도 다른 신호라인을 통해 신호 전송이 가능할 수 있다.
도 3은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100b)의 단면도이다.
도 3을 참조하면, 일 실시예에 따른 다중 신호 전송용 연성회로기판(100b)은, 상술한 연성회로기판(100a)에 비하여 제1 유전체 층(110)의 저면에 형성되는 복수의 제2 측면 그라운드(160)들, 및 복수의 제2 측면 그라운드(160)들의 저면에 형성되는 제2 유전체 층(120)을 더 포함할 수 있다.
제1 유전체 층(110)의 저면에 형성되는 제2 측면 그라운드(160)들은, 제1 신호라인(S1)의 차폐에 도움을 주며, 제1 신호라인(S1)들 간의 신호 간섭을 저감시킬 수 있다. 또한 제2 측면 그라운드(160)들의 저면에 형성되는 제2 유전체 층(120)은, 연성회로기판(100b)을 전체적으로 평탄화시킬 수 있다.
한편, 일반적으로 연성회로기판에 다수의 신호라인을 형성하게 되면, 신호라인의 높이로 인해 연성회로기판의 신호라인 주변이 돌출되는 문제점이 존재하였다. 예를 들면, 신호라인을 덮거나 받치는 유전체층의 부분이 볼록하게 돌출될 수 있다. 신호라인 주변의 표면이 돌출되면, 불량 및 제품 손상이 발생할 수 있다. 또한 신호라인 주변의 유전체 공간에 빈공간(gap)이 발생하여, 신호라인의 전기적 특성이 저하되는 문제점이 있었다.
본 발명의 일 실시예에 따르면, 상기 제2 측면 그라운드(160)들은, 상기 제1 측면 그라운드(150)들이 형성된 영역의 하부에 상기 길이방향을 따라 형성될 수 있다. 제2 측면 그라운드(160)들의 사이이자 제1 신호라인(S1)이 형성된 영역의 하부에는 캐비티 라인(CL, cavity line)이 형성될 수 있다. 캐비티 라인(CL)은 제1 신호라인(S1)이 형성된 영역을 따라, 제1 신호라인(S1)이 형성된 영역의 하부에 형성될 수 있다.
제1 신호라인(S1)이 형성된 영역의 하부에, 빈 공간인 캐비티 라인(CL, cavity line)을 형성함으로써 연성회로기판(100b)의 전체적인 외관을 평탄화시킬 수 있다. 구체적으로, 제1 신호라인(S1)의 높이로 인해 제1 유전체 층(110)의 저면이 돌출되더라도, 캐비티 라인(CL)이 돌출된 부분을 수용할 수 있다. 따라서 제2 유전체 층(120)은 편평하게 형성될 수 있고, 연성회로기판(100b)에서 신호라인 주변의 표면이 돌출되지 않는 효과가 있다. 한편 제1 측면 그라운드(150)들이 형성된 영역의 하부에 형성된 제2 측면 그라운드(160)들은, 캐비티 라인(CL)의 주변부를 지지할 수 있고, 연성회로기판(100b)이 전체적으로 편평한 외관을 갖게 할 수 있다.
또한, 일 실시예에 따르면 캐비티 라인(CL)은 복수 개로 구비될 수 있고, 예를들어 도 3을 참조하면 제1 신호라인(S1)의 길이방향과 교차하는 방향을 기준으로 이격되도록 배치될 수 있다.
또한, 일 실시예에 따르면 캐비티 라인(CL)은 제2 측면 그라운드(160)들, 제1 유전체 층(110), 제2 유전체 층(120)으로 둘러싸인 공간을 포함할 수 있다.
일 실시예에 따르면, 제2 측면 그라운드(160)들 각각에 상기 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀(H)들이 형성될 수 있다. 제2 측면 그라운드(160)들 각각에 형성된 복수의 관통홀(H)들은 제2 측면 그라운드(160)의 열팽창에 의한 외관 변화를 최소화할 수 있다.
도 4는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100c)의 단면도이다.
도 4를 참조하면, 일 실시예에 따른 다중 신호 전송용 연성회로기판(100c)은, 상술한 연성회로기판(100b)에 비하여 제1 유전체 층(110)의 일면과 마주보는 제3 유전체 층(130), 및 제3 유전체 층(130)의 일면에 형성되는 상부 그라운드(180)를 더 포함할 수 있다. 상부 그라운드(180)는 제1 신호라인(S1)을 차폐시키고, 제1 신호라인(S1)들의 전파 간섭을 저감시킬 수 있다.
상부 그라운드(180)는 전체적으로 판상으로 형성되기 때문에, 공정 중에 열이 가해질 경우 열팽창이 크게 발생할 수 있다. 예를 들면, 상부 그라운드(180)가 팽창하여 울퉁불퉁해지거나 굽어지는 문제점이 발생할 수 있다.
이러한 문제점을 해결하기 위해 일 실시예에 따르면, 상부 그라운드(180)에 복수의 관통홀(H)들이 형성될 수 있다. 상부 그라운드(180)에 복수의 관통홀(H)들을 형성함으로써 판상인 상부 그라운드(180)라도 열팽창으로 인한 변형을 최소화할 수 있다.
상부 그라운드(180)에 복수의 관통홀(H)들이 형성된 예시는, 도 9에 도시된 바와 같을 수 있다. 도 9는 본 발명의 일 실시예에 따른 상부 그라운드(180)의 상면도이다.
도 5는 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100d)의 단면도이다.
도 5를 참조하면, 일 실시예에 따른 다중 신호 전송용 연성회로기판(100d)은, 도 4에 도시된 연성회로기판(100c)에서, 제2 유전체 층(120)의 저면에 형성되는 하부 그라운드(190)를 더 포함할 수 있다.
하부 그라운드(190)는 제1 신호라인(S1)을 차폐시키고, 하부 그라운드(190)의 하부에 다른 신호라인을 형성할 수 있게 한다. 즉, 다층 신호라인을 형성할 수 있게 한다.
도 6은 본 발명의 일 실시예에 따른 다중 신호 전송용 연성회로기판(100e)의 단면도이다.
도 6을 참조하면, 일 실시예에 따른 다중 신호 전송용 연성회로기판(100e)은, 상술한 연성회로기판(100d)에 비하여, 하부 그라운드(190)의 저면에 형성되는 제4 유전체 층(140), 제4 유전체 층(140)의 저면에 나란히 형성된 복수의 제3 측면 그라운드(170)들, 및 복수의 제3 측면 그라운드(170)들의 사이마다 형성되는 제2 신호라인(S2)을 더 포함할 수 있다.
제2 신호라인(S2)은 하부 그라운드(190)에 의해 제1 신호라인(S1)에 의해 간섭받지 않고 제1 신호라인(S1)과는 다른 신호를 전송할 수 있다. 제1 신호라인(S1)과 제2 신호라인(S2)을 서로 다른 층에 형성함으로써, 다중 신호 전송용 연성회로기판(100e)의 면적을 최소화할 수 있다.
한편 도 6에서 제2 신호라인(S2)은 제1 신호라인(S1)의 하부에 배치되는 것으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 제2 신호라인(S2)은 제1 신호라인(S1)의 배치와 무관하게, 제1 신호라인(S1)과 독립적으로 배치될 수 있다. 즉, 제2 신호라인(S2)은 제1 신호라인(S1)이 동일한 z축 선상에 배치되지 않을 수 있다.
일 실시예에 다르면, 복수의 제3 측면 그라운드(170)들 각각에, 제3 측면 그라운드(170)의 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀(H)들이 형성될 수 있다.
제2 신호라인(S2)의 사이마다 형성된 제3 측면 그라운드(170)들 각각에 복수의 관통홀(H)들을 형성함으로써, 제3 측면 그라운드(170)들의 열팽창이 제한되는 효과가 있다. 구체적으로, 제3 측면 그라운드(170)의 열팽창에도 제3 측면 그라운드(170)의 외형 변화를 최소화킬 수 있으므로, 도통을 방지할 수 있다.
일 실시예에 따르면, 제2 신호라인(S2) 각각은, 하나 또는 두 개 이상의 신호라인으로 형성될 수 있다. 제2 신호라인(S2) 각각을 두 개 이상의 신호라인으로 형성하는 경우, 한 신호라인을 통한 신호 전송에 문제가 발생하더라도 다른 신호라인을 통해 신호 전송이 가능할 수 있다.
일 실시예에 따르면, 제1 신호라인(S1)과 제2 신호라인(S2) 중 하나는 고속신호 전송용 신호라인이고, 나머지 하나는 저속신호 전송용 신호라인일 수 있다.
제1 신호라인(S1)과 제2 신호라인(S2)은 서로 다른 역할을 수행할 수 있다. 예를 들면, 제1 신호라인(S1)과 제2 신호라인(S2) 중, 고속신호 전송용 신호라인(예: 10GHz 차동 라인)은 1Gbps 이상의 고속 신호를 전송할 수 있고, 저속신호 전송용 신호라인(예: 제어 차동 라인(control differential line), 제어 단일 라인(control single line))은 1Gbps 미만의 저속신호를 전송할 수 있다.
일 실시예에 따르면, 디지털신호처리부 또는 RF신호처리부에 연결되는 커넥터가 연성회로기판(100e)의 상부에 배치된다고 가정할 때, 커넥터에 가까운 제1 신호라인(S1)이 고속신호 전송용 신호라인이고, 커넥터와 먼 제2 신호라인(S2)이 저속신호 전송용 신호라인일 수 있다.
물론 다른 실시예에서, 커넥터가 연성회로기판(100e)의 하부에 배치된다면, 커넥터에 가까운 제2 신호라인(S2)이 고속신호 전송용 신호라인이고, 커넥터와 먼 제1 신호라인(S1)이 저속신호 전송용 신호라인일 수 있다.
이렇게 고속신호 전송 경로를 최단거리로 만듦으로써, 다중 신호 전송용 연성회로기판(100e)의 신호 전송 성능을 향상시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 다중 신호 전송용 장치(200)의 사시도이다.
도 7을 참조하면, 일 실시예에 따른 다중 신호 전송용 장치(200)는, 연성부(200F) 및 연성부(200F) 양단의 리지드부(200R)를 포함할 수 있다. 연성부(200F)는 전술한 다양한 실시예들에 따른 연성회로기판(100, 100a, 100b, 100c, 100d, 100e)을 포함할 수 있다.
일 실시예에 따르면 연성부(200F)로부터 연장된 양단부에 높은 강도를 가지는 다른 층을 점착하여 리지드부(200R)를 형성할 수 있다.
연성부(200F) 양단의 리지드부(200R)에는 각각 제1 커넥터(201) 및 제2 커넥터(202)가 형성될 수 있다. 연성부(200F)는 제1 커넥터(201)와 제2 커넥터(202)를 연결하는 신호라인들(예: 제1 신호라인(S1) 및/또는 제2 신호라인(S2))을 포함하는 연성회로기판(예: 연성회로기판(100, 100a, 100b, 100c, 100d, 100e))을 포함할 수 있다.
제1 커넥터(201) 및 제2 커넥터(202) 중 하나는 디지털신호처리부에 연결되고, 나머지 하나는 RF신호처리부에 연결될 수 있다. 따라서 제1 신호라인(S1)은 디지털신호처리부와 RF신호처리부 사이의 송수신을 수행할 수 있다. 이 때 동축 케이블을 사용하지 않고 연성회로기판에 형성된 제1 신호라인(S1)을 사용함으로써 신호 전송 장치를 소형화할 수 있다.
도 8은 도 7에 도시된 다중 신호 전송용 장치(200)의 A1와 A2 사이 영역의 내부 확대도이다. 즉, 다중 신호 전송용 장치(200)의 연성부(200F)는 연성회로기판(100f)을 포함할 수 있다. 연성회로기판(100f)은 제1 유전체 층(110), 제1 신호라인(S1), 및 제1 측면 그라운드(150)들을 포함한다. 일 실시예에 따르면 도 8에 도시된 연성회로기판(100f)은 도 1에 도시된 연성회로기판(100) 및 그 주변부를 포함할 수 있다. 즉, 도 8의 연성회로기판(100f)은 도 1의 연성회로기판(100)의 확장된 모습일 수 있다.
하지만 본 발명의 다양한 실시예들에 따른 다중 신호 전송용 장치(200)의 연성부(200F)는 연성회로기판(100f)에 한정되지 않는다. 다양한 실시예들에 따른 다중 신호 전송용 장치(200)의 연성부(200F)는 제1 유전체 층(110), 제1 신호라인(S1), 및 제1 측면 그라운드(150)들 외에도, 전술한, 제2 측면 그라운드(160), 제2 유전체 층(120), 제3 유전체 층(130), 상부 그라운드(180), 하부 그라운드(190), 제4 유전체 층 (140), 제2 신호라인(S2), 제3 측면 그라운드(170) 중 하나 이상을 더 포함할 수 있다.
일 실시예에 따르면, 연성회로기판(100f)의 중앙 영역(CA, central area)에 배치된 제1 신호라인(S1)들은 고속신호 전송용 신호라인들이고, 연성회로기판(100f)의 바깥 영역(OA, outer area)에 배치된 제1 신호라인(S1)들은 저속신호 전송용 신호라인들일 수 있다.
제1 신호라인(S1)들 중 고속신호 전송용 신호라인들을 연성회로기판(100f)의 중앙 영역(CA, central area)에 배치함으로써 고속신호 전송 경로를 최단거리로 만들 수 있다. 이로 인해 다중 신호 전송용 장치(200)의 성능을 향상시킬 수 있다.
일 실시예에 따르면 고속신호 전송용 신호라인들 간의 간격이, 저속신호 전송용 신호라인들 간의 간격보다 더 넓을 수 있다.
일 실시예에 따르면, 복수의 제1 측면 그라운드(150)들 중 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드(150)의 폭은, 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드(150)의 폭보다 넓을 수 있다.
상술한 실시예들에 따르면, 고속신호라인들 간의 간격을 저속신호라인들 간의 간격보다 더 넓게 형성함으로써, 고속신호라인들 사이의 제1 측면 그라운드(150)의 폭을 더 넓게 형성할 수 있어, 고속신호전송에 대한 신뢰성을 유지할 수 있다.
일 실시예에 따르면, 상기 복수의 제1 측면 그라운드(150)들 중 상기 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드(150)에는 관통홀(H)들이 형성되며, 상기 복수의 제1 측면 그라운드(150)들 중 상기 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드(150)에는 관통홀(H)들이 형성되지 않을 수 있다.
저속신호라인들 사이의 제1 측면 그라운드(150)의 폭은, 고속신호라인들 사이의 제1 측면 그라운드(150)의 폭보다 좁게 형성하므로, 저속신호라인들 사이에 형성된 제1 측면 그라운드(150)에는 관통홀(H)을 형성하지 않음으로써, 연성회로기판(100f)의 전체 폭을 최소화할 수 있다.
한편 제1 신호라인(S1)들의 일 측에는 전원 전송 라인(PW)이 형성될 수 있다.
한편 전술한 바와 같이, 다양한 실시예들에서 다중 신호 전송용 장치(200)는, 제1 유전체 층(110)의 일면과 마주보는 제3 유전체 층(130) 및 제3 유전체 층(130)의 일면에 형성되는 상부 그라운드(180)를 더 포함할 수 있다. 즉, 다양한 실시예들에 따른 다중 신호 전송용 장치(200)는 전술한 연성회로기판(100c, 100d, 100e)을 포함할 수 있다.
도 9는 본 발명의 일 실시예에 따른 상부 그라운드(180)의 상면도이다. 도 9에 도시된 상부 그라운드(180)는, 도 8에 도시된 연성회로기판(100f)의 상부에 배치될 수 있다. 도 9를 참조하면, 상부 그라운드(180)에 복수의 관통홀(H)들이 형성될 수 있다.
이하에서는, 도 8에 도시된 B1 영역과 도 9에 도시된 B2 영역을 참조하여, 제1 신호라인(S1) 및 상부 그라운드(180)의 위치관계를 설명하기로 한다.
도 10은 본 발명의 일 실시예에 따른 상부 그라운드(180)의 B2 영역이, 제1 신호라인(S1)과 제1 측면 그라운드(150)들을 포함하는 B1 영역의 일부만 덮고 있는 상태의 상면도이다. B1 영역과 B2 영역은 도 8 및 도 9에 각각 도시되어 있다.
도 10을 참조하면, 일 실시예에서 제1 신호라인(S1)이 형성된 영역 상의 상부 그라운드(180)의 부분에는 관통홀(H)들이 형성되지 않을 수 있다. 또한 제1 신호라인(S1)이 부재한 영역 상의 상부 그라운드(180)의 부분에 관통홀(H)들이 형성될 수 있다.
제1 신호라인(S1)이 형성된 영역 상의 상부 그라운드(180)의 부분에는 관통홀(H)들이 형성되지 않음으로써 제1 신호라인(S1)의 차폐를 도울 수 있다. 또한, 제1 신호라인(S1)이 부재한 영역 상의 상부 그라운드(180)의 부분에 관통홀(H)들이 형성됨으로써 상부 그라운드(180)의 열팽창을 최소화할 수 있다.
한편, 제2 신호라인(S2) 및 하부 그라운드(190)의 위치관계도, 제1 신호라인(S1) 및 상부 그라운드(180)의 위치관계에 상응할 수 있다.
하부 그라운드(190)에는 복수의 관통홀(H)들이 형성되되, 제2 신호라인(S2)이 형성된 영역 상의 하부 그라운드(190)의 부분에는 관통홀(H)들이 형성되지 않을 수 있다. 또한, 제2 신호라인(S2)이 부재한 영역 상의 하부 그라운드(190)의 부분에 관통홀(H)들이 형성될 수 있다.
제2 신호라인(S2)이 형성된 영역 상의 하부 그라운드(190)의 부분에는 관통홀(H)들이 형성되지 않음으로써 제2 신호라인(S2)의 차폐를 도울 수 있다. 또한, 제2 신호라인(S2)이 부재한 영역 상의 하부 그라운드(190)의 부분에 관통홀(H)들이 형성됨으로써 하부 그라운드(190)의 열팽창을 최소화할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나, 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100, 100a, 100b, 100c, 100d, 100e, 100f: 다중 신호 전송용 연성회로기판
110: 제1 유전체 층 120: 제2 유전체 층
130: 제3 유전체 층 140: 제4 유전체 층
150: 제1 측면 그라운드 160: 제2 측면 그라운드
170: 제3 측면 그라운드 180: 상부 그라운드
190: 하부 그라운드 S1: 제1 신호라인
S2: 제2 신호라인 H: 관통홀
CL: 캐비티 라인 200: 다중 신호 전송용 장치
200F: 연성부 200R: 리지드부
201: 제1 커넥터 202: 제2 커넥터
PW: 전원 전송 라인 CA: 중앙 영역
OA: 바깥 영역

Claims (18)

  1. 제1 유전체 층;
    상기 제1 유전체 층의 일면에 나란히 형성된 복수의 제1 측면 그라운드들;
    상기 복수의 제1 측면 그라운드들의 사이마다 형성되는 제1 신호라인;
    상기 제1 유전체 층의 저면에 형성되는 복수의 제2 측면 그라운드들; 및
    상기 복수의 제2 측면 그라운드들의 저면에 형성되는 제2 유전체 층;을 더 포함하고, 상기 제2 측면 그라운드들은, 상기 제1 측면 그라운드들이 형성된 영역의 하부에 형성되며,
    상기 제2 측면 그라운드들의 사이이자 상기 제1 신호라인이 형성된 영역의 하부에는 캐비티 라인이 형성되고,
    상기 캐비티 라인은 상기 제1 신호라인의 길이방향과 교차하는 방향을 기준으로 이격된 적어도 두 개의 캐비티 라인을 포함하는 다중 신호 전송용 연성회로기판.
  2. 제1 유전체 층;
    상기 제1 유전체 층의 일면에 나란히 형성된 복수의 제1 측면 그라운드들;
    상기 복수의 제1 측면 그라운드들의 사이마다 형성되는 제1 신호라인;
    상기 제1 유전체 층의 저면에 형성되는 복수의 제2 측면 그라운드들; 및
    상기 복수의 제2 측면 그라운드들의 저면에 형성되는 제2 유전체 층;을 더 포함하고,
    상기 제2 측면 그라운드들은, 상기 제1 측면 그라운드들이 형성된 영역의 하부에 상기 제1 측면 그라운드들의 길이방향을 따라 형성되고,
    상기 제2 측면 그라운드들의 사이이자 상기 제1 신호라인이 형성된 영역의 하부에는 캐비티 라인이 형성되고,
    상기 상기 캐비티 라인은 상기 제1 신호라인의 길이방향을 따라 길게 연장 형성되는 것을 포함하는,
    다중 신호 전송용 연성회로기판.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 캐비티 라인은 상기 제2 측면 그라운드들과 상기 제1 유전체 층 및 상기 제2 유전체 층에 둘러싸여 형성되는 빈공간인,
    다중 신호 전송용 연성회로기판.
  4. 청구항 3에 있어서,
    상기 제2 측면 그라운드들 각각에 상기 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들이 형성되는,
    다중 신호 전송용 연성회로기판.
  5. 청구항 3에 있어서,
    상기 제1 유전체 층의 일면과 마주보는 제3 유전체 층; 및
    상기 제3 유전체 층의 일면에 형성되는 상부 그라운드;를 더 포함하는,
    다중 신호 전송용 연성회로기판.
  6. 청구항 5에 있어서,
    상기 상부 그라운드에 복수의 관통홀들이 형성되는,
    다중 신호 전송용 연성회로기판.
  7. 청구항 6에 있어서,
    상기 제1 신호라인이 형성된 영역 상의 상기 상부 그라운드의 부분에는 관통홀들이 형성되지 않으며,
    상기 제1 신호라인이 부재한 영역 상의 상기 상부 그라운드의 부분에 관통홀들이 형성되는,
    다중 신호 전송용 연성회로기판.
  8. 청구항 3에 있어서,
    상기 제2 유전체 층의 저면에 형성되는 하부 그라운드;를 더 포함하는,
    다중 신호 전송용 연성회로기판.
  9. 청구항 8에 있어서,
    상기 하부 그라운드의 저면에 형성되는 제4 유전체 층;
    상기 제4 유전체 층의 저면에 나란히 형성된 복수의 제3 측면 그라운드들; 및
    상기 복수의 제3 측면 그라운드들의 사이마다 형성되는 제2 신호라인;을 더 포함하는,
    다중 신호 전송용 연성회로기판.
  10. 청구항 9에 있어서,
    상기 복수의 제3 측면 그라운드들 각각에, 상기 길이방향을 따라 서로 간격을 두고 형성되는 복수의 관통홀들을 포함하는,
    다중 신호 전송용 연성회로기판.
  11. 청구항 9에 있어서,
    상기 제2 신호라인 각각은, 하나 또는 두 개 이상의 신호라인으로 형성되는,
    다중 신호 전송용 연성회로기판.
  12. 청구항 9에 있어서,
    상기 하부 그라운드에 복수의 관통홀들이 형성되며,
    상기 제2 신호라인이 형성된 영역 상의 상기 하부 그라운드의 부분에는 관통홀들이 형성되지 않으며,
    상기 제2 신호라인이 부재한 영역 상의 상기 하부 그라운드의 부분에 관통홀들이 형성되는,
    다중 신호 전송용 연성회로기판.
  13. 청구항 9에 있어서,
    상기 제1 신호라인과 상기 제2 신호라인 중 하나는 고속신호 전송용 신호라인이고, 나머지 하나는 저속신호 전송용 신호라인인,
    다중 신호 전송용 연성회로기판.
  14. 청구항 3에 있어서,
    상기 제1 신호라인의 양단부는 각각 디지털신호처리부 및 RF신호처리부에 연결되는,
    다중 신호 전송용 연성회로기판.
  15. 청구항 3에 있어서,
    상기 연성회로기판의 중앙 영역에 배치된 제1 신호라인들은 고속신호 전송용 신호라인들이고,
    상기 연성회로기판의 바깥 영역에 배치된 제1 신호라인들은 저속신호 전송용 신호라인들인,
    다중 신호 전송용 연성회로기판.
  16. 청구항 15에 있어서,
    상기 고속신호 전송용 신호라인들 간의 간격은,
    상기 저속신호 전송용 신호라인들 간의 간격보다 더 넓은,
    다중 신호 전송용 연성회로기판.
  17. 청구항 15에 있어서,
    상기 복수의 제1 측면 그라운드들 중 상기 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드의 폭은,
    상기 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드의 폭보다 넓은,
    다중 신호 전송용 연성회로기판.
  18. 청구항 17에 있어서,
    상기 복수의 제1 측면 그라운드들 중 상기 고속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드에는 관통홀들이 형성되며,
    상기 복수의 제1 측면 그라운드들 중 상기 저속신호 전송용 신호라인들 사이에 형성된 제1 측면 그라운드에는 관통홀들이 형성되지 않는,
    다중 신호 전송용 연성회로기판.
KR1020210053701A 2020-12-03 2021-04-26 다중 신호 전송용 연성회로기판 KR102457122B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210053701A KR102457122B1 (ko) 2020-12-03 2021-04-26 다중 신호 전송용 연성회로기판
CN202111067053.1A CN114599146A (zh) 2020-12-03 2021-09-13 多重信号传输用柔性电路板
JP2021149900A JP7267367B2 (ja) 2020-12-03 2021-09-15 多重信号伝送用可撓性回路基板
US17/478,987 US11844173B2 (en) 2020-12-03 2021-09-20 Flexible circuit board for multiple signal transmission

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200167355A KR102302496B1 (ko) 2020-12-03 2020-12-03 다중 신호 전송용 연성회로기판
KR1020210053701A KR102457122B1 (ko) 2020-12-03 2021-04-26 다중 신호 전송용 연성회로기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200167355A Division KR102302496B1 (ko) 2020-12-03 2020-12-03 다중 신호 전송용 연성회로기판

Publications (2)

Publication Number Publication Date
KR20220078450A KR20220078450A (ko) 2022-06-10
KR102457122B1 true KR102457122B1 (ko) 2022-10-20

Family

ID=81803277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210053701A KR102457122B1 (ko) 2020-12-03 2021-04-26 다중 신호 전송용 연성회로기판

Country Status (4)

Country Link
US (1) US11844173B2 (ko)
JP (1) JP7267367B2 (ko)
KR (1) KR102457122B1 (ko)
CN (1) CN114599146A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2010530690A (ja) * 2007-06-19 2010-09-09 テヒニッシェ ウニフェルジテート イルメナウ 高い帯域幅の信号を3次元分配するためのインピーダンス管理されたコプレーナ導波路システム
KR101938106B1 (ko) 2018-01-25 2019-01-14 주식회사 기가레인 선폭 축소형 연성회로기판

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
JPH05136597A (ja) * 1991-11-15 1993-06-01 Fujitsu Ltd マイクロ波回路の信号漏洩の防止構造
JPH0799397A (ja) * 1993-09-29 1995-04-11 Toshiba Corp プリント板構造
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP4195731B2 (ja) * 1996-07-25 2008-12-10 富士通株式会社 多層プリント板及びこれを利用した高周波回路装置
JP3650957B2 (ja) * 1999-07-13 2005-05-25 株式会社村田製作所 伝送線路、フィルタ、デュプレクサおよび通信装置
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
US7145411B1 (en) * 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
JP2006245863A (ja) * 2005-03-02 2006-09-14 Nagano Japan Radio Co フレキシブルストリップ線路
CN101861051B (zh) * 2009-04-13 2012-05-16 鸿富锦精密工业(深圳)有限公司 软性电路板
JP5576261B2 (ja) * 2010-12-27 2014-08-20 京セラSlcテクノロジー株式会社 配線基板
US9226385B2 (en) * 2012-11-16 2015-12-29 Raytheon Company Line isolation of radio frequency devices
JP6426067B2 (ja) 2015-08-06 2018-11-21 日本メクトロン株式会社 多層フレキシブルプリント配線板およびその製造方法
KR20170094702A (ko) * 2016-02-11 2017-08-21 주식회사 기가레인 연성회로기판
KR102552614B1 (ko) * 2016-02-26 2023-07-06 주식회사 기가레인 연성회로기판
KR20180080611A (ko) * 2017-01-04 2018-07-12 주식회사 기가레인 연성회로기판
JP7003412B2 (ja) * 2017-02-03 2022-01-20 大日本印刷株式会社 導電基板およびその製造方法
JP7126878B2 (ja) * 2018-06-26 2022-08-29 新光電気工業株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2010530690A (ja) * 2007-06-19 2010-09-09 テヒニッシェ ウニフェルジテート イルメナウ 高い帯域幅の信号を3次元分配するためのインピーダンス管理されたコプレーナ導波路システム
KR101938106B1 (ko) 2018-01-25 2019-01-14 주식회사 기가레인 선폭 축소형 연성회로기판

Also Published As

Publication number Publication date
JP2022089148A (ja) 2022-06-15
JP7267367B2 (ja) 2023-05-01
US20220183143A1 (en) 2022-06-09
US11844173B2 (en) 2023-12-12
KR20220078450A (ko) 2022-06-10
CN114599146A (zh) 2022-06-07

Similar Documents

Publication Publication Date Title
CN107041062B (zh) 配置用于四元信号传输的印刷电路和电路板组件
US8611094B2 (en) Optical module
US20150351222A1 (en) Resin multilayer substrate and electronic apparatus
KR20180100146A (ko) 가요성 pcb(printed circuit board)를 사용하는 신호 전달 및 안테나 레이아웃
US20190044258A1 (en) Cable connector block assemblies for base station antennas
US10231327B1 (en) Optical module and optical transmission equipment
KR20170100752A (ko) 연성회로기판
JP2021527982A (ja) キャビティフィルタおよびこれに含まれるコネクティング構造体
US8147274B2 (en) Connector
JP6394420B2 (ja) ケーブルの接続構造、および、それを備えるケーブル用コネクタ
US20230397326A1 (en) Flexible printed circuit board comprising power transmission line
US8628349B2 (en) Flexible printed circuit board connector
KR20180080612A (ko) 연성회로기판
KR102457122B1 (ko) 다중 신호 전송용 연성회로기판
KR102302496B1 (ko) 다중 신호 전송용 연성회로기판
KR102317945B1 (ko) 리셉터클 커넥터
US10009711B2 (en) Multi-input directional coupler printed circuit
JPH097715A (ja) 重層基板の設計方法及び重層基板
EP3979403A1 (en) Filter assembly, antenna apparatus and base station system
KR102317944B1 (ko) 리셉터클 커넥터 및 이를 포함하는 전자 장치
KR102366495B1 (ko) 전원 전송 라인을 포함하는 연성회로기판
KR102255501B1 (ko) 리셉터클 커넥터 및 이를 포함하는 전자 장치
US20210410269A1 (en) High-frequency circuit and communication module
US11417964B2 (en) Single polarized array waveguide antenna
JP2006253610A (ja) 回路基板を備えた電子機器

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant