CN107041062B - 配置用于四元信号传输的印刷电路和电路板组件 - Google Patents
配置用于四元信号传输的印刷电路和电路板组件 Download PDFInfo
- Publication number
- CN107041062B CN107041062B CN201611199906.6A CN201611199906A CN107041062B CN 107041062 B CN107041062 B CN 107041062B CN 201611199906 A CN201611199906 A CN 201611199906A CN 107041062 B CN107041062 B CN 107041062B
- Authority
- CN
- China
- Prior art keywords
- quad
- signal
- vias
- printed circuit
- traces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
印刷电路(200)包括平面基板(201)、包括延伸通过平面基板的接地过孔(208)和信号过孔(210)的多个导电过孔(206)、以及耦接到平面基板的多个信号迹线(256)。信号过孔(210)被布置为形成多个四元组(212),其中每个四元组包括二乘二布置的信号过孔(210)。接地过孔(208)定位在相邻的四元组(212)之间。信号迹线(256)形成多条四元线路(250),其中每条四元线路包括相应的四元组的信号过孔(210)和信号迹线(256)中的四个。每个四元组的四个信号迹线以二乘二形式彼此平行地延伸,其中信号迹线中的两个在平面基板中的第一深度(286)处、并且另两个信号迹线在平面基板中的第二深度(288)处。
Description
技术领域
本发明涉及具有用于多条信号线路的多个导电路径的印刷电路。
背景技术
电连接器可以在通信系统内使用,例如电信设备、服务器、数据存储器、传输设备等。一些通信系统包括互连系统,其具有背板或中板电路板以及被配置为安装到电路板的多个子卡组件。为了简单起见,以下仅涉及背板电路板,但是应当理解,可以以类似的方式使用中板电路板。每个子卡组件包括固定到子卡的插座连接器。背板电路板具有安装到其上的多个插头连接器。每个插座连接器被配置为与相应的插头连接器配合,从而将相应的子卡组件通信地耦接到背板电路板。背板电路板包括互连不同子卡组件的导电过孔和迹线。因此,不同的子卡组件可以通过背板电路板彼此通信耦接。
这些互连系统的电气部件通常被配置用于差分信号传输。例如,背板电路板的导电过孔通过导电迹线彼此电耦接。导电过孔和导电迹线通常被图案化以形成对(称为“差分对”)。每个差分对的导电迹线具有类似的路径以减少歪斜失真(skew)。在常规差分信号传输中,两个互补信号通过差分对的两个导电路径传输。数据可以由两个导电路径之间的电压差或两个导电路径中的电流强度和方向来确定。
虽然差分信号传输系统在传送数据方面是有效的,但是却使增加这些系统的带宽变得更加困难。最近,已经开发了一种新的信号传输技术。所述信号传输技术在下文中称为“四元信号传输”,并且在美国公开文本(公开号)No.2011/0268225中更详细地描述。与每条信号线路仅使用两个导电路径的差分信号传输不同,新的信号传输技术可以使用例如用于三条信号线路的四个导电路径。因此,使用相同数量的导电路径,四元信号传输可以提供三条信号线路,而差分信号传输仅可以提供两条信号线路。尽管四元信号传输可以实施在用于差分信号传输应用的相同电气部件上,但是却可以改善导电路径的封装外形(footprints),使得四元信号传输具有更为实际的和商业性的价值。
因此,需要具有被配置用于四元信号传输的封装外形的电气部件(诸如,印刷电路和电路板组件)。
发明内容
根据本发明,印刷电路包括平面基板,所述平面基板具有相对的侧面和在相对的侧面之间延伸的厚度。相对的侧面平行于横向平面延伸。多个导电过孔在垂直于横向平面的方向上延伸通过平面基板。导电过孔包括接地过孔和信号过孔。多个信号迹线耦接到平面基板、并且平行于横向平面延伸。信号过孔被布置为形成多个四元组(quad groups),其中每个四元组包括二乘二布置的信号过孔。接地过孔定位在相邻的四元组之间。信号迹线电耦接到四元组的相应信号过孔以形成多条四元线路(quad lines)。每条四元线路包括相应的四元组的信号过孔和四个信号迹线。每条四元线路的四个信号迹线以二乘二形式彼此平行地延伸,其中信号迹线中的两个在平面基板中的第一深度处、并且另两个信号迹线在平面基板中的第二深度处。
附图说明
图1示出了根据实施例的具有第一和第二电路板组件的互连系统。第一和第二电路板组件在图1中未配合。
图2是根据实施例形成的印刷电路的一部分的平面图。
图3是图2的印刷电路的另一部分的平面图,其示出了根据实施例的四元线路。
图4示出了沿着图3中所示的线4-4截取的图2的印刷电路的横截面的一部分。
图5是图2的印刷电路的另一部分的平面图,其示出了根据实施例的四元线路。
图6是图2的印刷电路的另一部分的平面图,其示出了根据实施例的四元线路。
图7是根据具有四元线路的实施例形成的印刷电路的平面图。
图8是根据具有四元线路的实施例形成的印刷电路的平面图。
图9是根据实施例形成的印刷电路的一部分的侧视图。
图10是图9的印刷电路的一部分的平面图。
具体实施方式
本文所述的实施例可以包括具有被配置用于四元信号传输的导电过孔和/或导电迹线的图案或封装外形的印刷电路。实施例还可以包括具有这样的印刷电路的互连系统或电路板组件。互连系统可以是例如背板互连系统或中平面互连系统。电路板组件可以包括电路板和安装到其上的至少一个电连接器。例如,电路板组件可以包括具有安装到其上的至少一个电连接器的子卡或具有安装到其上的至少一个电连接器的背板电路板。在一些实施例中,电路板可以具有高密度的导电过孔阵列,其被配置为接收来自电连接器的导体尾部。
导电过孔和迹线形成四元线路。如本文所使用的,“四元线路”包括具有允许四元信号传输的指定空间关系的四个信号路径。在一个示例中,每条四元线路包括四个信号迹线和至少四个导电过孔。每个导电过孔电耦接到四个信号迹线中的相应的信号迹线。四个导电过孔可以限定四元线路的一个终止端部。在一些实施例中,四元线路还包括在四元线路的相对终止端部的附加的四个导电过孔。在第二示例中,四元线路可以仅包括四个导电过孔。在这样的实施例中,每个导电过孔可以是电镀通孔(PTH),其被配置为在PTH的每个端部接收导体尾部。
四元线路中的每个信号路径被配置为相对于由四元线路中的其它信号路径传输的信号而传输信号。与差分信号传输类似,四个信号路径中的信号可以相对于彼此变化以传送数据。这在这里被称为四元信号传输。四元信号传输(也称为“正交差分向量信号传输”)的概念在美国公开文本No.2011/0268225中描述,并且已被Kandou Bus.研究。配置用于四元信号传输的示例性电连接器在于2014年4月11日提交的美国专利申请No.14/328,776中描述。四元信号传输使得能够通过四个导电路径(例如导体)传输三个信号,这四个导电路径被统称为“四元线路”或“quad.”。每条四元线路应当与其它四元线路相对隔离,并且四元线路内的每个导电路径应大致等同地耦接到相同的四元线路的三个其它导电路径。四元线路内的信号路径之间的歪斜失真应当最小化。
在印刷电路中,四元线路的四个信号迹线基本上在四元线路的整个长度上彼此平行地延伸,使得信号迹线通过印刷电路呈二乘二形式。在一些图案或封装外形中,信号迹线中的两个可以缓慢远离(jog away)并且朝向另两个信号迹线返回以减少歪斜失真。靠近四元线路的终止端部,信号迹线可以从二乘二形式断开(break)以电耦接到相应的导电过孔。
导电过孔和导电迹线可以相对于彼此被图案化,以便于通过印刷电路的四元信号传输。印刷电路可以是印刷电路板(PCB)或柔性电路。示例性电路板包括背板/中板电路板或子卡。导电过孔和导电迹线可以相对于彼此被图案化,以便最小化或消除导电迹线之间的歪斜失真并且减小四元线路之间的串扰。导电过孔和导电迹线还可以被图案化以平衡可以在四元线路内行进的三种不同模式的阻抗。
实施例能够以高数据速率,例如至少20吉比特每秒(Gb/s)、30Gb/s、40Gb/s、50Gb/s或更高来传输数据信号。信号过孔可以形成四元线路的高密度阵列。四元线路的高密度阵列可以每120mm2沿着印刷电路的指定区域具有例如至少5条四元线路(20个信号过孔)。在更具体的实施例中,高密度阵列可以每120mm2具有至少8条四元线路(32个信号过孔)或每120mm2具有至少10条四元线路(40个信号过孔)。
图1是根据实施例形成的互连系统100的一部分的透视图。互连系统100包括配置为彼此配合的第一电路板组件102和第二电路板组件104。第一电路板组件102包括电连接器106和印刷电路108。第二电路板组件104包括电连接器110和印刷电路112。电连接器106、110分别安装到电路板108、112。在所示的实施例中,印刷电路108、112是PCB,并且因此在下文中被称为电路板。
电连接器106、110被配置为彼此配合以在它们之间形成电和机械连接。电连接器106可以被实施为并且在下文中被称为插头连接器106。电连接器110可以被实施为并且在下文中被称为插座连接器110。插座连接器110被配置为耦接到插头连接器106。可选地,插座连接器110可以是子卡组件的一部分,并且插头连接器106可以是背板或中板系统的一部分,反之亦然。可选地,插头连接器106和/或插座连接器110可以是线路卡或转换卡的一部分。
如本文所述,插头连接器106和插座连接器110各自包括被配置用于四元信号传输的四元组信号触头(或导体)。每个四元组中的每个信号触头被配置为电耦接到另一电连接器的相应的信号触头。例如,插头连接器106包括布置在四元组116中的信号触头114和围绕四元组116的接地屏蔽件(或接地触头)118。插座连接器包括被布置在四元组122中的信号触头120。四元组116中的每一个被配置为电耦接到相应的四元组122。
插头连接器106包括具有第一端部126和第二端部128的连接器壳体124。连接器壳体124分别包括在第一和第二端部126、128处的端壁130和132。端壁130和132在其间限定了腔体134。腔体134被配置为在其中接收插座连接器110。端壁130、132可以包括对准引导件136,对准引导件136配置为当插座连接器110插入到腔体134中时使插座连接器110与插头连接器106对准。
信号触头114布置在腔体134中以形成四元组116。四元组116中的每一个具有四个信号触头114。接地屏蔽件118围绕每个四元组116并且为相应的四元组116提供电屏蔽。信号触头114的每一个具有用于与插座连接器110的相应的信号触头120电耦接的配合端部140。接地屏蔽件118的每一个具有用于与插座连接器110的相应的接地触头144电耦接的配合端部142。信号触头114和接地屏蔽件118共同形成插头连接器106的连接器阵列150。
电路板108包括具有相对的第一和第二侧154、156以及在它们之间延伸的厚度158的平面基板152。插头连接器106沿着第一侧154安装到电路板108的安装区域159。安装区域159包括延伸通过(例如部分地或完全地)平面基板152的导电过孔的四元阵列(未示出)。这些导电过孔沿着安装区域159选择性地布置并且被配置为接收信号触头114和接地屏蔽件118的尾部(未示出)。信号触头114和接地屏蔽件118电端接到电路板108。
插座连接器110包括用于保持多个触头模块170的连接器壳体138。触头模块170被保持在大致彼此平行的堆叠构造中。触头模块170保持信号触头120和接地触头144。信号触头120电连接到电路板112,并且限定通过插座连接器110的信号路径。信号触头120和接地触头144共同形成插座连接器110的连接器阵列180。
电路板112包括具有相对的第一和第二侧174、176以及在它们之间延伸的厚度178的平面基底172。插座连接器110沿着第一侧174安装到电路板112的安装区域179。信号触头120和接地触头144在安装区域179内电端接到电路板112。安装区域179包括延伸通过(例如,部分地或完全地)平面基板172的导电过孔的四元阵列(未示出)。
当插座连接器110耦接到插头连接器106时,电路板108垂直于电路板112定向。当耦接时,信号触头114电连接到信号触头120,并且接地屏蔽件118电连接到接地触头144。以这种方式,插头连接器106和插座连接器110将电路板108电耦接到电路板112。被配置用于四元信号传输的示例性电连接器(诸如,电连接器106、110)在于2014年4月11日提交的美国专利申请No.14/328,776中描述,其通过引用整体并入本文。
对于电路板108、112中的至少一个,导电过孔可以类似于导电过孔206(在图2中示出)或下面描述的其它导电过孔。电路板108、112可以具有相应的导电过孔的相应的封装外形。电路板108、112中的每一个还可以具有电耦接到导电过孔的相应导电迹线图案。如本文所述,导电过孔和导电迹线相对于彼此定位以促进四元信号传输。电路板108、112可以与下面描述的印刷电路类似或相同。
本文所述的印刷电路(诸如,电路板108、112)可以通过各种制造技术制造。例如,印刷电路可以通过已知的PCB技术制造。印刷电路的每一个可以是包括多个堆叠的基板层的层压或夹层结构。每个基板层可以至少部分地包括绝缘介电材料。例如,基板层可以包括介电材料(例如,阻燃环氧树脂编织玻璃板(FR4)、FR408、聚酰亚胺、聚酰亚胺玻璃、聚酯、环氧-芳族聚酰胺、金属等);粘合材料(例如,丙烯酸粘合剂、改性环氧树脂、酚醛缩丁醛、压敏粘合剂(PSA)、预浸渍材料等);以预定方式设置、沉积或蚀刻的导电材料;或上述的组合。导电材料可以是铜(或铜合金)、铜镍合金、银环氧树脂、导电聚合物等。应当理解,基板层可以包括子层(例如,粘合材料、导电材料和/或介电材料)。还应当理解,导电过孔可以仅延伸通过一个基板层或多个堆叠的基板层,包括整个印刷电路。
可以设想,在一些实施例中,印刷电路可以包括柔性材料,使得基板层形成柔性印刷电路。柔性材料可以例如是聚酰亚胺。对于这样的实施例,印刷电路的指定部分可以可选地包括刚性材料。例如,一个或两个基板层可以包括刚性材料,从而使得印刷电路更加刚性但仍然是柔性的。作为另一示例,加强件可以应用于印刷电路的一侧或两侧。加强件可以覆盖少于整个印刷电路,使得印刷电路的一部分是刚性的,而印刷电路的另一部分是柔性的。
图2是根据实施例的印刷电路200的一部分的平面图。类似于电路板108、112(图1),印刷电路200包括第一侧204和相对的第二侧(未示出)以及在它们之间延伸的平面基板201。为了参考,印刷电路200相对于X、Y和Z轴线示出。X和Y轴线限定平行于第一侧204和第二侧(未示出)延伸的横向平面294(图4所示)。Z轴线垂直于横向平面294,因此,可以称为仰角轴线。Z轴线(或仰角轴线)通过印刷电路200的厚度(未示出)延伸到图2的页面中。
图2示出了单个过孔子组202。在一些实施例中,印刷电路200可以包括四元阵列(未示出),其包括多个过孔子组202。四元阵列可以类似于或等同于四元阵列502或602(分别在图7和8中示出)。四元阵列可以包括各种过孔子组。例如,四元阵列可以包括一个或多个过孔子组202、一个或多个过孔子组258(图3中所示)、一个或多个过孔子组302(图5中所示)、一个或多个过孔子组402(图6中所示)、一个或多个过孔子组504(图7中所示)、一个或多个过孔子组604(图7中所示)或其它过孔子组。过孔子组可以相对于彼此定位以允许四元线路远离(或朝向)四元阵列的布线。一个或多条四元线路可以在之间延伸并且通过子不同四元阵列的子组互连。
过孔子组202包括多个导电过孔206,其具有配置用于四元信号传输的指定空间关系。导电过孔206在垂直于X和Y轴线(或垂直于横向平面294(图4))的方向上延伸通过平面基板201。换句话说,导电过孔206平行于Z轴线延伸。导电过孔206可以完全延伸通过平面基板201或仅部分地通过平面基板201。
导电过孔206包括接地过孔208和信号过孔210。图2中的信号过孔210被布置为形成单个四元组212。四元组212的信号过孔210被定位以形成二乘二布置的信号过孔210。如本文所使用的,当信号过孔以“二乘二布置”定位时,或当信号迹线以“二乘二布置”定位时,当沿着平行于信号路径的长度轴线观察时,相应的元件形成基本上矩形的形状。例如,当沿着Z轴线观察时,信号过孔210形成图2中的正方形的二乘二布置(由虚线215表示)。在这样的实施例中,四元组212关于平行于X轴线的第一轴线291对称,并且关于平行于Y轴线的第二轴线292对称。第一轴线291和第二轴线292在四元组212的中心293处彼此相交。
过孔子组202具有沿着X轴线测量的第一尺寸214和沿着Y轴线测量的第二尺寸216。第一和第二尺寸214、216限定过孔子组202的区域。第一尺寸214由最外面的接地过孔208的沿着X轴线在相反方向上面向的表面限定。第二尺寸216由最外面的接地过孔208的沿着Y轴线在相反方向上面向的表面限定。第一和第二尺寸214、216中的每一个可以例如小于5mm或小于4mm。然而,可替代实施例可以具有大于5mm的第一或第二尺寸。在所示实施例中,第一和第二尺寸214、216相等,但是在其它实施例中,第一和第二尺寸214、216可以不相等。
信号过孔210是电镀通孔(PTH),其被配置为接收电连接器(未示出)的导体尾部(未示出)。如关于信号过孔210-4所示,每个信号过孔210可以包括沿着平面基板201的内表面222电镀的导电材料220。导电材料220可以沿着第一侧204以及可选地沿着第二侧(未示出)形成焊盘228。平面基板201可以被钻孔以形成内表面222。当导电材料220电镀到内表面222时,形成接收通道224,其由导电材料220的内表面226限定。接收通道224被配置为接收相应的导体尾部。导体尾部机械地接合内表面226。例如,导体尾部可以被径向压缩并且可能被导电材料220变形。机械连接还在导体尾部和信号过孔210之间建立电连接。接地过孔208可以以类似的方式形成。
接收通道224可以在信号过孔210的两个端部开口。每个端部可以接收和接合相应的导体尾部(未示出),使得信号过孔210电耦接两个导体尾部。在这样的实施例中,信号过孔210可以不电耦接到导电迹线。更具体地,信号过孔210可以不通过导电迹线互连到其它信号过孔。然而,在其它实施例中,印刷电路200可以包括电耦接到相应的信号过孔210的导电迹线,如下所述。
还如图2所示,过孔子组202包括由接地过孔208形成的屏蔽阵列230。屏蔽阵列230围绕四元组212。屏蔽阵列230被配置为减少或阻止来自相邻的四元线路或更具体地相邻的四元组212的串扰。在所示的实施例中,屏蔽阵列230限定第一和第二尺寸214、216。屏蔽阵列230可以电耦接到印刷电路200的接地平面282、284(在图4中示出)。
在所示实施例中,屏蔽阵列230包括八个接地过孔208-1、208-2、208-3、204-4、208-5、208-6、208-7和208-8。四元组212包括信号过孔210-1、210-2、210-3和210-4。在一些实施例中,四元组212的信号过孔210中的每一个与接地过孔208中的两个相关联,使得相应的信号过孔210比其它接地过孔208或其它信号过孔210更靠近相关联的接地过孔208。这两个接地过孔208可以形成接地角232。两个接地过孔208以间隙距离234分开。间隙距离234和接地过孔208的位置被配置为将相关联的信号过孔210与外部串扰电隔离。例如,接地过孔208-6、208-7可以吸收从四元组212外部并且沿着X轴线和/或Y轴线朝向信号过孔210-4流动的不想要的能量(例如,串扰)。总的来说,接地角232围绕四元组212。
还示出了在相邻的接地角232之间存在路线沟道236。更具体地,路线沟道236存在于接地过孔208-1、208-2之间以及信号通路210-1、210-2之间;路线沟道236存在于接地过孔208-3、204-4之间以及信号过孔210-2、210-3之间;路线沟道236存在于接地过孔208-5、208-6之间以及信号过孔210-3、210-4之间;并且路线沟道236存在于接地过孔208-7、208-8之间以及信号过孔210-4、210-1之间。在一些实施例中,路线沟道236的大小可以允许导电迹线(未示出)通过屏蔽阵列230,使得信号过孔210可以互连到其它四元组的信号过孔。在一些实施例中,路线沟道236可以不存在,并且替代地,空间可以由另一接地过孔208占据。
图2还通过形成圆角正方形的虚线表示反焊盘238。反焊盘238是接地平面中的间隙孔,其允许信号过孔210延伸通过平面基板201。如图所示,反焊盘238是单个孔,其允许整个四元组212延伸通过平面基板201。
图3是印刷电路200的另一部分的平面图,其示出了过孔子组258和四元线路250。四元线路250包括信号过孔254的四元组252。四元线路250还包括耦接到平面基底201并且平行于X和Y轴线(或横向平面294(图4))延伸的多个信号迹线256。过孔子组258包括信号过孔254,并且还包括接地过孔262的屏蔽阵列260。在所示实施例中,过孔子组258具有与过孔子组202的配置(图2)相同的配置。然而,在其他实施例中,过孔子组258可以包括不同配置的导电过孔。
信号过孔254形成信号周边270,并且接地过孔262形成屏蔽周边272。信号和屏蔽周边270、272由图3中的虚线指示。信号周边270是正方形的。在所示实施例中,屏蔽周边272具有八边形形状,但是可以使用其他形状。屏蔽周长272限定子组区域的外边界,并且信号周边270限定在子组区域内的信号区域的外边界。在屏蔽周边272的外部,信号迹线256可以保持二乘二形式。
图4示出了沿着图3中所示的线4-4截取的印刷电路200的横截面的一部分。图4所示的部分仅包括沿着Z轴线并排(side-by-side)堆叠的五个基板层280的部分。印刷电路200包括沿着两个相邻基板层280之间的相应的界面定位的第一接地平面282和第二接地平面284。四元线路250的信号迹线256设置在第一和第二接地平面282、284之间,并且沿着横向平面294纵向延伸。在图4中,信号迹线256沿着X轴线纵向延伸,但是应当理解,信号迹线256可以在平行于横向平面294的任何方向上以二乘二形式295布线。
四元线路250的四个信号迹线256以二乘二形式彼此平行地延伸。四个信号迹线被具体称为信号迹线256-1、256-2、256-3、256-4。在二乘二形式295中,信号迹线中的两个256-1、256-4在平面基板201中处于第一深度286,而另两个信号迹线256-2、256-3在平面基板201中处于不同的第二深度288。第一和第二深度286、288可以相对于第一侧204或相对于接地平面282、284中的一个测量。
四个信号迹线256形成两个迹线对296、298。迹线对296包括信号迹线256-1和256-2,并且迹线对298包括信号迹线256-3和256-4。迹线对296的信号迹线256-1、256-2沿着Z轴线竖直对准,并且迹线对298的信号迹线256-3、256-4也沿着Z轴线竖直对准。在图4中,迹线对296、298通过横向距离297彼此分开。信号迹线256-1和256-2被竖直距离299分开,并且信号迹线256-4和256-3被相同的竖直距离299分开。
横向距离297和竖直距离299相对于彼此间隔开,以便于四元信号传输。例如,横向距离297和竖直距离299被配置为使得三个模式阻抗沿着四元线路基本上相等,并且实现信号迹线之间的近似相等的耦接。在所示实施例中,竖直距离299大于横向距离297,但是信号迹线可以具有其它空间关系。在一些情况下,如下所述,迹线对296、298可以从每一个缓慢远离并且朝向彼此返回,使得横向距离297变化。这样的配置可以用于控制歪斜失真。尽管如此,当迹线对远离或朝向彼此移动时,相应的迹线对的两个信号迹线可以竖直对准,使得保持矩形的二乘二形式。
返回到图3,四元线路250的信号迹线256延伸通过路线沟道264,并且从屏蔽周边272内和信号周边270内的二乘二形式295断开。特别地,四元线路250的信号迹线256从靠近四元组252的中心274的二乘二形式295断开。如本文所使用的,当四元线路的信号迹线不再保持矩形布置和/或二乘二形式的分离距离超过指定量时,四元线路“从二乘二形式断开”。通过在图3的实施例中的中心274附近断开,可以改进四元信号传输。然而,在一些情况下,可能需要在另一位置处从二乘二形式断开以便布线信号迹线。关于图5和图6描述了这样的实施例。
图5是印刷电路200的另一部分的平面图,其示出了过孔子组302和四元线路350。在所示实施例中,过孔子组302与过孔子组258(图3)和过孔子组202(图2)相同,但是过孔子组302可以在其它实施例中具有不同的配置。例如,过孔子组302可以包括不同图案的接地过孔362。在图5中,接地过孔362形成围绕信号过孔354的四元组348的屏蔽阵列360。屏蔽阵列360限定屏蔽周边370,四元组348限定信号周边372。
四元线路350包括迹线对396和迹线对398。如图所示,四元线路350在遮蔽周边370外部的断开位置391处从二乘二形式395断开。更具体地,迹线对396,398在断开位置391处沿彼此相反的方向延伸。如果保持大的长度,则该图案可能不能保持所需的四元信号传输的质量。然而,如图5所示,如果二乘二形式395靠近过孔子组302断开,则四元信号传输可能是足够的。例如,四元线路350可以在屏蔽周边370的2mm内或1mm内从二乘二形式395断开。
迹线对396、398可以部分地围绕屏蔽阵列360引导。如图所示,迹线对396、398通过相应的路线沟道364A,364B交叉或清除屏蔽阵列360。每个迹线对396、398的信号迹线356分别在断开位置380和382处相对于彼此断开。如图所示,断开位置380、382在屏蔽周边370内,但在信号周边372外。
图6是印刷电路200的另一部分的平面图,其示出了过孔子组402和四元线路450。在所示实施例中,过孔子组402与过孔子组202(图2)、过孔子组258(图3)和过孔子组302(图5)相同,但是过孔子组402可以在其它实施例中具有不同的配置。过孔子组402包括接地过孔462,其形成围绕信号过孔454的四元组448的屏蔽阵列460。屏蔽阵列460包括多个接地角432,每个接地角432包括两个接地过孔462。接地角432可以与接地角232(图2)相同。例如,相应的接地角432的接地过孔462可以比另一接地角432的相邻接地过孔462更靠近彼此。屏蔽阵列460限定屏蔽周边470,并且四元组448限定信号周边472。
四元线路450包括信号迹线456-1、456-2、456-3和456-4。如图所示,四元线路450在遮蔽周边470外部的断开位置491处断开二乘二形式495。迹线456-1和456-4在断开位置491处沿彼此相反的方向延伸。信号迹线456-2、456-3通过路线沟道464彼此平行地延伸。再次,虽然如果保持大的长度,则该图案可能不允许足够的四元信号传输,但是如图6所示,如果二乘二形式靠近过孔子组402断开,则四元信号传输可能是足够的。
信号迹线456-1、456-4具有共同的第一深度,例如第一深度286(图4),并且在断开位置491处彼此远离地延伸。信号迹线456-1和456-4中的每一个在各自的接地角432的相应的接地过孔462之间布线。在图6中,信号迹线456-1和456-4已经被延长以用于歪斜失真匹配。信号迹线456-2和456-3具有共同的深度,例如第二深度288(图4)。信号迹线456-2和456-3被引导通过路线沟道464。信号迹线456-2和456-3在相邻的接地过孔462和相邻的信号过孔454之间延伸。然而,信号迹线456-1和456-4不被引导在相邻的信号过孔454之间。
图7是根据实施例的具有四元阵列502的印刷电路500的平面图。四元阵列502包括多个过孔子组504。过孔子组504以行和列布置。每个过孔子组504包括接地过孔508的屏蔽阵列506和信号过孔512的四元组510。每个屏蔽阵列506围绕相应的四元组510,以减少四元阵列502中相邻的四元组510之间的串扰。
图7示出了总共九个过孔子组504。九个过孔子组504中的三个电耦接到信号迹线514。信号迹线514和相应的四元组510形成各自的四元线路520。剩余的四元组510也可以电耦接到信号迹线(未示出),但是这些信号迹线可以在与信号迹线514的深度不同的深度。可替代地,一个或多个剩余的四元组510可以不电耦接到相应的信号轨迹。相反,每个信号过孔512可以电互连两个导体尾部(未示出),如上面参考图2所述。
在所示的实施例中,相邻的过孔子组504由分隔间隙530、531间隔开,以允许四元线路520在其之间布线。例如,四元线路520中的每一条包括相对于彼此在垂直方向上延伸的第一和第二段。更具体地,四元线路520A,520C中的每一条包括平行于X轴线延伸的第一段522。第一段522延伸通过相应的分离间隙530。四元线路520A,520C中的每一条还包括平行于Y轴线延伸的第二段524。第二段524延伸通过相应的分离间隙531。第一和第二段522、524还在相邻的过孔子组504的接地过孔508之间延伸。因此,分离间隙530、531允许四元线路520的信号迹线514在四元阵列504内在彼此垂直的两个方向上布线。
图8是根据实施例的具有四元阵列602的印刷电路600的平面图。四元阵列602可以包括多个过孔子组604。每个过孔子组604包括接地过孔608的屏蔽阵列606和信号过孔612的四元组610。每个屏蔽阵列606围绕相应的四元组610,以减少四元阵列602中相邻的四元组610之间的串扰。过孔子组604被布置在行630和列632中。过孔子组604的列632被分离间隙631间隔开。然而,这些行不被间隔开。相反,相邻的屏蔽阵列606共用接地过孔608的壁609。在这样的实施例中,四元阵列602可以具有更大密度的过孔子组604。
还在图8中所示,九个过孔子组604中的两个电耦接到信号迹线614。信号迹线614和相应的四元组610形成各自的四元线路620A,620B。如图所示,四元线路620A的信号迹线614形成迹线对622、624。迹线对622、624被图案化或成形为远离彼此延伸四元线路620A的路径的两个小长度(在632A,632B处指示)。更具体地,迹线对622缓慢远离并且朝向迹线对624返回。当迹线对622移动离开并且朝向迹线对624返回时,信号迹线614保持二乘二形式634。例如,二乘二形式634可以在正方形形状形式到细长矩形形式之间改变。这样的配置可以用于控制电性能。例如,改变的二乘二形式634可以用于控制歪斜失真,同时保持足够的信号质量水平。
图9是根据实施例形成的印刷电路700的侧视图。印刷电路700可以包括与上面关于印刷电路200(图2)、500(图7)和600(图8)描述的类似的特征。例如,印刷电路700包括具有相对的第一和第二侧704、706的平面基板702。平面基板702由多个基板层708形成。在所示实施例中,平面基板702包括沿着Z轴线(或仰角轴线)相对于彼此堆叠的十一(11)个基板层708。然而,实施例可以包括不同数量的基板层。印刷电路700具有在第一侧704和第二侧706之间延伸的多个导电过孔710。导电过孔710包括接地过孔712和信号过孔714、716。信号过孔716电耦接到信号迹线718。信号过孔714不电耦接到信号迹线。
印刷电路700还包括空气孔720和722。空气孔720邻近信号过孔714定位并且完全延伸通过平面基板702。空气孔722邻近信号过孔716定位,并且仅部分地延伸通过平面基板702。
图10是印刷电路700的第二侧706的一部分的平面图,并且示出了过孔子组730和过孔子组740。过孔子组730、740中的每一个由导电过孔710形成。过孔子组730包括接地过孔712的屏蔽阵列732和信号过孔714的四元组734,其被屏蔽阵列732围绕。过孔子组740还包括接地过孔712的屏蔽阵列742和信号过孔716的四元组744,其被屏蔽阵列742围绕。屏蔽阵列732、742共用接地过孔712中的三个。四元组734、744分别延伸通过反焊盘736、746。
空气孔720、722被配置为分别增加四元组734、744的阻抗。特别地,可以提供空气孔720、722以平衡三种不同模式的阻抗。空气孔720、722可以通过相应的反焊盘736、746从第一侧704(图9)钻到第二侧706。空气孔720被定位成相对于中心轴线738旋转的二乘二布置。更具体地,每个空气孔720定位在相邻的信号过孔714之间,使得平行于Z轴线的四平面750与两个信号过孔714和相应的空气孔720相交。
空气孔722也被定位在相对于中心轴线748旋转的二乘二布置中,使得每个空气孔722定位在相邻的信号过孔716之间。然而,空气孔722不延伸到第二侧706。如图所示,空气孔722与信号迹线718对准,使得如果空气孔722完全延伸通过平面基板702,则空气孔722将与信号轨迹718的相应路径相交。
Claims (8)
1.一种印刷电路(200),包括:
平面基板(201),其具有相对的侧面(204、706)和在相对的侧面之间延伸的厚度(158),所述相对的侧面平行于横向平面(294)延伸;
多个导电过孔(206),其在垂直于所述横向平面的方向上延伸通过所述平面基板,所述导电过孔包括接地过孔(208)和信号过孔(210),以及
多个信号迹线(256),其耦接到所述平面基板、并且平行于所述横向平面延伸,
其特征在于:
所述信号过孔(210)被布置为形成多个四元组(212),其中每个四元组包括二乘二布置的所述信号过孔(210),所述接地过孔(208)定位在相邻的四元组(212)之间,所述信号迹线(256)电耦接到所述四元组的相应的信号过孔以形成多条四元线路(250),所述四元线路中的每一条包括相应的四元组的信号过孔(210)和所述信号迹线(256)中的四个,每条四元线路的四个信号迹线以二乘二形式(295)彼此平行地延伸,其中所述信号迹线中的两个在所述平面基板中的第一深度(286)处、并且另两个信号迹线在所述平面基板中第二深度(288)处。
2.根据权利要求1所述的印刷电路,其中,所述接地过孔(208)形成围绕各自四元组(212)的屏蔽阵列(230),每条四元线路(250)的信号迹线(256)在围绕各自四元线路的四元组的相应的屏蔽阵列外部以二乘二形式(295)延伸。
3.根据权利要求2所述的印刷电路,其中,每条四元线路(250)包括两个迹线对(296、298),每个迹线对包括在所述第一深度(286)处的所述信号迹线(256)中的一个和在所述第二深度(288)处的所述信号迹线(256)中的一个,当处于所述二乘二形式时,每个迹线对的信号迹线彼此竖直对准,其中所述两个迹线对缓慢远离并且朝向彼此返回、同时处于二乘二的形式。
4.根据权利要求2所述的印刷电路,其中,每个屏蔽阵列(230)限定屏蔽周边(272),用于至少一条四元线路(250)的所述信号迹线(256)在所述屏蔽周边内从二乘二形式(295)断开。
5.根据权利要求2所述的印刷电路,其中,所述屏蔽阵列(230)包括围绕各自四元组(212)的第一屏蔽阵列、第二屏蔽阵列、第三屏蔽阵列和第四屏蔽阵列,所述四元线路(250)中的至少一个的信号迹线(256)在所述第一屏蔽阵列和所述第二屏蔽阵列之间沿第一方向延伸、并且在所述第三屏蔽阵列和所述第四屏蔽阵列之间沿不同的第二方向延伸。
6.根据权利要求1所述的印刷电路,其中,每个四元组(212)限定信号周边(270),用于至少一条四元线路(250)的信号迹线(256)在所述信号周边内从二乘二形式(295)断开。
7.根据权利要求1所述的印刷电路,其中,所述接地过孔(208)形成围绕各自四元组(212)的屏蔽阵列(230),其中,所述屏蔽阵列中的至少两个共用所述接地过孔中的至少一个。
8.根据权利要求1所述的印刷电路,还包括:
空气孔(720、722),其在垂直于所述横向平面(294)的方向上延伸,所述空气孔定位在相应的四元组(212)内的相邻的信号过孔(210)之间,所述空气孔仅部分地延伸通过所述印刷电路的厚度(158)。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/983,829 | 2015-12-30 | ||
US14/983,829 US9930772B2 (en) | 2015-12-30 | 2015-12-30 | Printed circuit and circuit board assembly configured for quad signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107041062A CN107041062A (zh) | 2017-08-11 |
CN107041062B true CN107041062B (zh) | 2021-04-27 |
Family
ID=59227261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611199906.6A Expired - Fee Related CN107041062B (zh) | 2015-12-30 | 2016-12-22 | 配置用于四元信号传输的印刷电路和电路板组件 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9930772B2 (zh) |
CN (1) | CN107041062B (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9807869B2 (en) | 2014-11-21 | 2017-10-31 | Amphenol Corporation | Mating backplane for high speed, high density electrical connector |
CN109076700B (zh) | 2016-03-08 | 2021-07-30 | 安费诺公司 | 用于高速、高密度电连接器的背板占板区 |
US10201074B2 (en) * | 2016-03-08 | 2019-02-05 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US9848488B1 (en) | 2016-06-17 | 2017-12-19 | Macom Technology Solutions Holdings, Inc. | Electrical interface for printed circuit board, package and die |
US10231325B1 (en) | 2016-12-20 | 2019-03-12 | Juniper Networks, Inc. | Placement of vias in printed circuit board circuits |
US10091873B1 (en) * | 2017-06-22 | 2018-10-02 | Innovium, Inc. | Printed circuit board and integrated circuit package |
WO2019094549A1 (en) * | 2017-11-08 | 2019-05-16 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11057995B2 (en) | 2018-06-11 | 2021-07-06 | Amphenol Corporation | Backplane footprint for high speed, high density electrical connectors |
US11564316B2 (en) | 2018-11-29 | 2023-01-24 | Lockheed Martin Corporation | Apparatus and method for impedance balancing of long radio frequency (RF) via |
WO2020236794A1 (en) | 2019-05-20 | 2020-11-26 | Amphenol Corporation | High density, high speed electrical connector |
EP3993589B1 (en) * | 2019-08-09 | 2023-12-13 | Panasonic Intellectual Property Management Co., Ltd. | Electronic substrate |
TW202147718A (zh) | 2020-01-27 | 2021-12-16 | 美商安芬諾股份有限公司 | 具有高速安裝界面之電連接器 |
WO2021154813A1 (en) | 2020-01-27 | 2021-08-05 | Amphenol Corporation | Electrical connector with high speed mounting interface |
CN113840451A (zh) * | 2020-06-24 | 2021-12-24 | 中兴通讯股份有限公司 | 印刷电路板及具有该印刷电路板的电子设备 |
KR20230033122A (ko) | 2021-08-27 | 2023-03-08 | 삼성전자주식회사 | 회로기판 및 반도체 모듈 |
CN116113137A (zh) * | 2021-11-10 | 2023-05-12 | 华为技术有限公司 | 一种电路板封装结构、电路板组件以及电子设备 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3371867B2 (ja) * | 1999-10-05 | 2003-01-27 | 日本電気株式会社 | 半導体装置 |
US6566761B1 (en) * | 2002-05-03 | 2003-05-20 | Applied Micro Circuits Corporation | Electronic device package with high speed signal interconnect between die pad and external substrate pad |
CN100531511C (zh) * | 2005-05-28 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 具有改良差分过孔的印刷电路板 |
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
CN104244574A (zh) * | 2014-09-16 | 2014-12-24 | 广东欧珀移动通信有限公司 | Pcb信号布线结构及电子产品接口 |
US9769925B2 (en) * | 2015-11-13 | 2017-09-19 | Alcatel Lucent | Relieved component pad for 0201 use between vias |
-
2015
- 2015-12-30 US US14/983,829 patent/US9930772B2/en not_active Expired - Fee Related
-
2016
- 2016-12-22 CN CN201611199906.6A patent/CN107041062B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20170196079A1 (en) | 2017-07-06 |
CN107041062A (zh) | 2017-08-11 |
US9930772B2 (en) | 2018-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107041062B (zh) | 配置用于四元信号传输的印刷电路和电路板组件 | |
US11805595B2 (en) | Backplane footprint for high speed, high density electrical connectors | |
US11765813B2 (en) | Backplane footprint for high speed, high density electrical connectors | |
US11742620B2 (en) | High-frequency electrical connector | |
CN107069264B (zh) | 具有有着谐振控制的电路板的互连系统 | |
US8715006B2 (en) | Circuit board having plated thru-holes and ground columns | |
JP6267153B2 (ja) | 多層回路部材とそのためのアセンブリ | |
US6986682B1 (en) | High speed connector assembly with laterally displaceable head portion | |
EP2838164B1 (en) | Communication connector and electronic device using communication connector | |
JP2008543023A (ja) | 電気コネクタ | |
WO2006042041A2 (en) | High density midplane | |
US10958001B2 (en) | Connectors for low cost, high speed printed circuit boards | |
US20220304149A1 (en) | Multilayer circuit board | |
CN111602472B (zh) | 用于高速、高密度电连接器的背板占板区 | |
CN111463600A (zh) | 具有带柔性部分的插头连接器的电气装置 | |
CN111837462A (zh) | 具有高密度压接式互连的多个电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: American Pennsylvania Applicant after: TE CONNECTIVITY Corp. Applicant after: TYCO ELECTRONICS JAPAN G.K. Address before: American Pennsylvania Applicant before: Tyco Electronics Corp. Applicant before: TYCO ELECTRONICS JAPAN G.K. |
|
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210427 Termination date: 20211222 |